JP4333395B2 - プリント配線板及びその製造方法 - Google Patents

Description

本発明は、各種電子機器用半導体装置を作製するための微細配線を有するプリント配線板に関する。

従来のプリント配線板は、同一配線層内において均一な厚みの配線層と接続端子を備えたもので、均一な厚みの銅箔をエッチングするかめっきによってほぼ均一な厚みの配線層を形成する。また、接続端子部のみに貴金属めっきを施して数μｍの厚みの差を設けたものも一般的であるが、配線層及び接続端子を形成している銅等からなる導体層自体の厚みは基本的には同じである。

また、最近では半導体素子接続端子部の厚みを薄く形成したものや、多層配線基板の層間接続用ランドの接合性を改善する目的で該ランドに凹部を形成するものが提案されている（例えば、特許文献１、特許文献２、特許文献３及び特許文献４参照。）。

特許文献１は、ＣＯＦ用テープに関するもので、インナーリードの先端部を延長し、その先端部をリードより幅広の半導体素子接続端子を形成して、必要によりその高さを低く形成することで、半導体素子をフェイスダウンでボンディングする時の接続端子先端部の剥離防止と、接合領域のリード変形による接合不安定化防止と、ショート防止等を図っている。

特許文献２は、はんだバンプの接続を強化するために、はんだ接合パッドに球面状の凹部を設けたものである。

特許文献３は、層間の配線層の電気的接続を導電バンプの圧着接合にて行う多層配線基板において、多層配線基板の層間接続を確実にするため、配線パターンの圧着接合領域に、圧着接合面よりも小さなバンプ接合凹部を設けたものである。

特許文献４は、接続パッドの引出し線の一部に凹部を形成し、該凹部とその近傍を補強膜で覆っているので、ＩＣチップをフリップチップ方式により搭載する場合溶融したはんだは表面張力により接続パッド上に溜められ接続パッドから引き出し線への流出が防止され、接続パッド及びその近傍の引き出し線の機械的強度を高めることができるとしている。
特開２００３−２４９５９２号公報 特開２００２−２９００２２号公報 特開２００２−２５２４６７号公報 特開平７−１４２８４９号公報

従来のプリント配線板の製造技術では、配線層とインナーリード及び半導体素子用接続端子は同じ厚みの銅箔であるため、ファインパターン形成部とそうでないところを同じ条件で製造しなければならず、パターン形成用原版のデザインを品種に合わせて最適化する必要があった。しかし、ファイン化が進展して配線層のピッチが５０μｍピッチから４０μｍピッチにファイン化すると、ファインなパターンに合わせて、薄い銅箔を選定してする方法が一般的になってきた。

例えば、通常使用する銅箔１８μｍに対し、パターンピッチ、線幅によって１５μｍ銅箔を使用したり、１２μｍ銅箔を使用したり、場合によっては９μｍ銅箔を使用するといった対応が必要となってくる。銅箔厚の異なる材料が数種類存在すると、間違えて使用する可能性が高く、サイズの違いなどを含めると種類は膨大となり、その調達と保管管理が大変になる。そのため、材料の種類を減らすことが求められている。

そして、銅箔の厚みを変えて製造しなければならないような難度の高い配線層は、エッチング時のサイドエッチ量の調整やセリフなどのダミーパターンをその品種に合わせて最適化する必要があり、それには配線パターン形成用のマスク製作と試作による実際の配線層の仕上がり測定を数回に渡って繰り返す必要があり、最初の試作から量産までの期間が長くなる傾向にあった。

また、半導体素子用接続端子やハンダボール用接続端子では接続端子周辺部の配線にクラックが生じ易いため、接続とその後の使用に耐えられる強度が必要となっていた。しかし、ファインパターン形成部が存在すると、それに合わせた薄い銅箔を使用しなければならない。そうすると、はんだボール用接続端子の強度が十分に得られないという問題がある。

本発明は上記問題点に鑑み考案されたもので、はんだボール用接続端子間及びランド間の配線層、インナーリード及び半導体素子用接続端子の所定領域をファイン化領域と設定し、その領域の膜厚を薄膜化処理することにより、通常の厚さの銅箔を用いても微細パターンを容易に再現できるプリント配線板及びその製造方法を提供することを目的とする。

本発明は、上記課題を達成するために、絶縁基材上に、はんだボール用接続端子もしくは、ランドと、配線層の配線パターンとが形成されてなるプリント配線板であって、近隣の２つのはんだボール用接続端子間の領域もしくは、近隣の２つのランド間の領域であって、該領域に他の領域よりも微細なピッチの配線パターンが配置された領域をファイン化領域と定義し、前記ファイン化領域の配線パターンが、前記ファイン化領域以外の領域の配線パターンよりも膜厚が薄く線幅が細く形成されていることを特徴とするプリント配線板としたものである。
また、本発明は、絶縁基材上に、はんだボール用接続端子と、配線層の配線パターンと、インナーリード及び前記インナーリードの先端部に半導体素子用接続端子が形成されてなるプリント配線板であって、近隣の２つのはんだボール用接続端子間の領域であって、該領域に他の領域よりも微細なピッチの配線パターンが配置された領域をファイン化領域と定義し、インナーリード及び前記インナーリードの先端の半導体素子用接続端子が他の領域の配線パターンよりも微細パターンで構成されている領域もファイン化領域と定義し、前記ファイン化領域の配線パターンが、前記ファイン化領域以外の領域の配線パターンよりも膜厚が薄く線幅が細く形成されていることを特徴とする半導体装置用のプリント配線板である。

また、本発明は、少なくとも絶縁基材上に、はんだボール用接続端子もしくは、ランドと配線層の配線パターンをエッチングにより形成する工程と、近隣の２つのはんだボール用接続端子間の領域もしくは、近隣の２つのランド間の領域であって、該領域に他の領域よりも微細なピッチの配線パターンが配置される領域をファイン化領域と定義し、次に、前記ファイン化領域を除く領域にレジストパターンを形成する工程と、次に、前記レジストパターンをマスクにしてファイン化領域の配線層を所定量エッチングする工程とを有することを特徴とするプリント配線板の製造方法としたものである。
また、本発明は、少なくとも絶縁基材上に、はんだボール用接続端子と配線層の配線パターンと、インナーリード及びインナーリードの先端部に半導体素子用接続端子をエッチン
グにより形成する工程と、近隣の２つのはんだボール用接続端子間の領域であって、該領域に他の領域よりも微細なピッチの配線パターンが配置される領域をファイン化領域と定義し、インナーリード及び半導体素子用接続端子が他の領域の配線パターンよりも微細パターンで構成される領域もファイン化領域と定義し、次に、前記ファイン化領域を除く領域にレジストパターンを形成する工程と、次に、前記レジストパターンをマスクにしてファイン化領域の配線層を所定量エッチングする工程とを有することを特徴とする半導体装置用のプリント配線板の製造方法である。

本発明のプリント配線板は、微細パターンが部分的に存在しても、パターン形成用原版のデザインを品種に合わせて最適化する必要がなくなり、試作から量産までの期間を大幅に短縮することができる。そして、微細パターンのファイン化が更に進展してもパターンに合わせた薄い銅箔を選定する必要もなくなる。

また、銅箔厚の微妙に異なる材料を何種類も用意する必要がなくなるため、材料を間違えて使用する可能性がなくなり、材料の調達と保管管理が容易になった。

図１（ａ）には、本発明のプリント配線板の一実施例を示す部分模式平面図を、図１（ｂ）には、図１（ａ）の模式平面図をＡ−Ａ’線で切断した模式構成断面図を、図１（ｃ）には、図１（ａ）の模式平面図をＢ−Ｂ’線で切断した模式構成断面図をそれぞれ示す。図１（ａ）のプリント配線板は、本発明のプリント配線板の一実施例を示すもので、絶縁性樹脂フィルムからなる絶縁基材１１にはんだボール用接続端子もしくはランド間に複数の配線層を配設したもので、はんだボール用接続端子もしくはランド２３間の配線層２２ａがファイン化領域と設定されており、この配線層２２ａは、他の配線層２２より、薄く、かつ細く形成されている。

図４（ａ）には、本発明のプリント配線板の他の実施例を示す半導体装置用基板の模式平面図を、図４（ｂ）には、図４（ａ）の模式平面図をＣ−Ｃ’線で切断した模式構成断面図を、図４（ｃ）には、図４（ａ）の模式平面図をＤ−Ｄ’線で切断した模式構成断面図を、図５（ａ）には、半導体装置用基板の途中工程の模式平面図を、図５（ｂ）には、図５（ａ）の模式平面図をＣ−Ｃ’線で切断した模式構成断面図を、図５（ｃ）には、図５（ａ）の模式平面図をＤ−Ｄ’線で切断した模式構成断面図をそれぞれ示す。

図４（ａ）の半導体装置用基板は、本発明のプリント配線板の他の実施例を示すもので、絶縁性樹脂フィルムからなる絶縁基材１１に、デバイスホール１５、はんだボール用接続端子２６、インナーリード２４ａ及びインナーリード２４ａの先端部に半導体素子用接続端子２４ｂを形成したもので、図５（ａ）に示すように、インナーリード２４ａ及び半導体素子用接続端子２４ｂがファイン化領域と設定されており、このファイン化領域のインナーリード２４ａ及び半導体素子用接続端子２４ｂは、他の配線層よりも薄く、かつ細く形成されている。

本発明に係るプリント配線板の製造方法は、絶縁性樹脂フィルムからなる絶縁基材１１上に、ランド、はんだボール用接続端子、配線層、インナーリード及び半導体素子用接続端子等を公知のプロセスで形成し、配線層、インナーリード及び半導体素子用接続端子の所定領域をファイン化領域に設定し、ファイン化領域を除く領域をレジストパターンでマスキングし、ファイン化領域に設定された配線層、インナーリード及び半導体素子用接続端子を所定量エッチングすることにより、他の配線層よりも薄くて、細い配線層、インナーリード及び半導体素子用接続端子を形成するものである。

この結果、通常の配線パターンと微細パターンが混在したプリント配線板であっても、ファイン化領域の配線層、インナーリード及び半導体素子用接続端子は形状再現性に優れたものが得られる。

以下、図１（ａ）に示すプリント配線板の作製法について説明する。
図２（ａ）〜（ｇ）及び図３（ａ）〜（ｇ）に、本発明に係るプリント配線板の製造工程の模式構成断面図を示す。図２（ａ）〜（ｇ）は図１（ａ）をＡ−Ａ’線で切断した模式構成断面図、図３（ａ）〜（ｇ）は図１（ａ）をＢ−Ｂ’線で切断した模式構成断面図を示す。

まず、ポリイミドフィルム等からなる絶縁基材１１に接着剤フィルムをラミネートする等の方法で接着剤層１２を形成し、所定厚の銅箔２１を接着剤層１２上にラミネートして、銅箔２１が積層された基材を作製する（図２（ａ）及び図３（ａ）参照）。

次に、銅箔２１表面を洗浄後ドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン３１を形成する（図２（ｂ）及び図３（ｂ）参照）。

次に、レジストパターン３１をマスクにして銅箔２１を塩化第２鉄溶液等のエッチング液を用いてスプレーエッチングし（図２（ｃ）及び図３（ｃ）参照）、専用の剥離液でレジストパターン３１ａを剥離処理し、絶縁基材１１上に配線層２２及びランド２３を形成する（図２（ｄ）及び図３（ｄ）参照）。

次に、ランド２３間に配設された配線層２２の所定領域をファイン化領域に設定する（図１（ａ）参照）。
次に、配線層２２及びランド２３が形成された絶縁基材１１上にドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、図１（ａ）に示すファイン化領域を除く領域にレジストパターン３２を形成する（図２（ｅ）及び図３（ｅ）参照）。

次に、レジストパターン３２をマスクにしてファイン化領域の配線層２２を塩化第２鉄溶液等のエッチング液を用いて所定量エッチングし（図２（ｆ）及び図３（ｆ）参照）、専用の剥離液でレジストパターン３２を剥離処理し、ランド２３間に配線層２２よりも薄く、かつ細く形成された配線層２２ａが形成されたプリント配線板を得る（図２（ｇ）及び図３（ｇ）及び図１（ａ）参照）。
ここで、ファイン化領域の配線層２２をエッチングする際配線層２２のパターン形状もテーパー形状が緩和され、テーパー形状が無くなり、配線層２２ａ間の絶縁性も改善される。
また、ファイン化領域のエッチング量は銅箔の厚さ及びパターンピッチにより適宜設定されるが、１〜６μｍの範囲が好適である。

以下、図４（ａ）に示す半導体装置用基板の作製法について説明する。
図６（ａ）〜（ｆ）、図７（ｇ）〜（ｋ）及び図８（ａ）〜（ｆ）に、本発明に係るプリント配線板（半導体装置用基板）の製造工程の模式構成断面図を示す。図６（ａ）〜（ｆ）及び図７（ｇ）〜（ｋ）は図４（ａ）をＣ−Ｃ’線で切断した模式構成断面図、図８（ａ）〜（ｆ）は図４（ａ）をＤ−Ｄ’線で切断した模式構成断面図を示す。

まず、ポリイミドフィルム等からなる絶縁基材１１に接着剤フィルムをラミネートする等の方法で接着剤層１２を形成する（図６（ａ）参照）。
次に、接着剤層１２が形成された絶縁基材１１を金型で打ち抜き、スプロケットホール１３及びデバイスホール１５を形成する（図６（ｂ）参照）。

次に、所定厚の銅箔を接着剤層１２上にラミネートして、銅箔２１が積層された基材を作製する（図６（ｃ）及び図８（ａ）参照）。
次に、銅箔２１表面を洗浄後ドライフィルムをラミネートする等の方法で感光層３３を形成し（図６（ｄ）参照）、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン３３ａを形成する（図６（ｅ）及び図８（ｂ）参照）。

次に、レジストパターン３３ａをマスクにして銅箔２１を塩化第２鉄溶液等のエッチング液を用いてエッチングし（図６（ｆ）及び図８（ｃ）参照）、専用の剥離液でレジストパターン３３ａを剥離処理し、絶縁基材１１上にインナーリード２４、配線層２５、はんだボール用接続端子２６を形成する（図７（ｇ）、図８（ｄ）及び図５（ａ）参照）。

次に、インナーリード２４、配線層２５、はんだボール用接続端子２６が形成された絶縁基材１１上にドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、図５（ａ）に示すファイン化領域を除く領域にレジストパターン３４を形成する（図７（ｈ）参照）。

ここで、ファイン化領域は説明の便宜上インナーリード２４周辺を設定したが、はんだボール用接続端子２６間の配線層２５も配線層ピッチが込み入ってくればファイン化領域の設定対象になりうる。

次に、レジストパターン３４をマスクにしてファイン化領域のインナーリード２４を塩化第２鉄溶液等のエッチング液を用いて所定量エッチングし（図７（ｉ）参照）、専用の剥離液でレジストパターン３４を剥離処理し、配線層２４よりも薄く、かつ細く形成されたインナーリード２４ａ及びインナーリード２４ａの先端部に半導体素子用接続端子２４ｂを形成する（図７（ｊ）及び図８（ｅ）参照）。
ここで、ファイン化領域のインナーリード２４をエッチングする際インナーリードのパターン形状もテーパー形状が緩和されてテーパー形状が無くなり、インナーリード間の絶縁性も改善される。
また、ファイン化領域のエッチング量は銅箔の厚さ及びパターンピッチにより適宜設定されるが、１〜６μｍの範囲が好適である。

最後に、感光性のソルダーレジストを印刷してソルダーレジスト層を形成し、パターン露光、現像等の一連のパターニング処理を行って、ソルダーレジストパターン４１を形成して、ソルダーレジストパターン４１をマスクにしてはんだボール用接続端子２６及び半導体素子用接続端子２４ｂ上に電解ニッケルめっき、金めっきを順に施して絶縁基材１１にはんだボール用接続端子２６及び半導体素子用接続端子２４ｂが形成された半導体装置用基板を得る（図７（ｋ）、図８（ｆ）及び図４（ａ）参照）。

以下実施例により本発明を詳細に説明する。
まず、５０μｍのポリイミドフィルム（ユーピレックスＳ（商品名）：宇部興産株式会社製）からなる絶縁基材１１の片面に接着剤（タイプＸ（商品名）、株式会社巴川製紙所製）シートをラミネートして１２μｍ厚の接着剤層１２を形成し、ラミネーターを用いて、設定温度１２０℃、ラミネートローラー圧０．２ＭＰａ、ラミネート速度１．２ｍ／分で１８μｍ厚の銅箔２１を接着剤層１２にラミネートした。その後、オーブンで段階的に加熱していき、最終的には１４０℃で５時間保持して接着剤を完全に硬化させ、銅箔２１が積層された基材を作製した（図２（ａ）及び図３（ａ）参照）。

次に、銅箔２１表面を洗浄後、１０μｍ厚のドライフィルムレジスト（ＳＵＮＦＯＲＴ（商品名）：旭化成株式会社製）をロール温度１０５℃、圧力０．３ＭＰａ、ラミネート速度１．５ｍ／分でラミネートし、感光層を形成し、投影型露光装置を用いて、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン３１を形成した（図２（ｂ）及び図３（ｂ）参照）。

次に、レジストパターン３１をマスクにして５０℃に加熱した塩化第２鉄溶液をスプレーで吹き付けて、露出した銅箔２１をエッチングし（図２（ｃ）及び図３（ｃ）参照）、５０℃の３％水酸化ナトリウム溶液をスプレーし、レジストパターン３１を剥離し、絶縁基材１１上に配線層２２及びランド２３を形成した（図２（ｄ）、図３（ｄ）及び図１（ａ）参照）。

ここで、ランド２３間の配線層２２のピッチは３０μｍであった。

次に、４０μｍ厚のドライフィルムレジスト（ＳＵＮＦＯＲＴ（商品名）：旭化成株式会社製）をロール温度１０５℃、圧力０．４ＭＰａ、ラミネート速度１．２ｍ／分でラミネートして感光層を形成し、投影型露光装置にて所定のパターン露光を行い、３０℃、１％の炭酸ナトリウム溶液を約３０秒間スプレー現像してパターニング処理を行い、図１（ａ）に示すファイン化領域を除く領域にレジストパターン３２を形成した（図２（ｅ）及び図３（ｅ）参照）。

次に、レジストパターン３２をマスクにしてファイン化領域のインナーリード２２を塩化第２鉄溶液にて２μｍ程度スプレーエッチングし（図２（ｆ）及び図３（ｆ）参照）、５０℃３％水酸化ナトリウム溶液をスプレーで吹き付けてレジストパターン３２を剥離処理し、配線層２２よりも２μｍ程度薄く、かつ５μｍ程細く形成されたランド２３間の配線層２２ａを形成したプリント配線板を得た（図２（ｇ）、図３（ｇ）及び図１（ａ）参照）。
ここで、ファイン化領域の配線層２２をエッチングする際配線層２２のパターン形状もテーパー形状が緩和され、テーパー形状が無くなり、配線層２２ａ間の絶縁性も改善された。

まず、５０μｍのポリイミドフィルム（ユーピレックスＳ（商品名）：宇部興産株式会社製）からなる絶縁基材１１の片面に接着剤（タイプＸ（商品名）、株式会社巴川製紙所製）シートをラミネートして１２μｍ厚の接着剤層１２を形成した（図６（ａ）参照）。

次に、絶縁基材１１の所定位置を金型で打抜いてスプロケットホール１３及びデバイスホール１５を形成した（図６（ｂ）及び図５（ａ）参照）。

次に、ラミネーターを用いて、設定温度１２０℃、ラミネートローラー圧０．２ＭＰａ、ラミネート速度１．２ｍ／分で１８μｍ厚の銅箔２１を接着剤層１２にラミネートした。その後、オーブンで段階的に加熱していき、最終的には１４０℃で５時間保持して接着剤を完全に硬化させ、銅箔２１が積層された基材を作製した（図６（ｃ）及び図８（ａ）参照）。

次に、銅箔２１表面を洗浄後、１０μｍ厚のドライフィルムレジスト（ＳＵＮＦＯＲＴ（商品名）：旭化成株式会社製）をロール温度１０５℃、圧力０．３ＭＰａ、ラミネート速度１．５ｍ／分でラミネートし、感光層３３を形成した（図６（ｄ）参照）。

次に、投影型露光装置を用いて、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン３３ａを形成した（図６（ｅ）及び図８（ｂ）参照）。

次に、レジストパターン３３ａをマスクにして５０℃に加熱した塩化第２鉄溶液をスプレーで吹き付けて、露出した銅箔２１をエッチングし（図６（ｆ）及び図８（ｃ）参照）、５０℃の３％水酸化ナトリウム溶液をスプレーし、レジストパターン３３ａを剥離し、絶縁基材１１上にインナーリード２４、配線層２５、はんだボール用接続端子２６を形成した（図７（ｇ）、図８（ｄ）及び図５（ａ）参照）。

ここで、インナーリード２４のピッチは３５μｍであった。

次に、４０μｍ厚のドライフィルムレジスト（ＳＵＮＦＯＲＴ（商品名）：旭化成株式会社製）をロール温度１０５℃、圧力０．４ＭＰａ、ラミネート速度１．２ｍ／分でラミネートして感光層を形成し、投影型露光装置にて所定のパターン露光を行い、３０℃、１
％の炭酸ナトリウム溶液を約３０秒間スプレー現像してパターニング処理を行い、図５（ａ）に示すファイン化領域を除く領域にレジストパターン３４を形成した（図７（ｈ）参照）。

次に、レジストパターン３４をマスクにしてファイン化領域のインナーリード２４を塩化第２鉄溶液にて表裏合計で５μｍ程度スプレーエッチングし（図７（ｉ）参照）、５０℃３％水酸化ナトリウム溶液をスプレーで吹き付けてレジストパターン３４を剥離処理し、配線層２５よりも６μｍ程度薄く、かつ３μｍ程細く形成されたインナーリード２４ａ及びインナーリード２４ａの先端部に半導体素子用接続端子２４ｂを形成した（図７（ｊ）及び図８（ｅ）参照）。

最後に、感光性のソルダーレジストを印刷してソルダーレジスト層を形成し、パターン露光、現像等の一連のパターニング処理を行って、ソルダーレジストパターン４１を形成して、ソルダーレジストパターン４１をマスクにしてはんだボール用接続端子２６及び半導体素子用接続端子２４ｂ上に電解ニッケルめっき、金めっきを順に施して、絶縁基材１１にはんだボール用接続端子２６及び半導体素子用接続端子２４ｂが形成された半導体装置用基板を得た（図７（ｋ）、図８（ｆ）及び図４（ａ）参照）。

（ａ）は、本発明に係るプリント配線板の一実施例を示す模式平面図である。

（ｂ）は、（ａ）をＡ−Ａ’線で切断した模式構成断面図である。

（ｃ）は、（ａ）をＢ−Ｂ’線で切断した模式構成断面図である。
（ａ）〜（ｇ）は、本発明に係るプリント配線板の製造工程の一例を示すＡ−Ａ’線で切断した模式構成断面図である。 （ａ）〜（ｇ）は、本発明に係るプリント配線板の製造工程の一例を示すＢ−Ｂ’線で切断した模式構成断面図である。 （ａ）は、本発明に係るプリント配線板の他の実施例を示す半導体装置用基板の模式平面図である。

（ｂ）は、（ａ）をＣ−Ｃ’線で切断した模式構成断面図である。

（ｃ）は、（ａ）をＤ−Ｄ’線で切断した模式構成断面図である。
（ａ）は、本発明に係るプリント配線板の他の実施例を示す半導体装置用基板の途中工程を示す模式平面図である。

（ｂ）は、（ａ）をＣ−Ｃ’線で切断した模式構成断面図である。

（ｃ）は、（ａ）をＤ−Ｄ’線で切断した模式構成断面図である。
（ａ）〜（ｆ）は、本発明に係るプリント配線板の他の実施例を示す半導体装置用基板の製造方法における工程の一部を示すＣ−Ｃ’線で切断した模式構成断面図である。 （ｇ）〜（ｋ）は、本発明に係るプリント配線板の他の実施例を示す半導体装置用基板の製造方法における工程の一部を示すＣ−Ｃ’線で切断した模式構成断面図である。 （ａ）〜（ｆ）は、本発明に係るプリント配線板の他の実施例を示す半導体装置用基板の製造工程を示すＤ−Ｄ’線で切断した模式構成断面図である。

符号の説明

１１……絶縁基材
１２……接着剤層
１３……スプロケットホール
１５……デバイスホール
２１……銅箔
２２、２５……配線層
２２ａ……薄膜化された配線層
２３……ランド
３１、３２、３３ａ、３４……レジストパターン
２４……インナーリード
２４ａ……薄膜化されたインナーリード
２４ｂ……半導体素子用接続端子
２６……ハンダボール用接続端子
３３……感光層
４１……ソルダーレジストパターン

Claims (4)

1. 絶縁基材上に、はんだボール用接続端子もしくは、ランドと、配線層の配線パターンとが形成されてなるプリント配線板であって、近隣の２つのはんだボール用接続端子間の領域もしくは、近隣の２つのランド間の領域であって、該領域に他の領域よりも微細なピッチの配線パターンが配置された領域をファイン化領域と定義し、前記ファイン化領域の配線パターンが、前記ファイン化領域以外の領域の配線パターンよりも膜厚が薄く線幅が細く形成されていることを特徴とするプリント配線板。
2. 絶縁基材上に、はんだボール用接続端子と、配線層の配線パターンと、インナーリード及び前記インナーリードの先端部に半導体素子用接続端子が形成されてなるプリント配線板であって、近隣の２つのはんだボール用接続端子間の領域であって、該領域に他の領域よりも微細なピッチの配線パターンが配置された領域をファイン化領域と定義し、インナーリード及び前記インナーリードの先端の半導体素子用接続端子が他の領域の配線パターンよりも微細パターンで構成されている領域もファイン化領域と定義し、前記ファイン化領域の配線パターンが、前記ファイン化領域以外の領域の配線パターンよりも膜厚が薄く線幅が細く形成されていることを特徴とする半導体装置用のプリント配線板。
3. 少なくとも絶縁基材上に、はんだボール用接続端子もしくは、ランドと配線層の配線パターンをエッチングにより形成する工程と、近隣の２つのはんだボール用接続端子間の領域もしくは、近隣の２つのランド間の領域であって、該領域に他の領域よりも微細なピッチの配線パターンが配置される領域をファイン化領域と定義し、次に、前記ファイン化領域を除く領域にレジストパターンを形成する工程と、次に、前記レジストパターンをマスクにしてファイン化領域の配線層を所定量エッチングする工程とを有することを特徴とするプリント配線板の製造方法。
4. 少なくとも絶縁基材上に、はんだボール用接続端子と配線層の配線パターンと、インナーリード及びインナーリードの先端部に半導体素子用接続端子をエッチングにより形成する工程と、近隣の２つのはんだボール用接続端子間の領域であって、該領域に他の領域よりも微細なピッチの配線パターンが配置される領域をファイン化領域と定義し、インナーリード及び半導体素子用接続端子が他の領域の配線パターンよりも微細パターンで構成される領域もファイン化領域と定義し、次に、前記ファイン化領域を除く領域にレジストパターンを形成する工程と、次に、前記レジストパターンをマスクにしてファイン化領域の配線層を所定量エッチングする工程とを有することを特徴とする半導体装置用のプリント
   配線板の製造方法。

Images