JP2005223091A - エッチング方法およびそれを用いた回路装置の製造方法 - Google Patents
エッチング方法およびそれを用いた回路装置の製造方法 Download PDFInfo
- Publication number
- JP2005223091A JP2005223091A JP2004028399A JP2004028399A JP2005223091A JP 2005223091 A JP2005223091 A JP 2005223091A JP 2004028399 A JP2004028399 A JP 2004028399A JP 2004028399 A JP2004028399 A JP 2004028399A JP 2005223091 A JP2005223091 A JP 2005223091A
- Authority
- JP
- Japan
- Prior art keywords
- etched
- etching
- conductive pattern
- conductive
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
【課題】偏ったオーバーエッチングを考慮したエッチング方法およびそれを用いた回路装置の製造方法を提供する。
【解決手段】エッチング方法は、形成予定の導電パターン16に対応する領域の導電箔の表面を、レジスト10で被覆する工程と、このレジスト10から露出する部分の導電箔をウェットエッチングすることで導電パターン16を形成する工程とを具備し、ウェットエッチングにより側方にオーバーエッチングされる量に応じて、導電パターン16に対応する領域を被覆するレジスト10の幅を広くしている。従って、サイドエッチングの不均一さに起因した、パターンの過度の細りや断線等の不具合を抑止することができる。
【選択図】図4
【解決手段】エッチング方法は、形成予定の導電パターン16に対応する領域の導電箔の表面を、レジスト10で被覆する工程と、このレジスト10から露出する部分の導電箔をウェットエッチングすることで導電パターン16を形成する工程とを具備し、ウェットエッチングにより側方にオーバーエッチングされる量に応じて、導電パターン16に対応する領域を被覆するレジスト10の幅を広くしている。従って、サイドエッチングの不均一さに起因した、パターンの過度の細りや断線等の不具合を抑止することができる。
【選択図】図4
Description
本発明はエッチング方法およびそれを用いた回路装置の製造方法に関し、特に、ウェットエッチングを行うことにより発生するサイドエッチングを考慮したエッチング方法およびそれを用いた回路装置の製造方法に関するものである。
図12を参照して、従来のエッチング方法を説明する(特許文献1を参照)。
図12(A)を参照して、基板102の表面には導電箔101が平面的に形成されている。そして、導電箔101の表面を覆うようにエッチング用のレジスト100が塗布されている。
図12(B)を参照して、露光マスク(図示せず)を介して、レジスト100を選択的に露光させる。ここでは、レジスト100はネガ型レジストであり、導電パターンとして残存する予定の領域に対応するレジスト100に、選択的に光線103が照射される。
図12(C)を参照して、薬剤を用いて溶融させることにより、先の工程で光線が103が照射された箇所以外の領域のレジスト100を選択的に剥離させる。
図12(D)を参照して、残存したレジスト100をマスクとして、エッチングを行う。この結果、導電箔101を選択的に除去して導電パターン103が形成される。具体的には、103Aから103Cまでの3つの導電パターンが形成される。ここでは、エッチングが略等方性で進行するウェットエッチングが採用されるので、導電パターン103の断面は、テーパー形状になっている。また、このようなエッチング方法は、プリント基板や回路装置等の製造方法に応用される。
特開平6−118661号公報
しかしながら、図12(D)を参照して、形成される電気回路の種類により、各導電パターン103同士の間隔は異なる。具体的には、導電パターン103Aと導電パターン103Bとの間隔は狭く、導電パターン103Bと導電パターン103Cとの間隔は広い。従って、ウェットエッチングによりエッチングを行った場合、隣接する導電パターン103との間隔が広い箇所の導電パターン103の側面は、他の箇所よりもオーバーエッチングされてしまう傾向がある。従って、過度のオーバーエッチングにより、導電パターン103の断面積が小さくなってしまう恐れがあった。更に、過度のオーバーエッチングにより、導電パターン103が断線してしまう恐れもあった。
本発明は上述した問題点を鑑みて成されたものであり、本発明の主な目的は、偏ったオーバーエッチングを考慮したエッチング方法およびそれを用いた回路装置の製造方法を提供することにある。
本発明のエッチング方法は、形成予定の導電パターンに対応する領域の被エッチング材の表面を、エッチングマスクで被覆する工程と、前記エッチングマスクから露出する部分の前記被エッチング材をウェットエッチングすることで前記導電パターンを形成する工程とを具備し、前記ウェットエッチングにより側方にオーバーエッチングされる量に応じて、前記導電パターンに対応する領域を被覆する前記エッチングマスクの幅を広くすることを特徴とする。
更に、本発明のエッチング方法は、形成予定の導電パターンに対応する領域の被エッチング材の表面を、エッチングマスクで被覆する工程と、前記エッチングマスクから露出する部分の前記被エッチング材をウェットエッチングすることで前記導電パターンを形成する工程とを具備し、前記導電パターン同士の間隔が広くなる箇所にダミーパターンを設けることを特徴とする。
本発明の回路装置の製造方法は、形成予定の導電パターンに対応する領域の被エッチング材の表面を、エッチングマスクで被覆する工程と、前記エッチングマスクから露出する部分の前記被エッチング材をウェットエッチングすることで前記導電パターンを形成する工程と、前記導電パターンと回路素子とを電気的に接続する工程と、前記導電パターンおよび前記回路素子を封止する工程とを具備し、前記ウェットエッチングにより側方にオーバーエッチングされる量に応じて、前記導電パターンに対応する領域を被覆する前記エッチングマスクの幅を広くすることを特徴とする。
更に、本発明の回路装置の製造方法は、形成予定の導電パターンに対応する領域の被エッチング材の表面を、エッチングマスクで被覆する工程と、前記エッチングマスクから露出する部分の前記被エッチング材をウェットエッチングする工程と、前記導電パターンと回路素子とを電気的に接続する工程と、前記導電パターンおよび前記回路素子を封止する工程とを具備し、前記導電パターン同士の間隔が広くなる箇所にダミーパターンを設けることを特徴とする。
本発明によれば、導電パターンの大きなサイドエッチングが予測される箇所のエッチングレジストの幅を、他の箇所よりも広く形成するので、サイドエッチングによる導電パターンの過度な細りを抑止することができる。更には、サイドエッチングによる導電パターンの断線を抑止することができる。
本発明によれば、導電パターン同士の間隔が広くなる箇所にダミーパターンを設けることにより、導電パターン同士の間隔を略同一にすることができる。従って、ウエットエッチングにより発生するサイドエッチングの量を均一化することができる。更には、導電パターン同士の間隔を略同一にすることにより、配線幅容量の合わせ込みを行うこともできる。
〈エッチング方法を説明する第1の実施の形態〉
先ず、図1のフローチャートを参照して、本形態のエッチング方法の概要を説明する。
先ず、図1のフローチャートを参照して、本形態のエッチング方法の概要を説明する。
先ず、ステップS1では、エッチングされる材料(被エッチング材)の受け入れを行う。ここで受け入れる材料としては、金属から成る導電箔、絶縁層を介して導電箔が積層された積層シート、表面に導電箔が貼り付けられた基板、等が採用される。さらにここでは、前処理として、被エッチング材の表面に付着した埃や油脂成分を除去する。
ステップS2では、被エッチング材である導電箔11の表面にエッチングマスクであるレジスト10を形成する。このレジストの形成は、液状のレジストの塗布、またはシート状のレジスト(DFR)のラミネートにより行うことができる。そして、レジスト10としては、ポジ型のレジスト、またはネガ型のレジストの何れかを採用することができる。
図2(A)を参照して、ここでは、基板12の表面に被エッチング材としての導電箔11が形成され、導電箔11の表面に全面的にレジスト10が形成されている。
ステップS3では、塗布されたレジストの選択的な露光を行う。図2(B)を参照して、露光マスク14を用いて、レジスト10を選択的に露光させる。ここではネガ型のレジストを採用しているので、導電パターンとして残存する領域に対応するレジスト10を露光させて、他の領域は遮光する。ポジ型のレジストを採用した場合は、露光領域と非露光領域とを逆転させる。ここでは、レジスト10の露光領域10Bは残存し、非露光領域10Aは現像の工程で除去される。非露光領域10Aの具体的な除去方法は、先ず、現像液にレジスト10を浸すことにより、非露光領域10Aを膨潤させる。そして、水圧を用いて、膨潤した非露光領域10Aを除去する。
露光マスク14は、基材となるガラスと、このガラスの下面に形成された露光パターン15とを有する。ここで、基材として樹脂等から成るフィルム状のシートを採用しても良い。即ち、選択的に剥離される領域に対応するように露光パターン15が形成され、この領域を遮光する。従って、このような構成の露光マスク14を、レジスト10の上方に介在させて上方から光線13を照射することで、導電パターンとなる領域のレジスト10のみに、選択的に光線13を照射させることができる。ここで、露光パターン同士が離間する距離をL1とする。
ステップ4およびステップS5では、図3(A)を参照して、溶液を用いて、レジストの選択的な剥離を行い、更に、レジストの硬化を行う。ここで、レジストの硬化を省いて本願を構成することも可能である。
そして、ステップS6では、図3(B)および図3(C)を参照して、レジスト10を介して、被エッチング材である導電箔12のエッチングを行う。ここで用いるエッチャントとしては、導電箔11には反応して、レジスト10には反応しない物が好適である。具体的には、導電箔12の材料として銅を採用した場合は、エッチャントとして塩化第2鉄または塩化第2銅を採用することができる。このステップの詳細は図4を参照して詳述する。
図1のフローチャートの右側に示すものは、上述したステップS3で用いる露光マスクの製造工程を示すフローチャートである。ステップS8では、ユーザーの仕様や図面を入手して、電気回路の設計を行う。ステップS9では、CAD(Computer Aided Design)等を用いて、電気回路に基づいた導電パターンの設計を行う。ステップS10では、描画装置を用いて導電パターンを描画し、更に、ステップS11では、導電パターンに対応する領域、または、導電パターンを除いて領域が透過するように、露光マスクを形成する。このように製造された露光マスクは、ステップS3の露光を行う工程にて、用いされる。即ち、本形態では、ステップ9のCAD処理にて、導電パターンのオーバーエッチングを考慮した露光マスクの設計を行っている。
図3(C)を参照して、上記工程で形成されたパターンの断面形状を説明する。導電箔11をウェットエッチングすることにより形成されるパターン16の側面はテーパー構造と成っている。即ち、上底よりも下底の方が長い矩形形状の断面をパターン16は有する。
図4を参照して、本形態のエッチング方法を具体的に説明する。図4(A)はエッチングにより形成された導電パターンの一例を示す平面図である。図4(B)および図4(C)は導電パターンの断面図である。図4(D)は図4(A)の領域R1の拡大平面図である。
図4(A)を参照して、導電パターンの構成を説明する。ここでは、導電パターン16によりパッド部16Bと、接続パターン部16Aとが形成されている。パッド部16Bは、半導体素子等の回路素子が固着される領域であり、載置される回路素子と同等以上の大きさに形成される。接続パターン16Aは、金属細線等を介して、回路素子と電気的に接続されて外部端子を形成する導電パターンである。
接続パターン16Aの構成を更に詳述する。中央部に矩形状のパッド部16Bが形成され、パッド部16Aから放射状に多数個の接続パターン16Aが延在している。パッド部16Bに接近する方の接続パターン16Aの端部を第1の端部16Dとし、反対側の接続パターン16Aの端部を第2の端部16Eとする。そして、隣接する第1の端部16D同士の間隔をD1とし、隣接する第2の端部16E同士の間隔をD2とする。第1の端部16D同士の間隔D1は、金属細線等を介して回路素子と接続される箇所であるので、短く形成される。それに対して、外部電極として機能する第2の端部16E同士の間隔は、長く設定される。従って、D2はD1よりも長くなっている。
図4(B)および図4(C)を参照して、ウェットエッチングにより形成される導電パターン16の断面を詳述する。図4(B)は第1の端部16D付近の断面図である。図4(C)は第2の端部16E付近の断面図である。
図4(B)を参照して、上述したように、第1の端部16D付近では、接続パターン16A同士の間隔が狭い。従って、ウェットエッチングを行う工程において、エッチャントの流動が活発では無く、サイドエッチングの量は少ない。このことから、導電パターン16の上部端部と、レジスト10の端部との距離をA1とした場合、このA1の長さは短くなる。具体的には、A1の長さは、1μm程度である。しかしながら、A1の長さは導電箔の厚みや、パターン間の間隔等の条件に従い変化する。
図4(C)を参照して、第2の端部16E付近では、接続パターン同士の間隔が広いことから、エッチャントの流動が活発でありサイドエッチングの量は大きくなる。従って、導電パターン16の上部端部と、レジスト10の端部との距離をA2とした場合、このA2の長さは長くなる。具体的には、A2の長さは、2〜10μm程度である。このA1およびA2の長さは、導電パターン16の厚みにより変化する。即ち、導電パターン16が厚くなればなるほど、A1およびA2の長さは長くなる。しかしながら、どのような厚みの導電パターン16を形成する場合でも、導電パターン16同士の間隔が広い箇所のサイドエッチングの量は、間隔が狭い箇所の導電パターン16サイドエッチングの量よりも大きくなる。
上述したサイドエッチングの量を考慮せずにパターンを設計した場合、導電パターン16同士の間隔が広い箇所の導電パターン16は、サイドエッチングの量が大きくなってしまう。このことから、導電パターン16の細りや断線が発生してしまう恐れがある。特に、導電パターンの幅が数十ミクロン程度に細い場合では、断線の可能性が大きくなる。本願では、他の箇所よりも大きいサイドエッチングが予想される箇所のレジスト10を、他の箇所よりも広くすることで、導電パターン16の細りや断線を抑止している。ここで、「大きいサイドエッチングが予想される箇所」としては、導電パターン16同士の間隔が大きい箇所や、導電パターン16が曲折する箇所をあげることができる。導電パターン16が曲折する箇所では、エッチャントの流れが変化することから、サイドエッチングの進行が大きくなることが考えられる。
図4(D)を参照して、サイドエッチングを考慮したレジスト10の形成方法を説明する。この図は図4(A)の領域R1の拡大平面図である。ここでは、接続パターン16Aの周縁を点線で示し、接続パターン16Aを形成するためのエッチングマスクであるレジスト10の周縁を実線で示している。
接続パターン16Aの第2の端部16E付近を被覆するレジスト10は、形成予定の接続パターン16Aよりも太く形成されている。具体的には、導電パターン16の厚みが数十μm程度の場合は、数μm程度のサイドエッチングが予想されるので、このサイドエッチングの量に応じて、レジスト10は左右に広く形成される。
更に具体的には、導電パターン10の厚みが30μm程度の場合は、このサイドエッチングの量は、10〜15μm程度である。従って、大きなサイドエッチングが発生する領域のサイドエッチングの量は、導電パターン10の厚みの半分から3分の1程度である場合がある。このように、発生するサイドエッチングの量に応じて、形成予定の導電パターン16よりもレジスト10を太くすることにより、導電パターン16の過度の細りや断線を抑止することができる。
更に、導電パターン16が曲折する箇所(屈折部16F)でもサイドエッチングの量は大きくなる。これは、屈折部16Fでは、エッチャントの流れが変わるために、局所的なサイドエッチングの進行が起こるからである。特に、エッチャントの流れをせき止めるような屈折形状を有する屈折部16Fの場合は、サイドエッチングの量がより大きくなる傾向にある。従って、このような場合では、屈折部16Fを被覆するレジスト10を局所的に広くすることが有効である。このことにより、屈折部16Fが過度に細くなったり、断線したりすることを防止することができる。
更に、図4(A)を参照して、サイドエッチングの量を抑止するための他の方法を説明する。上述の方法では、大きなサイドエッチングが発生する導電パターン16を被覆するレジスト10を太らせることで、サイドエッチングによる導電パターン16の細り等を防止していた。この方法とは他に、ダミーパターンを形成することで、導電パターン16の過度のサイドエッチングを抑止することができる。ここでは、接続パターン16A1と接続パターン16A2との間の領域にダミーパターン16Cが形成されている。ここで、接続パターン16A1とは、整列して設けられた接続パターン16Aの中でも端部に位置するものを指す。接続パターン16A2も同様である。
ダミーパターン16Cは、電気回路の一部を構成しない導電パターン16であり、他の導電パターン16と同様にエッチングにより形成される。このダミーパターン16Dを設けることにより、導電パターン16同士の間隔を略同一にすることができる。従って、導電パターン16同士の間隔が大きくなることによる、局所的なサイドエッチングの発生を抑止することができる。更には、導電パターン16同士の間隔を均等にすることにより、導電パターン16間に発生する配線幅容量の合わせ込みを行うことができる。このことから、導電パターン16を介して形成される電気回路の動作を安定させることができる。
図5を参照して、本形態のエッチング方法が適用される他の形態のパターンを説明する。本形態では、中央部に半導体素子が載置される予定の載置領域A3が設けられている。そして、載置領域A3を囲むように、接続パターン16Gが形成されている。この接続パターン16Gは、金属細線等の接続手段を介して半導体素子を電気的に接続される。そして、外部端子として機能するパッド16Hを形成している。半導体素子の載置領域A3の下方には、接続パターン16Gは設けられないが、載置領域A3にはダミーパッド16Iが形成されている。ダミーパッド16Iは、格子状の間隔を開けて多数個が形成されている。このように、多数個のダミーパッド16Iを設けることにより、製造工程の途中における基板の反りを抑止することができる。しかしながら、ランド状の1つのダミーパッド16Iを設けることも可能である。このように、ダミーパッド16Iを設けることで、各パターン同士の間隔を略同一にすることができ、過度の再度エッチングが発生することを防止することが出来る。
上記したエッチング方法は、単層または複数層の配線構造を有するプリント基板の製造方法、回路装置または半導体装置の製造方法等に用いることが可能である。
〈回路装置の製造方法を説明する第2の実施の形態〉
次に、図6を参照して、上述したエッチングの方法を用いて製造される回路装置を数種紹介する。図6を参照して、本形態に係る回路装置20の構成を説明する。図6(A)から図6(C)は各形態の回路装置の断面図である。
〈回路装置の製造方法を説明する第2の実施の形態〉
次に、図6を参照して、上述したエッチングの方法を用いて製造される回路装置を数種紹介する。図6を参照して、本形態に係る回路装置20の構成を説明する。図6(A)から図6(C)は各形態の回路装置の断面図である。
図6(A)を参照して、本形態の回路装置20Aは、導電パターン21と、導電パターン21に半田を介して固着された回路素子22と、導電パターン21と外部とを電気的に接続する接続手段としての外部電極27とを有する構成となっている。
導電パターン21は、銅等の金属から成り、その裏面を露出させて封止樹脂28に埋め込まれている。また、各導電パターン21は分離溝29により電気的に分離され、その分離溝29には封止樹脂28が充填されている。また、導電パターン21の側面は湾曲状になっており、この形状により導電パターン21と封止樹脂28との結合は向上されている。
分離溝29は、各導電パターン21を電気的に分離する機能を有する。また、この分離溝29は、上述したエッチング方法により形成されるので、その深さ方向の長さに対して、幅を狭くすることが出来る。即ち、導電パターン21同士の間隔を狭くできる。更に、導電パターン21の幅を広くしてその断面積を大きくすることができるので、電流容量の増大を図ることができる。
回路素子22は、ここでは、半導体素子22Aおよびチップ素子22Bから成っている。また、LSIチップ、ベアのトランジスタチップ、ダイオード等の能動素子を回路素子として採用することができる。更にまた、チップ抵抗やチップコンデンサ等の受動素子を回路素子として採用することもできる。具体的な実装構造としては、半導体素子22Aは、その裏面が導電パターン21より成るパッドに固着されている。そして、半導体素子22Aの表面の電極と導電パターン21とは、金属細線25を介して電気的に接続されている。チップ素子22Bは、その両端の電極が、半田を介して導電パターン21に固着されている。
封止樹脂28は、インジェクションモールドにより形成される熱可塑性樹脂、または、トランスファーモールドより形成される熱硬化性樹脂からなる。そして、封止樹脂28は全体を封止する働きを有すると同時に、全体を機械的に支持する機能も有する。外部電極27は、導電パターン21の裏面の所定箇所に形成されている。
図6(B)を参照して、同図に示す回路装置20Bの基本的な構成は、上述した回路装置20Aと同様であり、相違点は支持基板31を有している点にある。
支持基板31としては、放熱性に優れ、機械的強度が良いものが採用される。ここでは、金属基板、プリント基板、フレキシブル基板、複合基板等を採用することができる。また、金属等の導電性の材料から成る基板を採用する場合は、その表面に絶縁層を設けて導電パターン21との絶縁を行う。
第1の導電パターン21Aおよび第2の導電パターン21Bは、支持基板31の表面および裏面に形成される。そして、支持基板31を貫通して、第1の導電パターン21Aと第2の導電パターン21Bとは電気的に接続されている。また、第2の導電パターン21Bに外部電極27が形成される。ここでも、第1および第2の導電パターン21A、21Bは、上述したエッチング方法により形成されるので、パターン間の幅を狭くすることが可能になり、微細化を促進させることができる。
図6(C)を参照して、回路装置20Cでは、導電パターン21は多層の配線構造を有する。具体的には、第1の導電パターン21Aと、第2の導電パターン21Bとからなる2層の導電パターンが、樹脂から成る絶縁層32を介して積層されている。ここで、更に3層以上の配線構造が構成されても良い。そして、絶縁層32を貫通して、第1の導電パターン21Aと第2の導電パターン21Bとは電気的に接続されている。ここでも、第1および第2の導電パターン21A、21Bは、上述したエッチング方法により形成されるので、パターン間の幅を狭くすることが可能になり、微細化を促進させることができる
次に、図7以降を参照して、図6にて説明した構成の回路装置の製造方法を説明する。先ず、図7から図9を参照して、図6(A)に示す構成の回路装置20Aの製造方法を説明する。
次に、図7以降を参照して、図6にて説明した構成の回路装置の製造方法を説明する。先ず、図7から図9を参照して、図6(A)に示す構成の回路装置20Aの製造方法を説明する。
最初に、図7(A)を参照して、銅等の金属から成る導電箔30の表面にレジスト10を積層させる。そして、図7(B)に示すように、導電パターンとなる箇所を除いて、レジスト10を選択的に除去する。そして、ウェットエッチングにより、レジスト10から露出する導電箔30をパターンニングする。このことにより、分離溝29が形成される。分離溝29の形成により、各導電パターン21は凸状に形成されている。ここでも、第1の実施の形態にて説明したように、場所によって相違するサイドエッチングの量を考慮してレジスト10が形成されている。従って、サイドエッチングによる導電パターン21の過度な細りや断線は抑止されている。更に、導電パターン21同士の間隔が大きく開く箇所にはダミーパターンが形成されても良い。
図7(D)を参照して、半田等のロウ材を介して、半導体素子22Aおよびチップ素子22Bを、所望の導電パターン21に固着する。また、半導体素子22Aの表面の電極と導電パターン21とは、金属細線25を介して電気的に接続される。
次に、図8(A)を参照して、分離溝29に充填され、回路素子が被覆されるように、封止樹脂28を形成する。この封止樹脂28の形成は、熱硬化性樹脂を用いたトランスファーモールド、または、熱可塑性樹脂を用いたインジェクションモールドで行うことができる。
次に、図8(B)を参照して、導電箔30を裏面から全面的に除去することにより、分離溝29に充填された封止樹脂28を裏面に露出させ、各導電パターン21を電気的に分離する。そして、レジスト26の形成、および、外部電極27の形成を行うことにより、図8(C)に示すような回路装置20が完成する。
次に、図9から図11を参照して、図6(C)に示す回路装置20Cの製造方法を説明する。先ず、図9(A)を参照して、第1の導電箔33および第2の導電箔34が絶縁層22を介して積層された積層シートを用意する。
次に、図9(B)を参照して、第1の導電箔33の表面にレジスト10を積層させる。そして、レジスト10を選択的に除去することにより、貫通孔35が形成予定の第1の導電箔33の表面を露出させる。
次に、図9(C)を参照して、パターンニングされたレジスト10を介して第1の導電箔33のエッチングを行う。このことにより、部分的に第1の導電箔33は除去され、貫通孔35の底部から絶縁層22が露出する。
貫通孔35が形成された後は、図9(D)を参照して、レジスト10は除去される。続いて、貫通孔35の下方に位置するの絶縁層22を除去することにより、貫通孔35を第2の導電箔34の表面まで到達させる。この絶縁層22の除去は、炭酸ガスレーザーを用いて行うことが出来る。
そして、図10(A)を参照して、銅等の金属から成るメッキ膜を構成することにより、接続部36を貫通孔35に形成して、第1の導電箔33と第2の導電箔34とを電気的に接続する。
続いて、図10(B)を参照して、第1の導電箔33の上面および第2の導電箔34の下面を、レジスト10で選択的に被覆する。また、ここでも第1の実施の形態と同様に、局所的に大きくなるサイドエッチングを考慮したレジスト10のパターンニングが行われている。即ち、大きなサイドエッチングが発生する箇所の導電パターンを被覆するレジスト10を太らせて形成し、導電パターン間の間隔が大きくなる領域には、ダミーパターンを形成する。この方法は、積層シートの表面に設けられる第1の導電箔33、積層シートの裏面に設けられる第2の導電箔34の両方に適用される。
図10(C)を参照して、積層シート22Aの両面に設けられた導電箔をウェットエッチングする方法を説明する。積層シート22Aは、ローラー41の上部に載置される。そして、ローラー41が回転することにより、積層シート22Aは所望の速度で移動される。紙面上では、積層シート22Aは右方向に送られている。エッチャント42は、ノズル40から積層シート22Aに連続的に吹き付けられている。ノズル42は、積層シート22Aの上方および下方にそれぞれ設置されている。図面では積層シート22Aの上方および下方に1つずつノズル40が設置されている。しかしながら、ノズル40の数は、要求させるエッチング条件に応じて変化させることができる。
積層シート22Aの表面には、ノズル40から供給されるエッチャントによる流れが形成される。従って、局所的に大きなサイドエッチングが発生する恐れがあるので、サイドエッチングの不均一性を考慮したレジスト10のパターンニングが有効である。更に、積層シート22Aの下面においても、下方に位置するノズル40から噴射されるエッチャント42の流れが形成されるので、サイドエッチングの不均一性を考慮したレジスト10のパターンニングが有効である。
図11(A)を参照して、第1の導電箔33および第2の導電箔34をエッチングすることで、第1の導電パターン21Aおよび第2の導電パターン21Bが形成される。この状態でも、十分に基板としての付加価値を有する。
次に、図11(B)を参照して、半導体素子22Aおよびチップ素子22Bを、第1の導電パターン21Aに固着する。そして、図11(C)を参照して、半導体素子22Aおよびチップ素子22Bが被覆されるように封止樹脂28を形成する。そして、裏面の処理を施すことにより回路装置が完成する。
10 レジスト
11 導電箔
12 基板
14 露光マスク
16 導電パターン
11 導電箔
12 基板
14 露光マスク
16 導電パターン
Claims (23)
- 形成予定の導電パターンに対応する領域の被エッチング材の表面を、エッチングマスクで被覆する工程と、
前記エッチングマスクから露出する部分の前記被エッチング材をウェットエッチングすることで前記導電パターンを形成する工程とを具備し、
前記ウェットエッチングにより側方にオーバーエッチングされる量に応じて、前記導電パターンに対応する領域を被覆する前記エッチングマスクの幅を広くすることを特徴とするエッチング方法。 - 前記導電パターン同士の間隔が広くなる箇所の前記導電パターンに対応する領域を被覆する前記エッチングマスクの幅を、他の箇所の前記導電パターンに対応する領域を被覆する前記エッチングマスクよりも広く形成することを特徴とする請求項1記載のエッチング方法。
- 曲折する箇所の前記導電パターンに対応する領域を被覆する前記エッチングマスクの幅を、他の箇所の前記導電パターンに対応する領域を被覆する前記エッチングマスクの幅よりも広く形成することを特徴とする請求項1記載のエッチング方法。
- 前記被エッチング材は、絶縁性の基材の表面および裏面に実質全面的に形成された第1の被エッチング材および第2の被エッチング材から成り、
前記第1の被エッチング材および前記第2の被エッチング材をウェットエッチングすることにより前記導電パターン同士を分離することを特徴とする請求項1記載のエッチング方法。 - 前記第1の被エッチング材および前記第2の被エッチング材を同時にエッチングすることを特徴とする請求項4記載のエッチング方法。
- 前記ウェットエッチングは、エッチャントをシャワーリングすることにより行うことを特徴とする請求項1記載のエッチング方法。
- 前記被エッチング材は導電箔であり、当該導電箔の厚さよりも浅い分離溝を前記ウェットエッチングにより形成することで、当該分離溝により前記導電パターンは凸状に形成されることを特徴とする請求項1記載のエッチング方法。
- 形成予定の導電パターンに対応する領域の被エッチング材の表面を、エッチングマスクで被覆する工程と、
前記エッチングマスクから露出する部分の前記被エッチング材をウェットエッチングすることで前記導電パターンを形成する工程とを具備し、
前記導電パターン同士の間隔が広くなる箇所にダミーパターンを設けることを特徴とするエッチング方法。 - 前記被エッチング材は、絶縁性の基材の表面および裏面に実質全面的に形成された第1の被エッチング材および第2の被エッチング材から成り、
前記第1の被エッチング材および前記第2の被エッチング材をウェットエッチングすることにより前記導電パターン同士を分離することを特徴とする請求項8記載のエッチング方法。 - 前記第1の被エッチング材および前記第2の被エッチング材を同時にエッチングすることを特徴とする請求項9記載のエッチング方法。
- 前記ウェットエッチングは、エッチャントをシャワーリングすることにより行うことを特徴とする請求項8記載のエッチング方法。
- 前記被エッチング材は導電箔であり、当該導電箔の厚さよりも浅い分離溝が前記ウェットエッチングにより形成され、当該分離溝により前記導電パターンは凸状に形成されることを特徴とする請求項8記載のエッチング方法。
- 形成予定の導電パターンに対応する領域の被エッチング材の表面を、エッチングマスクで被覆する工程と、
前記エッチングマスクから露出する部分の前記被エッチング材をウェットエッチングすることで前記導電パターンを形成する工程と、
前記導電パターンと回路素子とを電気的に接続する工程と、
前記導電パターンおよび前記回路素子を封止する工程とを具備し、
前記ウェットエッチングにより側方にオーバーエッチングされる量に応じて、前記導電パターンに対応する領域を被覆する前記エッチングマスクの幅を広くすることを特徴とする回路装置の製造方法。 - 前記導電パターン同士の間隔が広くなる箇所の前記導電パターンに対応する領域を被覆する前記エッチングマスクの幅を、他の箇所の前記導電パターンに対応する領域を被覆する前記エッチングマスクよりも広く形成することを特徴とする請求項13記載の回路装置の製造方法。
- 曲折する箇所の前記導電パターンに対応する領域を被覆する前記エッチングマスクの幅を、他の箇所の前記導電パターンに対応する領域を被覆する前記エッチングマスクの幅よりも広く形成することを特徴とする請求項13記載の回路装置の製造方法。
- 前記被エッチング材は、絶縁性の基材の表面および裏面に実質全面的に形成された第1の被エッチング材および第2の被エッチング材から成り、
前記第1の被エッチング材および前記第2の被エッチング材をウェットエッチングすることにより前記導電パターン同士を分離することを特徴とする請求項13記載の回路装置の製造方法。 - 前記第1の被エッチング材および前記第2の被エッチング材を同時にエッチングすることを特徴とする請求項16記載の回路装置の製造方法。
- 前記ウェットエッチングは、エッチャントをシャワーリングすることにより行うことを特徴とする請求項13記載の回路装置の製造方法。
- 前記被エッチング材は導電箔であり、当該導電箔の厚さよりも浅い分離溝を前記ウェットエッチングにより形成することで、当該分離溝により前記導電パターンは凸状に形成されることを特徴とする請求項13記載の回路装置の製造方法。
- 形成予定の導電パターンに対応する領域の被エッチング材の表面を、エッチングマスクで被覆する工程と、
前記エッチングマスクから露出する部分の前記被エッチング材をウェットエッチングする工程と、
前記導電パターンと回路素子とを電気的に接続する工程と、
前記導電パターンおよび前記回路素子を封止する工程とを具備し、
前記導電パターン同士の間隔が広くなる箇所にダミーパターンを設けることを特徴とする回路装置の製造方法。 - 前記被エッチング材は、絶縁性の基材の表面および裏面に実質全面的に形成された第1の被エッチング材および第2の被エッチング材から成り、
前記第1の被エッチング材および前記第2の被エッチング材をウェットエッチングすることにより前記導電パターン同士を分離することを特徴とする請求項20記載の回路装置の製造方法。 - 前記第1の被エッチング材および前記第2の被エッチング材を同時にエッチングすることを特徴とする請求項21記載の回路装置の製造方法。
- 前記ウェットエッチングは、エッチャントをシャワーリングすることにより行うことを特徴とする請求項20記載の回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028399A JP2005223091A (ja) | 2004-02-04 | 2004-02-04 | エッチング方法およびそれを用いた回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028399A JP2005223091A (ja) | 2004-02-04 | 2004-02-04 | エッチング方法およびそれを用いた回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005223091A true JP2005223091A (ja) | 2005-08-18 |
Family
ID=34998494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004028399A Pending JP2005223091A (ja) | 2004-02-04 | 2004-02-04 | エッチング方法およびそれを用いた回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005223091A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288463A (ja) * | 2007-05-18 | 2008-11-27 | Toppan Printing Co Ltd | 多層配線基板 |
JP2014501449A (ja) * | 2010-12-24 | 2014-01-20 | エルジー イノテック カンパニー リミテッド | 印刷回路基板及びその製造方法 |
CN104869755A (zh) * | 2014-02-25 | 2015-08-26 | 发那科株式会社 | 印制电路板 |
-
2004
- 2004-02-04 JP JP2004028399A patent/JP2005223091A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288463A (ja) * | 2007-05-18 | 2008-11-27 | Toppan Printing Co Ltd | 多層配線基板 |
JP2014501449A (ja) * | 2010-12-24 | 2014-01-20 | エルジー イノテック カンパニー リミテッド | 印刷回路基板及びその製造方法 |
US9907164B2 (en) | 2010-12-24 | 2018-02-27 | Lg Innotek Co., Ltd. | Printed circuit board and method for manufacturing the same |
CN104869755A (zh) * | 2014-02-25 | 2015-08-26 | 发那科株式会社 | 印制电路板 |
US9872388B2 (en) | 2014-02-25 | 2018-01-16 | Fanuc Corporation | Printed wiring board |
CN104869755B (zh) * | 2014-02-25 | 2018-08-28 | 发那科株式会社 | 印制电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4607612B2 (ja) | 配線回路基板およびその製造方法 | |
US8389871B2 (en) | Multilayered wiring board and method of manufacturing the same | |
EP1827067B1 (en) | Method of forming a circuit substrate | |
US7651886B2 (en) | Semiconductor device and manufacturing process thereof | |
KR100652099B1 (ko) | 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법 | |
US8186043B2 (en) | Method of manufacturing a circuit board | |
JP2011014644A (ja) | 配線基板およびその製造方法 | |
JP2009182229A (ja) | 配線回路基板およびその製造方法 | |
JP2005223091A (ja) | エッチング方法およびそれを用いた回路装置の製造方法 | |
TWI599283B (zh) | 印刷電路板及其製作方法 | |
TW201714504A (zh) | 晶片封裝基板及其製作方法 | |
JP2004207278A (ja) | 回路装置およびその製造方法 | |
TWI550745B (zh) | 封裝基板及其製作方法 | |
JP4806926B2 (ja) | 電子部品搭載装置の製造方法 | |
KR20120004088A (ko) | 인쇄회로기판 제조 방법 | |
JP4333395B2 (ja) | プリント配線板及びその製造方法 | |
US20180027652A1 (en) | Circuit board and manufacturing method thereof | |
JP4455935B2 (ja) | 配線板の製造方法 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
JP6711695B2 (ja) | 配線基板の製造方法 | |
JP2006253253A (ja) | フレキシブル回路基板の製造方法 | |
KR100919986B1 (ko) | 반도체 팩키지용 기판, 그것을 구비한 반도체 팩키지 및,그것의 제조 방법 | |
JP2022010969A (ja) | 印刷配線板およびその製造方法 | |
KR20140059074A (ko) | 회로 기판의 제조 방법 | |
KR20130017547A (ko) | 임베디드 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070201 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20090327 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A02 | Decision of refusal |
Effective date: 20090901 Free format text: JAPANESE INTERMEDIATE CODE: A02 |