KR20140059074A - 회로 기판의 제조 방법 - Google Patents

Abstract

본 발명은 범프(bump)를 포함하는 회로 기판의 제조 방법에 있어서, 도전성 기판의 일면에 돌출된 범프들을 형성하는 단계; 상기 범프들 사이의 오목한 부분에 회로 패턴을 형성하는 단계; 상기 리드를 덮도록 적어도 상기 오목한 부분에 절연 물질을 충진하는 단계; 및 상기 기판의 타면을 일괄적으로 에칭하여 상기 회로 패턴을 노출하는 단계; 를 포함하는, 회로 기판의 제조 방법을 제공한다.

Description

회로 기판의 제조 방법 및 이를 통해 제조된 회로 기판 {Method of manufacturing circuit board and circuit board prepared by the same}

본 발명은 범프를 포함하는 회로 기판의 제조 방법 및 이를 통해 제조된 회로 기판에 관한 것이다.

회로 기판은 상면 및 하면에 회로 패턴이 형성되며 상면 및 하면의 회로 패턴을 통전하기 위한 부재로 비아를 구비할 수 있다. 그러나, 비아는 비아홀을 형성하는 공정이 복잡하고 비아홀에 도전물질을 채우는 공정이 고 비용이기 때문에 비아를 대체할 기술이 개발되고 있다.

범프(bump)는 비아를 대체하여 회로 기판의 상면 및 하면의 회로 패턴을 통전하는 부재이다. 범프는 화학적 에칭 공정으로 형성할 수 있어 비아에 비해 공정이 단순하고 비용이 저렴한 장점이 있다. 그러나, 이러한 범프가 형성된 면의 반대면에 존재하는 회로 패턴은 범프의 형상 때문에 쇼트(short)가 발생하기 쉬운 문제가 있다.

특허문헌: 한국 공개 특허 제10-2011-0064216호

본 발명의 일실시예는 미세한 회로 패턴의 구현이 가능하고, 두께를 줄인 회로 기판의 제조 방법 및 이를 통해 제조된 회로 기판을 제공하는 것을 목적으로 한다.

상기와 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 범프(bump)를 포함하는 회로 기판의 제조 방법에 있어서, 도전성 기판의 일면에 돌출된 범프들을 형성하는 단계; 상기 범프들 사이의 오목한 부분에 회로 패턴을 형성하는 단계; 상기 리드를 덮도록 적어도 상기 오목한 부분에 절연 물질을 충진하는 단계; 및 상기 기판의 타면을 일괄적으로 에칭하여 상기 회로 패턴을 노출하는 단계; 를 포함하는, 회로 기판의 제조 방법을 제공한다.

상기 회로 패턴을 형성하는 단계는, 상기 오목한 부분에 도금 방법을 사용하여 돌출된 리드를 형성함으로써 상기 회로 패턴을 형성한다.

상기 회로 패턴을 형성하는 단계는, 적어도 상기 오목한 부분에 진공 라미네이팅 방법으로 드라이 필름 레지스트를 도포한 후, 노광 및 현상 공정에 의해 상기 드라이 필름 레지스트의 일부분을 제거한 예비 패턴을 형성하고, 도금 방법을 통해 상기 리드를 형성한다.

상기 회로 패턴을 노출하는 단계는, 리드 범프를 남기고 상기 기판의 타면을 부분적으로 에칭하여 상기 회로 패턴을 노출하는 단계이다.

상기와 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 일면에 돌출된 범프를 구비하고, 타면에 회로 패턴을 구비하는 도전성 기판; 및 상기 범프들 사이에 충진된 절연층; 을 포함하며, 상기 회로 패턴은 상기 범프가 돌출된 방향으로 돌출된 리드를 포함하는, 회로 기판을 제공한다.

상기 도전성 기판의 타면에 상기 도전성 기판과 일체로 형성되며 상기 리드와 연결되는 리드 범프;를 더 포함하는, 회로 기판.

이상과 같은 본 발명의 일 실시예에 따르면, 도금 방법으로 형성된 리드로부터 회로 패턴을 형성하므로 미세한 회로 패턴의 구현이 가능하며, 패턴의 피치도 일정하게 유지할 수 있는 장점이 있다.

또한, 회로 패턴이 기판의 일면인 범프가 형성된 쪽에 형성되므로 기판의 타면을 일괄적으로 에칭하여 회로 패턴을 노출함과 동시에 회로 기판의 두께를 감소할 수 있는 특징이 있다.

또한, 회로 패턴을 노출하는 과정에서 리드 범프를 동시에 형성할 수 있으므로, 고비용인 별도의 범프를 형성하는 과정을 생략할 수 있고 커스토머의 요구에 맞는 회로 기판을 생산할 수 있다.

도 1은 본 발명의 일 실시예에 따른 회로 기판의 제조 방법을 설명하기 위한 비교예를 도시한 것이다.
도 2 내지 도 13은 본 발명의 일 실시예에 따른 회로 기판의 제조 방법을 개략적으로 나타낸 측단면도이다.
도 14 내지 16은 본 발명의 다른 실시예에 따른 회로 기판의 제조 방법을 개략적으로 나타낸 측단면도이다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

이하, 본 발명에 따른 실시예를 도면을 참조하여 상세히 설명하기로 하며, 도면을 참조하여 설명함에 있어 실질적으로 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해 일부 층 및 영역의 두께를 과장되게 나타내었다

도 1은 본 발명의 일 실시예에 따른 회로 기판의 제조 방법을 설명하기 위한 비교예를 도시한 것이다. 즉, 도 1은 범프를 포함하는 회로 기판을 제조하는 일반적인 방법을 도시한 것이다.

도 1을 참조하면, 도전성 기판의 일면에는 돌출된 범프(11)가 형성되고, 도전성 기판의 타면에는 회로 패턴(12)이 형성된다. 여기서 일면과 타면은 도전성 기판에서 서로 대향하는 면이며, 상대적인 개념이다.

도 1(a)에서 회로 패턴(12)을 형성하기 위해 도전성 기판의 타면에 포토 레지스트 같은 감광성막을 형성하고 노광 및 현상 공정에 의해 감광성막에 예비 패턴(32)을 형성한다.

도 1(b)에서 예비 패턴(32)에 따라 도전성 기판의 타면을 습식 에칭(wet etching)하여 회로 패턴(12)을 형성한다.

도 1(c)에서는 도전성 기판의 타면에 형성된 회로 패턴(12)의 쇼트(short)가 발생한 것은 도시하였다. 이하에서는 도 1(c)와 같이 회로 패턴(12)의 쇼트가 발생하는 이유를 설명한다.

범프(11)는 공정 단순화 및 비용을 고려하여 에천트를 사용하는 습식 에칭으로 형성한다. 그런데, 습식 에칭의 경우 식각 프로파일이 모든 방향에서 동일한 식각률을 가지는 등방성 식각(isotropic etching)이 수행된다. 따라서, 범프(11)와 범프(11) 사이는 기판의 타면 방향으로 오목한 곡선 프로파일을 가지게 된다. 회로 패턴(12)은 오목한 부분에 대응하여 형성한다. 따라서, 회로 패턴(12)을 형성하기 위해 식각할 기판의 두께는 부분적으로 상이하다. 회로 패턴(12)은 습식 에칭의 방법으로 형성하는데, 습식 에칭의 속도는 어느 부분마다 일정한데, 식각할 기판의 두께는 부분적으로 상이하므로, 오목한 부분의 가장자리에 대응하는 기판의 타면에 형성되는 회로 패턴(12)은 도 1(c)처럼 쇼트가 발생할 위험이 크다. 결국, 도 1(c)와 같은 회로 패턴(12)의 쇼트를 방지하기 위해서는 도 1(d)에 도시된 바와 같이 과에칭(over-etching)을 수행하여야 한다.

도 1(d)는 도 1(c)의 회로 패턴(12)의 쇼트 문제를 해결하기 위해 과에칭을 수행한 결과를 도시한 것이다. 과에칭이란 도 1(c)보다 오랜 시간 식각하는 것을 의미하며, 그 결과 회로 패턴(12)의 쇼트 문제는 해결될 수 있으나 다음과 같은 추가적인 문제가 발생한다.

습식 에칭이 등방성 식각을 수행하므로, 도전성 기판의 두께 방향의 에칭 뿐만 아니라, 폭 방향의 에칭도 수행하게 된다. 따라서, 과에칭에 의해 의도했던 회로 패턴(12) 사이의 간격P1 보다, 회로 패턴(12) 사이의 간격이 P2로 증가한다. 이로부터, 파인 피치(fine pitch)의 구현이 어려워 지므로 미세한 회로 패턴(12)을 제작할 수 없다. 또한, 돌출된 회로 패턴(12)의 폭은 상대적으로 감소하기 때문에 단선이 발생할 위험이 크다.

도 1과 같이 범프(11)가 형성된 부분에 대향하는 기판의 타면에 회로 패턴(12)을 형성하는 제조 방법은 회로 패턴(12)의 에칭이 완료된 후에야 범프(11)의 위치와 회로 패턴(12)의 위치 정합을 알 수 있다. 따라서, 불량이 발생될 위험이 큰 문제가 있다.

한편, 이렇게 제조된 회로 기판은 다른 회로 기판 또는 반도체 칩과 연결하기 위해 별도의 범프와 같은 외부 통전 부재가 필요하다. 이러한 외부 통전 부재를 추가적으로 형성하는 과정은 고비용을 초래하고, 별도의 공정이 요구되는 문제점이 있다.

이하에서는, 상술한 문제점을 해결한 본 발명의 일 실시예에 의한 회로 기판의 제조 방법을 제시한다.

도 2 내지 도 13는 본 발명의 일 실시예에 따른 회로 기판(101)의 제조 방법을 개략적으로 나타낸 측단면도이다.

먼저 도 2를 참조하면, 회로 기판(101)을 제조할 도전성 기판(100)을 준비한다.

기판(100)은 전기 신호를 전달하는 기능을 수행하는 패턴을 형성하기 위한 부분이므로, 구리(Cu)나 은(Ag)과 같이 전기를 전도하는 소재를 포함할 수 있다. 기판(100)은 주로 평판 형상을 갖지만 도면에서는 두께 방향으로 절단하여 단면을 도시하였다.

다음으로 도 3를 참조하면, 기판(100)의 일면에 범프(111)를 형성하기 위한 제1예비패턴(311)을 형성한다.

기판(100)의 타면에 포토 레지스트와 같은 제1감광성막(미도시)을 형성한 후, 마스크를 통한 노광 공정과 현상 공정을 적용하면, 제1감광성막의 일부분이 제거되어 도 3에 도시된 것과 같이 개구를 포함하는 제1예비패턴(311)이 형성된다. 제1예비패턴(311)은 기판(100)에서 범프(111)가 형성될 위치에 형성된다.

다음으로 도 4를 참조하면, 습식 에칭을 통해 범프(111)를 형성한다.

식각액을 공급하는 습식 에칭(wet etching) 공정을 적용하면 제1예비패턴(311)의 개구에 대응하는 기판의 부분들이 식각액에 의해 제거된다. 따라서, 도시된 것과 같이 제1예비패턴(311)에 대응하는 부분에 범프(111)가 형성된다. 습식 에칭은 등방성 식각이 수행되므로 범프(111)들 사이에는 기판(100)의 타면 방향으로 오목한 곡선 프로파일을 가진다.

도 5를 참조하면, 범프(111)가 형성된 이후에 제1예비패턴(311)을 제거한다.

본 발명의 일 실시예에 의하면, 범프(111)란 필-비아홀(filied via hole)과 유사한 기능을 한다. 즉, 범프(111)는 기판(100)의 타면에 형성될 회로 패턴과 전기적으로 연결되며, 기판(100)의 일면 또는 타면에 형성될 칩 또는 다른 회로 기판과 전기적인 연결을 수행하게 된다. 한편, 고비용 및 복잡한 공정이 필요한 비아홀 및 비아 형성 과정에 비해 범프(111)는 저비용 및 단순한 공정인 습식 에칭으로 형성할 수 있는 장점이 있다.

도 6를 참조하면, 범프(111)가 형성된 면에 제2감광성막(321)을 형성한다.

범프(111)가 형성된 면에 드라이 필름 레지스트(DFR)와 같은 제2감광성막(321)을 형성한다. 여기서, 드라이 필름 레지스트는 액상이 아니라 필름 타입의 감광성 물질로 라미네이팅 방법으로 형성할 수 있다.

본 발명의 일 실시예에 의하면, 드라이 필름 레지스트를 형성할 면에 곡면이 포함되어 있다. 평면에 비해 곡면에 드라이 필름 레지스트를 형성하는 경우 기판(100)과 드라이 필름 레지스트 사이에 기포(void)가 포집될 가능성이 크다. 이러한 기포는 노광 및 현상 공정에서 팽창하여 드라이 필름 레지스트를 손상시키고, 에칭 불량을 발생시킨다. 따라서, 제2감광성막(321)을 형성하는 공정은 진공 라미네이팅 방법을 사용한다. 이와 같이 진공 상태에서 라미네이팅을 수행하면 기포 발생을 억제할 수 있다.

제2감광성막(321)은 적어도 범프(111)들 사이의 오목한 부분에 형성한다. 오목한 부분에 회로 패턴을 형성할 것이기 때문이다.

도 7를 참조하면, 제2감광성막(321)에 제2예비패턴(323)을 형성한다.

제2감광성막(321)에 마스크를 통한 노광 공정과 현상 공정을 적용하면, 제2감광성막(321_의 일부분이 제거되어 도 7에 도시된 것과 같이 개구를 포함하는 제2예비패턴(323)이 형성된다. 제2예비패턴(323)은 범프(111)들 사이의 오목한 부분에 형성된다.

도 8를 참조하면, 범프(111)들 사이 오목한 부분에 리드로 이루어진 회로 패턴(112)을 형성한다.

제2예비패턴(323)의 개구를 채우는 도금 방법으로 돌출된 리드를 형성한다. 도금 방법은 전해 도금 또는 무전해 도금을 사용할 수 있다. 도금 방법으로 형성되는 리드는 구리 또는 은과 같이 전기를 통하는 도전성 소재로 이루어진다. 회로 패턴(112)은 리드를 통해 구현된다.

도 9를 참조하면, 리드가 형성된 이후 제2예비 패턴(323)을 제거한다.

도 10를 참조하면, 범프(111)가 형성된 면에 절연 물질(121)을 충진한다.

절연 물질(121)은 범프(111)의 상면 및 범프들 사이의 오목한 부분을 채우도록 형성한다. 물론 절연 물질(121)은 회로 패턴(112)를 덮도록 충진된다. 절연 물질(121)은 전기가 통하지 않는 소재를 포함하며 이후 강성을 가진 절연층으로써 기판(100)을 지지하는 기능을 수행한다. 절연 물질(121)은 리지드(rigid)기판을 제조하기 위한 물질을 포함할 수 있다. 예를 들어 절연층(122)은 레진 또는 프리프레그(prepreg)를 포함할 수 있다.

본 발명의 일 실시예에 의하면, 절연 물질(121)이 회로 패턴(112)을 덮도록 형성됨으로써, 절연 물질(121)과 기판(100)과 접합력이 향상된다. 상세히, 회로 패턴(112)을 구성하는 리드와 같은 돌출부는 절연 물질(121)과 기판(100)이 접촉하는 표면적을 넓혀 양 물질 간의 반 데르 발스 포스를 극대화 한다. 따라서, 도 1의 비교예에서 리드가 없이 절연 물질을 충진하는 구성에 비하여, 절연 물질(121)과 기판(100)의 접합력이 향상된다.

한편, 절연 물질(121)은 범프(111)들 사이의 오목한 부분 이외에도 범프(111)의 상면을 덮도록 형성된다. 따라서, 절연 물질(121)은 도 11에서 기판(100)의 타면을 습식 식각하는 과정에서 범프(111)를 보호하여 범프(111)가 함께 에칭되는 것을 막는 마스킹 역할을 한다.

도 11을 참조하면, 기판의 타면을 일괄적으로 에칭하여 회로 패턴(112)을 노출한다.

도 11에서 회로 패턴(112)에 대응하는 리드는 범프(111)가 형성된 면 쪽에 배치된다. 따라서, 회로 패턴(112)을 노출하기 위해서는 범프(111)가 형성된 면의 반대쪽인 기판의 타면을 일괄적으로 제거해야 한다. 회로 패턴(112)에 쇼트가 일어나지 않게 노출하기 위해서, 기판의 타면은 리드와 범프(111) 또는 리드들을 오픈할 수 있을 만큼 일괄적으로 제거되어야 한다. 기판(100)의 타면을 제거하는 과정은 습식 식각 방법을 이용할 수 있다. 예를 들어 도 10에서 기판(100)은 d1의 두께를 가진다. 기판(100)의 두께 d1은 도 2에 도시된 최초 도전성 기판(100)의 두께일 수 있다. 도 11에서는 기판의 타면을 (d1-d2) 두께 만큼 제거하여 회로 패턴(112)에 쇼트가 나지 않게 회로 패턴(112)을 노출한다. 그 결과, 본 발명의 일 실시예에 의한 회로 기판(101)의 최종 두께는 d2가 된다.

도 12를 참조하면, 범프(111) 상면을 노출시킨다.

범프(111)의 상면은 반도체 칩 또는 다른 회로 기판과 전기적으로 연결되어야 하므로 절연 물질로 덮이지 않아야 한다. 따라서, 범프(111)의 상면에 형성된 절연 물질(121)을 제거한다. 결국, 절연 물질(121)은 절연층(122)으로써 범프(111)들 사이의 오목한 부분에만 형성되며, 절연층(122)의 상면은 범프(111)의 상면과 실질적으로 편평하도록 형성한다. 절연층(122)의 상면을 연장하는 가상선과 범프(111)의 상면을 연장하는 가상선은 실질적으로 일치하게 된다.

범프(111)의 상면을 노출하는 과정은 기판(100)의 타면을 에칭하는 도 11 과정 이후에 수행된다. 그래야만, 도 11에서 기판(100)의 타면을 습식 식각 방법으로 에칭 할 때, 범프(111) 상면이 절연 물질(121)로 덮여 있어 에칭 과정에서 손상을 받지 않기 때문이다. 도 13을 참조하면, 회로 기판(101)의 최외각 면에 PSR (Photo Solder Resist) 또는 DFSR (Dry Film Solder Resist) 과 같은 보호층(141)을 형성함으로써, 회로 패턴(112)을 보호한다.

도 2의 방법으로 제조된 본 발명의 일 실시예에 의한 회로 기판(101)은 일면에 돌출된 범프(111)를 구비하고, 타면에 회로 패턴(112)을 구비하는 도전성 기판(100)과 범프들 사이에 충진된 절연층(122)을 구비한다. 한편, 회로 패턴(112)은 범프(111)가 돌출된 방향으로 돌출된 리드로 구현된다. 그리고, 기판(100)의 양면에는 보호층(141)이 형성된다.

이와 같은 본 발명의 일 실시예에 의한 회로 기판의 제조 방법 및 이로부터 제조된 회로 기판은 다음과 같은 특징이 있다. 먼저, 본 발명은 도 11과 같이 회로 패턴 사이의 폭인 P1이 일정하게 유지되므로, 파인 피치 구현이 가능하여 미세한 패턴을 제조할 수 있다. 본 발명의 실시예는 회로 패턴을 범프가 형성된 면에 도금 방법으로 형성된 리드로 구현하므로 도 1의 비교예와 달리 등방성 식각에 의한 습식 에칭에 의해 회로 패턴 사이의 간격이 넓어지는 문제가 발생하지 않는다. 따라서, 리드들을 미세한 패턴을 가지도록 구현함으로써, 미세한 회로 패턴을 제조할 수 있다.

다음으로, 본 발명은 회로 기판의 두께를 감소시켜 박판을 제조할 수 있다. 도 12를 참조하면, 회로 패턴을 노출하기 위해 기판의 타면을 소정의 두께 제거한다. 결국, 최종 제조된 회로 기판은 d2의 두께를 가질 수 있어, 최초 도전성 기판의 두께 d1보다 얇다. 도 1의 비교예에 의한 회로 기판은 기판의 타면을 일괄적으로 제거하는 공정이 없으므로, 본 발명처럼 초박판 형성이 불가능하다.

도 14 내지 16은 본 발명의 다른 실시예에 따른 회로 기판(102)의 제조 방법을 개략적으로 나타낸 측단면도이다.

본 발명의 제2실시예는 이전에 설명한 제1실시예의 도 11 단계 이후가 변형되어 리드 범프를 형성하는 과정이 추가된다. 따라서, 기존에 이미 설명한 도 2 내지 도 10까지의 공정은 중복되는 설명이므로 생략하고, 금번 실시예에 특유한 도 14, 15 및 도 16 단계만 상세히 설명하기로 한다. 제2실시예에서 제1실시예와 중복되는 도면 부호는 동일한 구조 및 기능을 가진다.

도 14을 참조하면, 기판의 타면에 제3예비패턴(332)을 형성한다.

상세히, 도 10의 기판에 타면에 제3감광성막을 형성하고, 노광 및 현상 공정에 의해 개구를 형성함으로써, 리드에 대응하는 제3감광성막만 남긴 제3예비패턴(332)을 형성한다.

도 15를 참조하면, 리드 범프(152)를 형성하면서, 회로 패턴(112)을 노출한다.

도 14에서 회로 패턴(112)에 대응하는 리드는 범프(111)가 형성된 면 쪽에 배치된다. 따라서, 회로 패턴(112)을 노출하기 위해서는 범프(111)가 형성된 면의 반대쪽인 기판(100)의 타면을 제거해야 한다. 이 때, 기판(100)의 타면을 제3예비패턴(332)에 따라 제거함으로써, 기판과 일체로 형성된 리드 범프(152)를 남긴다. 물론 리드 범프(152)는 리드로 구성된 회로 패턴(112)과 전기적으로 연결된다. 도 11과 동일하게 기판은 (d1-d2) 두께 만큼 제거하여 회로 패턴(112) 사이에 쇼트가 나지 않게 한다. 그 결과, 회로 기판의 최종 두께는 d2가 되고, 리드에 대응하는 리드 범프(152)가 형성된다.

리드 범프(152)는 본 발명의 회로 기판과 다른 회로 기판 또는 반도체 칩을 연결하기 위해 별도의 범프와 같은 외부 통전 부재와 동일한 기능을 한다. 별도의 범프와 같이 외부 통전 부재를 별도로 형성하는 과정은 고비용을 초래하고, 별도의 공정이 요구되는 문제점이 있다. 그러나, 본 발명과 같이 회로 기판의 제조 과정에서 리드 범프를 형성하는 경우 보다 저렴한 비용으로 별도의 공정 추가 없이 외부 통전 부재를 구현할 수 있다. 특히, 본 발명의 회로 기판을 이용하여 반도에 패키지를 조립하는 사용자는 웨이퍼 상의 범프 높이를 낮출 수 있어 가격 절감 효과가 크다.

도 16을 참조하면, 도 15의 기판(100)의 타면 제거 및 리드 범프(152) 형성한 공정 이후에, 범프(111)의 상면에 형성된 절연 물질(121)을 제거한다. 그리고, 회로 기판(102)의 최외각 면에 PSR (Photo Solder Resist) 또는 DFSR (Dry Film Solder Resist) 과 같은 보호층(141)을 형성함으로써, 회로 패턴(112)을 보호하고, 리드 범프(152)를 노출한다.

본 발명의 다른 실시예에 의한 회로 기판(102)은 일면에 돌출된 범프(111)를 구비하고, 타면에 회로 패턴(112)을 구비하는 도전성 기판(100)과 범프(111)들 사이에 충진된 절연층(122)을 구비한다. 한편, 회로 패턴(112)은 범프(111)가 돌출된 방향으로 돌출된 리드로 구현된다. 기판의 타면에, 회로 패턴(112)과 전기적으로 연결된 리드 범프(152)가 배치된다. 리드 범프(152)는 기판(100)을 에칭하여 형성한 것이므로 기판과 일체로 형성된다. 한편, 회로 패턴을 덮도록 보호층(141)이 형성된다.

본 발명에 따른 실시예를 설명하기 위한 도면에는 일면에 범프가 형성되고 타면에 회로 패턴이 형성된 회로 기판만 도시되어 있으나, 본 발명의 일 실시예는 이러한 회로 기판이 복수개 적층된 다층 회로 기판에도 적용될 수 있음은 물론이다.

본 발명에 따른 실시예를 설명하기 위한 도면에는 소정 개수의 범프 및 소정 형태의 회로패턴이 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명은 이에 한정되지 않으며, 본 발명에 따른 제조방법을 크게 벗어나지 않는 한, 다른 형태, 다른 개수, 다른 패턴이 포함될 수 있음은 물론이다.

본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.

111: 범프
112: 회로 패턴
121: 절연 물질
122: 절연층
141: 보호층
152: 리드 범프
311: 제1예비패턴
321: 제2감광성막
323: 제2예비패턴
332: 제3예비패턴

Claims (6)

1. 범프(bump)를 포함하는 회로 기판의 제조 방법에 있어서,
   도전성 기판의 일면에 돌출된 범프들을 형성하는 단계;
   상기 범프들 사이의 오목한 부분에 회로 패턴을 형성하는 단계;
   상기 리드를 덮도록 적어도 상기 오목한 부분에 절연 물질을 충진하는 단계; 및
   상기 기판의 타면을 일괄적으로 에칭하여 상기 회로 패턴을 노출하는 단계;
   를 포함하는, 회로 기판의 제조 방법.
2. 제1항에 있어서,
   상기 회로 패턴을 형성하는 단계는, 상기 오목한 부분에 도금 방법을 사용하여 돌출된 리드를 형성함으로써 상기 회로 패턴을 형성하는, 회로 기판의 제조 방법.
3. 제2항에 있어서,
   상기 회로 패턴을 형성하는 단계는, 적어도 상기 오목한 부분에 진공 라미네이팅 방법으로 드라이 필름 레지스트를 도포한 후, 노광 및 현상 공정에 의해 상기 드라이 필름 레지스트의 일부분을 제거한 예비 패턴을 형성하고, 도금 방법을 통해 상기 리드를 형성하는, 회로 기판의 제조 방법.
4. 제1항에 있어서,
   상기 회로 패턴을 노출하는 단계는, 리드 범프를 남기고 상기 기판의 타면을 부분적으로 에칭하여 상기 회로 패턴을 노출하는 단계인, 회로 기판의 제조 방법.
5. 일면에 돌출된 범프를 구비하고, 타면에 회로 패턴을 구비하는 도전성 기판; 및
   상기 범프들 사이에 충진된 절연층;
   을 포함하며,
   상기 회로 패턴은 상기 범프가 돌출된 방향으로 돌출된 리드를 포함하는, 회로 기판.
6. 제5항에 있어서,
   상기 도전성 기판의 타면에 상기 도전성 기판과 일체로 형성되며 상기 리드와 연결되는 리드 범프;
   를 더 포함하는, 회로 기판.

Images