JP2005077955A - エッチング方法およびそれを用いた回路装置の製造方法 - Google Patents

エッチング方法およびそれを用いた回路装置の製造方法 Download PDF

Info

Publication number
JP2005077955A
JP2005077955A JP2003310764A JP2003310764A JP2005077955A JP 2005077955 A JP2005077955 A JP 2005077955A JP 2003310764 A JP2003310764 A JP 2003310764A JP 2003310764 A JP2003310764 A JP 2003310764A JP 2005077955 A JP2005077955 A JP 2005077955A
Authority
JP
Japan
Prior art keywords
resist
etching
region
conductive
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003310764A
Other languages
English (en)
Inventor
Shinya Mori
真也 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003310764A priority Critical patent/JP2005077955A/ja
Priority to TW93124624A priority patent/TWI301634B/zh
Priority to CNB2004100575819A priority patent/CN1312533C/zh
Priority to KR20040067381A priority patent/KR100652099B1/ko
Priority to US10/928,900 priority patent/US20050101136A1/en
Publication of JP2005077955A publication Critical patent/JP2005077955A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0505—Double exposure of the same photosensitive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0508—Flood exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern

Abstract

【課題】エッチングファクターを向上させたエッチング方法およびそれを用いた回路装置の製造方法を提供する。
【解決手段】被エッチング材としての導電箔１１の表面にエッチングレジスト１０を塗布する工程と、エッチングレジスト１０を、露光マスク１４を用いて選択的に露光させることにより、エッチングレジストを選択的に変質させて、断面の下部が上部よりも大きい残存領域としての非露光領域１０Ａを形成する工程と、溶液を用いて残存領域を除いたエッチングレジスト１０を除去する工程と、残存領域をマスクとして導電箔をエッチングする工程とを有する。
【選択図】図２

Description

本発明はエッチング方法およびそれを用いた回路装置の製造方法に関し、特に、エッチングファクターを向上させたエッチング方法およびそれを用いた回路装置の製造方法に関するものである。
図１１を参照して、従来のエッチング方法を説明する（特許文献１を参照）。
図１１（Ａ）を参照して、基板１０２の表面には導電箔１０１が平面的に形成されている。そして、導電箔１０１の表面を覆うようにエッチング用のレジスト１００が塗布されている。
図１１（Ｂ）を参照して、露光マスク（図示せず）を介して、レジスト１００を選択的に露光させる。ここでは、レジスト１００はネガ型レジストであり、導電パターンとして残存する予定の領域に対応するレジスト１００に、選択的に光線１０３が照射される。
図１１（Ｃ）を参照して、薬剤を用いて溶融させることにより、先の工程で光線が１０３が照射された箇所以外の領域のレジスト１００を選択的に剥離させる。そして、図１１（Ｄ）を参照して、残存したレジスト１００をマスクとして、エッチングを行う。この結果、導電箔１０１を選択的に除去して導電パターン１０３が形成される。ここでは、エッチングが略等方性で進行するウェットエッチングが採用されるので、導電パターン１０３の断面は、テーパー形状になっている。
図１１（Ｅ）を参照して、エッチングファクターに関して説明する。ここで、導電パターン１０３の側面が最も内側に浸食される箇所と、レジストの上側端部との距離をａ１と仮定する。更に、導電箔１０１が縦方向に浸食される深さ（即ちここでは導電パターン１０３の厚み）を、ｔと仮定する。この条件下では、エッチングファクターＥｆは、〔Ｅｆ＝ｔ／ａ１〕で表現される。即ち、このエッチングファクターの値が大きければ、被エッチング材のサイドエッチ量が小さく、微細加工の可能性が高いことを示している。また、このようなエッチング方法は、プリント基板や回路装置等の製造方法に応用される。
特開平６−１１８６６１号公報
しかしながら、上述したエッチング方法では、エッチングファクターの値が小さく成る問題があった。即ち、エッチングによるサイド方向への浸食が大きく、従って、導電パターンの断面が裾広がりの形状に成ってしまう。このことが、導電パターンの微細化を阻害していた。更に、このことが、導電パターンの断面を小さくしてしまい、所望の電流容量を確保出来ない恐れもあった。
本発明は上述した問題点を鑑みて成されたものであり、本発明の主な目的は、エッチングファクターを向上させたエッチング方法およびそれを用いた回路装置の製造方法を提供することにある。
本発明のエッチング方法は、被エッチング材の表面にエッチングレジストを形成する工程と、前記エッチングレジストを、露光マスクを用いて選択的に露光させることにより、前記エッチングレジストを選択的に変質させて、断面の下部が上部よりも大きい残存領域を形成する工程と、溶液を用いて前記残存領域を除いた前記エッチングレジストを除去する工程と、前記残存領域をマスクとして前記被エッチング材をエッチングする工程とを有することを特徴とする。
本発明の回路装置の製造方法は、導電箔を用意する工程と、前記導電箔の表面にエッチングレジストを形成する工程と、前記エッチングレジストを、露光マスクを用いて選択的に露光させることにより、前記エッチングレジストを選択的に変質させて、断面の下部が上部よりも大きい残存領域を形成する工程と、溶液を用いて前記残存領域を除いた前記エッチングレジストを除去する工程と、前記残存領域をマスクとして前記導電箔をエッチングして導電パターンを形成する工程と、前記導電パターン上に回路素子を配置する工程と、前記回路素子が被覆されるように封止樹脂を形成する工程とを有することを特徴とする。
本発明によれば、裾広がりの断面形状を有すレジストを形成して、このレジストをエッチングマスクとして、非エッチング材のウェットエッチングを行うことにより、エッチングファクターの改善を行うことができる。従って、エッチングにより形成される導電パターンの微細化を行うことができる。
〈エッチング方法を説明する第1の実施の形態〉
先ず、図１のフローチャートを参照して、本発明のエッチング方法の概要を説明する。
先ず、ステップＳ１では、エッチングされる材料（被エッチング材）の受け入れを行う。ここで受け入れる材料としては、金属から成る導電箔、絶縁層を介して導電箔が積層された積層シート、表面に導電箔が貼り付けられた基板、等が採用される。そして、ステップＳ２では、前処理として、被エッチング材の表面に付着した埃や油脂成分を除去する。
ステップＳ３では、被エッチング材の表面にレジストを形成する。このレジストの形成は、液状のレジストの塗布、またはシート状のレジスト（ＤＦＲ）のラミネートにより行うことができる。ここで使用するレジストは、ネガ型レジスト、または、ポジ型レジストの何れかである。ステップＳ４では、塗布されたレジストの選択的な露光を行う。そしてステップＳ５では、エッチャントを用いて、レジストの選択的なエッチングを行い、その後に、ステップＳ６ではレジストの硬化を行う。ここで、レジストの硬化を行うステップＳ６を省いて本願を構成することも可能である。
ステップＳ７では、エッチング液を用いて、残存したレジストをエッチングマスクとして用いた被エッチング材のエッチングを行う。そして、ステップＳ８では溶液を用いたレジストの剥離を行い、ステップＳ９では被エッチング材の水洗乾燥を行い、エッチングの工程が終了する。ここで、ステップＳ９の工程は、ステップＳ８に取り込んで同時に行うことも可能である。
同図フローチャートの右側に示すものは、上述したステップＳ５で用いる露光マスクの製造工程を示すフローチャートである。ステップＳ１０では、ユーザーの仕様や図面を入手して、電気回路の設計を行う。ステップＳ１１では、ＣＡＤ（Computer Aided Design）等を用いて、電気回路に基づいた導電パターンの設計を行う。ステップＳ１２では、描画装置を用いて導電パターンを描画し、更に、ステップＳ１３では、導電パターンに対応する領域、または、導電パターンを除いて領域が透過するように、露光マスクを形成する。
以上が本発明のエッチング工程の概略である。次に、図２から図４を参照して、エッチングレジストをパターンニングする工程（ステップＳ５〜ステップＳ６）の詳細を説明する。先ず図２および図３を参照して、エッチングレジストを露光させる工程を説明する。
図２を参照して、ネガ型レジストであるレジスト１０の露光を行う方法を説明する。ネガ型レジストとは、元々アルカリ溶液に溶ける材料から成り、光線を照射された部分が不溶性に成る性質を有する。
図２（Ａ）を参照して、基板１２の表面には、被エッチング材としての導電箔１１が形成され、導電箔１１の表面にはレジスト１０が塗布されている。ここでは、ネガ型レジストがレジスト１０として採用される。
図２（Ｂ）を参照して、露光マスク１４を用いて、レジスト１０を選択的に露光させる。具体的には、導電パターンとして残存する領域に対応するレジスト１０を露光させて、他の領域は遮光する。即ち、レジスト１０の露光領域１０Ｂは残存し、非露光領域１０Ａは現像の工程で除去される。非露光領域１０Ａの具体的な除去方法は、先ず、現像液にレジスト１０を浸すことにより、非露光領域１０Ａを膨潤させる。そして、水圧を用いて、膨潤した非露光領域１０Ａを除去する。
露光マスク１４は、基材となるガラスと、このガラスの下面に形成された露光パターン１５とを有する。ここで、基材として樹脂等から成るフィルム状のシートを採用しても良い。即ち、選択的に剥離される領域に対応するように露光パターン１５が形成され、この領域を遮光する。従って、このような構成の露光マスク１４を、レジスト１０の上方に介在させて上方から光線１３を照射することで、導電パターンとなる領域のレジスト１０のみに、選択的に光線１３を照射させることができる。ここで、露光パターン同士が離間する距離をＬ１とする。
図２（Ｃ）は、図２（Ｂ）の拡大図であり、露光領域１０Ｂの具体的な断面形状を示している。レジスト１０の露光領域１０Ｂに照射された光線１３は、その一部分は、レジスト１０を透過して導電箔１１の表面に到達する。そして、光線１３は、導電箔１１の表面により反射される。特に、露光領域１０Ｂの周辺部である領域Ａ１では、周辺部から外側に向かうように、斜め上方に光線１３が反射される。反射した光線１３の成分により、領域Ａ１も露光される。従って、露光領域１０Ｂの断面は、その下部が上部よりも大きい裾広がりの断面を有する。換言すると、露光領域１０Ｂの断面では、下底の長さが上底よりも長い形状に成っている。
領域Ａ１を露光させる具体的な方法としては、レジスト１０を通過する成分を多くするために光線１３の強度を強くする方法がある。この方法により、より多くの光線１３の成分がレジスト１０を透過し、導電箔１１の表面にて反射されて、領域Ａ１を露光させることができる。また、光線１３に対して大きな透過性を有する材料をレジスト１０として採用することにより、同様の効果を奏することができる。
次に、図３を参照して、ポジ型レジストをレジスト１０として採用した場合の、露光方法の詳細を説明する。ここでポジ型レジストとは、もともと現像液に対して溶けない性質を有し、露光した領域が変質して現像液に溶けるようになるものである。
図３（Ａ）を参照して、基板１２の表面に形成された導電箔１１の表面には、ポジ型のレジスト１０が塗布されている。
図３（Ｂ）を参照して、露光マスク１４を用いてレジスト１０の露光を行う。上述した図２（Ｂ）およびその説明では、残存予定のレジスト１０の領域を露光させたが、ここでは、除去される領域のレジスト１０を露光させる。即ち、導電パターンが形成されない領域のレジスト１０を露光して変質させる。従って、露光マスク１４では、形成予定の導電パターンに即した形状の遮光性の露光パターン１５が形成されている。
図３（Ｃ）を参照して、非露光領域１０Ａの詳細を説明する。ここでは、光線１３が照射されない非露光領域１０Ａが、エッチングマスクとして残存する。従って、部分的に除去される領域のレジスト１０（露光領域１０Ｂ）に、光線１３が照射される。露光領域１０Ｂに光線１３が照射されるが、露光領域１０Ｂの周辺部では、光線１３がレジスト１０の下部まで到達しない現象が発生する。即ち、露光領域１０Ｂの周辺部の下方は露光されず、変質しない。従って、非露光領域１０Ａの断面形状は、図２（Ｃ）にて示した露光領域１０Ｂと同様に成る。即ち、非露光領域１０Ａの断面形状は、その下部が上部よりも大きい略矩形の形状となる。
具体的に、領域Ａ１を露光させない方法としては、光線１３の照射量を少なくする方法がある。このことにより、特に露光領域１０Ｂの周辺部では光線１３の照射が少なくなり、領域Ａ１に到達する光線１３の量を少なくすることができる。また、他の方法としては、レジスト１０の遮光性を大きくする方法があり、この方法でも、上述した効果を奏することができる。また、露光時間を短くすることでも上記効果を奏することができる。
上記説明では主に現像条件により、裾引きの断面形状を有するレジストを形成する方法を説明したが、他のエッチング条件を変化させることでも、裾引きの断面形状を有するレジストを形成することができる。この他の方法としては、現像液の濃度を変化させる第1の方法と、現像液の種類を変化させる第２の方法とが考えられる。
現像液の濃度を変化させる第1の方法としては、具体的に、レジスト１０の現像に使用する現像液の濃度を通常よりも濃くする方法である。通常の現像液は、純水に炭酸ナトリウム（NaCO3）を１％の割合で溶かした溶液、または、純水に有機アミンを１％の割合で溶かした溶液である。この濃度を濃くすることにより、レジスト１０の融解または膨潤を急激に行うことができるので、このことが残存するレジスト１０の断面形状を裾広がりの断面形状にすることができる。
現像液の種類を変化させる第２の方法としては、炭酸ナトリウムよりも有機アミン系の溶液を用いる方法である。有機アミン系の水溶液は、炭酸ナトリウムの水溶液よりもアタックが強いので、このことにより、レジスト１０の断面形状を裾広がりの断面形状にすることができる。
図４を参照して、現像工程以降の詳細を説明する。
図４（Ａ）を参照して、現像を行うことにより、レジスト１０のパターンニングを行う。具体的には、図２に示した工程、または、図３に示した工程により露光されたレジスト１０を現像することにより、形成予定の導電パターンに対応した領域のレジスト１０を残存させて、他の領域のレジスト１０を除去する。これは、アルカリ性の溶液に、レジスト１０を浸漬させることで行うことができる。従って、図２（Ｂ）に示すレジスト１０では露光領域１０Ｂが残存し、図３（Ｂ）に示すレジスト１０では非露光領域１０Ａが残存する。
図４（Ｂ）を参照して、次に、残存したレジスト１０をエッチングマスクとして用いて、導電箔１１のエッチングを行うことによりパターン１６を形成する。ここでは、等方性で進行するウェットエッチングにより、パターン１６の形成を行う。従って、各パターン１６は電気的に分離される。
図４（Ｃ）を参照して、上記工程で形成されたパターンの断面形状を説明する。ウェットエッチングにより形成されるパターン１６の側面はテーパー構造と成っている。即ち、上底よりも下底の方が長い矩形形状の断面をパターン１６は有する。ここで、レジスト１０の上部端部と、パターン１６の上部端部との距離をａ２とする。そして、パターン１６の下端から上端までの距離（厚み）をｔとする。そうすると、エッチングファクターＥｆは〔Ｅｆ＝ｔ／ａ２〕で表現される。
ここで、レジスト１０の断面を観察すると、その下部には裾広がりの領域Ａ１が形成されている。即ち図１１（Ｅ）の従来例と比較すると、レジスト１０の下側端部は、裾広がりの領域Ａ１の幅ｄだけ外部に張り出している。従って、レジスト上側端部と、パターン１６上側端部との距離ａ２は、領域Ａ１の幅ｄだけその距離が短くなる。従って、ここでのエッチングファクターＥｆは、ｄの幅に対応した数値の増加が得られる。即ち、等方性のエッチングにより、パターン１６の側部は、従来例と同程度にテーパー形状に成るが、領域Ａ１の張り出しにより、レジスト１０の上側端部と、パターン１０の上側端部との相対的な横方向の距離を、接近させることができる。このことがエッチングファクターの向上に寄与し、従って、微細化を向上させることができる。
更に、通常の微細化の向上は、露光パターン１４の露光マスク１５の微細化を行うことにより行われる。具体的には、レジスト１０がネガ型のものである場合は、露光パターンの幅Ｌ２を狭くすることにより、この微細化は達成される。従って、この方法による微細化の推進は、露光パターン１６の描画装置の改善を行うために多額のコストを要する。上記した本発明の方法は、このような多額のコストを不要にして、微細化を推進することができる。即ち、露光パターン１５の幅を変えずとも、レジスト１０の下部に領域Ａ１を形成することにより、パターン１１６同士の間隔を狭くすることができる。更に、パターン１６の断面積を大きくすることができるので、電流容量を確保することもできる。
〈回路装置の製造方法を説明する第２の実施の形態〉
次に、図５を参照して、上述したエッチングの方法を用いて製造される回路装置を数種紹介する。図５を参照して、本発明に係る回路装置２０の構成を説明する。図５（Ａ）から図５（Ｃ）は各形態の回路装置の断面図である。
図５（Ａ）を参照して、本発明の回路装置２０Ａは、導電パターン２１と、導電パターン２１に半田を介して固着された回路素子２２と、導電パターン２１と外部とを電気的に接続する接続手段としての外部電極２７とを有する構成となっている。
導電パターン２１は、銅等の金属から成り、その裏面を露出させて封止樹脂２８に埋め込まれている。また、各導電パターン２１は分離溝２９により電気的に分離され、その分離溝２９には封止樹脂２８が充填されている。また、導電パターン２１の側面は湾曲状になっており、この形状により導電パターン２１と封止樹脂２８との結合は向上されている。
分離溝２９は、各導電パターン２１を電気的に分離する機能を有する。また、この分離溝は、上述したエッチング方法により形成されるので、その深さ方向の長さに対して、幅を狭くすることが出来る。即ち、導電パターン２１同士の間隔を狭くできる。更に、導電パターン２１の幅を広くしてその断面積を大きくすることができるので、電流容量の増大を図ることができる。
回路素子２２は、ここでは、半導体素子２２Ａおよびチップ素子２２Ｂから成っている。また、ＬＳＩチップ、ベアのトランジスタチップ、ダイオード等の能動素子を回路素子として採用することができる。更にまた、チップ抵抗やチップコンデンサ等の受動素子を回路素子として採用することもできる。具体的な実装構造としては、半導体素子２２Ａは、その裏面が導電パターン２１より成るパッドに固着されている。そして、半導体素子２２Ａの表面の電極と導電パターン２１とは、金属細線２５を介して電気的に接続されている。チップ素子２２Ｂは、その両端の電極が、半田を介して導電パターン２１に固着されている。
封止樹脂２８は、インジェクションモールドにより形成される熱可塑性樹脂、または、トランスファーモールドより形成される熱硬化性樹脂からなる。そして、封止樹脂２８は全体を封止する働きを有すると同時に、全体を機械的に支持する機能も有する。外部電極２７は、導電パターン２１の裏面の所定の箇所に形成されている。
図５（Ｂ）を参照して、同図に示す回路装置２０Ｂの基本的な構成は、上述した回路装置２０Ａと同様であり、相違点は支持基板３１を有している点にある。
支持基板３１としては、放熱性に優れ、機械的強度が良いものが採用される。ここでは、金属基板、プリント基板、フレキシブル基板、複合基板等を採用することができる。また、金属等の導電性の材料から成る基板を採用する場合は、その表面に絶縁層を設けて導電パターン２１との絶縁を行う。
第１の導電パターン２１Ａおよび第２の導電パターン２１Ｂは、支持基板３１の表面および裏面に形成される。そして、支持基板３１を貫通して、第１の導電パターン２１Ａと第２の導電パターン２１Ｂとは電気的に接続されている。また、第２の導電パターン２１Ｂに外部電極２７が形成される。ここでも、第１および第２の導電パターン２１Ａ、２１Ｂは、上述したエッチング方法により形成されるので、パターン間の幅を狭くすることが可能になり、微細化を促進させることができる。
図５（Ｃ）を参照して、回路装置２０Ｃでは、導電パターン２１は多層の配線構造を有する。具体的には、第１の導電パターン２１Ａと、第２の導電パターン２１Ｂとからなる２層の導電パターンが、樹脂から成る絶縁層３２を介して積層されている。ここで、更に３層以上の配線構造が構成されても良い。そして、絶縁層３２を貫通して、第１の導電パターン２１Ａと第２の導電パターン２１Ｂとは電気的に接続されている。ここでも、第１および第２の導電パターン２１Ａ、２１Ｂは、上述したエッチング方法により形成されるので、パターン間の幅を狭くすることが可能になり、微細化を促進させることができる
次に、図６以降を参照して、図５にて説明した構成の回路装置の製造方法を説明する。先ず、図６から図７を参照して、図５（Ａ）に示す構成の回路装置２０Ａの製造方法を説明する。
最初に、図６（Ａ）を参照して、銅等の金属から成る導電箔３０を用意する。そして、図６（Ｂ）に示すように、導電パターンとなる箇所を除いて、エッチングレジストＰＲを形成する。ウエットエッチング等の除去方法により、エッチングレジストＰＲから露出する導電箔３０の表面を除去することにより、分離溝２９を形成する。分離溝２９の形成により、各導電パターン２１は凸状に形成されている。ここで、レジストＰＲは、上述した裾広がりの断面形状を有するので、エッチングファクターを向上させることができる。
図６（Ｃ）を参照して、半田を介して、半導体素子２２Ａおよびチップ素子２２Ｂを、所望の導電パターン２１に固着する。また、半導体素子２２Ａの表面の電極と導電パターン２１とは、金属細線２５を介して電気的に接続される。
次に、図７（Ａ）を参照して、分離溝２９に充填され、回路素子が被覆されるように、封止樹脂２８を形成する。この封止樹脂２８の形成は、熱硬化性樹脂を用いたトランスファーモールド、または、熱可塑性樹脂を用いたインジェクションモールドで行うことができる。
次に、図７（Ｂ）を参照して、導電箔３０を裏面から全面的に除去することにより、分離溝２９に充填された封止樹脂２８を裏面に露出させ、各導電パターン２１を電気的に分離する。そして、レジスト２６の形成、および、外部電極２７の形成を行うことにより、図７（Ｃ）に示すような回路装置２０が完成する。
次に、図８から図１０を参照して、図５（Ｃ）に示す回路装置２０Ｃの製造方法を説明する。先ず、図８（Ａ）を参照して、第１の導電箔３３および第２の導電箔３４が積層された積層シートを用意する。
次に、図８（Ｂ）を参照して、第１の導電箔を選択的に除去することにより、貫通孔３５を形成する。これは、レジスト１０を用いたウェットエッチングにより行うことができる。ここで用いるレジスト１０は、上述したエッチング方法により形成され、裾広がりの断面形状を有する。従って、より微細な貫通孔３５を形成することが可能となり、貫通孔３５が占める面積をより小さくすることができる。従って、他の領域を導電パターンの形成領域として用いることができ、配線の密度を向上させることができる。
続いて、図８（Ｃ）を参照して、貫通孔３５の下方の部分の絶縁層２２を除去することにより、貫通孔３５を第２の導電箔３４の表面まで到達させる。この絶縁層２２の除去は、炭酸ガスレーザーを用いて行うことが出来る。その後に、レジスト１０を剥離させることにより、図８（Ｄ）に示すような断面構造を得る。そして、図９（Ａ）を参照して、銅等の金属から成るメッキ膜を構成することにより、接続部３６を貫通孔３５に形成して、第1の導電箔３３と第２の導電箔３４とを電気的に接続する。
続いて、図９（Ｂ）を参照して、第1の導電箔３３および第２の導電箔３４をエッチングする為に、エッチングレジスト１０を、両導電箔の表面に選択的に形成する。このレジスト１０の形成は、第1の実施の形態にて説明した方法にて形成されるため、裾広がりの断面形状を有する。
続いて、図９（Ｃ）を参照して、ウェットエッチングにより、第1の導電パターン２１Ａおよび第２の導電パターン２１Ｂを形成する。上述したように、レジスト１０は裾広がりの断面形状を有するために、微細化された導電パターンを形成することができる。そして、レジスト１０を除去することにより、図９（Ｄ）に示すような断面形状を得る。
次に、図１０（Ａ）を参照して、半導体素子２２Ａおよびチップ素子２２Ｂを、第１の導電パターン２１Ａに固着する。そして、図１０（Ｂ）を参照して、半導体素子２２Ａおよびチップ素子２２Ｂが被覆されるように封止樹脂２８を形成する。そして、裏面の処理を施すことにより、図５（Ｃ）に示すような回路装置が完成する。
本発明のエッチング方法を示すフローチャートである。 本発明のエッチング方法を示す断面図（Ａ）−（Ｃ）である。 本発明のエッチング方法を示す断面図（Ａ）−（Ｃ）である。 本発明のエッチング方法を示す断面図（Ａ）−（Ｃ）である。 本発明の回路装置の製造方法を示す断面図（Ａ）−（Ｃ）である。 本発明の回路装置の製造方法を示す断面図（Ａ）−（Ｃ）である。 本発明の回路装置の製造方法を示す断面図（Ａ）−（Ｃ）である。 本発明の回路装置の製造方法を示す断面図（Ａ）−（Ｄ）である。 本発明の回路装置の製造方法を示す断面図（Ａ）−（Ｄ）である。 本発明の回路装置の製造方法を示す断面図（Ａ）−（Ｂ）である。 従来のエッチング方法を示す断面図（Ａ）−（Ｅ）である。
符号の説明
１０ レジスト
１０Ａ 非露光領域
１０Ｂ 露光領域
１１ 導電箔
１２ 基板
１３ 光線
１４ 露光マスク
１５ 露光パターン
１６ 導電パターン

Claims (8)

  1. 被エッチング材の表面にエッチングレジストを形成する工程と、
    前記エッチングレジストを、露光マスクを用いて選択的に露光させることにより、前記エッチングレジストを選択的に変質させて、断面の下部が上部よりも大きい残存領域を形成する工程と、
    溶液を用いて前記残存領域を除いた前記エッチングレジストを除去する工程と、
    前記残存領域をマスクとして前記被エッチング材をエッチングする工程と、
    を有することを特徴とするエッチング方法。
  2. 前記エッチングレジストはネガ型レジストであり、当該ネガ型レジストの前記残存領域に対応する領域に光線を照射させることで、前記ネガ型レジストを透過して前記被エッチング材の表面にて反射した前記光線により、前記残存領域の断面の下部が、その上部よりも大きくなることを特徴とする請求項１記載のエッチング方法。
  3. 前記エッチングレジストはポジ型レジストであり、当該ポジ型レジストの除去領域に光線を照射させ、前記除去領域の周辺部に照射される前記光線が前記エッチングレジストの途中で減衰することで、前記残存領域の断面の下部が、その上部よりも大きくなることを特徴とする請求項１記載のエッチング方法。
  4. 導電箔を用意する工程と、
    前記導電箔の表面にエッチングレジストを形成する工程と、
    前記エッチングレジストを、露光マスクを用いて選択的に露光させることにより、前記エッチングレジストを選択的に変質させて、断面の下部が上部よりも大きい残存領域を形成する工程と、
    溶液を用いて前記残存領域を除いた前記エッチングレジストを除去する工程と、
    前記残存領域をマスクとして前記導電箔をエッチングして導電パターンを形成する工程と、
    前記導電パターン上に回路素子を配置する工程と、
    前記回路素子が被覆されるように封止樹脂を形成する工程と、
    を有することを特徴とする回路装置の製造方法。
  5. 前記エッチングにより、前記導電箔よりも浅い分離溝を前記導電パターン同士の間に形成し、
    前記封止樹脂を形成する工程では前記分離溝に前記封止樹脂を充填し、
    更に、前記分離溝に充填された前記封止樹脂が露出するまで前記導電箔の裏面を除去する工程を有することを特徴とする請求項４記載の回路装置の製造方法。
  6. 前記エッチングレジストはネガ型レジストであり、当該ネガ型レジストの前記残存領域に対応する領域に光線を照射させることで、前記ネガ型レジストを透過して前記被エッチング材の表面にて反射した前記光線により、前記残存領域の断面の下部が、その上部よりも大きくなることを特徴とする請求項４記載の回路装置の製造方法。
  7. 前記エッチングレジストはポジ型レジストであり、当該ポジ型レジストの除去領域に光線を照射させ、前記除去領域の周辺部に照射される前記光線が前記エッチングレジストの途中で減衰することで、前記残存領域の断面の下部が、その上部よりも大きくなることを特徴とする請求項４記載の回路装置の製造方法。
  8. 前記導電箔は、絶縁層を介して積層された複数層の導電箔を含み、複数層の前記導電パターンが形成されることを特徴とする請求項４記載の回路装置の製造方法。
JP2003310764A 2003-09-02 2003-09-02 エッチング方法およびそれを用いた回路装置の製造方法 Pending JP2005077955A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003310764A JP2005077955A (ja) 2003-09-02 2003-09-02 エッチング方法およびそれを用いた回路装置の製造方法
TW93124624A TWI301634B (en) 2003-09-02 2004-08-17 Etching method and method for making an electrical circuit device using such etching method
CNB2004100575819A CN1312533C (zh) 2003-09-02 2004-08-20 蚀刻方法及使用蚀刻方法的电路装置的制造方法
KR20040067381A KR100652099B1 (ko) 2003-09-02 2004-08-26 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법
US10/928,900 US20050101136A1 (en) 2003-09-02 2004-08-27 Etching method and method of manufacturing circuit device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003310764A JP2005077955A (ja) 2003-09-02 2003-09-02 エッチング方法およびそれを用いた回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005077955A true JP2005077955A (ja) 2005-03-24

Family

ID=34412505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003310764A Pending JP2005077955A (ja) 2003-09-02 2003-09-02 エッチング方法およびそれを用いた回路装置の製造方法

Country Status (5)

Country Link
US (1) US20050101136A1 (ja)
JP (1) JP2005077955A (ja)
KR (1) KR100652099B1 (ja)
CN (1) CN1312533C (ja)
TW (1) TWI301634B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670949B2 (en) 2006-03-27 2010-03-02 Seiko Epson Corporation Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7462936B2 (en) * 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
KR101388538B1 (ko) 2007-09-28 2014-04-23 테세라, 인코포레이티드 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
JP6099370B2 (ja) * 2012-11-21 2017-03-22 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5447810A (en) * 1994-02-09 1995-09-05 Microunity Systems Engineering, Inc. Masks for improved lithographic patterning for off-axis illumination lithography
KR0148610B1 (ko) * 1994-07-28 1998-12-01 김주용 반도체 소자의 패턴 형성방법
US6753584B1 (en) * 1997-08-21 2004-06-22 Micron Technology, Inc. Antireflective coating layer
US6224711B1 (en) * 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
US6380611B1 (en) * 1998-09-03 2002-04-30 Micron Technology, Inc. Treatment for film surface to reduce photo footing
WO2000059275A1 (fr) * 1999-03-26 2000-10-05 Matsushita Electric Works, Ltd. Procede et systeme de traitement d'un lamine recouvert de metal pour carte a circuit imprime
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
JP2001308002A (ja) * 2000-02-15 2001-11-02 Canon Inc フォトマスクを用いたパターン作製方法、及びパターン作製装置
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6562660B1 (en) * 2000-03-08 2003-05-13 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
US6372539B1 (en) * 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
JP4954401B2 (ja) * 2000-08-11 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の製造方法
CN1216285C (zh) * 2001-08-10 2005-08-24 Hoya株式会社 灰调掩模缺陷检查方法及装置和光掩模缺陷检查方法及装置
US7035448B2 (en) * 2001-08-20 2006-04-25 Hoya Corporation Method of defect inspection of graytone mask and apparatus doing the same
US6713404B2 (en) * 2002-03-05 2004-03-30 Micron Technology, Inc. Methods of forming semiconductor constructions
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
US7119031B2 (en) * 2004-06-28 2006-10-10 Micron Technology, Inc. Methods of forming patterned photoresist layers over semiconductor substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670949B2 (en) 2006-03-27 2010-03-02 Seiko Epson Corporation Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20050101136A1 (en) 2005-05-12
KR20050025285A (ko) 2005-03-14
KR100652099B1 (ko) 2006-12-06
CN1312533C (zh) 2007-04-25
CN1591191A (zh) 2005-03-09
TW200511391A (en) 2005-03-16
TWI301634B (en) 2008-10-01

Similar Documents

Publication Publication Date Title
TWI326196B (en) Capacitor-embedded pcb having blind via hole and method of manufacturing the same
US8590147B2 (en) Method for fabricating circuit board structure with concave conductive cylinders
JP2005077955A (ja) エッチング方法およびそれを用いた回路装置の製造方法
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
JP2003017645A (ja) リードフレーム及びその製造方法
JP2001251042A (ja) プリント基板のランド形成方法
CN103681586B (zh) 无核心封装基板及其制法
TWI599283B (zh) 印刷電路板及其製作方法
KR20210156005A (ko) 연성인쇄회로기판의 제조 방법
KR101047484B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
TW201714504A (zh) 晶片封裝基板及其製作方法
JP2017034096A (ja) 光半導体素子搭載用基板、光半導体装置及びそれらの製造方法
KR20150136914A (ko) 인쇄회로기판의 제조방법
JP2005223091A (ja) エッチング方法およびそれを用いた回路装置の製造方法
KR101063608B1 (ko) 인쇄회로기판 및 그의 제조방법
KR20140059074A (ko) 회로 기판의 제조 방법
KR20120004088A (ko) 인쇄회로기판 제조 방법
CN107039389B (zh) 封装基板与其制作方法
JP2008218871A (ja) 電子部品の製造方法
JP2004014672A (ja) 半導体装置用基板及びその製造方法
JP5223634B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法
KR100919986B1 (ko) 반도체 팩키지용 기판, 그것을 구비한 반도체 팩키지 및,그것의 제조 방법
JPH11354473A (ja) 半導体素子基板およびその製造方法
TW201733412A (zh) 電路板及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110