KR0148610B1 - 반도체 소자의 패턴 형성방법 - Google Patents
반도체 소자의 패턴 형성방법 Download PDFInfo
- Publication number
- KR0148610B1 KR0148610B1 KR1019940018404A KR19940018404A KR0148610B1 KR 0148610 B1 KR0148610 B1 KR 0148610B1 KR 1019940018404 A KR1019940018404 A KR 1019940018404A KR 19940018404 A KR19940018404 A KR 19940018404A KR 0148610 B1 KR0148610 B1 KR 0148610B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- pattern
- colloid
- photosensitive film
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
Abstract
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 강한 노광 에너지에 의한 난반사등으로 발생되는 패턴의 크기 변화를 방지하기 위해 노광되지 않은 부분의 감광막 상부에만 잔류되는 콜로이드층과, 그 콜로이드층 상부에만 선택적으로 형성되는 금속층을 식각 장벽으로 이용하여 감광막을 제거하고 이어 도전층 또는 절연층을 패터닝하므로써 패턴 폭 변화를 방지할 수 있는 고집적 반도체 소자의 패턴 형성 방법에 관한 것이다.
Description
제1a 내지 제1e도는 본 발명에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 도전층 또는 절연층
3 : 감광막 4 : 마스크
5 : 콜로이드층 6 : 노광 영역
7 : 금속층
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히 반사(Reflection)가 심한 하부층에 미세 패턴을 형성하기 위해 콜로이드층(Colloid) 및 금속층을 식각 장벽(Etch Barrier)으로 이용하여 감광막(Photoresist) 및 도전층을 식각하므로써 패턴 폭 변화(Pattern Width Variation)를 방지할 수 있는 반도체 소자의 패턴 형성 방법에 관한 것이다.
종래 반도체 소자의 패턴 형성 방법은 패터닝하기 위한 도전층 또는 절연층 상부에 감광막을 도포하고 마스크(Mask)를 사용하여 감광막의 소정 부분을 노광한 후 현상(Develop)하여 감광막 패턴을 형성한 후 이 감광막 패턴을 식각 장벽으로 이용하여 도전층 또는 절연층을 식각한다. 그런데, 노광시 하부층인 도전층 또는 절연층의 반사율이 높을 경우 강한 노광 에너지(Energy)에 의한 난반사 등으로 감광막 패턴의 크기 차이가 발생되고, 이로 인해 형성되는 패턴의 크기도 변화된다. 더욱이 반도체 소자가 고집적화됨에 따라 상기와 같은 문제점들로 인해 미세 패턴의 형성은 더욱 어려워진다.
따라서, 본 발명은 반사(Reflection)가 심한 하부층에 미세 패턴을 형성하기 위해 콜로이드층(Colloid) 및 금속층을 식각 장벽(Etch Barrier)으로 이용하여 감광막(Photoresist) 및 도전층을 식각하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 패턴 형성 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본발명은 소정의 기판상에 도전층 또는 절연층을 형성하고 그 상부에 감광막을 도포하는 단계와, 상기 감광막에 마스크를 통한 낮은 노광 에너지로 노광하여 노출된 상기 감광막 표면에 얇은 노광 영역을 형성시키는 단계와, 상기 노광 영역이 형성된 감광막 상부에 콜로이드층을 형성시킨 후 현상액을 사용하여 상기 감광막의 노광 영역 및 노광 영역 상부의 콜로이드층을 제거시키는 단계와, 상기 잔류된 콜로이드층 상부에만 선택적으로 금속층을 형성시키고, 상기 금속층을 식각 장벽으로 이용하여 상기 감광막 및 도전층 또는 절연층을 제거시키는 단계와, 상기 금속층, 콜로이드층, 감광막을 순차적으로 제거시키는 단계로 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1a 내지 제1e도는 본 발명에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
제1a도는 도전층 또는 절연층(2)이 형성된 소정의 기판(1)상에 감광막(3)을 도포한 후 소정의 위치에 마스크(4)를 위치시키고 낮은 노광 에너지를 사용하여 노광시키는 상태를 도시한 소자의 단면도이다. 이때, 감광막(3)은 하부층 단차(topology)의 평탄화 형성용으로, 예를들어 1~2㎛ 정도의 두께로 형성시키며, 노광시 감광막(3)은 낮은 노광 에너지(Energy)에 의해 거의 표면(표면으로부터 0.5㎛정도 이내의 두께)만 노광되도록 한다.
제1b도는 노출된 감광막(3) 표면에 노광 영역(6)이 생성된 상태에서 전체 상부면에 콜로이드층(5)을 형성시킨 상태를 도시한 소자의 단면도이다. 콜로이드층(5)은 콜로이덜(Colloidal) Pd/Sn 촉매제(Catalyst)를 이용하여 기상증착(Vapordeposition) 방법으로 형성시킨다.
제1c도를 참조하면, 현상액을 사용하여 감광막(5)의 노광 영역(6) 및 그 상부의 콜로이드층(5)만 선택적으로 제거시킨다. 이렇게 노광 영역(6) 상부에 형성된 콜로이드층(5)만을 선택적으로 제거하는 과정을 설명하면 다음과 같다. 노광 영역(6)을 제거하기 위해 현상 장치에서 현상액을 이용하여 현상 공정을 실시하게 되는데, 현상액은 콜로이드층(5)을 통과하여 감광막(3)내로 스며들게 된다. 감광막(3)의 비노광 영역은 현상액에 의해 막의 구조가 변화되지 않아 불용성 상태로 남아있게 되고, 감광막(3)의 노광 영역(6)은 현상액에 의해 막의 구조가 수용성으로 되어 현상액에 녹으면서 제거한다. 이와같이, 현상액에 의해 감광막(3)의 노광 영역(6)이 녹아 붕괴될 때 그 상부의 콜로이드층(5)은 깨지게 되고, 이로인하여 이부분의 콜로이드층(5)은 현상 공정시 노광 영역(6)과 함께 제거된다. 이후, 무전자 도액통(Electroless Plation bath)에 디핑(Dipping)하여 잔류된 콜로이드층(5) 상부에만 선택적으로 금속층(7)을 형성시킨다. 이는 금속과의 접착력이 우수한 콜로이드층(5) 상부에만 금속층(7)이 형성되고, 금속과의 접착력이 우수하지 않은 노출된 감광막(3)에는 금속층이 형성되지 않기 때문이다.
제1d도는 금속층(7)을 식각 장벽으로 이용하여 감광막(3)을 플라즈마 식각(Plasma Etch) 방법으로 제거시킨 상태의 단면도이다.
제1e도는 노출된 도전층 또는 절연층(2)을 플라즈마 식각 방법으로 제거시킨 후 금속층(7), 콜로이드층(5) 및 감광막(3)을 순차적으로 제거시켜 도전층 또는 절연층(2)의 패터닝된 상태의 단면도이다. 이때, 금속층(7) 및 콜로이드층(5)은 디핑 및 기상증착 방법에 의해 각각 형성되어 기판(1)의 후면에도 찌꺼기가 존재하기 때문에 묽은 질산(nitric acid)으로 제거된다.
상술한 바와 같이 본 발명에 의하면 노광되지 않은 부분의 감광막 상부에만 잔류되는 콜로이드층과, 그 콜로이드층 상부에만 선택적으로 형성되는 금속층을 식각 장벽으로 이용하여 감광막을 제거하고 이어 도전층 또는 절연층을 패터닝하므로써 하부층이 도전층일 경우에도 낫칭(Notching) 및 넥킹(Necking) 현상이 방지되고 패턴 폭의 변화가 발생되지 않는 탁월한 효과가 있다.
Claims (4)
- 소정의 기판상에 도전층 또는 절연층을 형성하고 그 상부에 감광막을 도포하는 단계와, 상기 감광막에 마스크를 통한 낮은 노광 에너지로 노광하여 노출된 상기 감광막 표면에 얇은 노광 영역을 형성시키는 단계와, 상기 노광 영역이 형성된 감광막 상부에 콜로이드층을 형성시킨 후 현상액을 사용하여 상기 감광막의 노광 영역 및 노광 영역 상부의 콜로이드층을 제거시키는 단계와, 상기 잔류된 콜로이드층 상부에만 선택적으로 금속층을 형성시키고, 상기 금속층을 식각 장벽으로 이용하여 상기 감광막 및 도전층 또는 절연층을 제거시키는 단계와, 상기 금속층, 콜로이드층 및 감광막을 순차적으로 제거시키는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제1항에 있어서, 상기 노광 영역은 상기 감광막 표면에서부터 0.3 내지 0.5㎛ 정도의 깊이로 형성되는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제1항에 있어서, 상기 콜로이드층은 콜로이덜 Pd/Sn 촉매제를 이용한 기상증착 방법에 의해 도포되는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제1항에 있어서, 상기 금속층은 무전자 도액통에 디핑하여 형성되는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940018404A KR0148610B1 (ko) | 1994-07-28 | 1994-07-28 | 반도체 소자의 패턴 형성방법 |
| GB9515148A GB2291977A (en) | 1994-07-28 | 1995-07-24 | Forming patterns of semiconductor devices |
| JP7188985A JP2696750B2 (ja) | 1994-07-28 | 1995-07-25 | 半導体素子のパターン形成方法 |
| CN 95115821 CN1124406A (zh) | 1994-07-28 | 1995-07-28 | 形成半导体器件图形的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940018404A KR0148610B1 (ko) | 1994-07-28 | 1994-07-28 | 반도체 소자의 패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0148610B1 true KR0148610B1 (ko) | 1998-12-01 |
Family
ID=19389106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940018404A KR0148610B1 (ko) | 1994-07-28 | 1994-07-28 | 반도체 소자의 패턴 형성방법 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2696750B2 (ko) |
| KR (1) | KR0148610B1 (ko) |
| CN (1) | CN1124406A (ko) |
| GB (1) | GB2291977A (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200425327A (en) * | 2003-02-21 | 2004-11-16 | Matsushita Electric Ind Co Ltd | Method and apparatus for liquid etching |
| JP2005077955A (ja) * | 2003-09-02 | 2005-03-24 | Sanyo Electric Co Ltd | エッチング方法およびそれを用いた回路装置の製造方法 |
| JP4519512B2 (ja) * | 2004-04-28 | 2010-08-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、除去方法 |
| EP1808884A4 (en) * | 2004-10-13 | 2009-12-30 | Nikon Corp | EXPOSURE APPARATUS, EXPOSURE METHOD, AND DEVICE MANUFACTURING METHOD |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5053318A (en) * | 1989-05-18 | 1991-10-01 | Shipley Company Inc. | Plasma processing with metal mask integration |
-
1994
- 1994-07-28 KR KR1019940018404A patent/KR0148610B1/ko not_active IP Right Cessation
-
1995
- 1995-07-24 GB GB9515148A patent/GB2291977A/en not_active Withdrawn
- 1995-07-25 JP JP7188985A patent/JP2696750B2/ja not_active Expired - Fee Related
- 1995-07-28 CN CN 95115821 patent/CN1124406A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB9515148D0 (en) | 1995-09-20 |
| JPH08172098A (ja) | 1996-07-02 |
| JP2696750B2 (ja) | 1998-01-14 |
| GB2291977A (en) | 1996-02-07 |
| CN1124406A (zh) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5670298A (en) | Method of forming a metal pattern in manufacturing a semiconductor device | |
| EP0697723A2 (en) | A process for metallization of an insulator layer | |
| KR0148610B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| KR930001956B1 (ko) | 미세패턴의 형성방법 | |
| JP2723476B2 (ja) | 位相反転マスクの製造方法 | |
| KR970007822B1 (ko) | 반도체 장치의 제조 방법 | |
| EP1166182B1 (en) | Method for producing a pattern suitable for forming sub-micron width metal lines | |
| KR910006544B1 (ko) | 접속창 형성방법 | |
| KR0170942B1 (ko) | 평탄한 도선 패턴 형성 방법 | |
| KR100235936B1 (ko) | 레지스트 패턴형성방법 | |
| KR100326430B1 (ko) | 감광막패턴형성방법 | |
| KR0138066B1 (ko) | 위상반전마스크 제작 방법 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
| KR100209406B1 (ko) | 미세 패턴 형성 방법 | |
| KR0184059B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0144140B1 (ko) | 금속배선방법 | |
| KR950009293B1 (ko) | 식각선택비가 향상된 단층레지스트 패턴 형성방법 | |
| KR0172799B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100995140B1 (ko) | 포토 마스크 제조 방법 | |
| KR100358161B1 (ko) | 반도체소자제조방법 | |
| KR100209231B1 (ko) | 미세 패턴 형성 방법 | |
| KR920002026B1 (ko) | 다층사진공정을 이용한 금속층 연결방법 | |
| KR0126649B1 (ko) | 반도체 제조용 마스크의 크롬패턴 형성방법 | |
| KR0144019B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR960008095B1 (ko) | 오르가닉 아크층을 이용한 미세 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080425 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |