KR100209406B1 - 미세 패턴 형성 방법 - Google Patents

Abstract

본 발명은 미세 패턴 형성 방법에 관한 것으로서, 반도체기판 전면에 양성의 감광 특성을 갖는 제1감광막과, 음성의 감광 특성을 갖는 제2감광막을 순차적으로 도포하는 공정과; 상기 제2감광막의 소정 부분을 1차 노광 및 현상하여 조정폭의 상기 제1감광막을 노출시키는 공정과; 상기 제2감광막을 마스크로 하여 상기 제1감광막의 노출된 부분을 2차 노광 및 현상하여, 상기 반도체 기판의 소정 부분이 노출되도록 하되, 상기 2차 노광 및 현상을 과도하게 시행하여, 상기 제2감광막이 오버행되도록 하는 공정과; 상기 반도체 기판 전면에 도전성 금속을 증착하여, 상기 반도체기판의 노출된 부분에 도전성 금속의 도선 패턴을 형성하는 공정과; 상기 제1감광막을 리프트 오프법으로 제거하여 상기 반도체 기판상의 도선 패턴만을 남기는 공정을 통해 반도체기판의 상부에 도선 패턴을 형성한다. 따라서, 노광시 조사되는 광의 세기에 무관하게 양호한 미세 패턴을 얻을 수 있다.

Description

미세 패턴 형성 방법

제1도(a) 내지(b)는 종래 기술에 따른 미세 패턴의 제조공정도.

제2도(a) 내지(c)는 본 발명에 따른 미세 패턴의 제조공정도.

* 도면의 주요부분에 대한 부호의 설명

21 : 반도체기판 23 : 제1감광막

25 : 제2감광막 27 : 도선 패턴

본 발명은 미세 패턴 형성 방법에 관한 것으로서, 특히, 리프트-오프 방법에 의해 노광량의 세기에 무관하게 양호한 미세 패턴을 얻을 수 있는 미세 패턴 형성 방법에 관한 것이다.

일반적으로, 반도체장치의 집적도가 향상됨에 따라 도선 패턴의 선폭이 서브 미크론, 또는, 하프 미크론으로 좁아지게 된다.

제1도(a) 내지(b)는 종래 기술에 따른 미세 패턴의 제조공정도이다.

제1도(a)를 참조하면, 반도체기판(11) 상에 감광막(13)을 도포하고, 통상의 노광 및 현상 공정에 의해 상기 감광막(13)의 소정 부분을 제거하여 반도체기판(11)을 노출시킨다. 그리고, 도전성 금속을 증착하여 상기 반도체기판(11)의 노출된 부분에 도선 패턴(15)을 형성한다. 이 때, 상기 감광막(13)의 상부에도 도전성 금속이 증착된다.

제1도(b)를 참조하면, 상기 감광막(13)을 제거한다. 이 때, 상기 감광막(13)의 상부에 증착된 도전성 금속도 동시에 제거되어 반도체기판(11)의 상부에 도선 패턴(15)만 남게된다.

그러나, 상기 종래의 미세 패턴 형성 방법은 노광시 조사되는 광의 세기가 약하면 노광량이 부족하여 잔유물이 생성되고, 또한, 광의 세기가 세면 반도체기판에 의해 난반사되므로 과도하게 현상되어 원하는 감광막의 패턴을 형성하기 어려우며, 이에 의해, 미세 패턴을 형성하기 어려운 문제점이 있었다.

따라서, 본 발명은 노광량과 무관하게 양호한 미세 패턴을 얻을 수 있는 미세 패턴 형성 방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 미세 패턴 형성 방법은, 반도체기판 전면에 양성의 감광 특성을 갖는 제1감광막과, 음성의 감광 특성을 갖는 제2 감광막을 순차적으로 도포하는 공정과; 상기 제2감광막의 소정 부분을 1차 노광 및 현상하여 소정 폭의 상기 제1감광막을 노출시키는 공정과; 상기 제2감광막을 마스크로 하여 상기 제1감광막의 노출된 부분을 2차 노광 및 현상하여, 상기 반도체 기판의 소정 부분이 노출되도록 하되, 상기 2차 노광 및 현상을 과도하게 시행하여, 상기 제2감광막이 오버행되도록 하는 공정과; 상기 반도체 기판 전면에 도전성 금속을 증착하여, 상기 반도체기판의 노출된 부분에 도전성 금속의 도선 패턴을 형성하는 공정과; 상기 제1감광막을 리프트 오프법으로 제거하여 상기 반도체 기판상의 도선 패턴만을 남기는 공정을 구비한다.

이하, 첨부한 도면을 참조하여 본 발명을 설명한다.

제2도(a) 내지(c)는 본 발명에 따른 미세 패턴의 제조공정도이다.

제2도(a)를 참조하면, 반도체기판(21)상에 회전도포법(spin coating method)에 의해 제1 및 제2감광막(23)(25)을 순차적으로 도포한다. 상기에서, 제1 및 제2감광막(23)(25)은 서로 다른 감광 특성을 갖는 것으로, 예를들어 제1감광막(23)은 양성(positive type), 제2감광막(25)은 음성(negative type)의 감광 특성을 갖는다.

그리고, 제2감광막(25)을 1차 노광 및 현상하여, 제2감광막(25)의 소정 부분을 제거하여 제1감광막(23)을 노출시킨다. 즉, 마스크(도시되지 안음)를 사용하여 상기 제2감광막(25)의 소정 부분을 제외한 부분을 노광한 후 탈이온수 등으로 현상하여 제2 감광막(25)의 노광되지 않은 소정 폭을 갖는 부분을 제거한다.

제2도(b)를 참조하면, 제2감광막(25)을 마스크로 하여 제1감광막(23)의 노출된 부분을 2차 노광 및 현상하여 반도체기판(21)을 노출시킨다. 즉, 이 공정에서는 제1감광막(23)을 별도의 마스크를 사용하지 않고 제2감광막(25)을 마스크로 사용하되, 빛을 과도하게 조사하여 노광한 후 탈이온수 등으로 현상하여 제1감광막(23)의 노광된 부분을 제거한다. 2차 노광시 과도하게 조사된 빛은 반도체기판(21)에 의해 산란되고, 이에 따라 제1감광막(23)은 노출된 부분뿐만 아니라 제2감광막(25)에 의해 덮혀진 부분도 노광되므로, 현상시 제1감광막(23)은 제2감광막(25)이 제거된 부분의 폭 보다 더 넓은 부분이 제거된다. 그러므로, 제1감광막(23) 상부의 제2감광막(25)은 오버 행(overhang) 된다. 또한, 2차 노광시 충분한 빛을 조사하므로 현상시 잔유물이 남지 않고 원하는 패턴을 얻을 수 있다.

그 다음, 상술한 구조의 전 표면에 스퍼터링 또는 진공증착에 의해 도전성 금속을 증착하여 반도체기판(21)의 노출된 부분에 도선 패턴(27)을 형성한다. 이 때, 제2감광막(25)의 상부에도 도전성 금속이 증착된다. 상기에서, 제2감광막(25)의 폭이 제1감광막(23)의 폭 보다 넓으므로 반도체기판(21)의 상부에 형성된 도선 패턴(27)의 측면이 제1감광막(23)의 측면과 접촉되지 않는다.

제2도(c)를 참조하면, 제1 및 제2감광막(23)(25)을 리프트-오프하여 제거한다. 이 때, 제2감광막(25)의 상부에 증착된 도전성 금속도 동시에 제거되어 반도체기판(21)의 상부에 도선 패턴(27)만 남게된다.

상술한 바와 같이 본 발명에 따른 미세 패턴 형성 방법은, 노광시 조사되는 광의 세기에 무관하게 양호한 미세 패턴을 얻을 수 있는 잇점이 있다.

Claims (2)

1. 반도체기판 전면에 양성의 감광 특성을 갖는 제1감광막과, 음성의 감광 특성을 갖는 제2감광막을 순차적으로 도포하는 공정과; 상기 제2감광막의 소정 부분을 1차 노광 및 현상하여 소정 폭의 상기 제1감광막을 노출시키는 공정과; 상기 제2감광막을 마스크로 하여 상기 제1감광막의 노출된 부분을 2차 노광 및 현상하여, 상기 반도체 기판의 소정 부분이 노출되도록 하되, 상기 2차 노광 및 현상을 과도하게 시행하여, 상기 제2감광막이 오버행되도록 하는 공정과; 상기 반도체 기판 전면에 도전성 금속을 증착하여, 상기 반도체기판의 노출된 부분에 도전성 금속의 도선 패턴을 형성하는 공정과; 상기 제1감광막을 리프트 오프법으로 제거하여 상기 반도체 기판상의 도선 패턴만을 남기는 공정을 구비하는 미세 패턴 형성 방법.
2. 제1항에 있어서, 상기 도전성 금속을 스퍼터링 또는 진공증착하는 미세 패턴 형성 방법.