KR100399889B1 - 반도체소자의감광층패턴형성방법 - Google Patents
반도체소자의감광층패턴형성방법 Download PDFInfo
- Publication number
- KR100399889B1 KR100399889B1 KR1019950019105A KR19950019105A KR100399889B1 KR 100399889 B1 KR100399889 B1 KR 100399889B1 KR 1019950019105 A KR1019950019105 A KR 1019950019105A KR 19950019105 A KR19950019105 A KR 19950019105A KR 100399889 B1 KR100399889 B1 KR 100399889B1
- Authority
- KR
- South Korea
- Prior art keywords
- photosensitive layer
- layer
- forming
- oxide layer
- thickness
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 테일 발생을 억제한 감광층 패턴 형성 방법에 관한 것으로, 이를 위한 본 발명은 반도체 기판에 산화층을 형성하는 제 1 단계, 상기 산화층 상에 두께를 달리하면서 감광층을 각각 형성하되, 상기 산화층에 대한 반사율이 최소가 되는 두께를 갖는 감광층을 선택하여 형성하는 제 2 단계, 및 상기 감광층에 대해 노광 및 현상을 실시하여 감광층패턴을 형성하는 제 3 단계를 포함하여 이루어지며, 감광층 패턴 형성시 테일 발생을 억제할 수 있어 소자의 전기적 특성을 향상시킬 수 있는 효과가 있다.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 감광층 패턴의 형성 방법에 관한 것이다.
일반적으로, 산화층(Oxide) 상부에 감광층(Photoresist)을 도포하여 패턴을 형성하는 경우, 제 1 도에 도시된 것처럼, 종래에는 산화막 특성에 기인해 감광층 패턴(3) 하부에 테일(Tail)(3a)이 발생하여 원하는 크기의 패턴을 형성하는데 문제점이 있었다. 여기서, 도면부호 1은 반도체 기판, 도면부호 2는 산화층을 나타낸다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 감광층 형성시 산화층 및 감광층의 특성, 특히 반사율을 동시에 고려함으로써 테일 발생을 억제하는데 적합한 반도체 소자의 감광층 패턴 형성 방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명은, 반도체 기판에 산화층을 형성하는 제 1 단계, 상기 산화층 상에 두께를 달리하면서 감광층을 각각 형성하되, 상기 산화층에 대한 반사율이 최소가 되는 두께를 갖는 감광층을 선택하여 형성하는 제 2 단계, 및 상기 감광층에 대해 노광 및 현상을 실시하여 감광층패턴을 형성하는 제 3 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면 제 2A 도 내지 제 2B 도를 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제 2A 도에 도시된 바와 같이, 반도체 기판(11) 상에 산화층(12)을 형성한 다음, 상기 산화층(12) 상부에 미리 정해놓은 두께 T로 감광층(13)을 도포한다.
이어 제 2B 도에 도시된 바와 같이, 상기 감광층(13)을 노광 및 현상하면 테일이 발생하지 않은 감광층패턴(13')을 형성할 수 있다. 여기서, 상기 감광층(13)으로는 i-line 감광층 또는 DUV(Deep Ultra Violet) 감광층을 이용할 수 있고, 노광 공정은 컨벤셔널(Conventional) 노광 또는 일루미네이션(Illumination) 노광을 사용할 수 있으며, 현상 공정은 습식(Wet) 또는 건식(Dry)을 이용할 수 있다.
여기서, 테일 발생을 억제하기 위한 감광층(13)의 두께 T는 다음과 같은 방법으로 미리 설정한다.
일반적으로, 산화층의 두께 변화에 따라 반사율(Reflectivity)이 스윙커브(Swing curve)를 가지며, 산화층 상에 감광층을 형성할 경우 반사율은 보다 낮게 스윙커브를 갖게된다. 이러한 감광층 및 산화층의 반사율 스윙커브는 감광층의 패턴 형성에 많은 영향을 미치는데, 감광층의 반사율이 높으면 테일이 발생하기 때문에 가능한 반사율이 최소가 되는 감광층을 형성하는 것이 테일 발생을 억제할 수 있는 방법이다.
이러한 감광층 두께 T를 설정하기 위하여 본 발명은 산화층 상부에 두께별로 감광층을 도포한 후, 각각의 반사율을 측정한다. 이 때, 가장 낮은 반사율을 나타내는 감광층의 두께를 T로 설정한다.
상세히 설명하면, 산화층으로 4900Å의 O3-PSG막(Phopho Silicate Glass)을 이용하고, 상기 O3-PSG막상에 각각 0.84㎛, 0.91㎛, 1.02㎛, 1.23㎛의 두께를 갖는 감광층을 차례로 형성하여 각자의 반사율을 측정한 결과 0.91㎛로 T를 설정하는 것이 테일 발생 억제에 가장 효과적임을 알 수 있다.
상기와 같은 감광층 패턴 형성 방법은 하드마스크를 사용하여 감광층 패턴을 형성할 경우, 감광층을 고정 방식으로 도포하는 경우, 감광층을 중심부에서 모서리방향으로 연속적으로 도포하는 경우, 감광층을 모서리에서 중심방향으로 연속적으로 도포하는 경우, i-line감광층의 반사율을 이용하는 경우, DUV감광층의 반사율을이용하는 경우 또는 반도체 소자 제조시 발생된 단차로 인한 반사율을 이용하여 감광층 패턴을 형성하는 경우 등에 적용할 수 있다.
상술한 바와 같이, 본 발명은 감광층 패턴 형성시 테일 발생을 억제할 수 있으므로, 원하는 크기의 감광층 패턴을 형성할 수 있어 소자의 전기적 특성 및 수율을 향상시킬 수 있는 효과가 있다.
제 1 도는 종래기술에 따라 산화층 상에 감광층 패턴을 형성한 웨이퍼의 단면도,
제 2A 도 내지 제 2B 도는 본 발명에 따른 감광층 패턴의 형성 방법을 나타낸 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
11 : 기판
12 : 산화층
13 : 감광층
Claims (3)
- 반도체 소자의 감광층 패턴 형성 방법에 있어서,반도체 기판에 산화층을 형성하는 제 1 단계;상기 산화층 상에 두께를 달리하면서 감광층을 각각 형성하되, 상기 산화층에 대한 반사율이 최소가 되는 두께를 갖는 감광층을 선택하여 형성하는 제 2 단계; 및상기 감광층에 대해 노광 및 현상을 실시하여 감광층패턴을 형성하는 제 3 단계를 포함하여 이루어짐을 특징으로 하는 감광층 패턴 형성 방법.
- 제 1 항에 있어서,상기 제 2 단계는,상기 산화층 상에 서로 다른 두께의 감광층을 각각 도포하는 단계; 및상기 산화층에 대한 상기 감광층의 두께별 반사율을 각각 측정하여 상기 반사율이 최소가 되는 두께의 감광층을 설정하는 단계를 포함하여 이루어짐을 특징으로 하는 감광층 패턴 형성 방법.
- 제 1 항에 있어서,상기 산화층은 O3-PSG막이며, 상기 설정되는 감광층의 두께는 0.91㎛인 것을 특징으로 하는 감광층 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019105A KR100399889B1 (ko) | 1995-06-30 | 1995-06-30 | 반도체소자의감광층패턴형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019105A KR100399889B1 (ko) | 1995-06-30 | 1995-06-30 | 반도체소자의감광층패턴형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003562A KR970003562A (ko) | 1997-01-28 |
| KR100399889B1 true KR100399889B1 (ko) | 2003-12-01 |
Family
ID=37422278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019105A KR100399889B1 (ko) | 1995-06-30 | 1995-06-30 | 반도체소자의감광층패턴형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100399889B1 (ko) |
-
1995
- 1995-06-30 KR KR1019950019105A patent/KR100399889B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003562A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010051185A (ko) | 비 흡수 레티클 및 이를 제조하는 방법 | |
| EP0399837B1 (en) | Method of optimizing photoresist contrast | |
| KR100399889B1 (ko) | 반도체소자의감광층패턴형성방법 | |
| KR100472031B1 (ko) | 반도체 소자 제조 방법 | |
| JPH0458167B2 (ko) | ||
| JPH02238457A (ja) | 厚膜フォトレジストパターンの形成方法 | |
| JPH04239116A (ja) | 半導体装置の製造方法 | |
| KR100350762B1 (ko) | 미세 패턴 형성 방법 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| KR20010063778A (ko) | 스컴제거방법 | |
| JPH06140297A (ja) | レジスト塗布方法 | |
| KR940007052B1 (ko) | 다층레지스트를 이용한 패턴형성방법 | |
| KR100197983B1 (ko) | 원자외선을 이용한 삼층 감광막 패턴 형성방법 | |
| KR0139578B1 (ko) | 리소그래피 공정에 의한 감광막 패턴 형성방법 | |
| JPS58171818A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JPH01239928A (ja) | パターン形成方法 | |
| KR100358161B1 (ko) | 반도체소자제조방법 | |
| JPH0513325A (ja) | パターン形成方法 | |
| JPS63110725A (ja) | 半導体装置の製造方法 | |
| JPS61131446A (ja) | レジストパタ−ン形成方法 | |
| JPH01130527A (ja) | レジストパターンの形成方法 | |
| JP2000040692A (ja) | パタン形成法 | |
| JPS59128538A (ja) | 光露光法 | |
| JPS59121841A (ja) | パタ−ン形成方法 | |
| JPS5951527A (ja) | パタ−ン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |