KR940007052B1 - 다층레지스트를 이용한 패턴형성방법 - Google Patents
다층레지스트를 이용한 패턴형성방법 Download PDFInfo
- Publication number
- KR940007052B1 KR940007052B1 KR1019910016716A KR910016716A KR940007052B1 KR 940007052 B1 KR940007052 B1 KR 940007052B1 KR 1019910016716 A KR1019910016716 A KR 1019910016716A KR 910016716 A KR910016716 A KR 910016716A KR 940007052 B1 KR940007052 B1 KR 940007052B1
- Authority
- KR
- South Korea
- Prior art keywords
- resist
- light transmittance
- pattern
- standing wave
- multilayer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 8
- 238000000059 patterning Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000002834 transmittance Methods 0.000 claims description 23
- 230000000694 effects Effects 0.000 abstract description 11
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 6
- 230000018109 developmental process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 229920000877 Melamine resin Polymers 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- JDSHMPZPIAZGSV-UHFFFAOYSA-N melamine Chemical compound NC1=NC(N)=NC(N)=N1 JDSHMPZPIAZGSV-UHFFFAOYSA-N 0.000 description 2
- 101100109871 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) aro-8 gene Proteins 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 150000001491 aromatic compounds Chemical class 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
내용 없음.
Description
제1a도 및 제1b도는 종래 레지스트 패턴형성시의 문제점을 나타낸 도면.
제2a도 내지 제2c도는 종래 레지스트 패턴형성공정을 나타낸 공정순서도.
제3a도,제3b도,제4a도 및 제4b도는 본 발명에 의한 레지스트 패턴형성방법을 설명하기 위한 도면.
본 발명은 반도체소자 제조공정에 관한 것으로, 특히 다층레지스트를 이용한 미세 패턴형성방법에 관한것이다.
반도체 집적회로의 고집적화 속도는 현저하며, 특히 DRAM으로 대표되는 메모리장치는 3년에 4배의 집적화를 달성해왔다. 이와 같은 급격한 집적도 향상은 포토리소그래피(Photolithography)기술의 발전에 힘입은 바가 크다.
현재 DRAM 개발은 4M DRAM 양산단계에 접어들었고, 그 디자인룰(Design lule)은 0.7㎛∼0.8㎛,또 여기에 사용되는 리소그래피(Lithography)장치로는 g-라인(g-line, 파장:436nm) 또는 i-라인(i-line, 파장:365nm)을 광원으로 하는 축소투영 노광장치, 이른바 스텝퍼(stepper)가 사용되고 있다.
최소 패턴사이즈가 0.5μm인 16M DRAM 제조에 사용되는 리소그래피기술로서는 g-라인 스텝퍼, i-라인 스텝퍼, 엑시머레이저(Excimer laser) 스텝퍼의 사용이 예상되고 있는데, 제1세대 16M DRAM에서는 g-라인 스텝퍼 내지 i-라인 스텝퍼의 사용이 유력시되지만, 최소 패턴사이즈가 0.5μm 안팎이 되는 제2세대 16M DRAM에서는 g-라인, i-라인보다 더 단파장인 엑시머레이저 광원(파장:248nm)을 이용하는 엑시머레이저 리소그래피기술이 유망시되고 있다. 그러나 이 엑시머레이저 스텝퍼는 레이저광이 협대역화되어 있기 때문에 광강도가 매우 약한 문제점이 있다. 또한, 엑시머레이저광등의 원자외선(deep ultraviolet)영역에서 사용되는 레지스트는 광투과율이 낮아 레지스트 패턴형성에 어려움이 많다. 이러한 문제를 해결하기 위해 빛에 대한 투과율이 좋은 레지스트 개발이 진행중이며, 현재 시판중인 레지스트도 있으나 이 레지스트의 문제점은, 노광시 예컨데 기판에서의 광의 반사(reflection)에 의하여 레지스트에 광량이 일정하게 전달되지 못하는 정재파 효과가 너무커서 단차에서의 레지스트 패턴형성이 어렵다는 것이다.
상기 종래의 레지스트 패턴형성의 문제점을 제1A도 및 제1B도에 나타내었다.
먼저, 광투과율이 낮을 경우의 레지스트 패턴은 제1A도에 도시된 바와 같이 네가티브 레지스트인 경우 I와 같이, 포지티브 레지스트인 경우는 II와 같은 형상이 나타나게 된다.
또한, 레지스트 패턴형성을 좋게하기 위해 광투과율을 높게 할 경우에는 제1B도에 도시된 바와 같이 정재파 효과에 의해 레지스트 옆면이 울툴불퉁하게 되며, 심할 경우에는 인접한 레지스트 패턴이 연결되어 버리는 마이크로브릿지(micro-bridge)도 생기게 된다(II).
또한, 단차가 있는 부분에서의 종래 레지스트 패턴형성공정을 제2A도 내지 제2C도에 나타내었다. 여기에서는 상기의 정재파 효과를 제거하기 위하여 ARC(Anti-Reflect Coating)층을 이용하고 있는바 이를 설명하면 다음과 같다.
우선, 정재파 효과를 제거하기 위하여 빛이 모두 흡수되도록 기판(1)상에 ARC층(2)을 도포한 후, 이 ARC층(2)상에 레지스트(3)를 도포한 다음 노광시켜 패턴형상(4)을 전사시킨다(제2A도).
이어서, 상기 패턴이 전사된 레지스트(4)를 현상한후(제2B도), 계속해서 상기 패터닝된 레지스트(4)를 마스크로 하여 하층의 ARC층을 건식식각하게 되면, 단차상부에 있던 레지스트는 모드 식각되어 버리고 ARC층 스트링거(stringer ; 2')와 레지스트 형상(4')만이 남게 되며 상기 ARC층 스트링거(2')을 제거하기 위해서는 과다한 식각을 해야 한다. 결국, 정재파 효과는 제거할 수 있으나 단차가 큰 경우에는 식각상의 문제가 발생하게 된다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 정재파 효과를 제거할 수 있음과 동시에 간단한 공정으로 레지스트 패턴을 형성할 수 있는 다층레지스트를 이용한 패턴형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 방법은 다층레지스트를 이용한 방법에 있어서, 반도체 기판상에 광투과율이 낮은 포토레지스트를 아래에 도포하고 광투과율이 높은 레지스트를 윗층에 도포한후 동시에 노광, 현상하여 포토레지스트 패턴을 형성하는 것을 특징으로 한다.
본 발명에 의하면, 보다 단순화된 공정으로 정재파 효과를 제거할 수 있으며 단차가 있는 부분에서의 레지스트 패턴을 정확하게 형성할 수 있다.
이하, 제3a도 및 제3b도, 제4a도 및 제4b도를 참조하여 본 발명을 상세히 설명한다.
우선, 종래의 문제점(제1a도 및 제1b도 참조)을 해결하기 위해 기판(10)상에 광투과율을 낮춘 레지스트를 먼저 얇게 도포한후 그 위에 광투과율이 높은 레지스트(12)를 도포한 다음 노광시켜 패턴형상(13)을 저사시키고 나서(제3a도) 상기 광투과율이 낮은 레지스트(11)와 광투과율이 높은 레지스트를 한꺼번에 현상하게 한다(제3b도).
상기 광투과율이 낮은 레지스트 및 광투과율이 높은 레지스트는 본 실시예에서는 예컨대 반도체 포토레지스트 생산자의 하나인 싶플리 화사(Shipley Company)가 도입한 DUV Advanced Negative Resist(이하,DUV ANR 리지스트라 칭함)를 사용한다(상품명:Megaposit SNR 248-1.0(XP-8843). DUV ANR 레지스트는 레진필름에 존재하는 멜라아민 농도에 따라 광투과율 또는 광흡수율이 변화하는 레지스트이다. 다시 말하면, 상기 농도의 변화는 수산기를 갖는 방향족 화합물(aromatic hyroxyl) 대 멜라아민 메톡시(melamine methox)의 분자비([ArOH] : [OCH3]의 변화에 따라 광투과율이 달라지고, 다른 특성은 동일하다.
또한, 상기 제3a도 및 제3b도에 도시한 본 발명은 하부에 광흡수율이 좋은(광투과율이 나쁜) 레지스트를 도포하고 상부에 흡수율이 나쁜(광투과율이 좋은) 레지스트를 도포하고 동시에 노광현상한다. 따라서,하부에 도포된 광흡수율이 좋은 레지스트(광투과율이 나쁜)가 광을 흡수하게 되어 하층막(예를 들면 기판)의 표면에 도달하는 광의 양을 작게하여 정재파 효과를 억제할 수 있다.
또한, 하층레지스트와 상층레지스트와의 경계면(Interface) 문제를 해결하기 위하여 하층레지스트를 도포하고 나서 약 150도 정도에서 60초간 베이크(bake) 한후에 상층레지스트를 도포하도록 한다.
제4a도 및 제4b도는 본 발명의 방법을 단차가 있는 부분에 패턴을 형성할 경우에 적용시킨 실시예를 나타낸 것이다.
상기 제4a도 및 제4b도는 상기 제3a도 및 제3b도와 비교하여 하부구조에 단차가 있는 것을 제외하고는 동일하다.
제3a도 및 제3b도에서 설명한 바와 같이, 상기 제4a도 및 제4b도는 하층레지스트(11)로 광투과율이 낮은 레지스트를 사용하고 상층레지스트(12)로 광투과율이 높은 레지스트를 사용하여 차례로 도포한후 노광하고(제4a도) 현상하여 레지스트 패턴을 형성한다(제4b도). 이때, 상술한 바와 같이 광투과율이 낮은 하층레지스트(11)에 의해 노광시의 빛이 흡수되므로 정재파 효과가 제거된다.
따라서, 단차부위에서의 레지스트 패턴의 프로파일(profile)을 수직하게 형성할 수 있으며, 하층레지스트와 상층레지스트는 기본적으로 동일한 성질의 것이므로 한 형상액으로 한꺼번에 현상하여 레지스트 패턴을 형성시킬 수 있다.
상술한 바와 같이 본 발명에 의하면, 보다 단순화된 공정으로 정재파 효과를 제거할 수 있으며 단차가 있는 부분에서의 레지스트 패턴을 정확하게 형성할 수 있다.
이상 본 발명을 상기 실시예를 들어 상세하게 설명하였지만, 본 발명은 이에 제한되는 것은 아니고, 당업자의 통상의 지식의 범위내에서 그 변형이나 개량이 가능함은 물론이다.
Claims (3)
- 반도체기판상에 광투과율이 낮은 레지스트를 아래에 도포하고 광투과율이 높은 레지스트를 윗층에 도포한 후 동시에 노광, 현상하여 포토레지스트 패턴을 형성하는 것을 특징으로 하는 다층레지스트를 이용한 패턴형성방법.
- 제1항에 있어서, 상기 하층레지스트와 상층레지스트는 광투과율만 다르고 다른 특성은 모두 동일한 것을 특징으로 하는 다층레지스트를 이용한 패턴형성방법.
- 제1항에 있어서, 상기 다층의 레지스트의 현상은 한 현상액으로 모두 한꺼번에 행하는 것을 특징으로 하는 다층레지스트를 이용한 패턴형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910016716A KR940007052B1 (ko) | 1991-09-25 | 1991-09-25 | 다층레지스트를 이용한 패턴형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910016716A KR940007052B1 (ko) | 1991-09-25 | 1991-09-25 | 다층레지스트를 이용한 패턴형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930006861A KR930006861A (ko) | 1993-04-22 |
| KR940007052B1 true KR940007052B1 (ko) | 1994-08-04 |
Family
ID=19320329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910016716A KR940007052B1 (ko) | 1991-09-25 | 1991-09-25 | 다층레지스트를 이용한 패턴형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940007052B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418344B1 (ko) * | 1998-12-16 | 2004-06-11 | 엘지전자 주식회사 | 교환시스템에서의작업제어방법 |
-
1991
- 1991-09-25 KR KR1019910016716A patent/KR940007052B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930006861A (ko) | 1993-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0601887B1 (en) | Method for forming pattern | |
| US5716758A (en) | Process for forming fine pattern for semiconductor device utilizing multiple interlaced exposure masks | |
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| KR100263900B1 (ko) | 마스크 및 그 제조방법 | |
| KR940007052B1 (ko) | 다층레지스트를 이용한 패턴형성방법 | |
| JPH10254122A (ja) | 露光用フォトマスク | |
| JP2560773B2 (ja) | パターン形成方法 | |
| JPH05234965A (ja) | コンタクトホールの形成方法 | |
| JP3135508B2 (ja) | パターン形成方法およびデバイス生産方法 | |
| JPH0468352A (ja) | 位相シフト層を有するフォトマスク及びその製造方法 | |
| JPH0431858A (ja) | マスクの製作方法 | |
| JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
| KR940005623B1 (ko) | 패턴형성방법 | |
| KR0126656B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH06140297A (ja) | レジスト塗布方法 | |
| JPH0566568A (ja) | 多重コントラストレジストパターンの製造方法、及び多層レジスト | |
| KR100272519B1 (ko) | 반도체소자의 패터닝방법 | |
| JP2653072B2 (ja) | パターン形成方法 | |
| KR970006928B1 (ko) | 반도체 장치의 제조 방법 | |
| KR940011204B1 (ko) | 미세패턴 형성방법 | |
| KR20040051912A (ko) | 미세 패턴 형성방법 | |
| KR100772784B1 (ko) | 이유브이 노광 공정용 위상반전 마스크 및 그 제조 방법 | |
| JPH01238659A (ja) | パターン形成方法 | |
| JPH07142365A (ja) | 多層レジストパターンの形成方法 | |
| KR100399889B1 (ko) | 반도체소자의감광층패턴형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010706 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |