JPH06140297A - レジスト塗布方法 - Google Patents
レジスト塗布方法Info
- Publication number
- JPH06140297A JPH06140297A JP4288531A JP28853192A JPH06140297A JP H06140297 A JPH06140297 A JP H06140297A JP 4288531 A JP4288531 A JP 4288531A JP 28853192 A JP28853192 A JP 28853192A JP H06140297 A JPH06140297 A JP H06140297A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- film thickness
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 ウエハ内で定在波効果による寸法ばらつきの
生じないレジスト塗布を行う。 【構成】 基板1上にレジスト2を平坦部で所望の膜厚
になるようスピン塗布、もしくは基板上にレジストを平
坦部で所望の膜厚以上になるようにスピン塗布しレジス
ト膜が感光する線源を用いレジスト膜を現像後所望の膜
厚になる露光量で全面露光を行なう。段差の溝部等レジ
ストが他よりも厚く塗布される領域のみのレジスト膜
を、現像後所望の膜厚になる露光量で選択露光し、現像
液でレジスト膜を現像することにより基板全面に所望の
膜厚でレジスト薄膜を形成する。 【効果】 上記のことを行うことにより、ウエハ内で定
在波効果による寸法ばらつきの生じないレジスト塗布を
行うことができる。
生じないレジスト塗布を行う。 【構成】 基板1上にレジスト2を平坦部で所望の膜厚
になるようスピン塗布、もしくは基板上にレジストを平
坦部で所望の膜厚以上になるようにスピン塗布しレジス
ト膜が感光する線源を用いレジスト膜を現像後所望の膜
厚になる露光量で全面露光を行なう。段差の溝部等レジ
ストが他よりも厚く塗布される領域のみのレジスト膜
を、現像後所望の膜厚になる露光量で選択露光し、現像
液でレジスト膜を現像することにより基板全面に所望の
膜厚でレジスト薄膜を形成する。 【効果】 上記のことを行うことにより、ウエハ内で定
在波効果による寸法ばらつきの生じないレジスト塗布を
行うことができる。
Description
【0001】
【産業上の利用分野】本発明は半導体素子等を製造する
ときに用いられるレジスト塗布方法で、露光エネルギー
源として、波長450nm以下の紫外線、特にi線(3
65nm)・KrFエキシマレーザ(248nm)・A
rFエキシマレーザ(193nm)を用いてパターンを
形成する際のレジスト塗布方法に関するものである。
ときに用いられるレジスト塗布方法で、露光エネルギー
源として、波長450nm以下の紫外線、特にi線(3
65nm)・KrFエキシマレーザ(248nm)・A
rFエキシマレーザ(193nm)を用いてパターンを
形成する際のレジスト塗布方法に関するものである。
【0002】
【従来の技術】近年、半導体デバイスの微細化が進むに
つれ、製造の一工程であるリソグラフィで用いられる露
光装置の線源波長が、従来のg線(436nm)からi
線(365nm)やKrFエキシマレーザ(248n
m)へと変わりつつある。これは、短い波長ほど微細加
工ができるからである。そのため、これらの波長に最適
化されたレジストも開発され、現在ではi線で0.35
μm、KrFでは0.25μmが解像することができ
る。
つれ、製造の一工程であるリソグラフィで用いられる露
光装置の線源波長が、従来のg線(436nm)からi
線(365nm)やKrFエキシマレーザ(248n
m)へと変わりつつある。これは、短い波長ほど微細加
工ができるからである。そのため、これらの波長に最適
化されたレジストも開発され、現在ではi線で0.35
μm、KrFでは0.25μmが解像することができ
る。
【0003】これらの開発されたレジストは、線源から
の入射光をレジスト底部まで透過させるため、入射光に
対する透明度を上げている。そのため、基板からの反射
光と入射光によって生じる定在波効果が大きくなり、レ
ジスト膜厚の変動によるパターン寸法の変化が大きくな
る。(図3)にKrFエキシマレーザ用レジストにおけ
る定在波効果による寸法変動を示す。横軸にレジスト膜
厚、縦軸にパターン寸法を示している。このように、わ
ずか数十nmのレジスト膜厚変動で、0.3μmもの寸
法変動が生じている。一般にレジストの塗布方法は、真
空チャックされた基板上にレジストを滴下し、基板をモ
ータ等で回転させてレジスト薄膜を形成する、所謂スピ
ン塗布法である。この方法では段差部の上下では異なっ
た膜厚でレジスト薄膜が形成される。実際の半導体基板
には様々な段差があるため、チップ及びウエハ面内では
基板表面形状に沿って均一な膜厚でレジスト薄膜が形成
されていない。このように定在波効果が大きくなると、
実際に使用することは困難になってくる。
の入射光をレジスト底部まで透過させるため、入射光に
対する透明度を上げている。そのため、基板からの反射
光と入射光によって生じる定在波効果が大きくなり、レ
ジスト膜厚の変動によるパターン寸法の変化が大きくな
る。(図3)にKrFエキシマレーザ用レジストにおけ
る定在波効果による寸法変動を示す。横軸にレジスト膜
厚、縦軸にパターン寸法を示している。このように、わ
ずか数十nmのレジスト膜厚変動で、0.3μmもの寸
法変動が生じている。一般にレジストの塗布方法は、真
空チャックされた基板上にレジストを滴下し、基板をモ
ータ等で回転させてレジスト薄膜を形成する、所謂スピ
ン塗布法である。この方法では段差部の上下では異なっ
た膜厚でレジスト薄膜が形成される。実際の半導体基板
には様々な段差があるため、チップ及びウエハ面内では
基板表面形状に沿って均一な膜厚でレジスト薄膜が形成
されていない。このように定在波効果が大きくなると、
実際に使用することは困難になってくる。
【0004】この定在波効果を低減する手段として、次
に示す2つの方法が挙げられる。1つ目は、レジストを
塗布する前に基板からの反射をおさえる膜(反射防止
膜)を形成する方法である。これは、基板からの反射光
を少なくし、定在波を小さくしようとするものである。
に示す2つの方法が挙げられる。1つ目は、レジストを
塗布する前に基板からの反射をおさえる膜(反射防止
膜)を形成する方法である。これは、基板からの反射光
を少なくし、定在波を小さくしようとするものである。
【0005】2つ目は、レジストの屈折率nに対して、
屈折率n1/2なる材料をレジスト上に塗布する方法であ
る。(図4)にこの方法の説明図を示す。この方法は上
部層9を図に示した膜厚に形成することにより、基板か
らの反射光12がレジスト10と上部層9との界面で再
び反射し生じた再反射光A13と、上部層9と外気との
界面で生じる再反射光B14とを干渉させ、打ち消し合
うことにより、多重反射を低減させるものである。
屈折率n1/2なる材料をレジスト上に塗布する方法であ
る。(図4)にこの方法の説明図を示す。この方法は上
部層9を図に示した膜厚に形成することにより、基板か
らの反射光12がレジスト10と上部層9との界面で再
び反射し生じた再反射光A13と、上部層9と外気との
界面で生じる再反射光B14とを干渉させ、打ち消し合
うことにより、多重反射を低減させるものである。
【0006】これら2つの方法とも、定在波効果を低減
することは既に証明されている。
することは既に証明されている。
【0007】
【発明が解決しようとする課題】しかしながら上記のよ
うな方法では、以下に示す様な問題点を有していた。1
つ目の方法では 1.反射防止膜へのパターン転写はドライエッチングで
行わなければならない。また、このことにより寸法変動
が生じる。
うな方法では、以下に示す様な問題点を有していた。1
つ目の方法では 1.反射防止膜へのパターン転写はドライエッチングで
行わなければならない。また、このことにより寸法変動
が生じる。
【0008】2.反射防止膜を実基板上で均一な膜厚で
形成することができないため、ウエハ内で定在波低減効
果にばらつきが生じる。2つ目の方法では、 1.上部層を実基板上で均一な膜厚で形成することがで
きないため、ウエハ内で定在波低減効果にばらつきが生
じる。
形成することができないため、ウエハ内で定在波低減効
果にばらつきが生じる。2つ目の方法では、 1.上部層を実基板上で均一な膜厚で形成することがで
きないため、ウエハ内で定在波低減効果にばらつきが生
じる。
【0009】2.レジストの屈折率nに対して、屈折率
n1/2なる上部層として適した材料があまり存在しな
い。
n1/2なる上部層として適した材料があまり存在しな
い。
【0010】本発明は上記問題点に鑑み、ウエハ全域に
おいてばらつきのない定在波低減効果が可能なレジスト
塗布方法およびパターン形成方法を提供するものであ
る。
おいてばらつきのない定在波低減効果が可能なレジスト
塗布方法およびパターン形成方法を提供するものであ
る。
【0011】
【課題を解決するための手段】上記問題点を解決するた
めに本発明のレジスト塗布方法は、基板上にレジストを
平坦部で所望の膜厚になるようにスピン塗布する工程も
しくは基板上にレジストを平坦部で所望の膜厚以上にな
るようにスピン塗布し前記レジスト膜が感光する線源を
用い前記レジスト膜を現像後所望の膜厚になる露光量で
全面露光する工程と、段差の溝部等レジストが他よりも
厚く塗布される領域のみの前記レジスト膜を、現像後所
望の膜厚になる露光量で選択露光する工程と、現像液で
前記レジスト膜を現像して基板全面に所望の膜厚でレジ
スト薄膜を形成する工程を備えたものである。
めに本発明のレジスト塗布方法は、基板上にレジストを
平坦部で所望の膜厚になるようにスピン塗布する工程も
しくは基板上にレジストを平坦部で所望の膜厚以上にな
るようにスピン塗布し前記レジスト膜が感光する線源を
用い前記レジスト膜を現像後所望の膜厚になる露光量で
全面露光する工程と、段差の溝部等レジストが他よりも
厚く塗布される領域のみの前記レジスト膜を、現像後所
望の膜厚になる露光量で選択露光する工程と、現像液で
前記レジスト膜を現像して基板全面に所望の膜厚でレジ
スト薄膜を形成する工程を備えたものである。
【0012】
【作用】定在波効果による寸法ばらつきは、レジスト薄
膜が基板表面形状に沿って均一な膜厚で形成されていな
いために生じる。
膜が基板表面形状に沿って均一な膜厚で形成されていな
いために生じる。
【0013】本発明は上記した方法によって、まず基板
上にレジスト薄膜を形成する。この時、段差の上部もし
くは平坦部でレジスト薄膜が所望の膜厚でなかった場
合、それらの領域で現像後所望の膜厚になるような露光
量で全面露光を行なう。もし、それらの領域でレジスト
薄膜が所望の膜厚である場合は、この露光は行なわな
い。一般に段差の下部や溝部では段差の上部や平坦部に
比べ、レジスト薄膜は厚く形成される。そこでこれらの
領域で所望の膜厚を得るため、この領域のみ現像後所望
の膜厚になるような露光量で選択露光を行なう。その
後、現像液でレジストを現像することにより、基板表面
形状に沿って均一な膜厚でレジスト薄膜を形成できる。
上にレジスト薄膜を形成する。この時、段差の上部もし
くは平坦部でレジスト薄膜が所望の膜厚でなかった場
合、それらの領域で現像後所望の膜厚になるような露光
量で全面露光を行なう。もし、それらの領域でレジスト
薄膜が所望の膜厚である場合は、この露光は行なわな
い。一般に段差の下部や溝部では段差の上部や平坦部に
比べ、レジスト薄膜は厚く形成される。そこでこれらの
領域で所望の膜厚を得るため、この領域のみ現像後所望
の膜厚になるような露光量で選択露光を行なう。その
後、現像液でレジストを現像することにより、基板表面
形状に沿って均一な膜厚でレジスト薄膜を形成できる。
【0014】この方法でレジスト薄膜を形成した基板の
露光・現像を行なうことにより、ウエハ面内のどの領域
においても一定の定在波効果を生じているため、寸法ば
らつきをなくすことができる。
露光・現像を行なうことにより、ウエハ面内のどの領域
においても一定の定在波効果を生じているため、寸法ば
らつきをなくすことができる。
【0015】
【実施例】以下本発明の一実施例のレジスト塗布方法に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【0016】(図1)は本発明の実施例におけるレジス
ト塗布方法の断面構造図を示すものである。1はシリコ
ン基板、2はレジスト、3は紫外光、4は露光領域、5
は段差の溝部等レジストが他よりも厚く塗布される領域
のみを露光する場合に使用するマスク、6は所望パター
ンのマスクを示している。
ト塗布方法の断面構造図を示すものである。1はシリコ
ン基板、2はレジスト、3は紫外光、4は露光領域、5
は段差の溝部等レジストが他よりも厚く塗布される領域
のみを露光する場合に使用するマスク、6は所望パター
ンのマスクを示している。
【0017】以上のように構成されたレジスト塗布方法
について、以下(図1)を用いてその動作を説明する。
について、以下(図1)を用いてその動作を説明する。
【0018】まず、段差のあるシリコン基板1上にi線
レジスト2をスピン塗布、90゜C・90secでプリ
ベークし、レジスト薄膜2を1.25μm厚で形成し
た。このときの、シリコン基板1の段差は160nmで
あり、レジスト薄膜2は均一膜厚で形成されるので、段
差の上部や平坦部では1.250μm、段差の下では
1.410nm厚で形成されている。そのため段差の上
と下では定在波効果による寸法差が最大になる。次に、
i線の露光光源3でレジスト薄膜2を段差の溝部等レジ
ストが他よりも厚く塗布される領域のみを、マスク5を
用いて現像後膜厚が1.250μmになる露光量である
20msecで選択的に露光した(a)。こののち、レ
ジスト2をアルカリ水溶液で現像し、段差の上と下で同
じ膜厚のレジスト薄膜2を形成することができた
(b)。
レジスト2をスピン塗布、90゜C・90secでプリ
ベークし、レジスト薄膜2を1.25μm厚で形成し
た。このときの、シリコン基板1の段差は160nmで
あり、レジスト薄膜2は均一膜厚で形成されるので、段
差の上部や平坦部では1.250μm、段差の下では
1.410nm厚で形成されている。そのため段差の上
と下では定在波効果による寸法差が最大になる。次に、
i線の露光光源3でレジスト薄膜2を段差の溝部等レジ
ストが他よりも厚く塗布される領域のみを、マスク5を
用いて現像後膜厚が1.250μmになる露光量である
20msecで選択的に露光した(a)。こののち、レ
ジスト2をアルカリ水溶液で現像し、段差の上と下で同
じ膜厚のレジスト薄膜2を形成することができた
(b)。
【0019】次に、上記方法で形成されたレジスト薄膜
を所望パターンのマスク6を使用し、i線で露光量34
0msecで選択的に露光(c)、現像を行なった。そ
の結果段差の上・下で寸法ばらつきのないパターン2A
の形成ができた(d)。
を所望パターンのマスク6を使用し、i線で露光量34
0msecで選択的に露光(c)、現像を行なった。そ
の結果段差の上・下で寸法ばらつきのないパターン2A
の形成ができた(d)。
【0020】以上のように本実施例によれば、低段差の
基板において本発明が有効であることが証明された。
基板において本発明が有効であることが証明された。
【0021】以下本発明の第2の実施例について(図
2)を用いてその動作を説明する。まず、段差のあるシ
リコン基板1上にi線レジスト2をスピン塗布、90゜
C・90secでプリベークし、レジスト薄膜2を2.
540μm厚で形成した。このときの、シリコン基板1
の段差は490nmであり、レジスト薄膜2は均一膜厚
で形成されるので、段差の上部や平坦部では2.540
μm、段差の下では3.030nm厚で形成されている
(a)。次に、i線の露光光源3でレジスト薄膜2を、
段差の上部や平坦部が現像後膜厚が1.250μmにな
る露光量である120msecで全面露光を行なった
(b)。7は露光領域である。その後、再びi線の露光
光源3でレジスト薄膜2を段差の溝部等レジストが他よ
りも厚く塗布される領域8のみを、マスク5を用いて現
像後膜厚が1.250μmになる露光量である60ms
ecで選択的に露光した(c)。こののち、レジスト2
をアルカリ水溶液で現像し、段差の上と下で同じ膜厚の
レジスト薄膜2を形成することができた(d)。
2)を用いてその動作を説明する。まず、段差のあるシ
リコン基板1上にi線レジスト2をスピン塗布、90゜
C・90secでプリベークし、レジスト薄膜2を2.
540μm厚で形成した。このときの、シリコン基板1
の段差は490nmであり、レジスト薄膜2は均一膜厚
で形成されるので、段差の上部や平坦部では2.540
μm、段差の下では3.030nm厚で形成されている
(a)。次に、i線の露光光源3でレジスト薄膜2を、
段差の上部や平坦部が現像後膜厚が1.250μmにな
る露光量である120msecで全面露光を行なった
(b)。7は露光領域である。その後、再びi線の露光
光源3でレジスト薄膜2を段差の溝部等レジストが他よ
りも厚く塗布される領域8のみを、マスク5を用いて現
像後膜厚が1.250μmになる露光量である60ms
ecで選択的に露光した(c)。こののち、レジスト2
をアルカリ水溶液で現像し、段差の上と下で同じ膜厚の
レジスト薄膜2を形成することができた(d)。
【0022】次に、上記方法で形成されたレジスト薄膜
を所望パターンのマスク6を使用し、i線で露光量34
0msecで選択的に露光・現像を行なった(e)。
を所望パターンのマスク6を使用し、i線で露光量34
0msecで選択的に露光・現像を行なった(e)。
【0023】その結果、第1の実施例と同様に、段差の
上・下で寸法ばらつきのないパターン2Aの形成ができ
た(f)。
上・下で寸法ばらつきのないパターン2Aの形成ができ
た(f)。
【0024】以上のように第2の実施例によれば、高段
差の基板においても本発明が有効であることが証明され
た。
差の基板においても本発明が有効であることが証明され
た。
【0025】ただし、同じ基板においても段差の幅や形
状によっては形成されるレジストの膜厚が異なるため、
現像後所望の膜厚になる露光量で選択露光する工程も、
各レジスト膜厚に適したマスク・露光量で複数回行なっ
てもよい。
状によっては形成されるレジストの膜厚が異なるため、
現像後所望の膜厚になる露光量で選択露光する工程も、
各レジスト膜厚に適したマスク・露光量で複数回行なっ
てもよい。
【0026】また線源は、レジスト膜が感光する波長の
ものであればよく、例えばg線(436nm)・KrF
エキシマレーザ(248nm)、もしくはArFエキシ
マレーザ(193nm)であってもよい。
ものであればよく、例えばg線(436nm)・KrF
エキシマレーザ(248nm)、もしくはArFエキシ
マレーザ(193nm)であってもよい。
【0027】
【発明の効果】以上のように本発明は、基板上にレジス
トを平坦部で所望の膜厚になるようスピン塗布もしくは
基板上にレジストを平坦部で所望の膜厚以上になるよう
にスピン塗布しレジスト膜が感光する線源を用いレジス
ト膜を現像後所望の膜厚になる露光量で全面露光を行な
い、段差の溝部等レジストが他よりも厚く塗布される領
域のみのレジスト膜を、現像後所望の膜厚になる露光量
で選択露光し、現像液でレジスト膜を現像することによ
り基板全面に所望の膜厚でレジスト薄膜を形成すること
ができる。さらにそのレジスト薄膜を露光・現像するこ
とによりウエハ面内で寸法ばらつきのないパターン形成
を行なうことができる。
トを平坦部で所望の膜厚になるようスピン塗布もしくは
基板上にレジストを平坦部で所望の膜厚以上になるよう
にスピン塗布しレジスト膜が感光する線源を用いレジス
ト膜を現像後所望の膜厚になる露光量で全面露光を行な
い、段差の溝部等レジストが他よりも厚く塗布される領
域のみのレジスト膜を、現像後所望の膜厚になる露光量
で選択露光し、現像液でレジスト膜を現像することによ
り基板全面に所望の膜厚でレジスト薄膜を形成すること
ができる。さらにそのレジスト薄膜を露光・現像するこ
とによりウエハ面内で寸法ばらつきのないパターン形成
を行なうことができる。
【図1】本発明の第1の実施例の方法における断面工程
図
図
【図2】本発明の第1の実施例の方法における断面工程
図
図
【図3】KrFエキシマレーザ用レジストにおける定在
波効果による寸法変動を示す図
波効果による寸法変動を示す図
【図4】スピン塗布法によるレジスト塗布状態の一例を
示した断面構造図
示した断面構造図
1 シリコン基板 2 レジスト 3 紫外光 4 露光領域 5 段差の溝部等レジストが他よりも厚く塗布される領
域のみを露光する場合に使用するマスク 6 所望パターンのマスク
域のみを露光する場合に使用するマスク 6 所望パターンのマスク
Claims (2)
- 【請求項1】基板上にレジストを平坦部で所望の膜厚に
なるようにスピン塗布する工程と、段差の溝部等レジス
トが他よりも厚く塗布される領域のみの前記レジスト膜
を、現像後所望の膜厚になる露光量で選択露光する工程
と、現像液で前記レジスト膜を現像して基板全面に所望
の膜厚でレジスト薄膜を形成する工程とを備えたことを
特徴とするレジスト塗布方法。 - 【請求項2】基板上にレジストを平坦部で所望の膜厚以
上になるようにスピン塗布する工程と、前記レジスト膜
が感光する線源を用い前記レジスト膜を、現像後所望の
膜厚になる露光量で全面露光する工程と、段差の溝部等
レジストが他よりも厚く塗布される領域のみの前記レジ
スト膜を、現像後所望の膜厚になる露光量で再度選択露
光する工程と、現像液で前記レジスト膜を現像して基板
全面に所望の膜厚でレジスト薄膜を形成する工程とを備
えたことを特徴とするレジスト塗布方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4288531A JPH06140297A (ja) | 1992-10-27 | 1992-10-27 | レジスト塗布方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4288531A JPH06140297A (ja) | 1992-10-27 | 1992-10-27 | レジスト塗布方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06140297A true JPH06140297A (ja) | 1994-05-20 |
Family
ID=17731449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4288531A Pending JPH06140297A (ja) | 1992-10-27 | 1992-10-27 | レジスト塗布方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06140297A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005294309A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | 半導体装置の製造方法 |
US8080364B2 (en) | 2003-05-09 | 2011-12-20 | Panasonic Corporation | Pattern formation method |
JP2014063901A (ja) * | 2012-09-21 | 2014-04-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1992
- 1992-10-27 JP JP4288531A patent/JPH06140297A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8080364B2 (en) | 2003-05-09 | 2011-12-20 | Panasonic Corporation | Pattern formation method |
JP2005294309A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | 半導体装置の製造方法 |
JP4676156B2 (ja) * | 2004-03-31 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2014063901A (ja) * | 2012-09-21 | 2014-04-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5413898A (en) | Method of forming a pattern on a substrate having a step change in height | |
JPS6358367B2 (ja) | ||
KR100675782B1 (ko) | 비 흡수 레티클 및 이를 제조하는 방법 | |
EP0134789B1 (en) | Bilevel ultraviolet resist system for patterning substrates of high reflectivity | |
US6040118A (en) | Critical dimension equalization across the field by second blanket exposure at low dose over bleachable resist | |
US5902716A (en) | Exposure method and apparatus | |
EP0154932A2 (en) | Multilayer photoresist process | |
JPH06140297A (ja) | レジスト塗布方法 | |
JPH0945614A (ja) | パターン形成方法 | |
KR100291331B1 (ko) | 반도체소자의제조장비및이를이용한반도체소자의패턴형성방법 | |
JP2560773B2 (ja) | パターン形成方法 | |
JPH05234965A (ja) | コンタクトホールの形成方法 | |
JP2555675B2 (ja) | パターン形成方法 | |
KR940007052B1 (ko) | 다층레지스트를 이용한 패턴형성방법 | |
JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
JPH0936017A (ja) | パタン形成方法及びそれを用いた半導体素子の製造方法 | |
JPH0419697B2 (ja) | ||
JPH06216068A (ja) | フォトレジストパターンの形成方法 | |
JP3498066B2 (ja) | 半導体装置の製造方法 | |
KR100250265B1 (ko) | 미세 패턴 형성 방법 | |
KR100284026B1 (ko) | 실릴레이션을이용한미세패턴형성방법 | |
JP2586383B2 (ja) | 反射および干渉防止樹脂膜の形成方法 | |
KR100399889B1 (ko) | 반도체소자의감광층패턴형성방법 | |
KR960000181B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
JP3167398B2 (ja) | 半導体装置の製造方法 |