JP3167398B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3167398B2
JP3167398B2 JP03102192A JP3102192A JP3167398B2 JP 3167398 B2 JP3167398 B2 JP 3167398B2 JP 03102192 A JP03102192 A JP 03102192A JP 3102192 A JP3102192 A JP 3102192A JP 3167398 B2 JP3167398 B2 JP 3167398B2
Authority
JP
Japan
Prior art keywords
film
resist
thickness
pattern
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03102192A
Other languages
English (en)
Other versions
JPH05226244A (ja
Inventor
隆 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP03102192A priority Critical patent/JP3167398B2/ja
Publication of JPH05226244A publication Critical patent/JPH05226244A/ja
Application granted granted Critical
Publication of JP3167398B2 publication Critical patent/JP3167398B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、基板表面でのパターン形成に関する。
【0002】
【従来の技術】近年、半導体装置の高集積化に伴い、回
路の微細化は進む一方であり、配線においても微細化お
よび多層化が急速に進められている。
【0003】このような状況の中で配線などのパターン
形成に際し、凹凸のある表面への形成となることは必至
である。
【0004】一般にLSIなどの半導体素子の製造方法
においては、ウェハ上に複数の物質を積層し、所望のパ
ターンにパターニングする工程を多く含んでいる。この
パターニング工程は一般にポジ型レジストまたはネガ型
レジストのような感光性物質をウェハ上に積層し、この
レジストを選択的に露光することによってなされる。露
光光源が深紫外線領域において一般にネガ型レジストと
して使用されるSAL601を使用すると、露光された
レジスト部分は現像液中で溶解されず、露光されなかっ
たレジスト部分が溶解される。
【0005】また、露光光源が深紫外線領域において一
般にポジ型レジストとして使用されるPR1024を使
用すると、露光されたレジスト部分が現像液中で溶解さ
れ、露光されなかったレジスト部分は溶解されない。
【0006】いずれの場合も、ウェハ表面上に残された
レジストをマスクとして、パターニングすべき物質をエ
ッチングする。従ってこのレジストのパターンはマスク
パターン(レチクル)を忠実に再生したものでなければ
ならない。
【0007】しかしながら、所望のパターンを必要とす
る被加工基板が金属物質のようにレジストの露光波長に
対して高い反射率を有する場合大きな問題が生じる。
【0008】例えば、露光光によってレジスト中に入射
方向に沿った定在波が発生し、強く露光される部分と弱
く露光される部分とが繰り返し発生し、わずかなレジス
トの膜厚のばらつきがパターン寸法に影響して高い精度
を得ることができないという問題がある。
【0009】また、例えば、先の工程で被加工基板表面
に凹凸が形成されていると、露光光が凹凸の側面で反射
され、フォトレジストに対して横方向あるいは斜め方向
に入射される成分が多くなる。例えば、凹凸のある段差
表面に写真食刻工程において配線を設ける場合、露光光
が凹凸の側面で反射されフォトレジストに対して横方向
あるいは斜め方向に入射される部分が多くなる。例え
ば、図6に示すようにコーナーがある凸部25に近接し
てフォトレジスト23のパターンを形成する場合等、凸
部25のコーナーで側面からの光が集光する状態になる
から、形成されるフォトレジスト23のパターンに切削
部26が発生する。これは大きくなると断線の原因とな
る。このように凹凸部近傍では正確なフォトレジストの
パターン現像が不可能である。また、アライメント用の
光や焦点合わせ用の光がフォトレジスト中で多重反射
し、アライメント精度や焦点合わせ精度を劣化させるこ
とになる。
【0010】このような問題を解決するために従来行わ
れている1つの方法は、被加工基板上にフォトレジスト
塗布前に反射防止膜を形成する方法である。
【0011】例えば図7(a) に示すように、被加工基板
21上にアルカリ水溶液に可溶性の反射防止膜22を膜
厚0.05〜0.2μm の厚さにスピンコートし、加熱
処理後フォトレジスト23を塗布し、パターン露光を行
った後、図7(b) に示すように、アルカリ水溶液で現像
する。このときフォトレジスト23が溶解した領域では
同時に下地の反射防止膜22も溶解する。
【0012】しかしながらこの方法では、被加工基板に
転写されるパターンの精度がフォトレジストのパターン
ではなくその下の反射防止膜のパターン精度で決まる。
このような反射防止膜のパターン精度は、その膜厚の均
一性が悪くなり、このため現像時の溶解量を制御するこ
とが困難であり、所望のパターンの寸法を高精度に出す
ことが、難しいという問題があった。
【0013】あるいはまた、反射防止を目的としてレジ
ストと基板との間に、モリブデンのような金属層やある
いは金属化合物層を挿入する方法も提案されている。
【0014】また、膜厚を選択して絶縁膜を形成した後
金属層を形成しレジスト中での反射による影響を低減す
るようにした方法も提案されている。(特公昭52−3
2953号)。しかしながらこの方法では、パターン形
成後膜質が不安定で後の工程で支障がでたり、除去する
ための特別な工程が必要であるなど、実用化を阻む種々
の問題があった。
【0015】
【発明が解決しようとする課題】このように従来の方法
では、露光によるレジストパターン形成工程で表面に凹
凸がある場合特に、下地材料の反射により十分なパター
ン精度を得ることができないという問題があった。
【0016】また、反射防止のために設けた層の膜質が
問題になったり、また除去するための特別な工程が必要
となったりするという問題があった。
【0017】本発明は、前記実情に鑑みてなされたもの
で、高精度の微細パターンを形成することのできる方法
を提供することを目的とする。
【0018】
【課題を解決するための手段】そこで本発明では、半導
体基板上に、順次第1乃至第3の絶縁層を形成し、さら
にこの上層に感光性物質層を形成し、前記第1乃至第3
の絶縁層と感光性物質層との間で多重干渉を起こして感
光性物質中に反射してくる第1の光線と、感光性物質と
第3の絶縁層との境界部で反射した第2の光線が、18
0度の位相差を有しかつ振幅がほぼ等しくなるように、
前記第1乃至第3の絶縁層の膜厚および材質を制御し、
所望のパターンを感光性物質に転写し、パターンを形成
するようにしている。
【0019】
【作用】上記構成によれば、基板からの反射光を防止す
ることができるため、反射に起因するパターン精度の低
下を防止することができる。
【0020】また、反射防止膜がすべて絶縁層で構成さ
れているため、除去工程は不要であり、設計の工夫によ
りそのまま絶縁層として使用することもできる。
【0021】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
【0022】ここでは、シリコン基板1表面に形成され
たモリブデンシリサイド膜6のパターニングに際し、モ
リブデンシリサイド膜6堆積後、レジスト塗布に先立
ち、3つの絶縁層とレジストとの間で多重干渉を起こし
てレジスト中に反射してくる第1の光線と、レジストと
最上層の絶縁層との境界部で反射した第2の光線が、1
80度の位相差を有しかつ振幅がほぼ等しくなるよう
に、それぞれの膜厚および材質を制御した3層構造の絶
縁膜を形成し、表面からの反射を防止しつつ露光を行う
ようにしたことを特徴とするものである。
【0023】図1(a) 乃至(c) はそのパターン形成工程
を示す工程図である。
【0024】まず、比抵抗4〜6Ω/cmの(100)n
型シリコン基板1表面に所望の素子領域(図示せず)を
形成した後、モリブデンシリサイド膜6を堆積した後、
レジスト塗布に先立ち、第1の絶縁層として膜厚75nm
の酸化シリコン膜2と第2の絶縁層として膜厚80nmの
窒化シリコン膜3と第3の絶縁膜として膜厚50nmの酸
化シリコン膜4とを順次積層し、さらにこの上層にSN
R248と指称されているシプレー社製の紫外線用レジ
スト5を塗布する(図1(a) )。
【0025】そして、マスクを介して波長248nmのエ
キシマレーザを光源として用いたステッパを用いて露光
・現像を行い、図1(b) に示すように形成されたレジス
トパターンを形成する。
【0026】この後さらにこのレジストパターンをマス
クとして反応性イオンエッチングによりモリブデンシリ
サイド膜6をパターニングする(図1(c) )。
【0027】ここでは第1乃至第3の絶縁膜の膜厚と材
質を選択することにより、第1乃至第3の絶縁層とレジ
ストとの間で多重干渉を起こしてレジスト中に反射して
くる第1の光線と、レジストと第3の絶縁層との境界部
で反射した第2の光線が、180度の位相差を有しかつ
振幅がほぼ等しくなるようにしているため、反射率は
0.05と極めて小さく抑えることができ、基板からの
反射光によるパターン精度の低下はほとんど皆無とな
る。なお、第1乃至第3の絶縁膜を形成することなくモ
リブデンシリサイド表面に直接レジストを塗布した場
合、レジストと基板表面(モリブデンシリサイド)との
界面の反射率は0.36であり、パターン精度は大幅に
低下する。
【0028】このようにして高精度の微細なモリブデン
シリサイド膜のパターンからなる配線層が形成される。
なお、下地は絶縁膜であるため、除去する必要はない
が、除去しても良い。
【0029】また3層の絶縁膜の屈折率と膜厚との組み
合わせによって、第1乃至第3の絶縁層とレジストとの
間で多重干渉を起こしてレジスト中に反射してくる第1
の光線と、レジストと第3の絶縁層との境界部で反射し
た第2の光線が、180度の位相差を有しかつ振幅がほ
ぼ等しくなるようにすればよいため、いろいろな組み合
わせを選択することができ設計に自由度をもたせること
ができる。
【0030】なお、ここで第1の絶縁層としての酸化シ
リコン膜の膜厚を75nmとした場合に、第2の絶縁層と
しての窒化シリコン膜と第3の絶縁層としての酸化シリ
コン膜の膜厚の変化によって全体としての反射率がどの
ように変化するかを測定した。その結果を図2に示す。
ここで、縦軸を反射率、横軸を第2の絶縁層の膜厚にと
り、曲線aは第3の絶縁層の膜厚が25nmのとき、曲線
bは第3の絶縁層の膜厚が50nmのときの膜厚と反射率
との関係を測定した結果を示すものである。
【0031】この図から明らかなように第2の絶縁層の
膜厚によって反射率は周期的に変化するため、この図中
で反射率が小さくなる点を選択するようにすればよい。
【0032】また、比較のために、モリブデンシリサイ
ド膜上に酸化シリコン膜1層のみを形成したときのその
膜厚と反射率との関係を測定した結果を図3(a) に示
す。この場合酸化シリコン膜を形成しない場合とほとん
ど差がないことがわかる。
【0033】さらにモリブデンシリサイド膜上に窒化シ
リコン膜1層のみを形成したときのその膜厚と反射率と
の関係を測定した結果を図3(b) に示す。この場合もや
や改善されるがまだ十分でないことがわかる。
【0034】またモリブデンシリサイド膜上に膜厚50
nmの酸化シリコン膜を形成しさらにこの上に窒化シリコ
ン層を形成したときのその窒化シリコン層の膜厚と反射
率との関係を測定した結果を図3(c) に示す。この場合
もやや改善されるがまだ十分でないことがわかる。
【0035】次に本発明の第2の実施例について説明す
る。
【0036】この例で、実施例1と異なるのは、基板表
面に形成される配線層をモリブデンシリサイド膜6に代
えて多結晶シリコン16を用いている点である。
【0037】図4(a) 乃至(c) はそのパターン形成工程
を示す工程図である。
【0038】まず、比抵抗4〜6Ω/cmの(100)n
型シリコン基板11表面に所望の素子領域(図示せず)
を形成した後、多結晶シリコン膜16を堆積した後、レ
ジスト塗布に先立ち、第1の絶縁層として膜厚60nmの
酸化シリコン膜12と第2の絶縁層として膜厚200nm
の窒化シリコン膜13と第3の絶縁膜として膜厚50nm
の酸化シリコン膜14とを順次積層し、さらにこの上層
にSNR248と指称されているシプレー社製の紫外線
用レジスト15を塗布する(図4(a) )。
【0039】そして、マスクを介して波長248nmのエ
キシマレーザを光源として用いたステッパを用いて露光
・現像を行い、図4(b) に示すように形成されたレジス
トパターンを形成する。
【0040】この後さらにこのレジストパターンをマス
クとして反応性イオンエッチングにより多結晶シリコン
膜16をパターニングする。そしてさらに、全面に窒化
シリコン膜17を形成し、RIEを行うことにより、多
結晶シリコン膜16の側壁を絶縁膜で覆い絶縁化するこ
とができるため、このままこの上層に他の配線を形成す
ることも可能である(図4(c) )。
【0041】ここでも第1乃至第3の絶縁膜の膜厚と材
質を選択することにより、第1乃至第3の絶縁層とレジ
ストとの間で多重干渉を起こしてレジスト中に反射して
くる第1の光線と、レジストと第3の絶縁層との境界部
で反射した第2の光線が、180度の位相差を有しかつ
振幅がほぼ等しくなるようにしているため、反射率は
0.05と極めて小さく抑えることができ、基板からの
反射光によるパターン精度の低下はほとんど皆無とな
る。なお、第1乃至第3の絶縁膜を形成することなく多
結晶シリコン膜表面に直接レジストを塗布した場合、レ
ジストと基板表面(多結晶シリコン膜)との界面の反射
率は0.50であり、パターン精度は大幅に低下する。
【0042】このようにして高精度の微細な多結晶シリ
コン膜のパターンからなる配線層が形成される。
【0043】次に、ここで第3の絶縁層としての酸化シ
リコン膜の膜厚を50nmとした場合に、第2の絶縁層と
しての窒化シリコン膜と第1の絶縁層としての酸化シリ
コン膜の膜厚の変化によって全体としての反射率がどの
ように変化するかを測定した。その結果を図5に示す。
ここで、縦軸を反射率、横軸を第1の絶縁層の膜厚にと
り、曲線aは第2の絶縁層の膜厚が100nmのとき、曲
線bは第2の絶縁層の膜厚が150nmのとき、曲線cは
第2の絶縁層の膜厚が200nmのときの膜厚と反射率と
の関係を測定した結果を示すものである。
【0044】この図から明らかなように第2の絶縁層の
膜厚によって反射率は周期的に変化するため、ここでも
図5中で反射率が小さくなる点を選択するようにすれば
よい。 なお、反射率は最小となる点を選択する必要は
なく、効果が認められる範囲でデバイス設計に応じて選
択するようにすればよい。
【0045】さらに絶縁層の膜厚の調整が必要な場合に
は、他の工程でも層間膜等に使用している物質と同じ物
質を用いるようにすれば、そのエッチング装置によって
エッチバックを行い膜厚を調整するようにしてもよい。
【0046】なお、絶縁層の組み合わせとしては、酸化
シリコンや窒化シリコンの他アルミナ、窒化シリケート
グラス類、酸化タンタル、炭素等他の絶縁層を用いても
有効である。
【0047】また、前記実施例では、基板としてシリコ
ン基板を用いたが、ゲルマニウム、ガリウムヒ素等の化
合物半導体、あるいはこれらの表面にエピタキシャル成
長層を形成したものなどを用いても良いことはいうまで
もなく、また基板表面に形成される層もモリブデンシリ
サイド、多結晶シリコン膜に限定されることなく、アル
ミニウムおよびアルミニウムを主成分とする合金層、タ
ングステン、タングステンシリサイド、および銅、銅を
主成分とする合金層等にも適用可能であることはいうま
でもない。
【0048】
【発明の効果】以上説明してきたように、本発明によれ
ば、基板からの反射を防止し、反射によるパターン精度
の劣化を抑制し、パターン精度を向上することが可能と
なる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の半導体装置の製造工程
【図2】絶縁膜の膜厚と反射率との関係を示す図
【図3】絶縁膜が1層および2層のときの絶縁膜の膜厚
と反射率との関係を示す比較図
【図4】本発明の第2の実施例の半導体装置の製造工程
【図5】絶縁膜の膜厚と反射率との関係を示す図
【図6】従来の露光光の反射によるパターン劣化を示す
説明図
【図7】従来の半導体装置の製造工程図。
【符号の説明】
1 シリコン基板 2 第1の絶縁層 3 第2の絶縁層 4 第3の絶縁層 5 レジスト 6 モリブデンシリサイド層 11 シリコン基板 12 第1の絶縁層 13 第2の絶縁層 14 第3の絶縁層 15 レジスト 16 多結晶シリコン層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板表面あるいは半導体基板表面
    に形成された膜の表面に、順次第1乃至第3の絶縁層を
    形成する絶縁膜積層工程と、 さらにこの上層に感光性物質層を形成する感光性物質層
    形成工程と、 露光光源によって前記感光性物質層を選択的に感光せし
    めマスクパターンを形成する露光工程と前記マスクパタ
    ーンを用いて前記半導体基板表面あるいは半導体基板表
    面に形成された膜をエッチングし所望のパターンを形成
    する工程とを含み、 前記第1乃至第3の絶縁層のそれぞれの膜厚および材質
    を、前記第1乃至第3の絶縁層と感光性物質層との間で
    多重干渉を起こして感光性物質中に反射してくる第1の
    光線と、感光性物質と第3の絶縁層との境界部で反射し
    た第2の光線とが、180度の位相差を有しかつ振幅が
    ほぼ等しくなるように、選択したことを特徴とする半導
    体装置の製造方法。
JP03102192A 1992-02-18 1992-02-18 半導体装置の製造方法 Expired - Fee Related JP3167398B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03102192A JP3167398B2 (ja) 1992-02-18 1992-02-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03102192A JP3167398B2 (ja) 1992-02-18 1992-02-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05226244A JPH05226244A (ja) 1993-09-03
JP3167398B2 true JP3167398B2 (ja) 2001-05-21

Family

ID=12319868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03102192A Expired - Fee Related JP3167398B2 (ja) 1992-02-18 1992-02-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3167398B2 (ja)

Also Published As

Publication number Publication date
JPH05226244A (ja) 1993-09-03

Similar Documents

Publication Publication Date Title
US5413898A (en) Method of forming a pattern on a substrate having a step change in height
EP0501178B1 (en) Bilayer metallization cap for photolithography
US5989788A (en) Method for forming resist patterns having two photoresist layers and an intermediate layer
JP2757983B2 (ja) 半導体素子の微細パターン形成方法
JP3306678B2 (ja) 金属パターン膜の形成方法
KR100223325B1 (ko) 반도체 장치의 미세패턴 제조방법
JPH06302539A (ja) 半導体装置及び半導体装置の製造方法
JPH11204392A (ja) 反射防止膜を使用した半導体装置の製造方法
JP3167398B2 (ja) 半導体装置の製造方法
JP3588222B2 (ja) X線マスクの製造方法
JPH05234965A (ja) コンタクトホールの形成方法
JPH0458167B2 (ja)
JP2004336066A (ja) X線マスクの製造方法
JPH06224118A (ja) 微細パターン形成方法
US6686129B2 (en) Partial photoresist etching
JP3378677B2 (ja) 半導体装置の製造方法
JP2745988B2 (ja) フォトマスクの製造方法
JPH04144230A (ja) 半導体装置及びその製造方法
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPH06267842A (ja) 微細パターン形成方法
JP2555879B2 (ja) 半導体装置の製造方法
KR960000232B1 (ko) 반도체 소자의 게이트패턴 형성방법
KR0156124B1 (ko) 반도체소자의 금속배선 형성방법
KR0138066B1 (ko) 위상반전마스크 제작 방법
JP3271185B2 (ja) 反射防止膜の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080309

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees