KR0156124B1 - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR0156124B1
KR0156124B1 KR1019940026826A KR19940026826A KR0156124B1 KR 0156124 B1 KR0156124 B1 KR 0156124B1 KR 1019940026826 A KR1019940026826 A KR 1019940026826A KR 19940026826 A KR19940026826 A KR 19940026826A KR 0156124 B1 KR0156124 B1 KR 0156124B1
Authority
KR
South Korea
Prior art keywords
forming
insulating film
film
metal
metal film
Prior art date
Application number
KR1019940026826A
Other languages
English (en)
Other versions
KR960015729A (ko
Inventor
이복형
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940026826A priority Critical patent/KR0156124B1/ko
Publication of KR960015729A publication Critical patent/KR960015729A/ko
Application granted granted Critical
Publication of KR0156124B1 publication Critical patent/KR0156124B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 금속막 식각시에 수반되는 부식 및 단면형상 불량을 방지하기 위한 것이다.
본 발명은 반도체기판상에 제1절연막을 형성하는 공정과, 상기 제1절연막을 소정패턴으로 패터닝하여 복수개의 제1절연막패턴을 형성하는 공정, 기판 전면에 금속막을 형성하는 공정, 상기 금속막을 플로잉하여 평탄화시키는 공정, 상기 평탄화된 금속막상에 제2절연막을 형성하는 공정, 상기 제2절연막을 소정패턴으로 패터닝하여 상기 제1절연막패턴 사이의 금속막 상부에 복수개의 제2절연막패턴을 형성하는 공정, 및 기판 전면에 평탄화층을 형성하는 공정으로 이루어진 반도체소자의 금속배선 형성방법을 제공함으로써 금속막의 부식발생을 억제하고 금속막의 단면제어를 용이하게 하며, 포커싱 불량에 의한 헐레이션을 방지한다.

Description

반도체소자의 금속배선 형성방법
제1도는 종래의 반도체소자의 금속배선 형성방법을 도시한 공정순서도.
제2도는 본 발명에 의한 반도체소자의 금속배선 형성방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2, 5 : 산화막
3 : 금속막 4 : 포토레지스트
6 : CVD산화막 7 : 평탄화층
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 금속막 시각시에 수반되는 부식 및 단면형상 불량을 방지하는데 적당하도록 한 반도체소자의 금속배선 형성방법에 관한 것이다.
일반적으로 널리 이용되는 반도체소자의 금속배선 형성공정은 트랜지스터와 같은 소자가 형성된 반도체기판상에 층간절연막으로서 산화막을 증착하고 이위에 스퍼터링(sputtering)방법으로 금속막을 증착한 후, 사진식각공정에 의해 상기 금속막을 패터닝한 다음, 마진을 높이기 위해 금속막이 알루미늄인 경우 금속과 오존(O3)을 반응시켜 산화알루미늄막(Al2O3)을 형성하고 전면을 산화막으로 평탄화시키는 공정으로 이루어진다.
제1도를 참조하여 종래의 반도체소자의 금속배선 형성방법을 설명하면 다음과 같다. 먼저, 제1도 (a)와 같이 트랜지스터등의 소자(도시되지 않음)가 형성된 실리콘기판(1)위에 층간절연막(2)으로서 산화막을 일정한 두께로 형성하고, 이위에 금속막(3)으로서, 알루미늄을 스퍼터링에 의해 증착한다.
이어서 제1도 (b)와 같이 상기 금속막(3)위에 포토레지스트(4)를 도포한 후, 노광 및 현상공정을 행하여 소정의 포토레지스트(4)패턴을 형성한다.
다음에 제1도 (c)와 같이 상기 포토레지스트(4)패턴을 마스크로 하여 상기 금속막(3)을 식각하여 배선을 형성한 다음, 상기 포토레지스트패턴을 제거하고 제1도 (d)와 같이 기판전면에 산화막(5)을 증착하여 평탄화공정을 실시한다.
상기 종래기술에 있어서는 금속막인 알루미늄을 패터닝하는 공정시 알루미늄의 빛을 반사시키는 특성때문에 노광작업시 알루미늄으로부터 반사된 빛으로 인한 초점(focusing)이 흐려지는 헐레이션(halation)현상이 발생하여 임계차원(critical dimension)의 재현성이 떨어진다.
또한 알루미늄의 식각공정시 측면으로부터의 부식발생이 일어나기 쉬우며, 포토레지스트와 알루미늄과의 식각선택비가 낮기 때문에 식각후에 알루미늄막이 깎여 단면형상이 불량하게 되는 문제점이 있다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 금속배선 형성시 수반되는 부식, 단면불량 및 헐레이션현상을 방지할 수 있도록 한 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 금속배선 형성방법은 반도체기판상에 제1절연막을 형성하는 공정과, 상기 제1절연막을 소정패턴으로 패터닝하여 복수개의 제1절연막패턴을 형성하는 공정, 기판 전면에 금속막을 형성하는 공정, 상기 금속막을 플로잉하여 평탄화시키는 공정, 상기 평탄화된 금속막상에 제2절연막을 형성하는 공정, 상기 제2절연막을 소정패턴으로 패터닝하여 상기 제1절연막패턴 사이의 금속막 상부에 복수개의 제2절연막패턴을 형성하는 공정, 및 기판 전면에 평탄화층을 형성하는 공정으로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명에 의한 반도체소자의 금속배선 형성방법을 공정순서에 따라 도시하였다.
먼저, 제2도 (a)와 같이 트랜지스터등의 소자(도시되지 않음)가 형성된 반도체기판(1)상에 제1절연막으로서, 예컨데 CVD(Chemical Vapor Deposition)방법으로 산화막(6)을 약 4000∼7000Å두께로 형성한 후, 이위에 포토레지스트(4)를 도포하고 이를 선택적으로 노광 및 현상하여 소정의 패턴을 형성한다.
다음에 제2도(b)와 같이 상기 포토레지스트(4)패턴을 마스크로 이용하여 그 하부의 CVD산화막(6)을 식각하여 산화막패턴을 형성한다.
이어서 제2도 (c)와 같이 상기 포토레지스트패턴을 제거한 후, 그 전면에 금속막(3)을 스퍼터링에 의해 형성한다. 이때, 금속막의 두께는 산화막패턴의 두께보다 얇게 형성한다.
다음에 제2도 (d)와같이 상기 금속막(3)을 400Å이상의 온도에서 플로잉(flowing)하여 완만하게 평탄화시킨다.
이어서 제2도 (e)와 같이 상기 평탄화된 금속막(3)상에 제2절연막으로서, 예컨대 산화막(5)을 증착한다.
다음에 제2도 (f)와 같이 상기 산화막(5)위에 다시 포토레지스트(4)를 도포한 후, 이를 선택적으로 노광 및 현상하여 상기 CVD산화막(6)패턴사이의 영역에 포토레지스트(4)패턴이 형성되도록 한다.
이어서 제2도 (g)와 같이 상기 포토레지스트패턴을 마스크로 이용하여 상기 산화막(5) 및 상기 CVD산화막(6)패턴 상부의 금속막을 식각하여 상기 CVD산화막(6)패턴 사이의 영역에 형성된 금속막(3) 상부에 산화막(5)패턴을 형성한다.
다음에 제2도 (h)와 같이 상기 산화막(5)패턴이 형성된 기판 전면에 평탄화층(7)을 형성한다.
이상과 같이 금속막의 측면과 상부에 산화막이 형성되어 금속막의 측면을 보호하므로 금속막의 부식발생을 억제할 수 있으며, 제1산화막패턴(6)을 형성한 후, 그 사이의 영역에 금속막을 형성하므로 금속막의 단면제어가 용이하다.
또한, 포토레지스트의 노광공정이 금속막이 아닌 산화막위에서 진행되므로 포커싱불량에 의한 헐레이션을 방지할 수 있고, CD의 재현성을 확보할 수 있으며, 금속막의 깎임을 방지할 수 있다.

Claims (2)

  1. 반도체기판상에 제1절연막을 형성하는 공정과, 상기 제1절연막을 소정패턴으로 패터닝하여 복수개의 제1절연막패턴을 형성하는 공정, 기판 전면에 금속막을 형성하는 공정, 상기 금속막을 플로잉하여 평탄화시키는 공정, 상기 평탄화된 금속막상에 제2절연막을 형성하는 공정, 상기 제2절연막을 소정패턴으로 패터닝하여 상기 제1절연막패턴 사이의 금속막 상부에 복수개의 제2절연막패턴을 형성하는 공정, 및 기판 전면에 평탄화층을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 제1절연막은 CVD산화막으로 형성하고 제2절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1019940026826A 1994-10-20 1994-10-20 반도체소자의 금속배선 형성방법 KR0156124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940026826A KR0156124B1 (ko) 1994-10-20 1994-10-20 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940026826A KR0156124B1 (ko) 1994-10-20 1994-10-20 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR960015729A KR960015729A (ko) 1996-05-22
KR0156124B1 true KR0156124B1 (ko) 1998-12-01

Family

ID=19395494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026826A KR0156124B1 (ko) 1994-10-20 1994-10-20 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR0156124B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661220B1 (ko) * 2004-12-29 2006-12-22 동부일렉트로닉스 주식회사 듀얼 절연막을 이용한 금속 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661220B1 (ko) * 2004-12-29 2006-12-22 동부일렉트로닉스 주식회사 듀얼 절연막을 이용한 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR960015729A (ko) 1996-05-22

Similar Documents

Publication Publication Date Title
US5219788A (en) Bilayer metallization cap for photolithography
US6136679A (en) Gate micro-patterning process
US6653735B1 (en) CVD silicon carbide layer as a BARC and hard mask for gate patterning
US5110763A (en) Process of fabricating multi-level wiring structure, incorporated in semiconductor device
KR100295426B1 (ko) 배선형성방법
JPH0778758A (ja) エッチング中の線幅制御を含む集積回路の作製方法
KR0156124B1 (ko) 반도체소자의 금속배선 형성방법
US6136480A (en) Method for fabrication of and apparatus for use as a semiconductor photomask
JP2002151381A (ja) パターン形成方法
KR0161917B1 (ko) 반도체소자 제조방법
TWI240302B (en) Method for increasing adhesion of rework photoresist on oxynitride film
US6686129B2 (en) Partial photoresist etching
US6544885B1 (en) Polished hard mask process for conductor layer patterning
US5888904A (en) Method for manufacturing polysilicon with relatively small line width
KR0144232B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR0156121B1 (ko) 마스크패턴 제거방법
KR0152919B1 (ko) 반도체 소자 제조방법
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법
KR0144140B1 (ko) 금속배선방법
KR0135035B1 (ko) 반도체장치의 제조방법
KR910006544B1 (ko) 접속창 형성방법
KR0138066B1 (ko) 위상반전마스크 제작 방법
JP3167398B2 (ja) 半導体装置の製造方法
KR100289664B1 (ko) 노광 마스크의 제조방법
KR100197983B1 (ko) 원자외선을 이용한 삼층 감광막 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee