JPH0778758A - エッチング中の線幅制御を含む集積回路の作製方法 - Google Patents
エッチング中の線幅制御を含む集積回路の作製方法Info
- Publication number
- JPH0778758A JPH0778758A JP5325583A JP32558393A JPH0778758A JP H0778758 A JPH0778758 A JP H0778758A JP 5325583 A JP5325583 A JP 5325583A JP 32558393 A JP32558393 A JP 32558393A JP H0778758 A JPH0778758 A JP H0778758A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- etching
- layer
- hydrogen
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005530 etching Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000003079 width control Methods 0.000 title 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- 229910000039 hydrogen halide Inorganic materials 0.000 claims abstract description 11
- 239000012433 hydrogen halide Substances 0.000 claims abstract description 11
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims abstract description 7
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 5
- 150000002367 halogens Chemical class 0.000 claims abstract description 5
- 239000001257 hydrogen Substances 0.000 claims abstract description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 230000005855 radiation Effects 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- -1 hydrogen halides Chemical class 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 239000000470 constituent Substances 0.000 abstract description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract 1
- 230000007261 regionalization Effects 0.000 abstract 1
- 239000000460 chlorine Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- 206010073306 Exposure to radiation Diseases 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 240000007049 Juglans regia Species 0.000 description 1
- 235000009496 Juglans regia Nutrition 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 229940060367 inert ingredients Drugs 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 235000020234 walnut Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】
【目的】 本発明はエッチング中の線幅制御を含む集積
回路の作製方法を提供する。 【構成】 レジストから下の層へのパターン転写が、臭
化水素及び酸素を含むプラズマ中で、レジストをエッチ
ングすることにより、実現される。
回路の作製方法を提供する。 【構成】 レジストから下の層へのパターン転写が、臭
化水素及び酸素を含むプラズマ中で、レジストをエッチ
ングすることにより、実現される。
Description
【０００１】
【技術分野】本発明はレジストの水平方向の寸法の変化
を最小にするようエッチング条件を制御することによ
り、レジストの層を含む構造の線幅を制御する半導体作
製の方法に係る。
を最小にするようエッチング条件を制御することによ
り、レジストの層を含む構造の線幅を制御する半導体作
製の方法に係る。
【０００２】
【本発明の背景】集積回路作製工程は典型的な場合、複
数のパターン描画工程を有する。そのような工程におい
て、基板は一般にレジストとよばれる放射感受性材料で
被覆され、レジストの選択された部分は、レジストの露
出された部分と露出されない部分間で、除去速度の違い
を生じさせるレジスト内の反応を含む放射に、露出され
る。レジストの一部分が露出された後、次に露出された
下の基板の部分は、エッチングにより除去される。有機
反射防止被覆、シリコン酸化物、シリサイド、ポリシリ
コン及び金属は、レジスト下の基板の一部でよい。もし
存在するなら、反応防止被膜もまた、平坦化の機能を有
する。
数のパターン描画工程を有する。そのような工程におい
て、基板は一般にレジストとよばれる放射感受性材料で
被覆され、レジストの選択された部分は、レジストの露
出された部分と露出されない部分間で、除去速度の違い
を生じさせるレジスト内の反応を含む放射に、露出され
る。レジストの一部分が露出された後、次に露出された
下の基板の部分は、エッチングにより除去される。有機
反射防止被覆、シリコン酸化物、シリサイド、ポリシリ
コン及び金属は、レジスト下の基板の一部でよい。もし
存在するなら、反応防止被膜もまた、平坦化の機能を有
する。
【０００３】パターンはレジストの選択された部分を、
マスクの一部を通過する放射に露出することにより、マ
スクからレジストへ転写される。転写は正確でなければ
ならないが、不幸にもそれはレジスト厚を含む多くのパ
ラメータの関数である。レジスト厚及び基板反射率のよ
うなパラメータの変化は、意図した寸法とは異なるレジ
スト像を生じる傾向がある。１．２５μm のデバイス寸
法で許容される変化は、０．３５μm のデバイス寸法で
は許容されなくなる。たとえば、１．２５μmのチャネ
ル長では許容しうる電界効果トランジスタゲートの０．
１μm の変化は、０．３５μm のチャネル長では許容さ
れないであろう。
マスクの一部を通過する放射に露出することにより、マ
スクからレジストへ転写される。転写は正確でなければ
ならないが、不幸にもそれはレジスト厚を含む多くのパ
ラメータの関数である。レジスト厚及び基板反射率のよ
うなパラメータの変化は、意図した寸法とは異なるレジ
スト像を生じる傾向がある。１．２５μm のデバイス寸
法で許容される変化は、０．３５μm のデバイス寸法で
は許容されなくなる。たとえば、１．２５μmのチャネ
ル長では許容しうる電界効果トランジスタゲートの０．
１μm の変化は、０．３５μm のチャネル長では許容さ
れないであろう。
【０００４】マスクから基板へ正確にパターンを転写し
ようとする試みはなされている。たとえば、三層構造に
ついての説明は、１９８１年１月１３日に承認された米
国特許第４，２４４，７９９号を参照のこと、二層構造
については、たとえば１９８５年６月４日ライヒマニス
（Reichmanis）らに承認された米国特許第４，５２１，
２７４号及び１９８７年４月１４日ビゲロー（Bigelow)
に承認された第４，６５７，６２９号を参照のこと、も
ちろん、レジストの正確な露出は、平坦化層へのパター
ンの正確な転写には十分でなく、平坦化層も正確にエッ
チングされなければならない。これは小さなパターンへ
のつまらない努力ではなく、レジストは垂直方向にエッ
チングされ、水平方向にエッチングされてはならない。
もらろん、水平方向のエッチングは、必然的にパターン
寸法の変化を導く。
ようとする試みはなされている。たとえば、三層構造に
ついての説明は、１９８１年１月１３日に承認された米
国特許第４，２４４，７９９号を参照のこと、二層構造
については、たとえば１９８５年６月４日ライヒマニス
（Reichmanis）らに承認された米国特許第４，５２１，
２７４号及び１９８７年４月１４日ビゲロー（Bigelow)
に承認された第４，６５７，６２９号を参照のこと、も
ちろん、レジストの正確な露出は、平坦化層へのパター
ンの正確な転写には十分でなく、平坦化層も正確にエッ
チングされなければならない。これは小さなパターンへ
のつまらない努力ではなく、レジストは垂直方向にエッ
チングされ、水平方向にエッチングされてはならない。
もらろん、水平方向のエッチングは、必然的にパターン
寸法の変化を導く。
【０００５】レジスト下の平坦化層の正確なエッチング
方法を、つけ加えることが望ましい。
方法を、つけ加えることが望ましい。
【０００６】
【本発明の要約】本発明の一実施例に従うと、基板上に
第１の材料の層を形成し、表面を平坦化し、反射を減す
第２の材料で第１の材料を被覆し、レジストの一部を選
択的に放射に露出し、第２の材料の一部を露出させるた
めに、レジストを現像し、酸素とハロゲン及びハロゲン
化水素から成るグループから選択された一成分を含むプ
ラズマ中で、第２の材料をエッチングすることにより、
集積回路に正確に寸法が決められ、作製される。酸素及
びハロゲン化水素は、レジストの水平方向の寸法の変化
が最小になるように選択された濃度をもつ。第２の材料
は典型的な場合、フォトレジストのようなポリマであ
る。第２の材料は紫外線に露出するか、高温で焼きなま
し、それがその後に形成されるレジストと混合せず、レ
ジストのパターン形成に用いられる露出及び現像工程に
対して不活性となるようにしてもよい。プラズマは更
に、ヘリウムのような不活性成分を含んでもよい。典型
的な実施例において、第１の材料はポリシリコンを含
み、平坦化層がエッチングされた後、エッチングされ
る。別の好ましい実施例において、酸素に対する臭化水
素の濃度は、約１：１である。
第１の材料の層を形成し、表面を平坦化し、反射を減す
第２の材料で第１の材料を被覆し、レジストの一部を選
択的に放射に露出し、第２の材料の一部を露出させるた
めに、レジストを現像し、酸素とハロゲン及びハロゲン
化水素から成るグループから選択された一成分を含むプ
ラズマ中で、第２の材料をエッチングすることにより、
集積回路に正確に寸法が決められ、作製される。酸素及
びハロゲン化水素は、レジストの水平方向の寸法の変化
が最小になるように選択された濃度をもつ。第２の材料
は典型的な場合、フォトレジストのようなポリマであ
る。第２の材料は紫外線に露出するか、高温で焼きなま
し、それがその後に形成されるレジストと混合せず、レ
ジストのパターン形成に用いられる露出及び現像工程に
対して不活性となるようにしてもよい。プラズマは更
に、ヘリウムのような不活性成分を含んでもよい。典型
的な実施例において、第１の材料はポリシリコンを含
み、平坦化層がエッチングされた後、エッチングされ
る。別の好ましい実施例において、酸素に対する臭化水
素の濃度は、約１：１である。
【０００７】
【詳細な記述】本発明について、具体的な実施例をあげ
て、説明する。
て、説明する。
【０００８】図１に示されているのは、基板１、フィー
ルド酸化物領域３、ポリシリコン層５、平坦化層７及び
レジスト９である。描かれている要素は、当業者には容
易に作製され、作製については多くの説明は不安であろ
う。基板１は他の材料も可能であるが、典型的な場合、
単結晶シリコンである。より一般的には、基板１は別の
材料の下にあり、それを支える任意の材料を意味するた
めに用いられる。基板１は図示されていないが、電界効
果トランジスタのソース／ドレイン領域とは異なる伝導
形の領域のようなパターンを有してもよい。フィールド
酸化物領域３は周知の従来のプロセスにより、形成され
る。平坦化層７はレジスト９の選択的露出に用いられる
放射の反射を減すしばしば有機ポリマである材料を含
む。この層は完全な平坦化を生成しない。層はその後に
堆積させるレジストとの混合を防止するために、紫外放
射に露出させるか、高温で焼きなましてもよい。適切な
材料及び厚さは、容易に選択されるであろう。レジスト
は従来技術を用いて堆積させる。
ルド酸化物領域３、ポリシリコン層５、平坦化層７及び
レジスト９である。描かれている要素は、当業者には容
易に作製され、作製については多くの説明は不安であろ
う。基板１は他の材料も可能であるが、典型的な場合、
単結晶シリコンである。より一般的には、基板１は別の
材料の下にあり、それを支える任意の材料を意味するた
めに用いられる。基板１は図示されていないが、電界効
果トランジスタのソース／ドレイン領域とは異なる伝導
形の領域のようなパターンを有してもよい。フィールド
酸化物領域３は周知の従来のプロセスにより、形成され
る。平坦化層７はレジスト９の選択的露出に用いられる
放射の反射を減すしばしば有機ポリマである材料を含
む。この層は完全な平坦化を生成しない。層はその後に
堆積させるレジストとの混合を防止するために、紫外放
射に露出させるか、高温で焼きなましてもよい。適切な
材料及び厚さは、容易に選択されるであろう。レジスト
は従来技術を用いて堆積させる。
【０００９】レジストの選択された部分が、次に放射に
露出され、レジストの一部はレジストをパターン形成す
るための標準的な現像技術により、除去される。パター
ンは次に、エッチングにより平坦化層に転写される。図
２はエッチングによりレジスト及び下の平坦化層がパタ
ーン形成された後の構造を示す。平坦化層に用いられる
エッチング条件は、寸法の制御を維持する上で、厳密さ
を必要とする。用いるプラズマは、ハロゲン及びハロゲ
ン化水素から成るグループから選択された少くとも１つ
の成分と酸素を有する。たとえばハロゲン化水素のよう
なその成分及び酸素は、レジストの寸法の変化を最小に
するよう選択された濃度を有する。不活性な成分も存在
してよい。好ましい実施例において、ハロゲン化水素は
臭化水素である。塩化水素、塩素又は臭素も使用でき
る。別の好ましい実施例において、不活性成分はヘリウ
ムである。
露出され、レジストの一部はレジストをパターン形成す
るための標準的な現像技術により、除去される。パター
ンは次に、エッチングにより平坦化層に転写される。図
２はエッチングによりレジスト及び下の平坦化層がパタ
ーン形成された後の構造を示す。平坦化層に用いられる
エッチング条件は、寸法の制御を維持する上で、厳密さ
を必要とする。用いるプラズマは、ハロゲン及びハロゲ
ン化水素から成るグループから選択された少くとも１つ
の成分と酸素を有する。たとえばハロゲン化水素のよう
なその成分及び酸素は、レジストの寸法の変化を最小に
するよう選択された濃度を有する。不活性な成分も存在
してよい。好ましい実施例において、ハロゲン化水素は
臭化水素である。塩化水素、塩素又は臭素も使用でき
る。別の好ましい実施例において、不活性成分はヘリウ
ムである。
【００１０】酸素に対するハロゲン化水素の比は、正確
なパターン転写を保障する決められた値に設定される。
酸素に対する臭化水素の比が約１：１であると、約２５
mTorr 又はそれ以下のプラズマ圧力において、良好な結
果が得られることがわかった。レジストの側壁上へのポ
リマの堆積と、スパッタリングの間には、競合があると
信じられている。酸素に対する臭化水素の比が適切であ
ると、これら２つの競合するプロセス間のバランスが保
障される。
なパターン転写を保障する決められた値に設定される。
酸素に対する臭化水素の比が約１：１であると、約２５
mTorr 又はそれ以下のプラズマ圧力において、良好な結
果が得られることがわかった。レジストの側壁上へのポ
リマの堆積と、スパッタリングの間には、競合があると
信じられている。酸素に対する臭化水素の比が適切であ
ると、これら２つの競合するプロセス間のバランスが保
障される。
【００１１】エッチング化学がポリシリコンのエッチン
グの化学を、今や変えた。周知のとおり、典型的なプラ
ズマは、塩素を用いる。ハロゲン化水素を含むプラズマ
もまた、ポリシリコンをエッチングするために、使用で
きる。適切な圧力は、当業者には、容易に選択されるで
あろう。得られる構造が、図３に描かれている。レジス
ト及び平坦化層はすでに除かれ、パターン形成されたポ
リシリコンだ残り、それはゲート構造又はデバイス間の
相互接続を形成するために用いられる。
グの化学を、今や変えた。周知のとおり、典型的なプラ
ズマは、塩素を用いる。ハロゲン化水素を含むプラズマ
もまた、ポリシリコンをエッチングするために、使用で
きる。適切な圧力は、当業者には、容易に選択されるで
あろう。得られる構造が、図３に描かれている。レジス
ト及び平坦化層はすでに除かれ、パターン形成されたポ
リシリコンだ残り、それはゲート構造又はデバイス間の
相互接続を形成するために用いられる。
【００１２】ここで述べた実施例の変形は、当業者には
容易に考えられるであろう。従って、ポリシリコン層５
及び平坦化層７は、それぞれ第１及び第２の材料から成
ってよい。
容易に考えられるであろう。従って、ポリシリコン層５
及び平坦化層７は、それぞれ第１及び第２の材料から成
ってよい。
【図１】本発明に従う作製の、いくつかの段階における
集積回路の一部の断面図である。
集積回路の一部の断面図である。
【図２】本発明に従う作製の、いくつかの段階における
集積回路の一部の断面図である。
集積回路の一部の断面図である。
【図３】本発明に従う作製の、いくつかの段階における
集積回路の一部の断面図である。
集積回路の一部の断面図である。
１ 基板 ３ フィールド酸化物領域 ５ ポリシリコン層 ７ 平坦化層 ９ レジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3065 7352−4Ｍ Ｈ０１Ｌ 21/30 ５７４ 21/302 Ｈ (72)発明者 アヴィノン コーンブリット アメリカ合衆国．08904 ニュージャーシ ィ，ハイランド パーク，デニソン スト リート 432 (72)発明者 コラウォール ラーマン オラスポ アメリカ合衆国．19530 ペンシルヴァニ ア，カッツタウン，イースト ウォルナッ ト ストリート 439
Claims (9)
- 【請求項１】 基板上に第１の材料の層を形成する工
程；第１の材料の前記層を、フォトレジストの第２の材
料の層で被覆し、前記第２の層は平坦化層である工程；
第２の材料の前記層を、レジストで被覆し、前記第２の
材料は、前記レジストの選択的露出に用いられる放射の
反射を減す工程；前記レジストの一部を、放射に選択的
に露出する工程；酸素とハロゲン及びハロゲン化水素か
ら成る類から選択された少くとも１つの成分を含むプラ
ズマ中で、前記平坦化層をエッチングし、前記少くとも
１つの成分及び前記酸素は、前記材料の一部を露出する
エッチング中、レジストの寸法の変化を最小にするよう
な組成を有する工程を含む集積回路作製の方法。 - 【請求項２】 前記プラズマは更に不活性成分を含む請
求項１記載の方法。 - 【請求項３】 前記不活性成分はヘリウムから成る請求
項２記載の方法。 - 【請求項４】 前記第１の材料はポリシリコンから成る
請求項１記載の方法。 - 【請求項５】 前記ポリシリコンのエッチング工程が更
に含まれる請求項４記載の方法。 - 【請求項６】 前記少くとも１つの成分は、ハロゲン化
水素から成る類から選択される請求項１記載の方法。 - 【請求項７】 前記ハロゲン化水素は、臭化水素である
請求項６記載の方法。 - 【請求項８】 前記酸素に対する前記臭化水素の濃度
は、約１：１である請求項７記載の方法。 - 【請求項９】 前記プラズマは約２５mTorr 又はそれ以
下の圧力を有する請求項８記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/998,503 US5326727A (en) | 1992-12-30 | 1992-12-30 | Method for integrated circuit fabrication including linewidth control during etching |
| US998503 | 1992-12-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778758A true JPH0778758A (ja) | 1995-03-20 |
Family
ID=25545297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5325583A Withdrawn JPH0778758A (ja) | 1992-12-30 | 1993-12-24 | エッチング中の線幅制御を含む集積回路の作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5326727A (ja) |
| EP (1) | EP0605123A3 (ja) |
| JP (1) | JPH0778758A (ja) |
| TW (1) | TW223704B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6779159B2 (en) | 2001-06-08 | 2004-08-17 | Sumitomo Mitsubishi Silicon Corporation | Defect inspection method and defect inspection apparatus |
| CN110383430A (zh) * | 2017-03-10 | 2019-10-25 | 株式会社Adeka | 蚀刻液组合物和蚀刻方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5928527A (en) * | 1996-04-15 | 1999-07-27 | The Boeing Company | Surface modification using an atmospheric pressure glow discharge plasma source |
| US5633210A (en) * | 1996-04-29 | 1997-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming damage free patterned layers adjoining the edges of high step height apertures |
| US5804088A (en) * | 1996-07-12 | 1998-09-08 | Texas Instruments Incorporated | Intermediate layer lithography |
| TW363220B (en) * | 1996-07-15 | 1999-07-01 | Applied Materials Inc | Etching organic antireflective coating from a substrate |
| US5837428A (en) * | 1996-08-22 | 1998-11-17 | Taiwan Semiconductor Manufacturing Compnay Ltd. | Etching method for extending i-line photolithography to 0.25 micron linewidth |
| EP0859400A3 (en) * | 1996-12-23 | 1998-09-02 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
| US5962195A (en) * | 1997-09-10 | 1999-10-05 | Vanguard International Semiconductor Corporation | Method for controlling linewidth by etching bottom anti-reflective coating |
| JP3003657B2 (ja) * | 1997-12-24 | 2000-01-31 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2000208767A (ja) | 1998-11-13 | 2000-07-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP3253604B2 (ja) * | 1998-11-13 | 2002-02-04 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2000208488A (ja) | 1999-01-12 | 2000-07-28 | Kawasaki Steel Corp | エッチング方法 |
| US6297166B1 (en) | 1999-04-22 | 2001-10-02 | International Business Machines Corporation | Method for modifying nested to isolated offsets |
| JP2001156045A (ja) | 1999-11-26 | 2001-06-08 | Kawasaki Steel Corp | 半導体装置の製造方法および製造装置 |
| DE10241990B4 (de) * | 2002-09-11 | 2006-11-09 | Infineon Technologies Ag | Verfahren zur Strukturierung von Schichten auf Halbleiterbauelementen |
| US8377795B2 (en) * | 2009-02-12 | 2013-02-19 | International Business Machines Corporation | Cut first methodology for double exposure double etch integration |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4244799A (en) * | 1978-09-11 | 1981-01-13 | Bell Telephone Laboratories, Incorporated | Fabrication of integrated circuits utilizing thick high-resolution patterns |
| US4521274A (en) * | 1984-05-24 | 1985-06-04 | At&T Bell Laboratories | Bilevel resist |
| JPS60262150A (ja) * | 1984-06-11 | 1985-12-25 | Nippon Telegr & Teleph Corp <Ntt> | 三層レジスト用中間層材料及びそれを用いた三層レジストパタン形成方法 |
| US4657629A (en) * | 1986-03-27 | 1987-04-14 | Harris Corporation | Bilevel resist process |
| US4770739A (en) * | 1987-02-03 | 1988-09-13 | Texas Instruments Incorporated | Bilayer photoresist process |
| EP0285797A3 (de) * | 1987-03-11 | 1989-01-04 | Siemens Aktiengesellschaft | Verfahren zur Erzeugung von Resiststrukturen |
| US5126231A (en) * | 1990-02-26 | 1992-06-30 | Applied Materials, Inc. | Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch |
| JPH0574743A (ja) * | 1990-12-20 | 1993-03-26 | Fujitsu Ltd | 多層レジストのパターニング方法 |
| EP0525942A2 (en) * | 1991-05-31 | 1993-02-03 | AT&T Corp. | Integrated circuit fabrication process using a bilayer resist |
-
1992
- 1992-12-30 US US07/998,503 patent/US5326727A/en not_active Expired - Lifetime
-
1993
- 1993-12-06 TW TW082110292A patent/TW223704B/zh not_active IP Right Cessation
- 1993-12-08 EP EP93309855A patent/EP0605123A3/en not_active Withdrawn
- 1993-12-24 JP JP5325583A patent/JPH0778758A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6779159B2 (en) | 2001-06-08 | 2004-08-17 | Sumitomo Mitsubishi Silicon Corporation | Defect inspection method and defect inspection apparatus |
| CN110383430A (zh) * | 2017-03-10 | 2019-10-25 | 株式会社Adeka | 蚀刻液组合物和蚀刻方法 |
| CN110383430B (zh) * | 2017-03-10 | 2023-04-28 | 株式会社Adeka | 蚀刻液组合物和蚀刻方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW223704B (en) | 1994-05-11 |
| EP0605123A2 (en) | 1994-07-06 |
| EP0605123A3 (en) | 1995-10-25 |
| US5326727A (en) | 1994-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0778758A (ja) | エッチング中の線幅制御を含む集積回路の作製方法 | |
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| US6136679A (en) | Gate micro-patterning process | |
| US6524964B2 (en) | Method for forming contact by using ArF lithography | |
| JPH09251988A (ja) | 中間層の一部を除去する中間層リソグラフィ法 | |
| US4758305A (en) | Contact etch method | |
| JPH0620062B2 (ja) | 半導体デバイスの製造方法 | |
| US6136676A (en) | Semiconductor device manufacturing method | |
| JPH06216086A (ja) | ”ハードマスク”を用いた集積回路プロセス | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| KR100295426B1 (ko) | 배선형성방법 | |
| KR20030031599A (ko) | 반도체장치의 제조방법 | |
| JPH10242117A (ja) | 半導体装置の製造方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| US5322764A (en) | Method for forming a patterned resist | |
| JPH07201990A (ja) | パターン形成方法 | |
| JPH07307333A (ja) | パターン形成方法 | |
| JP3109059B2 (ja) | ドライエッチング方法 | |
| JP2001326173A (ja) | パターン形成方法 | |
| JPH06295877A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH09232233A (ja) | 上部層を縮小する中間層リソグラフィ法 | |
| US6451706B1 (en) | Attenuation of reflecting lights by surface treatment | |
| KR0156124B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR0144232B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100192369B1 (ko) | 반도체소자 평탄화 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |