JPS60262150A - 三層レジスト用中間層材料及びそれを用いた三層レジストパタン形成方法 - Google Patents

三層レジスト用中間層材料及びそれを用いた三層レジストパタン形成方法

Info

Publication number
JPS60262150A
JPS60262150A JP59119385A JP11938584A JPS60262150A JP S60262150 A JPS60262150 A JP S60262150A JP 59119385 A JP59119385 A JP 59119385A JP 11938584 A JP11938584 A JP 11938584A JP S60262150 A JPS60262150 A JP S60262150A
Authority
JP
Japan
Prior art keywords
layer
resist
organopolysiloxane
intermediate layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59119385A
Other languages
English (en)
Other versions
JPH0443264B2 (ja
Inventor
Hideo Ikitsu
英夫 生津
Akira Yoshikawa
昭 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59119385A priority Critical patent/JPS60262150A/ja
Priority to US06/742,100 priority patent/US4615782A/en
Priority to KR1019850004071A priority patent/KR890003264B1/ko
Priority to DE8585107147T priority patent/DE3569840D1/de
Priority to EP85107147A priority patent/EP0167854B1/en
Publication of JPS60262150A publication Critical patent/JPS60262150A/ja
Priority to US06/884,977 priority patent/US4738916A/en
Publication of JPH0443264B2 publication Critical patent/JPH0443264B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03C—PHOTOSENSITIVE MATERIALS FOR PHOTOGRAPHIC PURPOSES; PHOTOGRAPHIC PROCESSES, e.g. CINE, X-RAY, COLOUR, STEREO-PHOTOGRAPHIC PROCESSES; AUXILIARY PROCESSES IN PHOTOGRAPHY
    • G03C1/00—Photosensitive materials
    • G03C1/005—Silver halide emulsions; Preparation thereof; Physical treatment thereof; Incorporation of additives therein
    • G03C1/06—Silver halide emulsions; Preparation thereof; Physical treatment thereof; Incorporation of additives therein with non-macromolecular additives
    • G03C1/08—Sensitivity-increasing substances
    • G03C1/10—Organic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0757—Macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体集積回路をはじめとする各種の固体素子
の製造に際して、基板上に高精度、微細レジストパター
ンを形成するリングラフィ技術に関するもので、特に多
層レジスト用材料及びその使用方法に関する。
従来の技術 半導体集積回路等の製造においては、年々高集積化が進
められており、それに伴い高精度・微細加工が要求され
ている。リングラフィの方法についても近紫外光を用い
た縮小投影露光、電子線直接描画、あるいはＸ線露光と
多様な展開を呈して）１　いる。しかしながら、素子製
造過程において生ずる基板段差は基板上に塗布したレジ
スト層の膜厚を変動させ、これは露光方法の如何によら
ずレジストパターンの寸法精度を低下させるという問題
を起こしていた。また、パターン寸法が微細化するに従
って、光露光の場合には基板からの反射光による定在波
効果が、電子線露光の場合には、反射電子による近接効
果が形成パターン精度の主要劣化要因となりつつあり、
これに対する対策が急務となっている。
これらの問題の解決策として三層の膜を積層した、所謂
三層レジストがある。第１図はこの三層レジストの構成
を示す断面図である。第１図から明らかな如く、三層レ
ジストは加工すべき基板１と、有機高分子材料からなる
下層レジスト層２と、中間層として用いる薄膜材料３と
、放射線感応高分子材料からなる上層レジスト４とで構
成され、例えばＡ　Ｚ−１３５０などの紫外線レジスト
、ＰＭＭＡなどの電子線又はＸ線レジストが適用される
。、この三層レジストでは、厚く形成された下層レジス
ト層２が基板段差を実効的に平坦化し、さらには露光す
べき上層レジスト層４を基板から隔てているため上記の
問題はすべて解決できる。
三層レジストのパターン形成は−先ず公知の露光法によ
り上層レジスト層４上に所定のパターンを形成した後、
中間層３及び下層レジスト層２を順次エツチングするこ
とによりなされる。この後３層レジストパターンをマス
クとして基板をエツチングし、中間層３、下層レジスト
層２を除去して行程を終了する。エツチング手段として
は、主に寸法変換差の少ない反応性イオンエツチング法
（ＲＩＥ）が用いられ、特に下層レジスト層２のエツチ
ングは通常酸素ガスを用いた反応性イオンエツチング法
（，０２ＲＩＥ）が用いられている。
また、中間層３がこの下層レジスト層２のエツチング時
のマスクとして作用するため、中間層としては０２ＲＩ
Ｅ耐性の高い材料、例えば５１１Ｓ　１０２　、Ａ　’
等の無機材料が適用されている。
この中間層の形成法としては、一般にＣＶＤ法、スパッ
ク法、蒸着法のいずれかが用いられている。
しかしながら、最近では、通常の有機高分子と同様基板
上にスピン塗布法により膜形成ができ、且つ無機材料同
様の化学的特性を有するオルガノポリシロキサン（通称
シリコーン樹脂）あるいは５１０２塗布液（通称スピン
オングラス、５ＯＧ）が上記薄膜材料として用いられる
ようになってきた。
これはスピン塗布法が、蒸着法、ＣＶＤ法、スパッタ法
に比べ形成時間が極端に短く且つ簡単な操作で形成でき
るためである。
しかしながら、前記Ｓｉ○２塗布液は、安定な特性を有
する被膜にするためには２００℃以上の高温熱処理を必
要とするため、高温熱処理時に下層レジストが熱変質す
る等の問題があり、下層レジスト層が除去しにくいとい
う欠点を有していた。
また、５１０２塗布液には経時変化の問題があり、スピ
ン塗布用ノズルの先端で硬化してしまい、また時間とと
もにゲル化してしまうため長期的保存が出来ないという
欠点を有していた。さらには、膜形成後有機溶剤には溶
解できず、その結果これを除去するためにフッ酸に浸す
、もしくはＣＦ。
ＲＩＥにさらす等の方法がとられているが、前者の方法
ではＳ】０２や金属等の基板を侵し、また後者の方法で
は同様の問題の他、処理時間が長い、裏面にまわりこん
だ膜が除去できない等の欠点を有していた。
一方、オルガノポリシロキサンは１００℃前後の熱処理
で使用可能であり、下層レジスト層の熱変質の問題を示
さないが、架橋して硬化するものは３１０２塗布液同様
経時変化の問題を有するとともに、硬化後有機溶剤に溶
解できないという欠点を有していた。また、未架橋オル
ガノポリシロキサンは経時変化がなく有機溶剤可溶の利
点はあるものの、架橋しないと熱軟化温度が低く、形成
した被膜が流動してしまう等の欠点を有していた。
発明が解決しようとする問題点 上で詳述したように、素子製造過程において生ずる基板
段差に基き、基板上に塗布したレジスト層の膜厚が変動
する、レジストパターンの寸法精度が低下、する等の問
題があった。これら問題の１解決策として、三層の膜を
積層したいわゆる三層レジストが知られている。この中
で、特に中間層を最近スピン塗布法で形成するために、
オルガノポリシロキサンもしくは５Ｉ０２塗布液が使用
されてきたが、依然としてこれら両者について既に述べ
たようないくつかの問題点が残されており、これを改善
する必要がある。
そこで、本発明の目的は、これらの欠点を解決した三層
レジスト用中間層材料を提供することであり、具体的に
は経時変化がなく、有機溶剤可溶で、熱軟化温度が高い
オルガノポリシロキサン材料を提供することである。ま
た、多層レジストのパターン形成方法において、該オル
ガノポリシロキサン材料を使用する方法を提供すること
も本発明の目的の１つである。
問題点を解決するだめの手段 このような状況の下で、本発明者等は前記目的を達成す
べく種々検討、研究した結果、以下に示す一般式（Ｉ）
のオルガノポリシロサン材料が新規な三層レジスト用中
間層材料として極めて適していることを見出し、本発明
を完成した。
即ち、本発明の三層レジスト用中間層材料は以下の一般
式（Ｉン　： （Ｒ３ＳｉＯ，，２）、・　（Ｒ２ＳｉＯ）、、・（Ｒ
３Ｉ０３／２）　Ｐ　・（Ｓｉｎ２）、−（１） ただし、咳一般式（Ｉ）においてＲは同一または異なっ
ており、炭化水素基、水素、水酸基またはアルコキシ基
からなる群から選ばれる１種であり、ｍ＋ｎ＋’ｐ十ｑ
＝１、ｍ＞Ｑ、ｎ、ｐ、ｑ≧Ｏである、 で表されるオルカリポリシロキサン材料であり、ｍ／ｑ
≦１およびｍ／ｐ≦０．３であることを特徴とする。
一方、本発明の前記三層レジスト用中間層材料の利用方
法は加工すべき基板上に有機高分子材料からなる下層レ
ジスト層と、中間層と、放射線で架橋もしくは分解する
高分子材料からなる上層レジスト層を順次積層し、所定
のパターンを該上層レジスト層に形成した後、上記中間
層、下層レジスト層を順次エツチングしてパターンとし
、次いで基板にエツチングを施した後もしくは基板にエ
ツチングを施す前に、上記中間層を有機溶剤で除去して
三層レジストパターンを形成するに際し、該中間層材料
として前記一般式（Ｔ）のオルガノポリシロキサン材料
を使用することを特徴とする。
尚、前記一般式（Ｉ＞の置換基Ｒにおいて、炭化水素基
は例えばメチル、エチル、ビニル等の飽和または不飽和
の低級炭化水素基が好ましく、またアルコキシ基として
は例えばメトキシ、エトキシ等の低級アルコキシ基が好
ましい。
誰月 本発明のオルガノポリシロキサンは（Ｉ）式かられかる
ように、骨格にＳｉ−〇結合、側鎖に有機基をもつ高分
子化合物であり、有機基から有機溶剤可溶性等の有機物
的性質を、またＳｉ−〇結合からＳｉＯ□と類似の無機
物的性質を有する。
そのため、スピン塗布可能である一方、０２ＲＩＥ等に
対する耐性をも有している。またケイ酸をエタノール等
に分散させた５Ｉ０２塗布液とは異なり、被膜形成後も
有機基を有しているため有機溶剤に溶解できる可能性を
有している。
しかしながら、オルガノポリシロキサンも三次元的に架
橋して硬化した場合には分子量が増加するため有機溶剤
不溶となる。従って、オルガノポリシロキサンを中間層
として使用した場合において、その有機溶剤可溶性を保
持するためには、スピン塗布して膜を形成した後、溶媒
を除去するための加熱処理、エツチング時の温度上昇等
により架橋しないことが必要である。また、架橋成分を
除くことは経時変化をなくすことに匹敵する。架橋は以
下の式のように、水酸基、水素、もしくはビニル基等の
二重結合を有する基によって生じる。
＝Ｓｉ−Ｃｔｔ＝Ｉｌ：Ｉｔ−＋　ｔトＳ１ミー−ミ５
ｉ−ＣＨ２−ＣＨ２−３ｉミ従って、オルガノポリシロ
キサン中における上述のような基を出来るだけ少なくす
ることが有利であるから、望ましくは側鎖は飽和炭化水
素である。
詳しくは、以下の実験例かられかるように、バクーン形
成上有機基含有率が低いほど有利なことから、側鎖とし
ては鎖長の短いメチル基が好ましい。
更に、本発明の三層レジスト用中間層材料としてのオル
ガノポリシロキサンにあっては、前記一般式（１）にお
いて、ｍ／ｑ≦１でありかつｍ／ｐ≦０．３でければな
らない。これについて、以下実例に基き更に詳しく説明
する。
有機含有率の異なるオルガノポリシロキサンΔ、Ｂをシ
リコンウェハ上に厚さ０．２μｍでスピン塗布し、その
後試料をＣＦ　４０．０１Ｔｏｒｒの環境内に置き、高
周波（１３，５６Ｍｌ１．）　１００Ｗを印加してエツ
チングを行う。この時のエツチング速度は 別　有機基含有率　エツチング速度 Ａ　２６％　５１０八／ｍ１ｎ ８　４０％　２００人／ｍｉｎ となり、有機基含有率が低い方がエツチング速度が速く
なった。
これはＣＦ、からのＦにより、オルガノポリシロキサン
の骨格が式：　Ｓｉ＋ｘＦ−３ｉｈ↑に従って反応する
のを有機基が妨害する傾向にあるためである。
以上の様に、可溶性オルガノポリシロキサンとしては架
橋しないことが必要であるが、従来の未架橋オルガノポ
リシロキサンでは熱軟化温度が５０〜７０℃の付近にあ
る。ここで言う熱軟化温度とは、オルガノポリシロキサ
ンをホットプレート上に置き、顕微鏡で観察した際にオ
ルガノポリシロキサンが熱変形を開始する温度である。
通常、上層レジストとして使用する放射線感応高分子の
熱処理温度は以下の通りであり、 放射線感応高分子　熱処理温度 Ａ　Ｚ　−１３５０８０〜９０℃ ＯＦ　Ｐ　Ｒ８０〜９０℃ ＰＭＭＡ　＞１０４℃ Ｆ　Ｐ　Ｍ　＞９３℃ ＣＭ３　９０℃ Ｐ　Ｂ　３　１００℃ どの熱処理温度もオルガノポリシロキサンの熱軟化温度
より高く、このためオルガノポリシロキサン上に上層レ
ジストを形成して熱処理すると、オルガノポリシロキサ
ンの変形、パターンの流れ等が生じてしまう。
仮に、熱処理温度を５０℃以下に抑えた場合でも、続く
エツチング工程で温度が８０℃程度まで上昇してしまう
為に同様の問題が生じる。従って、オルガノポリシロキ
サンの熱軟化温度は少なくとも８０℃以上であることが
必要となる。
そのためには、（１）式中のｍ、、ｎ、、ｐ、ｑの配合
が重要となる。先ず、（Ｒ２ＳＩＯ）単位を多くすると
、鎮状高分子となるために熱軟化温度が下がるので好ま
しくない。従って、ｎは小さい程よく、好ましくは０で
ある。次にｍｓ　ｐＸ’Ｑの関係を調べてみる。有機溶
剤可溶の前提にたって熱軟化温度を測定すると、例えば
（ＲｓＳｉ○１７２）単位源トしＴ：Ｒ３Ｓ　＋　Ｃ１
２あるいは（Ｒ３ｓ１）２０を用い、（ＳＩＯ２）単位
源として四塩化ケイ素、アルキルシリケート等を用い、
これらを任意の量で組合せ、加水分解、縮合させて（Ｒ
３Ｓ　ｌｏ、、□）っ・（Ｓ　］　ｏ２）ｑ構造のオル
カリポリシロキサンを合成した場合、ｍ／ｑ＝１では熱
軟化温度が約８０℃、ｍ／ｑ＝０．９では約１３０℃、
ｍ／ｑ≦０．８５では１５０℃以上のものが得られる。
また、（ＳｉＯ□）単位源のかわりに、（ＲＳ　ｉ　０
３／２　）単位源としてアルキルトリクロロシラン等を
縮合させて（Ｒ３Ｓｉ０１７゜）１　・（ＲＳ　］　０
３／□）ｐ構成のオルガノポリシロキサンを合成した場
合、ｍ／ｐ＝０．３の時熱軟化温度は約８０℃、ｍ／ｐ
＝０．２では約１３０℃、さらにｍ／ｐを小さくするこ
とにより熱軟化温度の高いオルガノポリシロキサンを得
ることができる。以上の関係は（ＲＳ　１０３／２）単
位と（ＳｉＣｈ）単位を任意の割合で混合しても適用す
ることができる。従って、可溶性オルガノポリシロキサ
ンの条件としてはｍ　／　ｑ≦１、ｍ／ｐ≦０．３が必
要となる。
次に、上記のオルガノポリシロキサンを用いたパターン
形成方法について説明する。先ず、半導体基板上に下層
レジスト層を通常１〜２μｍ厚さにスピン塗布し、加熱
処理を行う。次に、オルガノポリシロキサンをスピン塗
布する。通常膜厚は０．２μｍ程度である。オルガノポ
リシロキサンの加熱処理は溶媒の種類によっても異なる
が通常は１００℃前後であり、揮発しやすい溶媒を用い
た場合にはこの加熱処理を省略することも可能である。
次に任意の上層レジスト層をスピン塗布し、加熱処理し
て三層レジストを形成する。この時上層レジスト層の溶
媒の種類によってはオルガノポリシロキサンを侵す可能
性がある。この場合には、オゾン中でのＵ■照射、極短
時間の酸素プラズマ処理等により表面部の数十六層の側
鎖有機基を除去して酸化物層とすることにより解決する
ことが出来る。次に、公知の露光、現像法を用いて上層
レジスト層のパターンを形成し、オルガノポリシロキサ
ンのエツチング（通常はＦ含有ガスによるＲＩＥ）、続
いて下層レジストのエツチング（通常は０２ＲＩＥ）を
行い、三層レジストパターンとする（この時上層レジス
トも除去される）。この後、半導体基板を任意の手法に
よりエツチングし、オルガノポリシロキサン、下層レジ
ストを順次もしくは一度に有機溶剤中に浸して除去する
。
この場合、先程のＵ■照射、酸素プラズマ処理あるいは
０２ＲＩＥにより形成されたオルカリポリシロキサン表
面の酸化物層を除去するため希フ、ノ酸に極短時間浸す
か、あるいはＦ含有プラズマに極短時間さらすことも効
果的である。
実施例 以下、実施例に基き本発明を更に具体的に説明する。し
かしながら、本発明はこれら実施例により何隻限定され
ない。
実施例１ ０．５　μｍ厚のアルミニウム薄膜を堆積したシリコン
基板上に、下層レジストとしてシプレー社製ホトレジス
トＡ　Ｚ−１３５０Ｊを１．５　μｍの膜厚にスピン塗
布し、窒素雰囲気下１５０℃にて、３０分加熱処理した
。次いで、あらかじめｍ／ｑ＝０．９　となるように合
成したオルガノポリシロキサンを０．２μｍの膜厚でス
ピン塗布した。このオルガノポリシロキサン表面を１３
．５６ＭｌＩ２の高周波５０１１１．０２流量５０ｓｃ
ｃｍ、ガス圧０．１Ｔｏｒｒのガスプラズマに３０秒さ
らした。この後、電子線ネガ型レジストのＣＭＳを０．
４μｍ厚にスピン塗布し、電子線露光、現像処理により
所望の０ＭＳパターンを形成した。次にＣＦ’４＋２５
％Ｈ２混合ガスによる反応性イオンエツチング法を用い
、１３．５６　ＭＨｚの高周波３００１１１゜０、０１
Ｔｏｒｒの条件で０ＭＳパターンをマスクとしてオルガ
ノポリシロキサンを、次いでガスを酸素に切換え、５０
０ｉ！Ｉ、　Ｏ，０ＬＴｏｒｒの条件でオルガノポリシ
ロキサンをマスクとしてΔＺ−１：３５０Ｊをエツチン
グした。この後、アルミニウム薄膜を３００Ｗ、ＣＣＩ
ｔ　ｎ５０ｓｃｃｍ　、　０．２Ｔｏｒｒのガスプラズ
マによりエツチングを行い、１００℃に加熱したＯ−ジ
クロロベンゼン−テトラクロロエチレン混合液に浸し、
オルガノポリシロキサン、Ａ　Ｚ　＝１３５０　Ｊを溶
解することにより０．５μｍ幅のアルミニウム薄膜パタ
ーンを形成した。
実施例２ 実施例１と同様にアルミニウム薄膜を堆積したシリコン
基板上に、下層レジストとしてＡＺ−１３５０Ｊ　１．
５μｍ゛厚にスピン塗布し、窒素雰囲気下２００℃にて
、３０分加熱処理した。ｍ　／　ｑ　＝０．’８５とな
るように合成したオルガノポリシロキサンを０．２μｍ
厚にスピン塗布し、上層に電子線ポジ型レジストのＦＢ
Ｍ−Ｇを　０．５　μｍ厚にスピン塗布し、電子線露光
、現象処理することにより所望のＦＢＩＩＩＧパターン
を形成した。続いて、実施例１と同様に、オルカリポリ
シロキサン、ＡＺ−１３５０Ｊをエツチングし、このパ
ターンをマスクとしてアルミニウム薄膜をエツチングし
た。この後、アセトンによりオルガノポリシロキサンを
溶解し、２００Ｗ、　０２１　Ｔｏｒｒの円筒型プラズ
マエツチングによりＡ　Ｚ　−１３５０Ｊを灰化するこ
とによりアルミニウムの０．５　μｍ繰り返しパターン
を形成した。
実施例３ 膜厚０，３　μｍの多結晶シリコンを堆積したシリコン
基板上に、Ａ　Ｚ　−１３５０Ｊを１μｍ厚にスピン塗
布し、１５０℃にて、３０分加熱処理した。ｍ／ｑ−〇
、３、ｍ／Ｉ）＝０．８５のオルカリポリシロキサンを
１：１の割合で混合したものを、Ａ　Ｚ−１３５ＯＪ上
に０．２μｍ膜厚にスピン塗布し、オルガノポリシロキ
ー）１−７表面を１３．５６ＭＨ２１７）高周波５０Ｗ
　、　［］２流量５０ｓｅｃｍ、ガス圧０．　Ｉ　Ｔｏ
ｒｒのガスプラズマに３０秒さらした。この後、再びＡ
　Ｚ　−１３５０Ｊを１μｍ厚にスピン塗布し、紫外線
（４３６ｎｍ）　Ｎ光、現像処理することにより所望の
上層レジストパターンを形成した。次いで、実施例１と
同様にオルカリポリシロキサン、ΔＺ−１３５０Ｊをエ
ツチングし、さらに５００Ｗ、　ＣＣβ２Ｆ２流量２５
　ｓｃｃｍ　、　０．　ＩＴｏｒｒの条件で多結晶シリ
コンをエツチングした。この後、１００　ｔに加熱した
０−ジクロロベンゼン−テトラクロロエチレン混合液に
より、オルカリポリシロキサン、Ａ　Ｚ−１３５０Ｊを
除去し、１μｍ幅の多結晶シリコンを得た。
尚、上述した実施例においては、下層レジスト層として
Ａ　Ｚ　−１３５０Ｊを適用したが、基板表面に密着性
良く塗布でき、かつ０２ＲＩＥの方法により容易にエツ
チングし得る材料はすべて本発明に適用可能である。従
って、市販のレジスト材料の他、塗布可能な有機高分子
材料は基本的にはすべて本発明に適用出来る。
同様に、薄膜、基板としてはＬＳ＋ｒの製造に際して微
細加工が必要とされる各種材料の全てが本発明に適用出
来、上層レジストも公知の紫外線レジスト、Ｘ線レジス
ト、電子線レジストの全てが適用可能である。
また、上記実施例では有機溶剤として、Ｏ−ジクロロベ
ンゼン−テトラクロロエチレン混合液、アセトンを用い
たが、薄膜材料を侵すことなくオルガノポリシロキサン
が溶解し得る有機溶剤であれば特に制限されず、例えば
ｎ−ヘキサン等の炭化水素、アセトン等のケトン類、ベ
ンゼン、トルエン等の芳香族系化合物、酢酸イソアミル
等のエステル類などを使用することができる。
また、上層レジスト層の露光特性向上のため、オルガノ
ポリシロキサン中に他の物質を含ませることも可能であ
り、例えば定在波効果を抑制するため、露光波長領域の
光を吸収する、所謂光吸収材を含ませることは特に有効
である。
発明の詳細 な説明したように、本発明は従来のオルガノポリシロキ
サン材料の欠点を解決したものであり、本発明によれば
（１）経時変化がなく　、（２）有機溶剤に可溶であり
、（３）熱軟化温度が高い等の各種特性を有するオルガ
ノポリシロキサンを提供でき、それにより良好なパター
ン形成を行うことができる。
特に、中間層材料が有機溶剤可溶性を保持していること
は、多層レジストの高スループツト化の実現を可能きし
、従って超ＬＳＩをはじめとする各種固体素子の製作に
おいて不可欠となりつつある多層レジストプロセスが確
立でき、サブミクロンパターン形成を容易にするもので
ある。
【図面の簡単な説明】
第１図は三層レジストの構成を示す断面図である。 （主な参照番号） １　基板　２　下層レジスト層 ３　中間層　４　上層レジスト屑 特許出顛人　日本電信電話公社 代理人　弁理士新居正彦 １−　基板 ２−−一下眉しヅ′スト層 ３−−一中藺眉 ４−ｍ−土層しブスト層 手続補正書く自発） ３、補正をする者 特許出願人との関係　本人 住　所　東京都、千代田区内幸町１丁目１番６号名称　
（４２２）　日本電信電話株式会社代表者　真　藤　恒 ４、代理人 ６、補正により増加する発明の数　（ナシ）７、補正の
対象　（１）明細書の特許請求の範囲の欄（２）明細書
の発明の詳細な説明の欄 （３）　同書第９頁１１行〜１４行の”ｎ、ｐ、・・と
する。′なる部分を以下の通り訂正する。 「ｎＳｐ、Ｑ≧０（但しｐとｑは同時にＯとならない）
である、 で表されるオルカリポリシロキサン材料であり、ｍ／ｑ
≦１（但しｑ≠０）又はｍ／ｐ≦０．３（但しｐ≠０）
であることを特徴とする。 （ここで　′又は″とは「そして／又は」の意味である
。）」 （４）同書第１６項１９行〜第１７頁７行までの“この
後、・・・・・・効果的である。”なる文を削除し以下
の文を加入する。 「この後、オリガノポリシロキサンを除去した後半導体
基板を任意の手法によりエツチングし、下層レジストを
除去する、あるいは半導体基板をエツチングした後オル
ガノポリシロキサン、下層レジストを順次、もしくは一
度に有機溶剤中に浸して除去する。この場合、先程のＵ
■前照射酸素プラズマ処理、あるいは０２ＲＩＥにより
形成されたオルガノポリシロキサン表面の酸化物層は、
半導体基板エツチング時に除去されてしまうため、オル
ガノポリシロキサンは有機溶剤で容易に除去比（・ ｌ　来るが、半導体基板エツチング前に、オルガノポリ
シロキサンを除去する場合には、前記表面の酸化物層が
有機溶剤除去を阻害する。 この場合には、数十へのオルガノポリシロキサン表面酸
化物層を除去するためフッ化水素酸あるいは緩衝フッ化
水素酸に極短時間浸すか、あるいはＦ含有プラズマに極
短時間さらすことが効果的である。しかしながら、半導
体基板がアルミニウム薄膜の場合には、フッ化水素酸に
浸した場合アルミニウムが急激に腐食されてしまう可能
性がある。この場合エチレングリコールと緩衝フッ化水
素酸の混合溶液を用いることが効果的である。水液はＴ
。 Ａ、シャンコツ（Ｓｃｈａｎｋｏｆ　ｆ）らにより報告
（Ｊ。 Ｂｌｅｃｔｒｏｃｈｅｍ、Ｓｏｃ、、１９７８．　１２
５（３＞、４６７）され、アルミニウムをおかさずにア
ルミニウムやシリコンの酸化物層を除去出来るものであ
る。 本発明では、オルガノポリシロキサン表面の酸化物層に
おいても上記混合溶液が適用出来ることを見出し、詳し
くは基板を上記混合溶液に浸し、水洗、乾燥後、有機溶
剤で洗うことにより、オルガノポリシロキサンを完全に
除去することが出来る。 また、フッ化水素酸を含む溶液で半導体基板を洗うこと
は、０２ＲＩＥ時に出来る半導体表面上の酸化物層をも
除去し、スムーズな半導体基板エツチングを行える利点
をもたらす。」（５）同書第２０頁下から３行と２行と
の間に下記文を加入する。 ［実施例４ 膜厚０．３μｍの多結晶シリコンを堆積したシリコン基
板上に、Ａ　Ｚ　−１３５０Ｊを１．．５μｍ膜厚スピ
ン塗布し、２００℃にて３０分加熱処理した。ｎ＝Ｑ、
ｍ／ｑ＝０．４９、ｐ＝０のオルガノポリシロキサンを
Ａ　Ｚ　−１３５ＯＪ上に０．２μｍ膜厚にスピン塗布
し、実施例１と同様にＣＭＳを形成し、オルガノポリシ
ロキサンおよびＡ　Ｚ　−１３５０Ｊをエツチングした
。この後、フッ化アンモニウム：フッ化水素酸−１０；
１から成る溶液に基板を１分間浸し、水洗、乾燥後キシ
レンで洗うことによりオルガノポリシロキサンを除去し
た。続いて、実施例３と同様に多結晶シリコンをエツチ
ングし、ＡＺ−１３５０Ｊを除去して０．５μｍ幅の多
結晶シリコンを得た。 実施例５ 膜厚０，５μｍのアルミニウム薄膜を堆積したシリコン
基板上にＡ　Ｚ　−１３５０Ｊを２μｍ膜厚スピン塗布
し、１５０℃にて３０分加熱処理した。ｎ＝ｏ、ｍ／ｑ
＝０．５６、ｐ＝ｏのオルガノポリシロキサンをＡ　Ｚ
−１３５ＯＪ上に０．２μｍ膜厚スピン塗布し、実施例
１と同様にＣＭＳを形成し、オルガノポリシロキサン及
びＡＺ−１３５０Ｊをエツチングした。この後、エチレ
ングリコール：フッ化アンモニウム二フフ化水素酸−１
００：１００：３から成る溶液に基板を３０秒浸し、水
洗、乾燥後、キシレンで洗うことによりオルガノポリシ
ロキサンを除去した。続いて、実施例１と同様にアルミ
ニウム薄膜をエツチングし、ＡＺ　−１３５０Ｊを除去
して０．５μｍ幅のアルミニウム薄膜パターンを形成し
た。 上述した実施例１〜５ではｍ＝Ｑの場合について説明し
たが、ｎ≧Ｏでｎ＋ｍ＋ｐ＋ｑ−１を満足するように配
合したオルカリポリシロキサンを用いても同様の効果が
得られる。−特許請求の範囲 （１）下記一般式： ％式％ ） 但し、式中Ｒは同一もしくは異っていてもよく、炭化水
素基、水素、水酸基、アルコキシ基からなる群から選ば
れる一種であり、ｍ＋ｎ＋ｐ＋ｑ＝１、ｍ＞Ｑ、η、ｐ
、ｑ≧０ユ進↓上点且旦戸貝に０とはならない）である
、 で表され、ｍ／ｑ≦１（但し　≠０）又はｍ／ｐ≦０．
３ユ進↓上Ｍユ去のオルカリポリシロキサン材料である
ことを特徴とする三層レジスト用中間層材料。 （２）前記一般式において、ｎ＝Ｑであることを特徴と
する特許請求の範囲第１項記載の三層レジスト用中間層
材料。 （３）前記一般式において、ＲがＣＨ３であることを特
徴とする特許請求の範囲第１項または第２項記載の三層
レジスト用中間層材料。 （４）加工すべき基板」二に有機高分子材料からなる下
層レジスト層と、中間層と、放射線で架橋もしくは分解
する高分子材料からなる上層レジスト層を順次積層し、
所定のパターンを該上層レジスト層に形成した後、上記
中間層、下層レジスト層を順次エツチングしてパターン
とし、次いで基板にエツチングを施した後もしくは基板
にエツチングを施す前に、上記中間層を除去して三層レ
ジストパターンを形成するに際し、 前記三層レジスト用中間層材料として下記一般式； ％式％） ） 但し、式中Ｒは同一もしくは異っていてもよく、炭化水
素基、水素、水酸基、アルコキシ基からなる群から選ば
れる一種であり、ｍ　＋ｎ　＋ｐ　＋ｑ＝１、ｍ＞Ｑ、
”Ｓｐ％Ｑ≧ａ＜ｍｂ、＝ユは同時にＯにはならない）
である、 で表され、ｍ／ｑ≦１（但しｑｆ−Ｏ〉又はｍ／ｐ≦０
．３　＜但し　≠Ｏ）のオルガノポリシロキサン材料を
使用することを特徴とする前記三層レジスト用中間層材
料の利用方法。 （５）上記中間層の除去が、有機溶剤に浸すことからな
ることを特徴とする特許請求の範囲第４項記載の三層レ
ジスト用中間層材料の利用方法。 （６）上記中間層の除去が、少なくとも弗紫を含む溶液
及び有機溶剤に順次浸すことからなることを特徴とする
特許請求の範囲第４・−項記載の三層レジスト用中間層
材料の利用方法。

Claims (4)

    【特許請求の範囲】
  1. （１）下記一般式： ％式％） ） 但し、式中Ｒは同一もしくは異っていてもよく、炭化水
    素基、水素、水酸基、アルコキシ基からなる群から選ば
    れる一種であり、ｍ＋ｎ＋ｐ十ｑ−’ｉ、ｍ＞０．ｎＳ
    ｐ、ｑ≧０である、で表され、ｍ／ｑ≦１かっｍ／ｐ≦
    ０．３のオルガノポリシロキザン材料であることを特徴
    とする三層レジスト用中間層材料。
  2. （２）前記一般式において、ｎ＝Ｑであることを特徴と
    する特許請求の範囲第１項記載の三層レジスト用中間層
    材料。
  3. （３）前記一般式において、ＲがＣＨ，であることを特
    徴とする特許請求の範囲第１項または第２項記載の三層
    レジスト用中間層材料。
  4. （４）　加工すべき基板上に有機高分子材料からなる下
    層レジスト層と、中間層と、放射線で架橋もしくは分解
    する高分子材料からなる上層レジスト層を順次積層し、
    所定のパターンを該上層レジスト層に形成した後、上記
    中間層、下層レジスト層を順次エツチングしてパターン
    とし、次いで基板にエツチングを施した後もしくは基板
    にエツチングを施す前に、上記中間層を有機溶剤で除去
    して三層レジストパターンを形成するに際し、前記三層
    レジスト用中間層材料として下記一般式； ％式％） ） 但し、式中Ｒは同一もしくは異っていてもよく、炭化水
    素基、水素、水酸基、アルコキシ基からなる群から選ば
    れる一種であり、ｍ　＋７１４−　ｐ　＋Ｑ＝１、ｍ＞
    ＤＳｎＳｐ、、ｑ≧Ｄである、で表され、ｍ／ｑ≦１か
    つｍ／ｐ≦０．３のオルガノポリシロキサン材料を使用
    することを特徴とする前記三層レジスト用中間層材料の
    利用方法。
JP59119385A 1984-06-11 1984-06-11 三層レジスト用中間層材料及びそれを用いた三層レジストパタン形成方法 Granted JPS60262150A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP59119385A JPS60262150A (ja) 1984-06-11 1984-06-11 三層レジスト用中間層材料及びそれを用いた三層レジストパタン形成方法
US06/742,100 US4615782A (en) 1984-06-11 1985-06-06 Intermediate layer material of three-layer resist system and method of forming resist pattern
KR1019850004071A KR890003264B1 (ko) 1984-06-11 1985-06-10 3층 레지스트 및 레지스트 패턴의 형성방법
DE8585107147T DE3569840D1 (en) 1984-06-11 1985-06-11 Intermediate layer material of three-layer resist system and method of forming resist pattern
EP85107147A EP0167854B1 (en) 1984-06-11 1985-06-11 Intermediate layer material of three-layer resist system and method of forming resist pattern
US06/884,977 US4738916A (en) 1984-06-11 1986-07-14 Intermediate layer material of three-layer resist system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59119385A JPS60262150A (ja) 1984-06-11 1984-06-11 三層レジスト用中間層材料及びそれを用いた三層レジストパタン形成方法

Publications (2)

Publication Number Publication Date
JPS60262150A true JPS60262150A (ja) 1985-12-25
JPH0443264B2 JPH0443264B2 (ja) 1992-07-16

Family

ID=14760190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59119385A Granted JPS60262150A (ja) 1984-06-11 1984-06-11 三層レジスト用中間層材料及びそれを用いた三層レジストパタン形成方法

Country Status (5)

Country Link
US (2) US4615782A (ja)
EP (1) EP0167854B1 (ja)
JP (1) JPS60262150A (ja)
KR (1) KR890003264B1 (ja)
DE (1) DE3569840D1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62502071A (ja) * 1985-03-07 1987-08-13 ヒュ−ズ・エアクラフト・カンパニ− イオンビ−ムと電子ビ−ムリソグラフイのためのポリシロキサンレジスト
JPH01283555A (ja) * 1988-05-11 1989-11-15 Nippon Telegr & Teleph Corp <Ntt> パターン形成材料
JPH0792688A (ja) * 1990-02-26 1995-04-07 Applied Materials Inc 多層フォトレジストエッチング方法
JPH095550A (ja) * 1995-06-21 1997-01-10 Nippon Telegr & Teleph Corp <Ntt> 光導波路の作製方法
US6743885B2 (en) 2001-07-31 2004-06-01 Sumitomo Chemical Company, Limited Resin composition for intermediate layer of three-layer resist

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761210A (en) * 1985-09-30 1988-08-02 Siemens Aktiengesellschaft Method for generating structures in micro-mechanics
US4822716A (en) * 1985-12-27 1989-04-18 Kabushiki Kaisha Toshiba Polysilanes, Polysiloxanes and silicone resist materials containing these compounds
US4732841A (en) * 1986-03-24 1988-03-22 Fairchild Semiconductor Corporation Tri-level resist process for fine resolution photolithography
US4908094A (en) * 1986-04-14 1990-03-13 International Business Machines Corporation Method for laminating organic materials via surface modification
US4715941A (en) * 1986-04-14 1987-12-29 International Business Machines Corporation Surface modification of organic materials to improve adhesion
US4816112A (en) * 1986-10-27 1989-03-28 International Business Machines Corporation Planarization process through silylation
US4867838A (en) * 1986-10-27 1989-09-19 International Business Machines Corporation Planarization through silylation
DE3704518A1 (de) * 1987-02-13 1988-08-25 Hoechst Ag Beschichtungsloesung und verfahren zur erzeugung glasartiger schichten
KR930000293B1 (ko) * 1987-10-26 1993-01-15 마쯔시다덴기산교 가부시기가이샤 미세패턴형성방법
JP2608429B2 (ja) * 1987-11-09 1997-05-07 東レ・ダウコーニング・シリコーン株式会社 パターン形成用材料およびパターン形成方法
EP0345534A1 (en) * 1988-05-25 1989-12-13 Toray Silicone Company, Limited Polyorganosiloxane with chloromethyl groups
US4891303A (en) * 1988-05-26 1990-01-02 Texas Instruments Incorporated Trilayer microlithographic process using a silicon-based resist as the middle layer
JP2542075B2 (ja) * 1989-02-23 1996-10-09 三菱電機株式会社 シリコ―ンラダ―系樹脂にパタ―ンを転写する方法およびそれに用いるエッチング液
US5178989A (en) * 1989-07-21 1993-01-12 Board Of Regents, The University Of Texas System Pattern forming and transferring processes
JPH0386725A (ja) * 1989-08-31 1991-04-11 Fujitsu Ltd 絶縁物の製造方法及び半導体装置の製造方法
JP2926864B2 (ja) * 1990-04-12 1999-07-28 ソニー株式会社 銅系金属膜のエッチング方法
JP2586692B2 (ja) * 1990-05-24 1997-03-05 松下電器産業株式会社 パターン形成材料およびパターン形成方法
US5100503A (en) * 1990-09-14 1992-03-31 Ncr Corporation Silica-based anti-reflective planarizing layer
US5286607A (en) * 1991-12-09 1994-02-15 Chartered Semiconductor Manufacturing Pte Ltd. Bi-layer resist process for semiconductor processing
KR0170253B1 (ko) * 1992-11-18 1999-03-20 김광호 실리레이션을 이용한 사진식각방법
US5326727A (en) * 1992-12-30 1994-07-05 At&T Bell Laboratories Method for integrated circuit fabrication including linewidth control during etching
US5324689A (en) * 1993-07-28 1994-06-28 Taiwan Semiconductor Manufacturing Company Critical dimension control with a planarized underlayer
US5750441A (en) 1996-05-20 1998-05-12 Micron Technology, Inc. Mask having a tapered profile used during the formation of a semiconductor device
JP2000199968A (ja) * 1999-01-06 2000-07-18 Sony Corp 多層レジスト構造およびこれを用いた３次元微細構造の作製方法
US6605412B2 (en) 2000-02-18 2003-08-12 Murata Manufacturing Co., Ltd. Resist pattern and method for forming wiring pattern
JP2001279494A (ja) * 2000-03-31 2001-10-10 Tdk Corp 導電体の形成方法、並びに半導体素子及び磁気ヘッドの製造方法
JP4373082B2 (ja) * 2001-12-28 2009-11-25 富士通株式会社 アルカリ可溶性シロキサン重合体、ポジ型レジスト組成物、レジストパターン及びその製造方法、並びに、電子回路装置及びその製造方法
US6740469B2 (en) 2002-06-25 2004-05-25 Brewer Science Inc. Developer-soluble metal alkoxide coatings for microelectronic applications
US6872506B2 (en) 2002-06-25 2005-03-29 Brewer Science Inc. Wet-developable anti-reflective compositions
US7364835B2 (en) * 2003-10-15 2008-04-29 Brewer Science Inc. Developer-soluble materials and methods of using the same in via-first dual damascene applications
JP2005173353A (ja) * 2003-12-12 2005-06-30 Elpida Memory Inc レジストパターン形成方法
US20050255410A1 (en) * 2004-04-29 2005-11-17 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
US20070207406A1 (en) * 2004-04-29 2007-09-06 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
US7615337B2 (en) * 2004-08-27 2009-11-10 Intel Corporation Photoactive resist capping layer
US7914974B2 (en) 2006-08-18 2011-03-29 Brewer Science Inc. Anti-reflective imaging layer for multiple patterning process
KR101647158B1 (ko) * 2008-01-29 2016-08-09 브레우어 사이언스 인코포레이션 다중 다크 필드 노출에 의한, 하드마스크 패턴화를 위한 온-트랙 공정
US9640396B2 (en) * 2009-01-07 2017-05-02 Brewer Science Inc. Spin-on spacer materials for double- and triple-patterning lithography
KR101876600B1 (ko) * 2011-03-30 2018-07-09 제이에스알 가부시끼가이샤 다층 레지스트 공정 패턴 형성 방법 및 다층 레지스트 공정용 무기막 형성 조성물
CN102634026B (zh) * 2012-04-01 2014-01-29 北京康美特科技有限公司 一种含三官能团链节的氢基硅树脂及其制备方法
CN104151557B (zh) * 2014-08-08 2016-09-14 广东省工业技术研究院(广州有色金属研究院) 一种以mq硅树脂补强的mtq型苯基含氢硅树脂的制备方法
US10254650B2 (en) 2016-06-29 2019-04-09 Honeywell International Inc. Low temperature SC1 strippable oxysilane-containing coatings

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254034A (ja) * 1984-05-30 1985-12-14 Fujitsu Ltd パタ−ン形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873361A (en) * 1973-11-29 1975-03-25 Ibm Method of depositing thin film utilizing a lift-off mask
US4024041A (en) * 1974-12-18 1977-05-17 Hitachi, Ltd. Method of forming deposition films for use in multi-layer metallization
US4004044A (en) * 1975-05-09 1977-01-18 International Business Machines Corporation Method for forming patterned films utilizing a transparent lift-off mask
GB1604414A (en) * 1977-07-27 1981-12-09 Raychem Ltd Silicone resin
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
DE3068255D1 (en) * 1979-12-26 1984-07-19 Ibm Process for depositing a pattern of material on a substrate and use of this process for forming a patterned mask structure on a semiconductor substrate
JPS59109565A (ja) * 1982-12-16 1984-06-25 Fujitsu Ltd コ−テイング樹脂溶液およびその製造方法
US4473435A (en) * 1983-03-23 1984-09-25 Drytek Plasma etchant mixture
US4510173A (en) * 1983-04-25 1985-04-09 Kabushiki Kaisha Toshiba Method for forming flattened film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254034A (ja) * 1984-05-30 1985-12-14 Fujitsu Ltd パタ−ン形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62502071A (ja) * 1985-03-07 1987-08-13 ヒュ−ズ・エアクラフト・カンパニ− イオンビ−ムと電子ビ−ムリソグラフイのためのポリシロキサンレジスト
JPH01283555A (ja) * 1988-05-11 1989-11-15 Nippon Telegr & Teleph Corp <Ntt> パターン形成材料
JPH0792688A (ja) * 1990-02-26 1995-04-07 Applied Materials Inc 多層フォトレジストエッチング方法
JPH095550A (ja) * 1995-06-21 1997-01-10 Nippon Telegr & Teleph Corp <Ntt> 光導波路の作製方法
US6743885B2 (en) 2001-07-31 2004-06-01 Sumitomo Chemical Company, Limited Resin composition for intermediate layer of three-layer resist

Also Published As

Publication number Publication date
EP0167854B1 (en) 1989-04-26
DE3569840D1 (en) 1989-06-01
EP0167854A1 (en) 1986-01-15
US4615782A (en) 1986-10-07
KR890003264B1 (ko) 1989-08-31
US4738916A (en) 1988-04-19
KR860000580A (ko) 1986-01-29
JPH0443264B2 (ja) 1992-07-16

Similar Documents

Publication Publication Date Title
JPS60262150A (ja) 三層レジスト用中間層材料及びそれを用いた三層レジストパタン形成方法
US4692205A (en) Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings
JP4086830B2 (ja) スピンオンａｒｃ／ハードマスク用のシリコン含有組成物
JP4336310B2 (ja) ハードマスク層としてのシリコン含有反射防止層及びその形成方法
EP0149060B1 (en) Lift-off process for forming metal patterns
EP1825330B1 (en) Method for forming anti-reflective coating
US20040157444A1 (en) Photoresist intensive patterning and processing
KR20110118781A (ko) 폴리실라잔을 사용하는 리버스 톤 상의 형성을 위한 하드마스크 공정
WO2010018430A1 (en) A hardmask process for forming a reverse tone image
JP4761055B2 (ja) パターン形成方法
JPH0527444A (ja) シリカ基材非反射性平面化層
US6929982B2 (en) Patterning layers comprised of spin-on ceramic films
JPH0444741B2 (ja)
JP3789545B2 (ja) 絶縁膜の形成方法
JP3529953B2 (ja) 絶縁膜パターンの形成方法および感光性組成物
JPS60262151A (ja) 三層レジスト用中間層材料及びその利用方法
JPH045658A (ja) ３層レジスト中間層用材料およびパターン形成方法
JPH0797215B2 (ja) 三層レジスト用中間層材料およびパタ−ン形成方法
KR20070087063A (ko) 실릴페닐렌계 폴리머를 함유하는 중간층 형성용 조성물 및그것을 사용한 패턴형성방법
JP4675450B2 (ja) 薄膜パターンの形成方法
KR20090003724A (ko) 반도체 소자의 제조방법
TWI722810B (zh) 在半導體製程中的新穎精細矽蝕刻圖案形成方法
JPH05182904A (ja) パターン形成方法
JP3563138B2 (ja) 感光性樹脂組成物を用いたパターン形成方法
JPS60154623A (ja) 半導体装置の製造方法