KR0170253B1 - 실리레이션을 이용한 사진식각방법 - Google Patents

실리레이션을 이용한 사진식각방법 Download PDF

Info

Publication number
KR0170253B1
KR0170253B1 KR1019920021641A KR920021641A KR0170253B1 KR 0170253 B1 KR0170253 B1 KR 0170253B1 KR 1019920021641 A KR1019920021641 A KR 1019920021641A KR 920021641 A KR920021641 A KR 920021641A KR 0170253 B1 KR0170253 B1 KR 0170253B1
Authority
KR
South Korea
Prior art keywords
layer
photoresist
photoresist layer
resist
pattern
Prior art date
Application number
KR1019920021641A
Other languages
English (en)
Other versions
KR940012054A (ko
Inventor
김철홍
한우성
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019920021641A priority Critical patent/KR0170253B1/ko
Priority to CN93112925A priority patent/CN1068442C/zh
Priority to DE69308755T priority patent/DE69308755T2/de
Priority to EP93309162A priority patent/EP0599539B1/en
Priority to JP5289414A priority patent/JPH0777809A/ja
Priority to US08/153,928 priority patent/US5427649A/en
Publication of KR940012054A publication Critical patent/KR940012054A/ko
Application granted granted Critical
Publication of KR0170253B1 publication Critical patent/KR0170253B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0755—Non-macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 장치의 제조공정에서 다층 감광막 공정(Multi-Layer Resist Process;이하 MLR공정)에 따른 해상도 증가효과를 지니면서 3층 감광막이 아닌 2층 감광막을 사용함으로써 공정의 간략화를 꾀할 수 있는 사진식각방법에 관한 것으로서, 기판상에 제1 포토레지스트층을 적층시킨 후 그 표면의 일부를 실리레이션시키는 제1공정; 상기 실리레이션된 제1 포토레지스트층 상에 제2 포토레지스트 층을 적층시킨 후 일정한 패턴을 지닌 포토마스크를 통하여 노광시키고, 현상시키는 제2공정; 상기 일정한 패턴으로 형성된 제2 포토레지스트층을 마스크로 에치백하여 실리레이션된 제1 포토레지스트의 패턴을 형성 시키는 제3공정; 상기 패턴형성된 실리레이션된 제1 포토레지스트층을 산화 시키고 이를 마스크로 하여 에치백하여 제1 포토레지스트 패턴을 형성시키는 제4공정; 을 구비하여 이루어진 것을 특징으로 한다.
본 발명에 의하면 2층 감광막 구조의 공정만을 통해 종래 MLR공정의 효과를 지닐 수 있어 공정이 단순화 되었으며, 한편 원치 않는 폴리머 생성이 감소되어 소자의 신로성도 확보할 수 있다.

Description

실리레이션을 이용한 사진식각방법
제1도의 (a)-(h)는 종래의 다층 감광막 사진식각공정을 나타내는 단면도.
제2도의 (a)-(f)는 본 발명에 의한 이층 감광막 사진식각공정을 나타내는 단면도.
제3도의 (a)-(c)는 감광막이 실리레이션화, 산화되는 화학적 반응도.
본 발명은 반도체 장치의 제조공정에 감광막을 이용한 사진식각방법에 관한 것으로서, 특히 다층 감광막 공정(Multi-Layer Resist Process; 이하 MLR공정)에 따른 해상도 증가효과를 지니면서 3층 감광막이 아닌 2층 감광막을 사용함으로써 공정의 간략화를 꾀할 수 있는 사진식각방법에 관한 것이다.
일잔적으로 웨이퍼상에 감광막을 도포하여 사진식각공정을 수행할 때 감광막(resist film)은 단차가 형성된 부분을 통과하기 때문에, 단차의 상부와 하부를 통과하는 감광막의 두께에 차이가 발생한다. 따라서 후속되는 노광고정에 얇게 형성된 감광막은 과잉 노광이 되지만 두껍게 형성된 감광막은 노광이 불충분하게 이루어진다. 때문에 현상과정에서 단차를 통과하는 레지스트 패턴은 선폭의 편차를 수반하게 된다. 즉 단차의 상부에서 더욱 좁아지게 된다. 따라서 단차의 높이가 선폭(linewidth)의 크기에 근접하는 배선에서는 그러한 편차는 허용될 수 없는 것이다. 또한 두껍게 형성된 레지스트층에서는 소위 정재파 효과(standing wave effects) 때문에 최소의 해상도값이 감소되며, 반사되는 하부기판도 또한 해상도를 악화시키게 된다.
따라서 얇은 레지스트막을 사용하면 상기의 정재파와 반사기판(reflective substrate)으로부터 발생되는 해상도 저하라는 문제점을 극복할 수 있지만, 스텝 커버리지의 한계는 극복할 수 없게 된다.
상기와 같은 문제점을 극복하기 위하여 제안된 것이 소위 MLR공정으로서, 두꺼운 평탄화 레지스트층과 얇은 이메지 전사층을 결합시킨 것이다.(참조, E.Ong and E. L.Hu, Multilayer Resists for Fine Line Optical Lithography, Solid State T e c hnol., June'84)
종래의 일반적인 MLR공정에 의한 사진식각방법에 대하여 첨부한 제1도의 (a)-(h)를 참조하여 설명하면 다음과 같다.
우선, (a)도에서 보여지듯이, 웨이퍼(10)상에 포토레지스트(11)을 도포한다. 웨이퍼(10)를 평탄하게 도시하였지만 웨이퍼의 표면은 표면의 구성에 따라 다양한 단차부를 포함하며, 상기 포토레이지스트층 (11)은 이러한 표면구조를 평탄화시킬 정도로 두껍게 형성시킨다.
이어서, (b)도에서 보여지듯이, 상기 포토레이지스트(11)를 중화시켜며, 레지스트 내의 용제를 증발시키기 위하여 200-250℃범위에서 1분이상 가열판(hot plate)에서 소프트 베이킹한다. 이때 포토레지스트(11) 내의 레진(resin) 성분과 PAC (P h oto Active Compound)가 가교결합(cross-linking)하여 경화된 레지스트층(12)이 형성된다.
이어서, (c)도에서 보여지듯이, 중간 산화막(13)을 얇게 도포한다. 이때 실랜(silane;SiH4) 베이스의 산화막을 SOG(Spin On Glass)를 스핀 코터에 분산한 후 스핀시키고 200-240℃에서 베이킹하여 만들기도 한다.
이어서, (d)도에서 보여지듯이 최상층 레지스트(14)를 얇게 도포해 준다. 이어서 (e)도에서 보여지듯이, 자외선(15;ultra-violet light)을 조사하면 포토마스크(16)에 형성된 패턴이 상기 최상층 레지스트(14)에 전사된다.
상기 포토마스크(16)를 통해 빛을 받은 최상층 레지스트(14)는 그속의 PAC성분이 파괴되어 후속되는 현상공정에서 현상액에 의해 씻겨나가게 된다. (f)도에서와 같이 자외선에 조사되지 않은 부분만 남게된다.
이어서, 상기 남아잇는 (f)도의 최상층의 레지스트층(18)을 마스크층으로 하여 하부에 있는 중간산화막(13)을 식각한다. 이어서 상기 중간산화막(13)을 마스크층으로 하여 최하층의 레지스트층(12)를 식각시켜준다. 결국 (h)도에서 보여지는 것처럼 최하층의 레지스트층(12)과 중간산화막(13)으로된 식각 패턴이 형성된다.
상기와 같은 MLR공정에 의한 사진식각기술은 표면의 굴곡이 심한 웨이퍼일지라도 포토마스크의 패턴이 잘 전사되기 때문에 해상도가 증가되고 또한 촛점심도가 깊어진다는 장점이 있지만, 추가공정이 요구되어진다는 단점이 있다. 즉, 레지스트를 2회 도포하고 산화막을 중간에 도포해야하기 때문에 고온 베이킹을 실시해야하는 번거로움이 있으며, 산화막 에칭설비가 추가적으로 필요하기도 하다. 이러한 복잡한 공정이 추가되는 것은 결국 생산량이 저하되고 결함밀도가 증가할뿐만 아니라 코스트의 상승을 부추기는 것이다.
또한 상기의 MLR방법을 사용하면 웨이퍼의 막질을 에칭하는 과정에서 폴리 실리콘, 산화막, 금속층등 하부기판에서 튀어나온 부산물들이 레지스트 측벽에 부착되면서 레지스트와 반응하여 폴리머를 생성한다. 이러한 폴리머는 레지스트 제거공정에서 없어지지 않고 남아있어 결함의 요인이 되는 것이다.
따라서 본 발명의 목적은 상기의 종래 MLR공정에서 발생되는 문제점을 개선하는 것으로서, 상기 MLR공정에 의한 사진식각방법의 장점을 보유하면서도 보다 공정이 단순화되고, 폴리머등에 의한 결함 밀도가 감소되는 사진식각방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 사진식각방법은, 기판상에 제1 포토레지스트층을 적층시킨 후 그 표면의 일부를 실리레이션시키는 제1공정; 상기 실리레이션된 제1 포토레지스트층상에 제2 포토 레지스트층을 적층시킨 후 일정한 패턴을 지닌 포토마스크를 통하여 노광시키고, 현상시키는 제2공정; 상기 일정한 패턴으로 형성된 제2 포토레지스트층을 마스크로 에치백하여 실리레이션된 제1 포토레지스트의 패턴을 형성 시키는 제3공정; 상기 패턴형성된 실리레이션된 제1 포토레지스트층을 산화 시키고 이를 마스크로 하여 에치백하여 제1 포토레지스트 패턴을 형성시키는 제4공정; 을 구비하여 이루어진 것을 특징으로 한다.
결국 본 발명은 실리레이션된 층을 산소에 의해 glass화 시켜, 종래의 MLR공정에서 최하층 레지스트와 증간산화막의 형성공정을 하나로 줄여 공정이 단순화될 수 있는 것이다.
이하 본 발명의 원리가 구체화된 실시예를 첨부한 제2도 (a)-(f)를 참조하여 상세히 설명하겠다.
(a)도는 웨이퍼(20)상에 화학 증폭형 레지스트(21)를 두껍게 도포한 모습을 나타낸다. 웨이퍼(20)는 굴곡진 표면 형상을 가지는 것이 보통이지만 평탄하게 도시하였다. 상기 화학 증폭형 레지스트(21)는 종래의 감광제 대신 산(acid)발생제를 첨가한 것으로서, 노광에 의해 산을 발생시키고 베이킹에 의해 베이스 수지와 반응시켜서 알카리 가용물로 변환시키는 포지(posi)형과, 베이킹에 의해 산과 가교재를 기재시켜 베이스 수지와 반응시켜 알카리 불용물을 형성하는 네가(nega)형이 있다. 본 실시예에서는 화학 증폭형 레지스트로서 네가형인 쉬플리(Shipley)社의 XP 89131- 1.0μm 레지스트를 사용하였다.
(b)도는 상기 화학 증폭형 레지스트층(21)의 표면 일부를 실리레이션(silylation)시켜준 모습을 나타낸다. 실리레이션은 활성화 수소이온(예;-OH, -NH, -SH)을 포함하는 유기화합물에 실리콘을 포함하는 실리레이터(22;Silylator)를 확산시켜 확산 부위를 경화시키기 때문에 현상속도가 변화되는 것을 말한다. 본 실시예는 실리레이터(22)로서 실리콘을 함유하는 TMDS(Tetra-Methyl Di-Silazane)를 사용하였지만 HMDS(Hexamethyl Disilazane), ATMS, DMSDMA, Silane 등을 사용할 수도 있다.
결국 화학 증폭형 레지스트(21)내의 -OH기의 수소성분과 실리레이터(22)가 치환반응 함으로써 실리콘을 함유하는 수지가 된다. 따라서 본 실시예에서와 같은 화학 증폭형 레지스트 외에도 NOVOLAC계, POLYVINYLPHENOL계 레지스트등도 사용이 가능하다.
한편 본 실시예에서의 실리레이션 조건은, 상기 TMDS를 실리레이션 장비인 JSR社의 PLASMASTER-SI에서 온도 120℃, 시간 110초로 실시하였다.
(c)도는 상기 실리레이션된 레지스트층(23)상에 포토레지스트를 코팅하고 일정한 패턴이 형성된 포토 마스크(25)를 통하여 노광시켜준 모습을 나타낸다. 사용된 상기 상부 레지스트(24)는 TOK社의 ip-1800이다. 상기 포토마스크(25)를 통하여 빛을 받은 레지스트(24)는 그 속의 PAC성분이 파괴되며, 이때 하층부의 레지스트(21)도 역시 빛을 받아 PAC성분이 분해된다. 노광시간은 600 msec이다.
(d)도는 현상공정에 의하여 상부 레지스트층(24)에 일정한 패턴이 형성된 모습을 나타낸 것이다.
(e)도는 패턴 형성된 상부 레지스트층(24)을 식각 마스크로 하여 에치백 공정을 실시한 결과를 나타낸다. 에치백 조건은 O25sccm, N25sccm, He 120sccm 이고, RF 전력 2.OKw, 시간 60초이다. 이때 상부의 레지스트층(24)이 제거됨과 동시에 노출된 실리레이션층(23)도 제거되어 실리레이션 패턴층(23)이 남는다.
(f)도는 상기 패턴 형성된 실리레이션층(23)을 산소로 산화시키고, 이어서 SiOx 구조로 변화된 실리레이션층(23)을 식각 마스크로 하여 하부 레지스트층(21)을 식각시켜준 모습이다. 결국 웨이퍼(20)상에 표면이 실리레이션된 레지스트 패턴이 형성된다.
제3도의 (a)-(c)는 본 발명에서 사용된 포토레지스트의 실리레이션과 산회된 것을 나타낸 화합물의 반응 구조도를 나타낸 것이다. (a)는 화학 증폭형 레지스트내의 수지 구조를 나타내며, (b)는 본 실시예에서 사용된 실리레이터 TMDS를 반응기에 넣어 시리레이션시킨 화합물의 구조도이며, (c)는 상기 실리레이션된 레지스트를 산소분위기에서 산화시키준 결과의 화합물 구조를 나타낸다.
이상의 실시예로부터 살펴볼 때 본 발명은, 종래의 MLR공정을 수반하는 사진식각기술에서 요구되는 하부 레지스트층과 중간 산화막을 대치할 수 있는 하나의 레지스트를 사용함으로써 사진식각 공정이 매우 단순하게 되었다. 또한 종래에는 순수한 산화막(SiO2)을 중간막으로 사용하였으나 본 발명에서는 제3도의 (c)에서 보여지는 것처럼 SiOx 구조의 유기물을 많이 함유하는 산화막이 형성되기 때문에 하부기판 형성시 불순물에 의한 폴리머의 형성이 감소하여(실험에 의하면 폴리머 형성률이 1/10-1/100정도로 감소함), 하부 레지스트층을 완전히 제거할 수 있으며, 그에 따라 결함밀도가 감소된 소자를 얻을 수 있게 되었다.

Claims (4)

  1. 기판상에 제1 포토레지스트층을 적층시킨 후 그 표면의 일부를 실리레이션시키는 제1공정; 상기 실리레이션된 제1 포토레지스트층상에 제2 포토레지스트층을 적층시킨 후 일정한 패턴을 지닌 포토마스크를 통하여 노광시키고, 현상시키는 제2공정; 상기일정한 패턴으로 형성된 제2 포토레지스트층을 마스크로 에치백하여 실리레이션된 제1 포토레지스트의 패턴을 형성 시키는 제3공정; 상기 패턴형성된 실리레이션된 제1 포토레지스트층을 산화 시키고 이를 마스크로 하여 에치백하여 제1 포토레지스트 패턴을 형성시키는 제4공정; 을 구비하여 이루어진 것을 특징으로 하는 사진식각방법.
  2. 제1항에 있어서, 상기 제1 포토레지스트층을 실리레이션이 가능한 유기화합물인 것을 특징으로 하는 사진식각방법.
  3. 제2항에 있어서, 상기 제1 포토레지스트층은 화학 증폭형, NOVOLAC계 또는 폴리비닐페놀계 레지스트인 것임을 특징으로 하는 사진식각방법.
  4. 제1항에 있어서, 상기 제1공정의 실리레이션 시 실리레이터로서 TMDS, HMDS, ATMS, DMSDMA, Silane중 어느하나를 사용하는 것을 특징으로 하는 사진식각방법.
KR1019920021641A 1992-11-18 1992-11-18 실리레이션을 이용한 사진식각방법 KR0170253B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019920021641A KR0170253B1 (ko) 1992-11-18 1992-11-18 실리레이션을 이용한 사진식각방법
CN93112925A CN1068442C (zh) 1992-11-18 1993-11-08 采用甲硅烷基化作用形成图形的方法
DE69308755T DE69308755T2 (de) 1992-11-18 1993-11-17 Verfahren zur Herstellung eines Musters durch Silylierung
EP93309162A EP0599539B1 (en) 1992-11-18 1993-11-17 Method for forming a pattern by silylation
JP5289414A JPH0777809A (ja) 1992-11-18 1993-11-18 シリレーションを利用したパターン形成方法
US08/153,928 US5427649A (en) 1992-11-18 1993-11-18 Method for forming a pattern by silylation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920021641A KR0170253B1 (ko) 1992-11-18 1992-11-18 실리레이션을 이용한 사진식각방법

Publications (2)

Publication Number Publication Date
KR940012054A KR940012054A (ko) 1994-06-22
KR0170253B1 true KR0170253B1 (ko) 1999-03-20

Family

ID=19343325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920021641A KR0170253B1 (ko) 1992-11-18 1992-11-18 실리레이션을 이용한 사진식각방법

Country Status (6)

Country Link
US (1) US5427649A (ko)
EP (1) EP0599539B1 (ko)
JP (1) JPH0777809A (ko)
KR (1) KR0170253B1 (ko)
CN (1) CN1068442C (ko)
DE (1) DE69308755T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980003848A (ko) * 1996-06-29 1998-03-30 김주용 반도체 장치의 미세패턴 형성방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002427B1 (en) * 1994-01-14 1997-03-05 Lg Semicon Co Ltd Fine patterning method of photoresist film
US6093520A (en) * 1994-09-09 2000-07-25 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College High aspect ratio microstructures and methods for manufacturing microstructures
US5925494A (en) * 1996-02-16 1999-07-20 Massachusetts Institute Of Technology Vapor deposition of polymer films for photolithography
US5922516A (en) * 1997-06-04 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-layer silylation process
US5935762A (en) * 1997-10-14 1999-08-10 Industrial Technology Research Institute Two-layered TSI process for dual damascene patterning
US5877076A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Opposed two-layered photoresist process for dual damascene patterning
US5877075A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Dual damascene process using single photoresist process
KR100474544B1 (ko) * 1999-11-12 2005-03-08 주식회사 하이닉스반도체 Ｔｉｐｓ 공정용 포토레지스트 조성물
US6451512B1 (en) 2000-05-01 2002-09-17 Advanced Micro Devices, Inc. UV-enhanced silylation process to increase etch resistance of ultra thin resists
KR100412139B1 (ko) * 2001-12-28 2003-12-31 주식회사 하이닉스반도체 반도체소자의 마스크패턴 형성방법
KR100866122B1 (ko) * 2002-06-29 2008-10-31 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용한 금속배선 형성방법
US20040018450A1 (en) * 2002-07-25 2004-01-29 United Microlectronics Corp. Method for transferring patterns
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US7468227B2 (en) * 2004-11-16 2008-12-23 Applied Materials, Inc. Method of reducing the average process bias during production of a reticle
US7309659B1 (en) 2005-04-01 2007-12-18 Advanced Micro Devices, Inc. Silicon-containing resist to pattern organic low k-dielectrics
CN100570485C (zh) * 2006-07-07 2009-12-16 中国科学院半导体研究所 二维纳米结构深刻蚀方法
US8003537B2 (en) * 2006-07-18 2011-08-23 Imec Method for the production of planar structures
CN101452225B (zh) * 2007-12-07 2011-12-07 中芯国际集成电路制造(上海)有限公司 光刻胶掩模图形的显影方法
US8822347B2 (en) 2009-04-27 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wet soluble lithography
US8304179B2 (en) 2009-05-11 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device using a modified photosensitive layer
US8647796B2 (en) * 2011-07-27 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Photoactive compound gradient photoresist
CN103035512B (zh) * 2012-11-02 2015-08-19 上海华虹宏力半导体制造有限公司 一种非感光性聚酰亚胺钝化层的制作方法
CN103839770B (zh) * 2012-11-21 2016-08-17 上海华虹宏力半导体制造有限公司 一种同时在深沟槽底部和顶部形成图形的工艺方法
KR101295251B1 (ko) * 2012-12-04 2013-08-09 주식회사 라온이노텍 투명 디스플레이부 이미지 멀티 증착 방법
CN103871847A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种干法刻蚀方法
US9741586B2 (en) * 2015-06-30 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating package structures
CN115132591B (zh) * 2022-09-02 2022-11-29 盛合晶微半导体(江阴)有限公司 聚酰亚胺过孔及晶圆级半导体封装结构的制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262150A (ja) * 1984-06-11 1985-12-25 Nippon Telegr & Teleph Corp <Ntt> 三層レジスト用中間層材料及びそれを用いた三層レジストパタン形成方法
US4782008A (en) * 1985-03-19 1988-11-01 International Business Machines Corporation Plasma-resistant polymeric material, preparation thereof, and use thereof
JPS61231549A (ja) * 1985-04-06 1986-10-15 Oki Electric Ind Co Ltd レジストパタ−ン形成方法
US4751170A (en) * 1985-07-26 1988-06-14 Nippon Telegraph And Telephone Corporation Silylation method onto surface of polymer membrane and pattern formation process by the utilization of silylation method
US4816112A (en) * 1986-10-27 1989-03-28 International Business Machines Corporation Planarization process through silylation
JPH02304922A (ja) * 1989-05-19 1990-12-18 Nec Corp 微細パターンの形成方法
JPH04176123A (ja) * 1990-11-08 1992-06-23 Nec Corp 半導体装置の製造方法
US5286607A (en) * 1991-12-09 1994-02-15 Chartered Semiconductor Manufacturing Pte Ltd. Bi-layer resist process for semiconductor processing
US5270151A (en) * 1992-03-17 1993-12-14 International Business Machines Corporation Spin on oxygen reactive ion etch barrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980003848A (ko) * 1996-06-29 1998-03-30 김주용 반도체 장치의 미세패턴 형성방법

Also Published As

Publication number Publication date
EP0599539A2 (en) 1994-06-01
EP0599539A3 (en) 1995-03-29
JPH0777809A (ja) 1995-03-20
EP0599539B1 (en) 1997-03-12
US5427649A (en) 1995-06-27
DE69308755T2 (de) 1997-06-26
CN1068442C (zh) 2001-07-11
CN1089369A (zh) 1994-07-13
DE69308755D1 (de) 1997-04-17
KR940012054A (ko) 1994-06-22

Similar Documents

Publication Publication Date Title
KR0170253B1 (ko) 실리레이션을 이용한 사진식각방법
US7527918B2 (en) Pattern forming method and method for manufacturing a semiconductor device
JP3057879B2 (ja) 半導体装置の製造方法
JP3355239B2 (ja) パターンの形成方法
JP5705103B2 (ja) パターン形成方法
JP2009534870A (ja) パターン内の最小ピッチを短縮させる方法
US20080193882A1 (en) Pattern formation method
JP2000315647A (ja) レジストパターン形成方法
JP2005519456A (ja) 二波長を使用した自己整合パターンの形成
JP5817271B2 (ja) レジストパターン形成方法
JPH08152716A (ja) ネガ型レジスト及びレジストパターンの形成方法
US6331378B1 (en) Pattern forming method
US7169716B2 (en) Photosensitive lacquer for providing a coating on a semiconductor substrate or a mask
US8138059B2 (en) Semiconductor device manufacturing method
JP2013021201A (ja) 半導体装置の製造方法および半導体装置
JP2010073899A (ja) 基板処理方法および基板処理装置
US6319843B1 (en) Nitride surface passivation for acid catalyzed chemically amplified resist processing
JP3592805B2 (ja) フォトレジストパターン形成方法
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
JP2648004B2 (ja) エッチング耐性パターン形成方法
JPH09232428A (ja) 半導体装置の製造方法
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
US6858376B2 (en) Process for structuring a photoresist layer on a semiconductor substrate
JP2012178394A (ja) 半導体装置の製造方法および半導体装置ならびに露光装置
KR100329716B1 (ko) 고해상도리소그래피방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee