KR100412139B1 - 반도체소자의 마스크패턴 형성방법 - Google Patents

반도체소자의 마스크패턴 형성방법 Download PDF

Info

Publication number
KR100412139B1
KR100412139B1 KR10-2001-0086593A KR20010086593A KR100412139B1 KR 100412139 B1 KR100412139 B1 KR 100412139B1 KR 20010086593 A KR20010086593 A KR 20010086593A KR 100412139 B1 KR100412139 B1 KR 100412139B1
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
lower arc
layer
arc layer
Prior art date
Application number
KR10-2001-0086593A
Other languages
English (en)
Other versions
KR20030056389A (ko
Inventor
배경진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0086593A priority Critical patent/KR100412139B1/ko
Publication of KR20030056389A publication Critical patent/KR20030056389A/ko
Application granted granted Critical
Publication of KR100412139B1 publication Critical patent/KR100412139B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체소자의 마스크패턴 형성방법에 관한 것으로, 본 발명에 따른 반도체소자의 마스크패턴 형성방법은, 반도체기판상에 형성된 하부층상에 제1하부ARC층과 제1감광막을 적층하는 단계; 상기 제1감광막상에 제2하부ARC층과 제2감광막을 순차적으로 적층하는 단계; 상기 제2감광막을 선택적으로 제거하여 제2감광막패턴을 형성하는 단계; 상기 제2감광막패턴을 마스크로 상기 제2하부ARC 층을 선택적으로 제거하여 제2하부ARC층패턴을 형성하는 단계; 상기 제2감광막 패턴 및 제2하부ARC층패턴을 마스크로 상기 제1감광막을 선택적으로 제거하여 제1감광막패턴을 형성하는 단계; 및 상기 제2감광막패턴, 제2하부ARC층패턴 및 제1감광막패턴을 마스크로 상기 제1하부ARC층 및 하부층을 선택적으로 제거하여 제1하부ARC층패턴 및 하부층 패턴을 형성하는 단계;를 포함하여 이루어진다.

Description

반도체소자의 마스크패턴 형성방법{Method for forming mask pattern of semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 반도체소자의 제조공정시에 사용되는 마스크 패턴 형성방법에 관한 것이다.
지금까지 반도체소자의 제조공정에 있어서, 크리티컬한 미세한 패턴을 형성하는데 단일 감광막으로 마스크패턴을 형성할 경우 하부층의 영향과 토폴러지 (topology)의 영향, 포토장비의 영향에 따라 많은 어려움을 가지고 있었다.
이때, 하부층이나 토폴러지에 따라 코팅되는 감광막의 두께도 달라져 웨이퍼의 위치에 따라 마스크패턴이 서로 다르게 형성되어 심지어는 위치에 따른 서로 다른 포토마스크 조건을 잡아 다중 노광으로 패턴을 형성하기도 했다.
이는 차세대 고집적 반도체소자를 개발하는데 가장 큰 핵심문제로 대두되고 있으며, 생산수율이 떨어지고, 경쟁력도 낮아지게 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 이중 감괌막을 이용하여 차세대 고집적 반도체소자에 적용이 가능하고 생산수율을 향상시킬 수 있는 반도체소자의 마스크패턴 형성방법을 제공함에 그 목적이 있다.
도 1 내지 도 5는 본 발명에 따른 반도체소자의 마스크패턴 형성방법을 설명하기 위한 공정별 단면도.
[도면부호의설명]
11 : 반도체기판 13 : 하부층
15 : 제1하부ARC층 17 : 제1감광막
19 : 제2하부ARC층 21 : 제2감광막
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 마스크패턴 형성방법은, 반도체기판상에 형성된 하부층상에 제1하부ARC층과 제1감광막을 적층하는 단계; 상기 제1감광막상에 제2하부ARC층과 제2감광막을 순차적으로 적층하는 단계; 상기 제2감광막을 선택적으로 제거하여 제2감광막패턴을 형성하는 단계; 상기 제2감광막패턴을 마스크로 상기 제2하부ARC층을 선택적으로 제거하여 제2하부ARC층패턴을 형성하는 단계; 상기 제2감광막패턴 및 제2하부ARC층패턴을 마스크로 상기 제1감광막을 선택적으로 제거하여 제1감광막패턴을 형성하는 단계; 및 상기 제2감광막 패턴, 제2하부ARC층패턴 및 제1감광막패턴을 마스크로 상기 제1하부ARC층 및 하부층을 선택적으로 제거하여 제1하부ARC층패턴 및 하부층 패턴을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 반도체소자의 마스크패턴 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 1 내지 도 5는 본 발명에 따른 반도체소자의 마스크패턴 형성방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 반도체소자의 마스크패턴 형성방법은, 도 1에 도시된 바와같이, 먼저 실리콘기판(11)상에 형성된 하부층(13)상에 제1하부ARC층(15)과 제1 감광막(17)을 순차적으로 적층한후 토폴러지 차이가 없도록 평탄화시킨다. 이때, 상기 제1감광막(17) 물질로는 용해억제형 PR, 화학증폭형 PR 또는 주쇄절단형 PR을 선택하여 사용할 수 있다.
그다음, 상기 제1감광막(17)상에 제2하부ARC층(19)과 제2감광막(21)을 순차적으로 적층한다. 이때, 상기 제2감광막(21) 물질로는 용해억제형 PR, 화학증폭형 PR 또는 주쇄절단형 PR을 선택하여 사용할 수 있다. 한편, 상기 제1감광막(17)과 제2감광막(21)은 서로 다른 용도의 PR을 적용할 수도 있다.
이어서, 도 2에 도시된 바와같이, 상기 제2감광막(21)을 포토노광 및 현상 공정에 의해 선택적으로 제거하여 제2감광막패턴(21a)을 형성한다.
그다음, 도 3에 도시된 바와같이, 상기 제2감광막패턴(21a)을 배리어로 상기 제2하부ARC층(19)을 선택적으로 식각하여 제2하부ARC층패턴(19a)을 형성한다.
이어서, 도 4에 도시된 바와같이, 상기 제2감광막패턴(21a) 및 제2하부ARC층패턴(19a)을 배리어로 상기 제1감광막(17)을 포토노광 및 현상공정에 의해 선택적으로 제거하여 제1감광막패턴(17a)을 형성한다.
그다음, 도 5에 도시된 바와같이, 상기 상기 제2감광막패턴(21a), 제2하부 ARC층패턴(19a) 및 상기 제1감광막패턴(17a)을 배리어로 상기 제1하부ARC층(15) 및 하부층(13)을 순차적으로 제거하여 원하는 제1하부ARC층패턴(15a) 및 하부층 패턴 (13a)을 형성한다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 마스크패턴 형성방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 따른 반도체소자의 마스크패턴 형성방법에 의하면, 제1감광막을 일반식각공정이 아닌 포토노광 및 현상공정에 의해 선택적으로 패터닝하므로 미세패턴에서 바이어스를 최대한 줄일 수 있다.
따라서, 웨이퍼내의 위치에 따른 하부층 토폴러지 의 차이에 따른 마스크작업의 어려움을 해결할 수 있으며, 후속공정에도 충분한 공정 마진을 확보할 수 있으므로 장비 구입으로 인한 원가상승이나, 새로운 공정을 안정화시키는데 어려움이 없으므로 공정진행이 용이하며 제품의 경쟁력을 높일 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (5)

  1. 반도체기판상에 형성된 하부층상에 제1하부ARC층과 제1감광막을 적층하는 단계;
    상기 제1감광막상에 제2하부ARC층과 제2감광막을 순차적으로 적층하는 단계;
    상기 제2감광막을 선택적으로 제거하여 제2감광막패턴을 형성하는 단계;
    상기 제2감광막패턴을 마스크로 상기 제2하부ARC층을 선택적으로 제거하여 제2하부ARC층패턴을 형성하는 단계;
    상기 제2감광막패턴 및 제2하부ARC층패턴을 마스크로 상기 제1감광막을 선택적으로 제거하여 제1감광막패턴을 형성하는 단계; 및
    상기 제2감광막패턴, 제2하부ARC층패턴 및 제1감광막패턴을 마스크로 상기 제1하부ARC층 및 하부층을 선택적으로 제거하여 제1하부ARC층패턴 및 하부층패턴을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로하는 반도체소자의 마스크패턴 형성방법.
  2. 제1항에 있어서, 상기 제1감광막 및 제2감광막 물질로는 용해억제형, 화학증폭형 또는 주쇄절단형 PR를 사용하는 것을 특징으로하는 반도체소자의 마스크패턴 형성방법.
  3. 제2항에 있어서, 상기 제1감광막 및 제2감광막 물질로는 서로 다른 용도의PR을 사용하는 것을 특징으로 하는 반도체소자의 마스크패턴 형성방법.
  4. 제1항에 있어서, 상기 제1감광막은 포토노광 및 현상공정을 실시하여 선택적으로 패터닝하는 것을 특징으로하는 반도체소자의 마스크패턴 형성방법.
  5. 제1항에 있어서, 상기 제2하부ARC층 제거시에 상기 제2감광막패턴을 배리어로 사용하고, 상기 제1감광막 제거시에 상기 제2감광막패턴 및 제2하부ARC층패턴을 배리어로 사용하며, 상기 제1하부ARC층 및 하부층 제거시에 제2감광막패턴, 제2하부ARC층패턴 및 제1감광막패턴을 배리어로 사용하는 것을 특징으로하는 반도체소자의 마스크패턴 형성방법.
KR10-2001-0086593A 2001-12-28 2001-12-28 반도체소자의 마스크패턴 형성방법 KR100412139B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086593A KR100412139B1 (ko) 2001-12-28 2001-12-28 반도체소자의 마스크패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086593A KR100412139B1 (ko) 2001-12-28 2001-12-28 반도체소자의 마스크패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20030056389A KR20030056389A (ko) 2003-07-04
KR100412139B1 true KR100412139B1 (ko) 2003-12-31

Family

ID=32214587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086593A KR100412139B1 (ko) 2001-12-28 2001-12-28 반도체소자의 마스크패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100412139B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144718A (ja) * 1991-07-26 1993-06-11 Fuji Xerox Co Ltd 半導体装置製造用の遮光性レジスト及び多層レジスト
KR940007613A (ko) * 1992-09-17 1994-04-27 김광호 다층감광막 사진식각방법
KR940012054A (ko) * 1992-11-18 1994-06-22 김광호 실리레이션을 이용한 사진식각방법
JPH06196453A (ja) * 1992-12-24 1994-07-15 Kawasaki Steel Corp レジストの剥離方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144718A (ja) * 1991-07-26 1993-06-11 Fuji Xerox Co Ltd 半導体装置製造用の遮光性レジスト及び多層レジスト
KR940007613A (ko) * 1992-09-17 1994-04-27 김광호 다층감광막 사진식각방법
KR940012054A (ko) * 1992-11-18 1994-06-22 김광호 실리레이션을 이용한 사진식각방법
JPH06196453A (ja) * 1992-12-24 1994-07-15 Kawasaki Steel Corp レジストの剥離方法

Also Published As

Publication number Publication date
KR20030056389A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
JP2005294822A (ja) 半導体デバイス製造方法および半導体構造
KR100849190B1 (ko) 반도체 소자의 미세 패턴 형성 방법
CN109767978A (zh) 图案化目标层的制备方法
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
KR100741926B1 (ko) 폴리실리콘 패턴 형성 방법
JP2008042174A (ja) マスクパターン形成方法
KR100412139B1 (ko) 반도체소자의 마스크패턴 형성방법
JP3585039B2 (ja) ホール形成方法
US6686129B2 (en) Partial photoresist etching
JP2000173979A (ja) エッチングマスク及び微細パターンの形成方法
KR100450245B1 (ko) 반도체 소자의 게이트 형성방법
KR20040057502A (ko) 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법
KR100818389B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100338098B1 (ko) 반도체 소자의 제조 방법
TW582057B (en) A method of improving the non-uniformity of critical dimensions
KR100330969B1 (ko) 초 박막을 이용한 미세 홀 사이즈 구현 방법
JPH04291345A (ja) パターン形成方法
KR100515372B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JPH0327521A (ja) Ｍｏｓ型トランジスタの製造方法
JPH09127678A (ja) 半導体集積回路デバイスにおける金属マスクの製造方法
KR20020048537A (ko) 반도체 소자의 얼터내이팅 위상 반전 마스크 제조방법
KR19980026093A (ko) 반도체 장치의 미세패턴 형성방법
US20030186557A1 (en) Fabrication method for lines of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee