JPH05144718A - 半導体装置製造用の遮光性レジスト及び多層レジスト - Google Patents
半導体装置製造用の遮光性レジスト及び多層レジストInfo
- Publication number
- JPH05144718A JPH05144718A JP18785091A JP18785091A JPH05144718A JP H05144718 A JPH05144718 A JP H05144718A JP 18785091 A JP18785091 A JP 18785091A JP 18785091 A JP18785091 A JP 18785091A JP H05144718 A JPH05144718 A JP H05144718A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- light
- electron beam
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 簡単な工程で実現でき且つ下地層の加工の際
の耐性が良好なレジストパタ−ンが形成されるようにし
た半導体装置製造のためのリソグラフィ用の遮光性レジ
スト及び多層レジストを提供する。 【構成】 加工対象の下地層１上にフォトレジスト層５
を形成し、その上に遮光性レジスト層７を形成し、更に
その上に耐エッチング性電子線レジスト層８を形成し
た。 【効果】 電子線によって耐エッチング性電子線レジス
トにパタ−ニングし、そして方向性エッチングにより遮
光性レジスト層に同様にパタ−ニングし、フォトレジス
ト層に対して、遮光性レジスト層をマスクとして露光・
現像によりパタ−ニングが可能になり、よって工程が簡
略化されると共に、工数が減少する。
の耐性が良好なレジストパタ−ンが形成されるようにし
た半導体装置製造のためのリソグラフィ用の遮光性レジ
スト及び多層レジストを提供する。 【構成】 加工対象の下地層１上にフォトレジスト層５
を形成し、その上に遮光性レジスト層７を形成し、更に
その上に耐エッチング性電子線レジスト層８を形成し
た。 【効果】 電子線によって耐エッチング性電子線レジス
トにパタ−ニングし、そして方向性エッチングにより遮
光性レジスト層に同様にパタ−ニングし、フォトレジス
ト層に対して、遮光性レジスト層をマスクとして露光・
現像によりパタ−ニングが可能になり、よって工程が簡
略化されると共に、工数が減少する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置を製造する
ためのリソグラフィ用の遮光性レジスト及び多層レジス
トに関するものである。
ためのリソグラフィ用の遮光性レジスト及び多層レジス
トに関するものである。
【０００２】
【従来の技術】電子線リソグラフィに使用される電子線
レジストは未だ充分な感度のものが得られていない。そ
のため、通常のフォトリソグラフィと同様の単純な１層
のレジストを使用した場合、パタ−ン描画の時間が長く
なってしまうという問題がある。レジストを薄くすれば
描画時間は短くなるが、その後のエッチングに耐えるた
めには、レジスト層はある程度の厚さが必要である。特
に下層に凹凸のある半導体装置の製造に使用されるレジ
スト層は１〜２μｍの厚さが必要とされている。
レジストは未だ充分な感度のものが得られていない。そ
のため、通常のフォトリソグラフィと同様の単純な１層
のレジストを使用した場合、パタ−ン描画の時間が長く
なってしまうという問題がある。レジストを薄くすれば
描画時間は短くなるが、その後のエッチングに耐えるた
めには、レジスト層はある程度の厚さが必要である。特
に下層に凹凸のある半導体装置の製造に使用されるレジ
スト層は１〜２μｍの厚さが必要とされている。
【０００３】上記の問題を解決する１つの方法として、
３層レジストが使用されることがある。図２は３層レジ
ストを使用した従来の半導体装置の製造工程図である。
３層レジストが使用されることがある。図２は３層レジ
ストを使用した従来の半導体装置の製造工程図である。
【０００４】先ず、工程(a) において、加工対象の金属
層、絶縁膜層、あるいはシリコン基板等よりなる下地層
１上に、通常の光に対して感光しない下層レジスト層２
を形成し、次の工程(b) において、ＳＯＧ膜よりなる中
間層３を形成し、引続く工程(c) において、電子線レジ
スト層４を形成する。そして工程(d) において、電子線
レジスト層上に電子線描画、現像した後、工程(e) ，
(f) において、上層をマスクとしてエッチング条件を変
えて下層をレジストＲＩＥ法により順次エッチングする
ことにより、工程(f) に示すようにレジストパタ−ンが
形成される。工程(f) 以後は、下層レジスト層２をマス
クとして、下地層１をエッチングしたり、イオン注入し
たりする。
層、絶縁膜層、あるいはシリコン基板等よりなる下地層
１上に、通常の光に対して感光しない下層レジスト層２
を形成し、次の工程(b) において、ＳＯＧ膜よりなる中
間層３を形成し、引続く工程(c) において、電子線レジ
スト層４を形成する。そして工程(d) において、電子線
レジスト層上に電子線描画、現像した後、工程(e) ，
(f) において、上層をマスクとしてエッチング条件を変
えて下層をレジストＲＩＥ法により順次エッチングする
ことにより、工程(f) に示すようにレジストパタ−ンが
形成される。工程(f) 以後は、下層レジスト層２をマス
クとして、下地層１をエッチングしたり、イオン注入し
たりする。
【０００５】
【発明が解決しようとする課題】しかしながら上記の製
造工程によると、電子線レジスト層を薄くすることによ
り描画時間を短くできるが、１層レジストに比べて大幅
に工程が複雑になるという問題点がある。
造工程によると、電子線レジスト層を薄くすることによ
り描画時間を短くできるが、１層レジストに比べて大幅
に工程が複雑になるという問題点がある。
【０００６】本発明の目的は、簡単な工程で実現でき且
つ下地層の加工の際の耐性が良好なレジストパタ−ンが
形成されるようにした半導体装置製造のためのリソグラ
フィ用の遮光性レジスト及び多層レジストを提供するこ
とにある。
つ下地層の加工の際の耐性が良好なレジストパタ−ンが
形成されるようにした半導体装置製造のためのリソグラ
フィ用の遮光性レジスト及び多層レジストを提供するこ
とにある。
【０００７】
【課題を解決するための手段】前記問題点を解決するた
めに、請求項１の発明は、半導体装置製造のリソグラフ
ィ用としてフォトレジスト層上に塗布するレジストであ
って、電子線に対して感応性を有した基材に光吸収性物
質を含有させてなる遮光性レジストとした。そして請求
項２の発明は、加工対象の下地層上に形成され特定の光
に感光するフォトレジスト層と、前記フォトレジスト層
上に形成されＳＯＧ中に光吸収性物質を含有させてなる
遮光性レジスト層と、前記遮光性レジスト層上に形成さ
れ電子線に対して反応性を有し且つ各層に対する直交方
向の方向性エッチングに耐性を有した耐エッチング性電
子線レジスト層とよりなる多層レジストとした。
めに、請求項１の発明は、半導体装置製造のリソグラフ
ィ用としてフォトレジスト層上に塗布するレジストであ
って、電子線に対して感応性を有した基材に光吸収性物
質を含有させてなる遮光性レジストとした。そして請求
項２の発明は、加工対象の下地層上に形成され特定の光
に感光するフォトレジスト層と、前記フォトレジスト層
上に形成されＳＯＧ中に光吸収性物質を含有させてなる
遮光性レジスト層と、前記遮光性レジスト層上に形成さ
れ電子線に対して反応性を有し且つ各層に対する直交方
向の方向性エッチングに耐性を有した耐エッチング性電
子線レジスト層とよりなる多層レジストとした。
【０００８】
【作用】請求項１の発明によれば、遮光性レジスト層を
例えば、フォトレジスト層上に形成し、該遮光性電子線
レジスト層上に描画して電子線により露光し、現像する
と、遮光性レジスト層には該描画によるレジストパタ−
ンが形成される。次にその上から、フォトレジスト層が
感光可能にしている光により露光し、現像するとフォト
レジスト層は先に描画されて現像された遮光性レジスト
層によってマスクされて、該描画によるレジストパタ−
ンがフォトレジスト層に形成される。そして請求項２の
発明によれば、加工対象の下地層上に、特定な光に反応
するフォトレジスト層が形成され、その上に、フォトレ
ジスト層が感光可能にしている光を阻止する遮光性レジ
スト層が形成され、更にその上に、各層に対する直交方
向の方向性エッチングに耐性を有した耐エッチング性電
子線レジスト層が形成される。そして耐エッチング性電
子線レジスト層上に描画して電子線により露光し、現像
すると、耐エッチング性電子線レジスト層には該描画に
よるレジストパタ−ンが形成される。次にその上から、
各層に直交方向に方向性エッチングを行うと、先に描画
されて現像された耐エッチング性電子線レジスト層によ
ってマスクされて、該描画によるレジストパタ−ンが遮
光性レジスト層に形成される。次にその上からフォトレ
ジスト層が感光可能にしている光により露光し、現像す
ると、フォトレジスト層は先に描画されて現像された各
レジスト層によってマスクされて、該描画によるレジス
トパタ−ンがフォトレジスト層に形成される。
例えば、フォトレジスト層上に形成し、該遮光性電子線
レジスト層上に描画して電子線により露光し、現像する
と、遮光性レジスト層には該描画によるレジストパタ−
ンが形成される。次にその上から、フォトレジスト層が
感光可能にしている光により露光し、現像するとフォト
レジスト層は先に描画されて現像された遮光性レジスト
層によってマスクされて、該描画によるレジストパタ−
ンがフォトレジスト層に形成される。そして請求項２の
発明によれば、加工対象の下地層上に、特定な光に反応
するフォトレジスト層が形成され、その上に、フォトレ
ジスト層が感光可能にしている光を阻止する遮光性レジ
スト層が形成され、更にその上に、各層に対する直交方
向の方向性エッチングに耐性を有した耐エッチング性電
子線レジスト層が形成される。そして耐エッチング性電
子線レジスト層上に描画して電子線により露光し、現像
すると、耐エッチング性電子線レジスト層には該描画に
よるレジストパタ−ンが形成される。次にその上から、
各層に直交方向に方向性エッチングを行うと、先に描画
されて現像された耐エッチング性電子線レジスト層によ
ってマスクされて、該描画によるレジストパタ−ンが遮
光性レジスト層に形成される。次にその上からフォトレ
ジスト層が感光可能にしている光により露光し、現像す
ると、フォトレジスト層は先に描画されて現像された各
レジスト層によってマスクされて、該描画によるレジス
トパタ−ンがフォトレジスト層に形成される。
【０００９】
【実施例】図１は本発明の第１の実施例を示す半導体装
置の製造工程図である。
置の製造工程図である。
【００１０】同図において、１は図２におけると同様な
加工対象の下地層であり、この場合、例えばアルミニウ
ム膜よりなる。
加工対象の下地層であり、この場合、例えばアルミニウ
ム膜よりなる。
【００１１】５は特定な光（後記するｇ線）に感光する
いわゆるフォトレジスト層で、工程(a) により、下地層
１上に、例えば東京応化工業製のTSMR8700を塗布し、12
0 ℃で４０秒間ベ−キングして約１．４μｍ厚に形成さ
れる。
いわゆるフォトレジスト層で、工程(a) により、下地層
１上に、例えば東京応化工業製のTSMR8700を塗布し、12
0 ℃で４０秒間ベ−キングして約１．４μｍ厚に形成さ
れる。
【００１２】６は遮光性レジスト層で、基材として例え
ば日立化成工業製のRE- 5000P が使用されて電子線に対
して感応性を有し、そして水銀ランプのｇ線（波長436
ｎｍ）に対して不透明になって遮光されるように、例え
ばチバガイギ−社のチヌビン等の色素がこれに１×１０
-5mol ／ｌ程度混入されている。図３は該色素の構造式
を示す図で、該色素は、2,4,6 - トリヒドロキシ−1,3,
5 - トリアジンよりなる。該遮光性レジスト層６は、工
程(b) により、フォトレジスト層５上に塗布され、９０
℃で５分間ベ−キングされて約０．６μｍ厚に形成され
る。尚該色素として、関東化学株式会社製の2-ヒドロキ
シベンゾフェノン等を使用しても良い。
ば日立化成工業製のRE- 5000P が使用されて電子線に対
して感応性を有し、そして水銀ランプのｇ線（波長436
ｎｍ）に対して不透明になって遮光されるように、例え
ばチバガイギ−社のチヌビン等の色素がこれに１×１０
-5mol ／ｌ程度混入されている。図３は該色素の構造式
を示す図で、該色素は、2,4,6 - トリヒドロキシ−1,3,
5 - トリアジンよりなる。該遮光性レジスト層６は、工
程(b) により、フォトレジスト層５上に塗布され、９０
℃で５分間ベ−キングされて約０．６μｍ厚に形成され
る。尚該色素として、関東化学株式会社製の2-ヒドロキ
シベンゾフェノン等を使用しても良い。
【００１３】そして工程(c) において、電子線に対応の
描画をして、３０ＫＶ、４μＣ／cm2 の電子線により遮
光性レジスト層６に露光されてアルカリ現像液（例えば
東京応化工業製のNMD-W ）で 100秒間現像される。その
結果、工程(c) に示すように該描画によるレジストパタ
−ン６Ａが形成される。このときフォトレジスト層５は
感光しない。
描画をして、３０ＫＶ、４μＣ／cm2 の電子線により遮
光性レジスト層６に露光されてアルカリ現像液（例えば
東京応化工業製のNMD-W ）で 100秒間現像される。その
結果、工程(c) に示すように該描画によるレジストパタ
−ン６Ａが形成される。このときフォトレジスト層５は
感光しない。
【００１４】引続く工程(d) ，(e) において、水銀ラン
プのｇ線を用いて、その上から０．２秒間にわたって露
光され、フォトレジスト用のアルカリ現像液で現像され
る。その結果、先のレジストパタ−ン６Ａをマスクとし
たレジストパタ−ン５Ａが形成される。
プのｇ線を用いて、その上から０．２秒間にわたって露
光され、フォトレジスト用のアルカリ現像液で現像され
る。その結果、先のレジストパタ−ン６Ａをマスクとし
たレジストパタ−ン５Ａが形成される。
【００１５】その後の工程においては、レジストパタ−
ン６Ａ，５Ａをマスクとして、下地層１が例えばＲＩＥ
法によりエッチングされて、下地層１に該パタ−ンが転
写される。
ン６Ａ，５Ａをマスクとして、下地層１が例えばＲＩＥ
法によりエッチングされて、下地層１に該パタ−ンが転
写される。
【００１６】この第１の実施例においては、２層レジス
トでパタ−ンが形成されるために、従来の３層レジスト
による場合に比べて、工程が簡略化される。
トでパタ−ンが形成されるために、従来の３層レジスト
による場合に比べて、工程が簡略化される。
【００１７】また、従来の３層レジストに必要としてい
た中間層のエッチング及び下層レジストのエッチングが
不要であり、光照射及び現像は従来の光リソグラフィの
装置を用いて従来の製造条件でできるため、追加の装置
や工程を必要としない。
た中間層のエッチング及び下層レジストのエッチングが
不要であり、光照射及び現像は従来の光リソグラフィの
装置を用いて従来の製造条件でできるため、追加の装置
や工程を必要としない。
【００１８】更に、形成されたフォトレジスト層５は通
常の光リソグラフィのレジストであるため、その後のエ
ッチングの条件も旧来の１層レジストの場合と同様にし
て行うことができ、３層レジストの場合のように、エッ
チングマスクとなるレジスト材質が従来のフォトレジス
トと異なることによるエッチング条件の変更も必要な
い。
常の光リソグラフィのレジストであるため、その後のエ
ッチングの条件も旧来の１層レジストの場合と同様にし
て行うことができ、３層レジストの場合のように、エッ
チングマスクとなるレジスト材質が従来のフォトレジス
トと異なることによるエッチング条件の変更も必要な
い。
【００１９】図４は本発明の第２の実施例を示す半導体
装置の製造工程図である。
装置の製造工程図である。
【００２０】同図において、１は図１におけると同様な
加工対象の下地層、５は同様なフォトレジスト層で、フ
ォトレジスト層５は工程（ａ）により同様に形成され
る。
加工対象の下地層、５は同様なフォトレジスト層で、フ
ォトレジスト層５は工程（ａ）により同様に形成され
る。
【００２１】７は遮光性レジスト層で、基材として例え
ば東京応化工業製のOCD type2,Si-59000によるＳＯＧ
（Spin on Glass ）が使用され、水銀ランプのｇ線に対
して不透明になって遮光されるように、例えばチバガイ
ギ−社のチヌビン等の色素がこれに１×１０-5mol ／ｌ
程度混入されている。該遮光性レジスト層７は、工程
(b) により、フォトレジスト層５上に塗布され、180 ℃
で８分間ベ−キングされて約０．２μｍ厚に形成され
る。尚該色素として、2-ヒドロキシベンゾフェノン等を
使用しても良い。
ば東京応化工業製のOCD type2,Si-59000によるＳＯＧ
（Spin on Glass ）が使用され、水銀ランプのｇ線に対
して不透明になって遮光されるように、例えばチバガイ
ギ−社のチヌビン等の色素がこれに１×１０-5mol ／ｌ
程度混入されている。該遮光性レジスト層７は、工程
(b) により、フォトレジスト層５上に塗布され、180 ℃
で８分間ベ−キングされて約０．２μｍ厚に形成され
る。尚該色素として、2-ヒドロキシベンゾフェノン等を
使用しても良い。
【００２２】８は耐エッチング性電子線レジスト層で、
例えば日立化成工業製のRE- 5000Pが使用され、工程(c)
により、遮光性レジスト層７上に塗布され、110 ℃で
４分間ベ−キングされて約０．６μｍ厚さに形成され
る。
例えば日立化成工業製のRE- 5000Pが使用され、工程(c)
により、遮光性レジスト層７上に塗布され、110 ℃で
４分間ベ−キングされて約０．６μｍ厚さに形成され
る。
【００２３】そして工程(d) において、電子線に対応の
描画をして、３０ＫＶ、４μＣ／cm2 の電子線により耐
エッチング性電子線レジスト層８に露光されて、アルカ
リ現像液（例えば東京応化工業製のNMD-W ）で１００秒
間現像される。その結果、工程(d) に示すように該描画
によるレジストパタ−ン８Ａが形成される。このときフ
ォトレジスト層５及び遮光性レジスト層７は感光しな
い。
描画をして、３０ＫＶ、４μＣ／cm2 の電子線により耐
エッチング性電子線レジスト層８に露光されて、アルカ
リ現像液（例えば東京応化工業製のNMD-W ）で１００秒
間現像される。その結果、工程(d) に示すように該描画
によるレジストパタ−ン８Ａが形成される。このときフ
ォトレジスト層５及び遮光性レジスト層７は感光しな
い。
【００２４】そして工程(e) において、レジストパタ−
ン８Ａをマスクとして、ＣＦ4 が２０ｓｃｃｍ，Ｈ2 が
１２ｓｃｃｍ，350 Ｗ，１．３ｐａｓの条件で、ＲＩＥ
法によるエッチングが、各層５，７，８に対して直交方
向に向けて、420secに亙って行われる。耐エッチング性
電子線レジスト層８ＡはＲＩＥ法によるエッチングに対
して耐性を有していてレジストパタ−ン８Ａはエッチン
グされること無く、その結果、工程(e) に示すように先
の描画によるレジストパタ−ン７Ａが形成される。
ン８Ａをマスクとして、ＣＦ4 が２０ｓｃｃｍ，Ｈ2 が
１２ｓｃｃｍ，350 Ｗ，１．３ｐａｓの条件で、ＲＩＥ
法によるエッチングが、各層５，７，８に対して直交方
向に向けて、420secに亙って行われる。耐エッチング性
電子線レジスト層８ＡはＲＩＥ法によるエッチングに対
して耐性を有していてレジストパタ−ン８Ａはエッチン
グされること無く、その結果、工程(e) に示すように先
の描画によるレジストパタ−ン７Ａが形成される。
【００２５】次に工程（ｆ）において、水銀ランプによ
り200 ｍｓｅｃに亙って露光されて、アルカリ現像液
（例えば東京応化工業製のNMD-W ）で１００秒間現像さ
れる。その結果、工程(f) に示すように該描画によるレ
ジストパタ−ン５Ａが形成される。
り200 ｍｓｅｃに亙って露光されて、アルカリ現像液
（例えば東京応化工業製のNMD-W ）で１００秒間現像さ
れる。その結果、工程(f) に示すように該描画によるレ
ジストパタ−ン５Ａが形成される。
【００２６】この第２の実施例においては、従来の３層
レジストの下層レジスト層２が、中間層３をマスクとし
てレジストＲＩＥ法によりエッチングしてパタ−ニング
されるのに対して、フォトレジスト層５が遮光性レジス
ト層をマスクとして露光・現像されるようにしたので、
工程が簡略化されると共に、工数が減少する。
レジストの下層レジスト層２が、中間層３をマスクとし
てレジストＲＩＥ法によりエッチングしてパタ−ニング
されるのに対して、フォトレジスト層５が遮光性レジス
ト層をマスクとして露光・現像されるようにしたので、
工程が簡略化されると共に、工数が減少する。
【００２７】
【発明の効果】以上説明したように請求項１の発明によ
れば、遮光性レジストは、電子線に感応し且つ光を通過
しないようにしたので、例えば、加工対象の下地層上に
フォトレジスト層を形成し、その上に、この遮光性レジ
スト層を形成することにより、電子線と通常の光とを順
次照射して、フォトレジスト層にパタ−ンの形成が可能
になり、よって下地層に対する加工工程が簡略化され
る。そして請求項２の発明によれば、加工対象の下地層
上にフォトレジスト層を形成し、その上に遮光性レジス
ト層を形成し、更にその上に耐エッチング性電子線レジ
スト層を形成したので、電子線によって耐エッチング性
電子線レジストにパタ−ニングし、そして方向性エッチ
ングにより遮光性レジスト層に同様にパタ−ニングし、
フォトレジスト層に対して、遮光性レジスト層をマスク
として露光・現像によりパタ−ニングが可能になり、よ
って工程が簡略化されると共に、工数が減少する。
れば、遮光性レジストは、電子線に感応し且つ光を通過
しないようにしたので、例えば、加工対象の下地層上に
フォトレジスト層を形成し、その上に、この遮光性レジ
スト層を形成することにより、電子線と通常の光とを順
次照射して、フォトレジスト層にパタ−ンの形成が可能
になり、よって下地層に対する加工工程が簡略化され
る。そして請求項２の発明によれば、加工対象の下地層
上にフォトレジスト層を形成し、その上に遮光性レジス
ト層を形成し、更にその上に耐エッチング性電子線レジ
スト層を形成したので、電子線によって耐エッチング性
電子線レジストにパタ−ニングし、そして方向性エッチ
ングにより遮光性レジスト層に同様にパタ−ニングし、
フォトレジスト層に対して、遮光性レジスト層をマスク
として露光・現像によりパタ−ニングが可能になり、よ
って工程が簡略化されると共に、工数が減少する。
【図１】本発明の第１の実施例を示す半導体装置の製造
工程図
工程図
【図２】従来の半導体装置の製造工程図である。
【図３】遮光性レジスト用の色素の構造式を示す図
【図４】本発明の第２の実施例を示す半導体装置の製造
工程図
工程図
１…下地層、５…フォトレジスト層、６，７…遮光性レ
ジスト層、８…耐エッチング性電子線レジスト。
ジスト層、８…耐エッチング性電子線レジスト。
Claims (2)
- 【請求項１】 半導体装置製造のリソグラフィ用として
フォトレジスト層上に塗布するレジストであって、 電子線に対して感応性を有した基材に光吸収性物質を含
有させてなる、 ことを特徴とする半導体装置製造用の遮光性レジスト。 - 【請求項２】 加工対象の下地層上に形成され特定の光
に感光するフォトレジスト層と、 前記フォトレジスト層上に形成されＳＯＧ中に光吸収性
物質を含有させてなる遮光性レジスト層と、 前記遮光性レジスト層上に形成され電子線に対して感応
性を有し且つ各層に対する直交方向の方向性エッチング
に耐性を有した耐エッチング性電子線レジスト層とより
なる、 ことを特徴とする半導体装置製造用の多層レジスト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18785091A JPH05144718A (ja) | 1991-07-26 | 1991-07-26 | 半導体装置製造用の遮光性レジスト及び多層レジスト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18785091A JPH05144718A (ja) | 1991-07-26 | 1991-07-26 | 半導体装置製造用の遮光性レジスト及び多層レジスト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144718A true JPH05144718A (ja) | 1993-06-11 |
Family
ID=16213313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18785091A Pending JPH05144718A (ja) | 1991-07-26 | 1991-07-26 | 半導体装置製造用の遮光性レジスト及び多層レジスト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144718A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576393B1 (en) | 1999-04-12 | 2003-06-10 | Jsr Corporation | Composition for resist underlayer film and method for producing the same |
| KR100412139B1 (ko) * | 2001-12-28 | 2003-12-31 | 주식회사 하이닉스반도체 | 반도체소자의 마스크패턴 형성방법 |
-
1991
- 1991-07-26 JP JP18785091A patent/JPH05144718A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576393B1 (en) | 1999-04-12 | 2003-06-10 | Jsr Corporation | Composition for resist underlayer film and method for producing the same |
| KR100412139B1 (ko) * | 2001-12-28 | 2003-12-31 | 주식회사 하이닉스반도체 | 반도체소자의 마스크패턴 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5716758A (en) | Process for forming fine pattern for semiconductor device utilizing multiple interlaced exposure masks | |
| KR100204323B1 (ko) | 복수레벨 레지스트 프로파일을 형성하기 위한 다중 노광 마스킹 시스템 | |
| JP3355239B2 (ja) | パターンの形成方法 | |
| JP2011199321A (ja) | リソグラフ方法 | |
| JP2000315647A (ja) | レジストパターン形成方法 | |
| JPH05144718A (ja) | 半導体装置製造用の遮光性レジスト及び多層レジスト | |
| JPS6239817B2 (ja) | ||
| JPH05326358A (ja) | 微細パターン形成方法 | |
| US5658826A (en) | Method for fabricating semiconductor device | |
| US6645707B2 (en) | Device manufacturing method | |
| JP2000021978A (ja) | フォトマスクおよびパターン形成方法 | |
| US5882825A (en) | Production method of a phase shift photomask having a phase shift layer comprising SOG | |
| JPH02238457A (ja) | 厚膜フォトレジストパターンの形成方法 | |
| JPH0574676A (ja) | 半導体装置の製造方法 | |
| JPH0566568A (ja) | 多重コントラストレジストパターンの製造方法、及び多層レジスト | |
| JPH03283418A (ja) | レジストパターン形成方法 | |
| KR100350762B1 (ko) | 미세 패턴 형성 방법 | |
| JPH0451151A (ja) | 位相シフトレチクルの製作方法 | |
| JPH0521317A (ja) | 半導体装置の製造方法 | |
| US6762001B2 (en) | Method of fabricating an exposure mask for semiconductor manufacture | |
| JPS59155926A (ja) | パタ−ン形成方法 | |
| JPH08139073A (ja) | 半導体装置の製造方法 | |
| JPH09213609A (ja) | 半導体装置の製造方法 | |
| JPH03765B2 (ja) | ||
| JPS62183449A (ja) | パタ−ン形成方法 |