JPH08139073A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08139073A JPH08139073A JP27328094A JP27328094A JPH08139073A JP H08139073 A JPH08139073 A JP H08139073A JP 27328094 A JP27328094 A JP 27328094A JP 27328094 A JP27328094 A JP 27328094A JP H08139073 A JPH08139073 A JP H08139073A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- substrate
- etching
- exposed
- film thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造方法に関し、被露光基板表
面に大きな凹凸等の段差がある場合にも、限界解像力と
フォーカスマージンを低下させることなく、微細フォト
レジストパターンを形成する。 【構成】 表面に段差部を有する被露光基板１に、被エ
ッチング箇所のフォトレジストの膜厚がエッチングに耐
え得る膜厚で、且つ、段差部の肩部３のフォトレジスト
の膜厚の一番薄い部分がエッチングに耐え得る膜厚以下
になるように第１のフォトレジスト２を塗布し、露光・
現像した後、被露光基板１表面に第２のフォトレジスト
８を塗布し、少なくとも前記段差部の肩部３を覆う第２
のフォトレジストパターン１１を形成し、第１及び第２
のフォトレジストパターン２，１１をマスクとして被露
光基板１をエッチングする。
面に大きな凹凸等の段差がある場合にも、限界解像力と
フォーカスマージンを低下させることなく、微細フォト
レジストパターンを形成する。 【構成】 表面に段差部を有する被露光基板１に、被エ
ッチング箇所のフォトレジストの膜厚がエッチングに耐
え得る膜厚で、且つ、段差部の肩部３のフォトレジスト
の膜厚の一番薄い部分がエッチングに耐え得る膜厚以下
になるように第１のフォトレジスト２を塗布し、露光・
現像した後、被露光基板１表面に第２のフォトレジスト
８を塗布し、少なくとも前記段差部の肩部３を覆う第２
のフォトレジストパターン１１を形成し、第１及び第２
のフォトレジストパターン２，１１をマスクとして被露
光基板１をエッチングする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであり、特に、微細レジストパターンの形成
工程における、段差部の肩部でのフォトレジストの膜厚
低下に伴う限界解像力とフォーカスマージンの低下を抑
制する半導体装置の製造方法に関するものである。
関するものであり、特に、微細レジストパターンの形成
工程における、段差部の肩部でのフォトレジストの膜厚
低下に伴う限界解像力とフォーカスマージンの低下を抑
制する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体集積回路装置の集積度の向
上に伴って、微細レジストパターンが要求されている。
この様な微細レジストパターンの形成方法の一つとし
て、レジスト膜の膜厚を薄くする方法がある。
上に伴って、微細レジストパターンが要求されている。
この様な微細レジストパターンの形成方法の一つとし
て、レジスト膜の膜厚を薄くする方法がある。
【０００３】これは、図５に示すようにレジスト膜を薄
くすることにより、限界解像力とフォーカスマージンが
向上するからである。 図５参照 例えば、露光装置のフォーカスを理想的に０にした場合
には、レジストの膜厚が厚い場合（太い実線）には限界
解像力は約０．５２μｍであるが、レジストの膜厚を薄
くした場合（細い実線）には約０．３２μｍと限界解像
力が大幅に向上する。
くすることにより、限界解像力とフォーカスマージンが
向上するからである。 図５参照 例えば、露光装置のフォーカスを理想的に０にした場合
には、レジストの膜厚が厚い場合（太い実線）には限界
解像力は約０．５２μｍであるが、レジストの膜厚を薄
くした場合（細い実線）には約０．３２μｍと限界解像
力が大幅に向上する。
【０００４】また、フォーカスを０．５μｍとした場合
には、レジストの膜厚が厚い場合（太い実線）には限界
解像力は約０．８５μｍとかなり低下するが、レジスト
の膜厚を薄くした場合（細い実線）には約０．４２μｍ
と限界解像力があまり低下しない。したがって、図にお
ける曲線の傾斜（接線）がフォーカスマージンの大小を
表すことになり、曲線の傾斜の小さな細い実線、即ち、
レジストの膜厚が薄いほどフォーカスマージンが大きい
ことになる。
には、レジストの膜厚が厚い場合（太い実線）には限界
解像力は約０．８５μｍとかなり低下するが、レジスト
の膜厚を薄くした場合（細い実線）には約０．４２μｍ
と限界解像力があまり低下しない。したがって、図にお
ける曲線の傾斜（接線）がフォーカスマージンの大小を
表すことになり、曲線の傾斜の小さな細い実線、即ち、
レジストの膜厚が薄いほどフォーカスマージンが大きい
ことになる。
【０００５】
【発明が解決しようとする課題】しかしながら、フォト
レジストを塗布する被露光基板表面が平坦な場合には問
題がないものの、被露光基板表面に大きな凹凸等の段差
がある場合には、フォトレジストを塗布した場合に、段
差部の肩部でフォトレジストの膜厚が薄くなり、エッチ
ングすべき場所の膜厚を必要最小限程度に薄くすると、
段差部においてフォトレジストの膜厚が、エッチングに
耐え得る膜厚より薄くなり、段差部において不所望なエ
ッチングが生ずることになる。
レジストを塗布する被露光基板表面が平坦な場合には問
題がないものの、被露光基板表面に大きな凹凸等の段差
がある場合には、フォトレジストを塗布した場合に、段
差部の肩部でフォトレジストの膜厚が薄くなり、エッチ
ングすべき場所の膜厚を必要最小限程度に薄くすると、
段差部においてフォトレジストの膜厚が、エッチングに
耐え得る膜厚より薄くなり、段差部において不所望なエ
ッチングが生ずることになる。
【０００６】一方、段差部におけるフォトレジストの膜
厚をエッチングに耐え得る厚さにすると、エッチングす
べき場所の膜厚を必要以上に厚く設ける必要が生じ、結
果的に、限界解像力とフォーカスマージンを低下させる
ことになっていた。
厚をエッチングに耐え得る厚さにすると、エッチングす
べき場所の膜厚を必要以上に厚く設ける必要が生じ、結
果的に、限界解像力とフォーカスマージンを低下させる
ことになっていた。
【０００７】したがって、本発明は、被露光基板表面に
大きな凹凸等の段差がある場合にも、限界解像力とフォ
ーカスマージンを低下させることなく、微細フォトレジ
ストパターンを形成することを目的とする。
大きな凹凸等の段差がある場合にも、限界解像力とフォ
ーカスマージンを低下させることなく、微細フォトレジ
ストパターンを形成することを目的とする。
【０００８】
【課題を解決するための手段】第１図乃至第２図は、本
発明の原理的構成を説明するための製造工程を示す図で
あり、その製造工程をおいながら、課題を解決するため
の手段を説明する。
発明の原理的構成を説明するための製造工程を示す図で
あり、その製造工程をおいながら、課題を解決するため
の手段を説明する。
【０００９】図１（ａ）参照 まず、段差部を有す被露光基板であるシリコン半導体基
板１表面に、被エッチング箇所の膜厚がエッチングに耐
え得る膜厚で、且つ、段差部の肩部３の膜厚の一番薄い
部分がエッチングに耐え得る膜厚以下になるようにポジ
型の第１のフォトレジスト２を塗布する。
板１表面に、被エッチング箇所の膜厚がエッチングに耐
え得る膜厚で、且つ、段差部の肩部３の膜厚の一番薄い
部分がエッチングに耐え得る膜厚以下になるようにポジ
型の第１のフォトレジスト２を塗布する。
【００１０】図１（ｂ）参照 次いで、第１のフォトマスク４をマスクとして、露光用
紫外線５により第１のフォトレジスト２を照射して露光
する。 図１（ｃ）参照 次いで、第１のフォトレジストを現像することにより、
露光された箇所に対応する開口部６を形成する。
紫外線５により第１のフォトレジスト２を照射して露光
する。 図１（ｃ）参照 次いで、第１のフォトレジストを現像することにより、
露光された箇所に対応する開口部６を形成する。
【００１１】図１（ｄ）参照 次いで、ベーク用紫外線７を全面に照射して、第１のフ
ォトレジスト２の少なくとも表面を変質させて、以降の
露光・現像工程において、第１のフォトレジスト２に形
成したパターンが再露光・現像等により変形しないよう
にする。
ォトレジスト２の少なくとも表面を変質させて、以降の
露光・現像工程において、第１のフォトレジスト２に形
成したパターンが再露光・現像等により変形しないよう
にする。
【００１２】図２（ｅ）参照 次いで、全面にポジ型の第２のフォトレジスト８を塗布
する。 図２（ｆ）参照 次いで、第１のフォトレジスト２の膜厚がエッチングに
耐え得ない厚さとなっている肩部３に対応する部分を少
なくとも覆う第２のフォトマスク９をマスクとして露光
用紫外線１０で露光する。
する。 図２（ｆ）参照 次いで、第１のフォトレジスト２の膜厚がエッチングに
耐え得ない厚さとなっている肩部３に対応する部分を少
なくとも覆う第２のフォトマスク９をマスクとして露光
用紫外線１０で露光する。
【００１３】図２（ｇ）参照 次いで、第２のフォトレジスト８を現像することによ
り、第１のフォトレジスト２の膜厚がエッチングに耐え
得ない厚さとなっている肩部３に対応する部分を少なく
とも覆うフォトレジストパターン１１を形成する。
り、第１のフォトレジスト２の膜厚がエッチングに耐え
得ない厚さとなっている肩部３に対応する部分を少なく
とも覆うフォトレジストパターン１１を形成する。
【００１４】図２（ｈ）参照 最後に、この第１のフォトレジスト２及びフォトレジス
トパターン１１をマスクにして、シリコン半導体基板１
の露出箇所を適当な手段によりエッチングして、エッチ
ング開口１２を形成する。
トパターン１１をマスクにして、シリコン半導体基板１
の露出箇所を適当な手段によりエッチングして、エッチ
ング開口１２を形成する。
【００１５】以上を要約すると、本発明は、半導体装置
の製造方法において、表面に段差部を有する被露光基板
１に、被エッチング箇所のフォトレジストの膜厚がエッ
チングに耐え得る膜厚で、且つ、段差部の肩部３のフォ
トレジストの膜厚の一番薄い部分がエッチングに耐え得
る膜厚以下になるように第１のフォトレジスト２を塗布
する工程、この第１のフォトレジスト２を露光及び現像
してパターニングする工程、形成されたフォトレジスト
パターンに紫外線を照射しながらベークして第１のフォ
トレジスト２を変質させる工程、被露光基板１表面に第
２のフォトレジスト８を塗布する工程、少なくとも第１
のフォトレジスト２の膜厚がエッチングに耐え得る膜厚
以下になった段差部の肩部３を第２のフォトレジストパ
ターン１１が被覆するように第２のフォトレジストを露
光及び現像する工程、及び、第１及び第２のフォトレジ
ストパターン２，１１をマスクとして被露光基板１をエ
ッチングしてエッチング開口１２を形成する工程を有す
ることを特徴とする。
の製造方法において、表面に段差部を有する被露光基板
１に、被エッチング箇所のフォトレジストの膜厚がエッ
チングに耐え得る膜厚で、且つ、段差部の肩部３のフォ
トレジストの膜厚の一番薄い部分がエッチングに耐え得
る膜厚以下になるように第１のフォトレジスト２を塗布
する工程、この第１のフォトレジスト２を露光及び現像
してパターニングする工程、形成されたフォトレジスト
パターンに紫外線を照射しながらベークして第１のフォ
トレジスト２を変質させる工程、被露光基板１表面に第
２のフォトレジスト８を塗布する工程、少なくとも第１
のフォトレジスト２の膜厚がエッチングに耐え得る膜厚
以下になった段差部の肩部３を第２のフォトレジストパ
ターン１１が被覆するように第２のフォトレジストを露
光及び現像する工程、及び、第１及び第２のフォトレジ
ストパターン２，１１をマスクとして被露光基板１をエ
ッチングしてエッチング開口１２を形成する工程を有す
ることを特徴とする。
【００１６】また、本発明は、被露光基板が素子分離用
の選択酸化膜（図３の１３）を設けたシリコン半導体基
板であることを特徴とする。また、本発明は、被露光基
板に対するエッチング工程がコンタクトホール（図４の
１６）の形成工程であることを特徴とする。
の選択酸化膜（図３の１３）を設けたシリコン半導体基
板であることを特徴とする。また、本発明は、被露光基
板に対するエッチング工程がコンタクトホール（図４の
１６）の形成工程であることを特徴とする。
【００１７】
【作用】第１のフォトレジストの膜厚を被エッチング箇
所の膜厚がエッチングに耐え得る膜厚で、且つ、段差部
の肩部の膜厚の一番薄い部分がエッチングに耐え得る膜
厚以下になるようにすることにより、限界解像力及びフ
ォーカスマージンの低下を防止するものであり、フォト
レジストの膜厚がエッチングに耐え得る膜厚以下になっ
た段差部の肩部を第２のフォトレジストパターンが被覆
することにより、被露光基板のエッチングの際の不所望
なエッチングが生ずることを防止するものであり、さら
に、第１のフォトレジストパターンのベーク工程は、第
２のフォトレジストのパターニングの際に、第１のフォ
トレジストパターンが変形するのを防止するためであ
る。
所の膜厚がエッチングに耐え得る膜厚で、且つ、段差部
の肩部の膜厚の一番薄い部分がエッチングに耐え得る膜
厚以下になるようにすることにより、限界解像力及びフ
ォーカスマージンの低下を防止するものであり、フォト
レジストの膜厚がエッチングに耐え得る膜厚以下になっ
た段差部の肩部を第２のフォトレジストパターンが被覆
することにより、被露光基板のエッチングの際の不所望
なエッチングが生ずることを防止するものであり、さら
に、第１のフォトレジストパターンのベーク工程は、第
２のフォトレジストのパターニングの際に、第１のフォ
トレジストパターンが変形するのを防止するためであ
る。
【００１８】また、被露光基板が、表面の凹凸の激しい
素子分離用の選択酸化膜を設けたシリコン半導体基板で
あり、且つ、そのコンタクトホールの形成工程に適用す
ることにより、本発明の効果がより有効的に発揮できる
ものである。
素子分離用の選択酸化膜を設けたシリコン半導体基板で
あり、且つ、そのコンタクトホールの形成工程に適用す
ることにより、本発明の効果がより有効的に発揮できる
ものである。
【００１９】
【実施例】図３図及び図４は、本発明の実施例の製造工
程を示す図である。 図３（ａ）参照 先ず、５０００Åの素子分離用の選択酸化膜１３及びそ
の上等に厚さ２５００Åの多結晶シリコン配線層１５を
形成したシリコン半導体基板１の表面を覆うように層間
絶縁膜として１０００ÅのＳｉＯ2 膜１４を形成したの
ち、全面にＰＦＩ−３２（商品名）からなるポジ型の第
１のフォトレジスト２を０．３６μｍ塗布し、シリコン
半導体基板１を載置するプレートの温度を１００℃とし
た状態で１００秒間この第１のフォトレジスト２をプリ
ベークする。
程を示す図である。 図３（ａ）参照 先ず、５０００Åの素子分離用の選択酸化膜１３及びそ
の上等に厚さ２５００Åの多結晶シリコン配線層１５を
形成したシリコン半導体基板１の表面を覆うように層間
絶縁膜として１０００ÅのＳｉＯ2 膜１４を形成したの
ち、全面にＰＦＩ−３２（商品名）からなるポジ型の第
１のフォトレジスト２を０．３６μｍ塗布し、シリコン
半導体基板１を載置するプレートの温度を１００℃とし
た状態で１００秒間この第１のフォトレジスト２をプリ
ベークする。
【００２０】この場合、素子分離用の選択酸化膜１３の
間が接近している部分の段差部の肩部、即ち、配線層の
肩部に略対応する部分上のフォトレジストの膜厚はエッ
チングに耐え得る膜厚であるものの、素子分離用の選択
酸化膜１３の間が接近していない部分の段差部の肩部３
上のフォトレジストの膜厚はエッチングに耐えうる膜厚
以下になる。
間が接近している部分の段差部の肩部、即ち、配線層の
肩部に略対応する部分上のフォトレジストの膜厚はエッ
チングに耐え得る膜厚であるものの、素子分離用の選択
酸化膜１３の間が接近していない部分の段差部の肩部３
上のフォトレジストの膜厚はエッチングに耐えうる膜厚
以下になる。
【００２１】図３（ｂ）参照 次いで、ステッパーを用いて、第１のフォトマスク（レ
チクル）４をマスクとして、露光用紫外線（ｉ線）５に
より第１のフォトレジスト２を照射して露光する。 図３（ｃ）参照 次いで、第１のフォトレジスト２をプレート温度を１０
０℃にした状態で１００秒間ポストイクスポージャーベ
ーク（ＰＥＢ）したのち、現像液ＮＭＤ−３（商品名）
を用いて現像することにより、露光された箇所に対応す
る開口部６を形成し、さらに、プレート温度を１００℃
にした状態で１００秒間ポストベークする。
チクル）４をマスクとして、露光用紫外線（ｉ線）５に
より第１のフォトレジスト２を照射して露光する。 図３（ｃ）参照 次いで、第１のフォトレジスト２をプレート温度を１０
０℃にした状態で１００秒間ポストイクスポージャーベ
ーク（ＰＥＢ）したのち、現像液ＮＭＤ−３（商品名）
を用いて現像することにより、露光された箇所に対応す
る開口部６を形成し、さらに、プレート温度を１００℃
にした状態で１００秒間ポストベークする。
【００２２】図３（ｄ）参照 次いで、ベーク用紫外線（ＵＶ光）７を全面に照射しな
がら、プレート温度の初期温度が１００℃で終了温度が
１８０℃に昇温するような状態で１００秒間ベークし
て、第１のフォトレジスト２の少なくとも表面を硬化・
変質させて、以降の露光・現像工程において、第１のフ
ォトレジスト２に形成したパターンが再露光・現像等に
より変形しないようにする。
がら、プレート温度の初期温度が１００℃で終了温度が
１８０℃に昇温するような状態で１００秒間ベークし
て、第１のフォトレジスト２の少なくとも表面を硬化・
変質させて、以降の露光・現像工程において、第１のフ
ォトレジスト２に形成したパターンが再露光・現像等に
より変形しないようにする。
【００２３】図４（ｅ）参照 次いで、全面にＰＦＩ−３２（商品名）からなるポジ型
の第２のフォトレジスト８を０．７６μｍ塗布し、プレ
ート温度を１００℃とした状態で１００秒間この第２の
フォトレジスト８をプリベークする。
の第２のフォトレジスト８を０．７６μｍ塗布し、プレ
ート温度を１００℃とした状態で１００秒間この第２の
フォトレジスト８をプリベークする。
【００２４】図４（ｆ）参照 次いで、ステッパーを用いて、第１のフォトレジスト２
の膜厚がエッチングに耐え得ない厚さとなっている肩部
３に対応する部分を少なくとも覆う第２のフォトマスク
（レチクル）９をマスクとして、露光用紫外線（ｉ線）
１０で露光を行う。
の膜厚がエッチングに耐え得ない厚さとなっている肩部
３に対応する部分を少なくとも覆う第２のフォトマスク
（レチクル）９をマスクとして、露光用紫外線（ｉ線）
１０で露光を行う。
【００２５】図４（ｇ）参照 次いで、第２のフォトレジスト８をプレート温度を１０
０℃にした状態で１００秒間ポストイクスポージャーベ
ーク（ＰＥＢ）したのち、現像液ＮＭＤ−３（商品名）
を用いて現像することにより、第１のフォトレジスト２
の膜厚がエッチングに耐え得ない厚さとなっている肩部
３に対応する部分を少なくとも覆うフォトレジストパタ
ーン１１を形成し、さらに、プレート温度を１００℃に
した状態で１００秒間ポストベークする。
０℃にした状態で１００秒間ポストイクスポージャーベ
ーク（ＰＥＢ）したのち、現像液ＮＭＤ−３（商品名）
を用いて現像することにより、第１のフォトレジスト２
の膜厚がエッチングに耐え得ない厚さとなっている肩部
３に対応する部分を少なくとも覆うフォトレジストパタ
ーン１１を形成し、さらに、プレート温度を１００℃に
した状態で１００秒間ポストベークする。
【００２６】図４（ｈ）参照 最後に、この第１のフォトレジスト２及びフォトレジス
トパターン１１をマスクにして、シリコン半導体基板１
の露出箇所を適当な手段によりエッチングして、一辺の
長さが０．３５μｍのコンタクトホール１６を形成す
る。
トパターン１１をマスクにして、シリコン半導体基板１
の露出箇所を適当な手段によりエッチングして、一辺の
長さが０．３５μｍのコンタクトホール１６を形成す
る。
【００２７】なお、上記実施例においては、素子分離用
の選択酸化膜を有するシリコン半導体基板を用いて説明
しているが、本発明の対象はこの様な基板に限られるも
のではなく、原理的構成において説明したように、被露
光基板としては、表面に凹凸のある基板であれば良いも
のであり、且つ、半導体基板に限られるものでもない。
の選択酸化膜を有するシリコン半導体基板を用いて説明
しているが、本発明の対象はこの様な基板に限られるも
のではなく、原理的構成において説明したように、被露
光基板としては、表面に凹凸のある基板であれば良いも
のであり、且つ、半導体基板に限られるものでもない。
【００２８】また、上記の実施例においては、コンタク
トホールの形成工程を説明しているが、このような工程
に限られるものではなく、半導体基板自体に埋め込み導
電層を埋め込むため等の微細な溝や凹部を形成する場合
にも適用できるものであり、さらに、上下の配線層を接
続するためのスルーホール或いはバイアホールの形成に
用いても良いものである。
トホールの形成工程を説明しているが、このような工程
に限られるものではなく、半導体基板自体に埋め込み導
電層を埋め込むため等の微細な溝や凹部を形成する場合
にも適用できるものであり、さらに、上下の配線層を接
続するためのスルーホール或いはバイアホールの形成に
用いても良いものである。
【００２９】また、上記実施例に使用している材料、膜
厚、或いは、紫外線の波長等は、記載されている材料あ
るいは数値に限定されるものではなく、対象となる被露
光基板の内容・構成に応じて適宜変更すべきものであ
り、例えば、第１のフォトレジストの厚さは０．３〜
０．５μｍの範囲が好適であり、また、第２のフォトレ
ジストの厚さは０．３〜１．２μｍの範囲が好適であ
る。
厚、或いは、紫外線の波長等は、記載されている材料あ
るいは数値に限定されるものではなく、対象となる被露
光基板の内容・構成に応じて適宜変更すべきものであ
り、例えば、第１のフォトレジストの厚さは０．３〜
０．５μｍの範囲が好適であり、また、第２のフォトレ
ジストの厚さは０．３〜１．２μｍの範囲が好適であ
る。
【００３０】
【発明の効果】本発明によれば、第１のフォトレジスト
の膜厚の薄い部分を第２のフォトレジストにパターンに
より補強することにより、限界解像力及びフォーカスマ
ージンを低下することなく、微細フォトレジストパター
ンが可能になり、不所望な箇所にエッチングを生ずるこ
となく半導体装置を微細加工することができる。
の膜厚の薄い部分を第２のフォトレジストにパターンに
より補強することにより、限界解像力及びフォーカスマ
ージンを低下することなく、微細フォトレジストパター
ンが可能になり、不所望な箇所にエッチングを生ずるこ
となく半導体装置を微細加工することができる。
【図１】本発明の原理的構成を説明する途中までの製造
工程を示す図である。
工程を示す図である。
【図２】本発明の原理的構成を説明する図１以降の製造
工程を示す図である。
工程を示す図である。
【図３】本発明の実施例の途中までの製造工程を示す図
である。
である。
【図４】本発明の実施例の図３以降の製造工程を示す図
である。
である。
【図５】フォトレジスト膜厚と限界解像力及びフォーカ
スの相関を示す図である。
スの相関を示す図である。
１ シリコン半導体基板（被露光基板） ２ 第１のフォトレジスト ３ 肩部 ４ 第１のフォトマスク（レチクル） ５ 露光用紫外線 ６ 開口部 ７ ベーク用紫外線 ８ 第２のフォトレジスト ９ 第２のフォトマスク（レチクル） １０ 露光用紫外線 １１ フォトレジストパターン １２ エッチング開口 １３ 選択酸化膜 １４ 層間絶縁膜 １５ 配線層 １６ コンタクトホール
Claims (5)
- 【請求項１】 表面に段差部を有する被露光基板に、被
エッチング箇所の膜厚がエッチングに耐え得る膜厚で、
且つ、前記段差部の肩部の膜厚の一番薄い部分がエッチ
ングに耐え得る膜厚以下になるように第１のフォトレジ
ストを塗布する工程、前記第１のフォトレジストを露光
及び現像してパターニングする工程、前記被露光基板表
面に第２のフォトレジストを塗布する工程、少なくとも
前記第１のフォトレジストの膜厚がエッチングに耐え得
る膜厚以下になった前記段差部の肩部を前記第２のフォ
トレジストのパターンが被覆するように前記第２のフォ
トレジストを露光及び現像する工程、及び、前記第１及
び第２のフォトレジストパターンをマスクとして前記被
露光基板をエッチングしてエッチング開口を形成する工
程を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 上記第２のフォトレジストの塗布工程の
前に、パターニングされた上記第１のフォトレジストの
パターンに紫外線を照射しながらベークして前記第１の
フォトレジストを変質させる工程を有することを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】 上記被露光基板が、基板自体に段差部が
形成されたシリコン半導体基板であることを特徴とする
請求項１または２記載の半導体装置の製造方法。 - 【請求項４】 上記被露光基板が、素子分離用の選択酸
化膜を設けたシリコン半導体基板であることを特徴とす
る請求項１または２記載の半導体装置の製造方法。 - 【請求項５】 上記被露光基板に対するエッチング工程
が、コンタクトホールの形成工程であることを特徴とす
る請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27328094A JPH08139073A (ja) | 1994-11-08 | 1994-11-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27328094A JPH08139073A (ja) | 1994-11-08 | 1994-11-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139073A true JPH08139073A (ja) | 1996-05-31 |
Family
ID=17525652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27328094A Pending JPH08139073A (ja) | 1994-11-08 | 1994-11-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139073A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015088678A (ja) * | 2013-10-31 | 2015-05-07 | 日亜化学工業株式会社 | 半導体素子の製造方法 |
| US9166203B2 (en) | 2013-12-16 | 2015-10-20 | Samsung Display Co., Ltd. | Method of a fabricating display substrate and method of fabricating a display device using the same |
-
1994
- 1994-11-08 JP JP27328094A patent/JPH08139073A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015088678A (ja) * | 2013-10-31 | 2015-05-07 | 日亜化学工業株式会社 | 半導体素子の製造方法 |
| US9166203B2 (en) | 2013-12-16 | 2015-10-20 | Samsung Display Co., Ltd. | Method of a fabricating display substrate and method of fabricating a display device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11243067A (ja) | 半導体装置のダブルコンタクト形成方法 | |
| JP2001351849A (ja) | 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法 | |
| US6821690B2 (en) | Photomask and method for forming micro patterns of semiconductor device using the same | |
| JP3090113B2 (ja) | 半導体装置の製造方法 | |
| US4988609A (en) | Method of forming micro patterns | |
| JPH07135140A (ja) | レジストパターン形成方法 | |
| JPH08139073A (ja) | 半導体装置の製造方法 | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| JP3326709B2 (ja) | パターン形成方法 | |
| US6849538B2 (en) | Semiconductor device and a fabrication method thereof | |
| US6069077A (en) | UV resist curing as an indirect means to increase SiN corner selectivity on self-aligned contact etching process | |
| KR20010011143A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPH07287387A (ja) | ハーフトーン型位相シフトマスク及びその製造方法 | |
| US8084192B2 (en) | Method for forming resist pattern | |
| JP3592805B2 (ja) | フォトレジストパターン形成方法 | |
| JPH09232428A (ja) | 半導体装置の製造方法 | |
| JPH07226356A (ja) | 多層レジストを利用したパターン形成方法 | |
| US20040137375A1 (en) | Method for forming a structure element on a wafer by means of a mask and a trimming mask assigned hereto | |
| KR0159012B1 (ko) | 2층 감광막 패턴 형성방법 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| KR960011249B1 (ko) | 이중성 감광막에 의한 콘택홀 형성 방법 | |
| JPH05144718A (ja) | 半導体装置製造用の遮光性レジスト及び多層レジスト | |
| KR100853461B1 (ko) | 아르곤플로라이드 광원을 이용한 반도체 소자의 패턴형성방법 | |
| KR0156121B1 (ko) | 마스크패턴 제거방법 | |
| KR0144019B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040224 |