KR960011249B1 - 이중성 감광막에 의한 콘택홀 형성 방법 - Google Patents

이중성 감광막에 의한 콘택홀 형성 방법 Download PDF

Info

Publication number
KR960011249B1
KR960011249B1 KR1019920024511A KR920024511A KR960011249B1 KR 960011249 B1 KR960011249 B1 KR 960011249B1 KR 1019920024511 A KR1019920024511 A KR 1019920024511A KR 920024511 A KR920024511 A KR 920024511A KR 960011249 B1 KR960011249 B1 KR 960011249B1
Authority
KR
South Korea
Prior art keywords
dual
contact hole
forming
photosensitive film
pattern
Prior art date
Application number
KR1019920024511A
Other languages
English (en)
Inventor
박상훈
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019920024511A priority Critical patent/KR960011249B1/ko
Application granted granted Critical
Publication of KR960011249B1 publication Critical patent/KR960011249B1/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용없음.

Description

이중성 감광막에 의한 콘택홀 형성 방법
제1도는 종래기술에 따른 콘택홀 형성 공정도.
제2도는 본 발명의 일실시예에 따른 콘택홀 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
11,21 : 반도체 기판 12,22 : 불순물 확산지역
13,23 : 층간산화막 14 : 감광막
24 : 이중성 감광막
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 특히 이중성(dual-tone)감광막에 의한 콘택홀 형성 방법에 관한 것이다.
종래의 콘택홀 형성 방법을 제1도를 통하여 상세히 살펴보면, 도면에서 11은 반도체 기판, 12는 불순물 확산지역, 13은 층간산화막, 14는 감광막을 각각 나타낸다.
도면에 도시된 바와 같이 종래에는 반도체 기판(11)의 불순물 확산영역(12)에 콘택을 이루기 위해서 불순물 확산지역(12)을 덮고 있는 층간산화막(13) 상에 콘택 마스크인 감광막(14) 패턴을 형성한 다음, HF 또는 NHF4+HF 용액에 의한 습식식각과 건식식각을 차례로 실시하여 층간산화막(13)을 선택식각함으로써 콘택홀을 형성하고 있다.
이때, 습식식각은 등방성 식각 특성을 가지며, 건식식각은 비등방성 식각 특성을 가지므로 콘택홀의 형상은 도면에 도시된 바와 같이 와인 글라스 모양으로 형성되게 되어 콘택되는 물질의 스텝커버리지(step coverage)를 개선하게 된다.
그러나, 상기와 같이 종래에는 콘택홀의 입구를 넓히기 위하여, 별도의 습식식각 공정을 실시하고 있으므로, 습식식각시의 불순물 오염이나 공정시간의 증가로 원가 상승 및 반도체 소자의 신뢰도를 떨어뜨리는 문제점이 있었다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 양성 감광막(diazoketon novolac)과 음성 감광막(azide-base)으로 구성된 이중성(dual-tone) 감광막을 이용한 건식식각만으로 콘택홀을 형성하여 스텝커버리지를 개선할 수 있는 이중성 감광막에 의한 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 층간절연막 상에 이중성 감광막을 도포하는 단계; 광대역의 자외선으로 상기 이중성 감광막을 선택적으로 노광하고 현상하여 제1이중성 감광막 패턴을 형성하는 단계; 상기 제1이중성 감광막 패턴을 식각장벽하여 상기 층간절연막의 소정두께를 건식식각하는 단계; 자외선 근처의 빛(Near-UV)으로 상기 제1 이중성 감과막패턴을 전면적으로 노광하고 현상하여 제2이중성 감광막 패턴을 형성하는 단계; 및 상기 제2이중성 감광막 패턴을 식각장벽으로 상기 층간절연막의 하부층인 콘택층이 노출될때까지 상기 층간절연막을 건식식각하여 콘택홀을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이중성(dual-tone)감광막에 대해 간단히 설명하면 다음과 같다.
양성 감광막(diazoketon novolac)과 음성 감광막(azide-base)의 두 가지 물질로 구성된 이중성 감광막은 노출 파장에 따라 서로 다른 상(image)을 형성한다.
즉, 이중성 감광막이 자외선 근처의 빛(near-UV lighi, 파장은 300∼325nm)에 노출되면, 양성 감광제가 활상화되어 보통의 양성 감광막과 같은 기능을 하게 되고, 반면에 광대역의 자외선(mid-UV, 파장은 350∼450nm)에 노출되면, 양성 및 음성 감응제가 활성화된다.
또한, 광대역의 자외선에 노출된 부분이 또다시 연속적으로 자외선 근처의 빛에 노출되면 이후의 현상시 제거되지 않고 남아 있는 특성을 지닌다.
이하, 첨부된 도면 제2도를 통하여 본 발명에 따른 일실시예를 상세히 설명한다.
제2도는 본 발명의 일실시예에 따른 콘택홀 형성 공정도로서, 도면에서 21은 반도체 기판, 22는 불순물 확산지역, 23은 층간산화막, 24는 이중성 감광막을 각각 나타낸다.
먼저, 제2도(a)는 불순물 확산지역(22)이 형성된 반도체 기판(21) 상에 층간산화막(23)을 형성하고, 그 상부에 이중성 감광막(24)을 도포한 상태에서 콘택 레티클(reticle)을 사용하여 광대역의 자외선으로 선택노광시킨 후 현상하여 제1이중성 감광막 패턴(24a)을 형성한 상태의 단면도로서, 이때 제1이중성 감광막 패턴을 형성하기 위한 콘택 레티클의 형상은 평면적으로 볼시 콘택 둘레에 주위에 소정폭을 가지고 불투과막인 크롬 패턴이 형성되도록하여, 콘택 부위 및 불투과막 이외의 부위는 빛이 투과된다. 그리고 콘택 부위의 빛 투과부위에 필터가 형성되어 있어 이중성 감광막의 양성 감응제를 더욱더 활성화시킬 수 있는 파장 대역의 빛이 필터에 의해 투과된다. 따라서, 도면에 도시된 바와 같이 현상된 후의 제1이중성 감광막 패턴(24a) 형상은 콘택 부위가 완전히 제거되는 형상을 갖는다. 제1이중성 감광막 패턴(24a)의 빗금친 부위는 광대역의 자외선에 노출된 부분을 나타낸다.
이어서, 제2도(b)는 상기 제1이중성 감광막 패턴(24a)을 식각장벽으로 하여 건식식각으로 층간산화막(23)의 절반 이하를 제거한 상태의 단면도이다.
이어서, 제2도(c)는 자외선 근처의 빛(Near-UV)으로 제1이중성 감광막 패턴(24a)을 전면노광하는 상태이고, 제2도(d)는 상기 제1이중성 감광막 패턴(24a)을 다시 현상한 상태의 단면도로서, 광대역의 자외선 빛에 노출된 다음 자외선 근처의 빛에 노출된 부위(빗금친 부위)는 상(image)이 남게 되어 제2이중성 감광막 패턴(24b)을 형성한다.
제2도(e)는 제2이중성 감광막 패턴(24b)을 식각장벽으로 하여 층간산화막(23)의 나머지 부분을 건식식각하므로써 반도체 기판(21)을 불순물 확산지역(22)이 드러나도록 한 다음에 제2이중성 감광막 패턴(24b)을 제거한 상태의 단면도로서, 콘택 입구가 넓게 형성되어 습식식각 및 건식식각을 차례로 실시한 방법과 동일하게 스텝커버리지를 향상시킬 수 있다.
본 발명은 반도체 소자 제조 공정 중에서 금속 콘택 홀, 폴리실리콘막 콘택 공정 등에 동일하게 적용될 수 있다.
상기와 같이 이루어지는 본 발명은 습식식각을 사용하지 않고 습식식각 효과와 동일한 효과를 가져오기 때문에 습식식각에 의한 불순물 오염 방지와 원가 절감을 이룰 수 있는 효과가 있다.

Claims (1)

  1. 반도체 소자 제조 방법에 있어서, 층간절연막 상에 이중성 감광막을 도포하는 단계; 광대역의 자외선으로 상기 이중성 감광막을 선택적으로 노광하고 현상하여 제1이중성 감광막 패턴을 형성하는 단계; 상기 제1이중성 감광막 패턴을 식각장벽으로 하여 상기 층간절연막의 소정두께를 건식식각하는 단계; 자외선 근처의 빛(Near-UV)으로 상기 제1이중성 감광막 패턴을 전면적으로 노광하고 현상하여 제2이중성 감광막 패턴을 형성하는 단계; 및 상기 제2이중성 감광막 패턴을 식각장벽으로 상기 층간절연막의 하부층인 콘택층이 노출될때까지 상기 층간절연막을 건식식각하여 콘택홀을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이중성 감광막에 의한 콘택홀 형성 방법.
KR1019920024511A 1992-12-16 1992-12-16 이중성 감광막에 의한 콘택홀 형성 방법 KR960011249B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920024511A KR960011249B1 (ko) 1992-12-16 1992-12-16 이중성 감광막에 의한 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024511A KR960011249B1 (ko) 1992-12-16 1992-12-16 이중성 감광막에 의한 콘택홀 형성 방법

Publications (1)

Publication Number Publication Date
KR960011249B1 true KR960011249B1 (ko) 1996-08-21

Family

ID=19345802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024511A KR960011249B1 (ko) 1992-12-16 1992-12-16 이중성 감광막에 의한 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR960011249B1 (ko)

Similar Documents

Publication Publication Date Title
KR100359780B1 (ko) 반도체 소자의 제조방법
KR0136569B1 (ko) 고집적 반도체 소자의 콘택홀 형성 방법
JP3049490B2 (ja) 半導体装置の製造方法
US4631113A (en) Method for manufacturing a narrow line of photosensitive material
KR960011249B1 (ko) 이중성 감광막에 의한 콘택홀 형성 방법
US6376292B1 (en) Self-aligning photolithography and method of fabricating semiconductor device using the same
US6566184B1 (en) Process to define N/PMOS poly patterns
KR100379531B1 (ko) 반도체 소자의 제조방법
KR960010054B1 (ko) 반도체소자의 콘택형성방법
KR0167607B1 (ko) 롬의 게이트전극 제조 방법
KR19980084300A (ko) 반사억제막을 이용한 소자분리막 형성방법
KR100967671B1 (ko) 반도체 소자의 랜딩 플러그 콘택 제조 방법
KR0166204B1 (ko) 반도체소자의 콘택부 형성방법
JPS6211514B2 (ko)
KR0168358B1 (ko) 반도체 장치의 미세 접촉창 형성 방법
KR0171736B1 (ko) 전계효과트랜지스터 제조 방법
KR100252892B1 (ko) 반도체소자의 배선 형성방법
KR100298427B1 (ko) 반도체장치의제조방법
KR0179155B1 (ko) 반도체장치 및 그 제조방법
KR100277875B1 (ko) 커패시터 제조방법
KR100235936B1 (ko) 레지스트 패턴형성방법
KR100248624B1 (ko) 반도체소자의 제조방법
JPH06140296A (ja) パターン形成方法
KR100205349B1 (ko) 트랜지스터의 제조방법
KR100314738B1 (ko) 반도체소자의게이트전극형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee