KR100967671B1 - 반도체 소자의 랜딩 플러그 콘택 제조 방법 - Google Patents
반도체 소자의 랜딩 플러그 콘택 제조 방법 Download PDFInfo
- Publication number
- KR100967671B1 KR100967671B1 KR1020030033764A KR20030033764A KR100967671B1 KR 100967671 B1 KR100967671 B1 KR 100967671B1 KR 1020030033764 A KR1020030033764 A KR 1020030033764A KR 20030033764 A KR20030033764 A KR 20030033764A KR 100967671 B1 KR100967671 B1 KR 100967671B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- landing plug
- plug contact
- film
- photoresist pattern
- Prior art date
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
- A61N1/00—Electrotherapy; Circuits therefor
- A61N1/18—Applying electric currents by contact electrodes
- A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
- A61H39/00—Devices for locating or stimulating specific reflex points of the body for physical therapy, e.g. acupuncture
- A61H39/002—Using electric currents
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
- A61N1/00—Electrotherapy; Circuits therefor
- A61N1/02—Details
- A61N1/08—Arrangements or circuits for monitoring, protecting, controlling or indicating
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
- A61N1/00—Electrotherapy; Circuits therefor
- A61N1/18—Applying electric currents by contact electrodes
- A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
- A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
- A61N1/36014—External stimulators, e.g. with patch electrodes
Landscapes
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Animal Behavior & Ethology (AREA)
- Veterinary Medicine (AREA)
- Public Health (AREA)
- General Health & Medical Sciences (AREA)
- Engineering & Computer Science (AREA)
- Biomedical Technology (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Radiology & Medical Imaging (AREA)
- Heart & Thoracic Surgery (AREA)
- Rehabilitation Therapy (AREA)
- Physical Education & Sports Medicine (AREA)
- Pain & Pain Management (AREA)
- Epidemiology (AREA)
- Neurology (AREA)
- Biophysics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 소오스영역과 드레인영역을 각각 분리하여 랜딩 플러그용 콘택을 형성할 수 있는 반도체 소자의 랜딩 플러그 콘택 제조 방법에 관해 개시한 것으로서, 기판에 소자분리막을 형성하여 필드 영역 및 액티브 영역을 정의하는 단계와, 상기 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 양측 상기 액티브 영역에 소오스/드레인 영역을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 절연 스페이서용 절연막 및 층간절연막을 차례로 형성하는 단계와, 상기 층간절연막 상에 상기 액티브영역을 오픈시키고 상기 필드영역을 덮는 라인 타입의 제 1감광막 패턴을 형성하는 단계와, 상기 제 1감광막 패턴을 마스크로 상기 층간절연막 및 상기 절연 스페이서용 절연막을 식각하여 상기 소오스/드레인영역을 노출하는 랜딩 플러그 콘택홀들을 형성하는 단계와, 상기 제 1감광막 패턴을 제거하는 단계와, 상기 랜딩 플러그 콘택홀들을 포함한 전면에 상기 랜딩 플러그 콘택홀들이 매립되도록 반사방지막을 형성하고, 상기 드레인영역 및 그 주변의 상기 소자분리막 상부에 형성된 상기 반사방지막을 노출시키는 홀 타입의 제 2감광막 패턴을 형성하는 단계와, 상기 제 2감광막 패턴을 마스크로 상기 반사방지막 및 층간절연막의 일부 두께를 식각하여 상기 드레인 영역 상부에 형성된 상기 랜딩 플러그 콘택홀의 상부 사이즈를 증가시키는 단계와, 상기 제 2감광막 패턴 및 상기 반사방지막을 제거하는 단계와, 상기 결과물 전면에 다결정 실리콘막을 형성한 다음 상기 다결정 실리콘막을 선택적으로 식각하여 상기 랜딩 플러그 콘택홀들 내에 랜딩 플러그들을 형성하는 단계를 포함한 것을 특징으로 한다.
Description
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 랜딩 플러그 제조 방법을 설명하기 위한 공정단면도.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 랜딩 플러그 콘택 제조 방법을 설명하기 위한 공정단면도.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 소오스/드레인(source/drain)영역을 노출시키는 랜딩 플러그(landing plug)용 콘택(contact) 형성에 있어서, 상기 소오스영역과 드레인영역을 각각 분리하여 제조할 수 있는 반도체 소자의 랜딩 플러그 콘택 제조 방법에 관한 것이다.
일반적으로, 랜딩 플러그 콘택은 홀(hole) 타입, 바(bar)타입 또는 "T"타입 등으로 형성할 수 있다. 이때, 상기 홀 타입은 소오스영역과 드레인영역을 동시에 패터닝하는 것으로서, 마스크 제작이 어렵고 패터닝 시 브릿지(bridge) 제어 및 오버레이(overlay) 관리가 어려운 단점이 있다. 따라서, 이를 해결하기 위해 고가의 리쏘그라피(lithography)장치를 사용하거나 패턴을 홀 타입 대신 상기 바타입 또는 "T" 타입을 적용할 수도 있으나, 이런 경우 포토 패터닝 공정은 개선되지만 식각 공정 진행 시 감광막 마진 확보가 어려워 후속 공정에서의 패턴 불량을 유발한다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 랜딩 플러그 콘택 제조 방법을 설명하기 위한 공정단면도이다.
종래 기술에 따른 반도체 소자의 랜딩 플러그 콘택 제조 형성 방법은, 도 1a에 도시된 바와 같이, 기판(1)에 소자격리막(2)을 형성하여 필드영역과 액티브영역을 한정한다. 그런 다음, 상기 소자격리막(2)을 포함한 기판 전면에 실리콘 산화막(미도시) 및 제 1 다결정 실리콘막(미도시)을 차례로 형성하고 나서, 상기 막들을 선택 식각하여 게이트 산화막(3) 및 게이트 전극(5)이 적층된 구조의 게이트를 형성한다. 이 후, 상기 게이트 전극(5)을 마스크로 하여 불순물을 주입하여 게이트 전극(5) 양측 액티브 영역의 기판(1)에 소오스/드레인영역(5)(6)을 형성한다.
이어서, 상기 소오스/드레인영역(5)(6)을 포함한 기판(1) 전면에 실리콘 질화막(7) 및 제 1층간절연막(8)를 차례로 형성한다. 이어, 에치백 또는 화학적 기계적 연마 공정으로 제 1층간절연막(8)의 표면을 평탄화시킨다. 그런 다음, 상기 제 1층간절연막(8) 위에 소오스/드레인영역(5)(6) 및 드레인영역(6)과 인접한 필드영역을 오픈시키는 감광막 패턴(20)을 형성한다. 이때, 상기 감광막 패턴(20)은, 바(bar)타입으로 제작된다.
이후, 도 1b에 도시된 바와 같이, 상기 감광막 패턴(20)을 마스크로 상기 기판(10) 표면이 노출되는 시점까지 제 1층간절연막(8) 및 실리콘 질화막(7)을 식각하여 소오스/드레인 영역(5)(6) 및 드레인 영역(6)과 주변의 소자격리막(2)을 노출하는 랜딩 플러그용 콘택홀(9)들을 형성한다. 그리고 감광막 패턴(20)을 제거한다.
그런 다음, 도 1c에 도시된 바와 같이, 상기 랜딩 플러그용 콘택홀(9)을 포함한 전면에 제 2 다결정 실리콘막(11)을 형성한 다음, 도 1d에 도시된 바와 같이, 상기 제 1층간절연막(8) 및 다결정 실리콘막(11)에 에치백 또는 화학적-기계적 연마 공정을 진행하여 랜딩 플러그용 콘택홀(9)들을 매립시키는 랜딩 플러그(11a, 11b)를 형성한다. 이때, 도면부호 11b는 소오스 영역(5)과 연결되는 제1 랜딩 플러그를 나타내고, 11b는 드레인 영역(6)과 연결되는 제 2랜딩 플러그를 나타낸다. 제 2랜딩 플러그(11b)는 이후 공정에서 형성되는 비트라인과 연결된다.
종래의 기술에서는 바타입의 감광막 패턴을 이용하여 소오스/드레인영역을 동시에 오픈시킴으로써, 포토 패터닝 공정은 개선되지만 고가의 리쏘그라피 장치를 사용함에 따른 비용 상승 및 후속 식각 공정 진행시 감광막의 마진 확보가 어려워 패턴 불량을 유발하는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 고가의 리쏘그라피 장치 투자를 최소화하고 감광막의 마진을 확보할 수 있는 반도체 소자의 랜딩 플러그 콘택 제조 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 랜딩 플러그 콘택 형성 방법은 기판에 소자분리막을 형성하여 필드 영역 및 액티브 영역을 정의하는 단계와, 상기 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 양측 상기 액티브 영역에 소오스/드레인 영역을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 절연 스페이서용 절연막 및 층간절연막을 차례로 형성하는 단계와, 상기 층간절연막 상에 상기 액티브영역을 오픈시키고 상기 필드영역을 덮는 라인 타입의 제 1감광막 패턴을 형성하는 단계와, 상기 제 1감광막 패턴을 마스크로 상기 층간절연막 및 상기 절연 스페이서용 절연막을 식각하여 상기 소오스/드레인영역을 노출하는 랜딩 플러그 콘택홀들을 형성하는 단계와, 상기 제 1감광막 패턴을 제거하는 단계와, 상기 랜딩 플러그 콘택홀들을 포함한 전면에 상기 랜딩 플러그 콘택홀들이 매립되도록 반사방지막을 형성하고, 상기 드레인영역 및 그 주변의 상기 소자분리막 상부에 형성된 상기 반사방지막을 노출시키는 홀 타입의 제 2감광막 패턴을 형성하는 단계와, 상기 제 2감광막 패턴을 마스크로 상기 반사방지막 및 층간절연막의 일부 두께를 식각하여 상기 드레인 영역 상부에 형성된 상기 랜딩 플러그 콘택홀의 상부 사이즈를 증가시키는 단계와, 상기 제 2감광막 패턴 및 상기 반사방지막을 제거하는 단계와, 상기 결과물 전면에 다결정 실리콘막을 형성한 다음 상기 다결정 실리콘막을 선택적으로 식각하여 상기 랜딩 플러그 콘택홀들 내에 랜딩 플러그들을 형성하는 단계를 포함한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
삭제
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 랜딩 플러그 콘택 제조 방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 반도체 소자의 랜딩 플러그 콘택 제조 방법은, 도 2a에 도시된 바와 같이, 먼저 기판(100)에 소자격리막(102)을 형성하여 액티브영역과 필드영역을 정의한다.
그런 다음, 상기 소자격리막(102)을 포함한 기판 전면에 실리콘 산화막(미도시), 제 1다결정 실리콘막(미도시)을 차례로 형성한 다음, 포토리쏘그라피 공정에 의해 상기 막들을 패터닝하여 게이트 산화막(103) 및 게이트 전극(104)이 적층된 구조의 게이트를 형성한다. 그런 다음, 상기 게이트 전극(104)을 마스크로 불순물을 주입하여 게이트 전극(104) 양측 액티브영역의 기판(100)에 소오스/드레인영역(105)(106)을 형성한다.
이 후, 도 2b에 도시된 바와 같이, 상기 게이트 전극(104)을 포함한 전면에 게이트 전극(104)을 덮어 측벽 역할을 하는 실리콘 질화막(107)하고, 상기 실리콘 질화막(107) 위에 제 1층간절연막(108)을 형성한다. 그런 다음, 상기 제 1층간절연막(108) 위에 액티브영역을 오픈시키고 필드영역을 덮는 라인 타입의 제 1감광막 패턴(120)을 형성한다.
이어, 도 2c에 도시된 바와 같이, 상기 제 1감광막 패턴(120)을 마스크로 상기 액티브영역의 제 1층간절연막(108) 및 실리콘 질화막(107)을 식각하여 소오스/드레인영역(105)(106)을 오픈시키는 라인 타입의 랜딩 플러그용 콘택홀(109)을 형성한다.
그런 다음, 상기 제 1감광막 패턴(20)을 제거하고 나서, 도 2d에 도시된 바와 같이, 랜딩 플러그용 콘택홀(109)을 포함한 전면에 버텀 반사방지막(110)을 형성한다.
이때, 버텀 반사방지막(110)은 랜딩 플러그용 콘택홀(109)을 포함한 전면에 일정한 두께로 형성되지만, 작은 선폭을 갖는 랜딩 플러그용 콘택홀(109)에서는 랜딩 플러그용 콘택홀(109)을 채우는 형태로 형성된다.
이어, 상기 버텀 반사방지막(110) 위에 드레인영역(106) 및 이에 인접한 소자분리막(102) 상부의 버텀 반사방지막(110)을 노출시키는 홀 타입의 제 2감광막 패턴(122)을 형성한다.
이때, 버텀 반사방지막(110)은 랜딩 플러그용 콘택홀(109)을 포함한 전면에 일정한 두께로 형성되지만, 작은 선폭을 갖는 랜딩 플러그용 콘택홀(109)에서는 랜딩 플러그용 콘택홀(109)을 채우는 형태로 형성된다.
이어, 상기 버텀 반사방지막(110) 위에 드레인영역(106) 및 이에 인접한 소자분리막(102) 상부의 버텀 반사방지막(110)을 노출시키는 홀 타입의 제 2감광막 패턴(122)을 형성한다.
이 후, 상기 제 2감광막 패턴(122)을 마스크로 상기 버텀 반사방지막(110) 및 제 1층간절연막(108)을 식각한다. 이때, 필드 영역에 위치하는 제 1 층간절연막(108)을 일부 두께 잔류시키어, 하부의 소자분리막(102)이 노출되지 않도록 한다. 또한, 드레인영역(106) 상부는 제 2감광막 패턴(122)이 오픈되어 있기는 하지만 드레인영역(106) 상부의 랜딩 플러그용 콘택홀(109)에 매립된 버텀 반사방지막(110)의 두께가 두꺼우므로, 드레인 영역(106)은 오픈되지 않는다.
상기 식각 공정 결과, 드레인영역(106) 상부의 랜딩 플러그용 콘택홀(109)의 상부 사이즈가 증가된다.
상기 식각 공정 결과, 드레인영역(106) 상부의 랜딩 플러그용 콘택홀(109)의 상부 사이즈가 증가된다.
이어, 도 2e에 도시된 바와 같이, 제 2감광막 패턴(122) 및 버텀 반사방지막(110)을 제거하여 랜딩 플러그용 콘택홀(109)들을 노출시킨다.
그런 다음, 도 2f에 도시된 바와 같이, 노출된 랜딩 플러그용 콘택홀(109)들이 매립되도록 전면에 제 2다결정 실리콘막(미도시)을 형성한 다음, 상기 제 2다결정 실리콘막을 화학적 기계적 연마하여 랜딩 플러그용 콘택홀(109)들 내에 랜딩 플러그(112)들을 형성한다.
본 발명에 따르면, 랜딩 플러그 형성 시, 라인 타입의 제 1감광막 패턴을 이용하여 소오스/드레인영역을 오픈시키고, 다시 홀 타입의 제 2감광막 패턴을 이용하여 이미 오픈된 소오스영역이 식각되는 것을 방지한다.
이상에서와 같이, 본 발명은 필드영역 및 액티브영역에서 랜딩플러그 콘택을 동시에 형성하는 방법 대신 2회로 나누어 진행함으로써, 패턴 간의 절연막 증착 후 표면에 단차가 있어도 식각이 가능하며, 패턴 분리를 위한 평탄화 공정을 생략할 수 있다.
또한, 본 발명은 소오스영역과 드레인영역을 분리하여 형성할 경우, 드레인영역은 패턴 간격이 넓고 사이즈가 큰 홀 타입이고, 소오스영역은 라인 타입으로 오버레이를 게이트 전극과 직각 방향으로만 관리하면 됨으로써, 고가의 리쏘그라피 장비 대신 저가의 장비로도 패턴이 가능하다.
한편, 본 발명은 드레인영역 패턴 형성 시, 비트라인 콘택이 연결만 되면 됨으로써, 소자격리막까지 식각하지 않고 중간까지만 식각하고, 바타입의 콘택에서 불필요하게 랜딩 플러그가 길어진 부분을 클로즈(close)해줌으로써, 랜딩플러그와 게이트 전극 간의 기생 캐패시턴스를 최소화할 수 있는 이점이 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (1)
- 기판에 소자분리막을 형성하여 필드 영역 및 액티브 영역을 정의하는 단계와,상기 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 양측 상기 액티브 영역에 소오스/드레인 영역을 형성하는 단계와,상기 게이트 전극을 포함한 전면에 절연 스페이서용 절연막 및 층간절연막을 차례로 형성하는 단계와,상기 층간절연막 상에 상기 액티브영역을 오픈시키고 상기 필드영역을 덮는 라인 타입의 제 1감광막 패턴을 형성하는 단계와,상기 제 1감광막 패턴을 마스크로 상기 층간절연막 및 상기 절연 스페이서용 절연막을 식각하여 상기 소오스/드레인영역을 노출하는 랜딩 플러그 콘택홀들을 형성하는 단계와,상기 제 1감광막 패턴을 제거하는 단계와,상기 랜딩 플러그 콘택홀들을 포함한 전면에 상기 랜딩 플러그 콘택홀들이 매립되도록 반사방지막을 형성하고, 상기 드레인영역 및 그 주변의 상기 소자분리막 상부에 형성된 상기 반사방지막을 노출시키는 홀 타입의 제 2감광막 패턴을 형성하는 단계와,상기 제 2감광막 패턴을 마스크로 상기 반사방지막 및 층간절연막의 일부 두께를 식각하여 상기 드레인 영역 상부에 형성된 상기 랜딩 플러그 콘택홀의 상부 사이즈를 증가시키는 단계와,상기 제 2감광막 패턴 및 상기 반사방지막을 제거하는 단계와,상기 랜딩 플러그 콘택홀을 포함한 전면에 다결정 실리콘막을 형성한 다음 상기 다결정 실리콘막을 선택적으로 식각하여 상기 랜딩 플러그 콘택홀들 내에 랜딩 플러그들을 형성하는 단계를 포함한 것을 특징으로 하는 반도체 소자의 랜딩 플러그 콘택 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030033764A KR100967671B1 (ko) | 2003-05-27 | 2003-05-27 | 반도체 소자의 랜딩 플러그 콘택 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030033764A KR100967671B1 (ko) | 2003-05-27 | 2003-05-27 | 반도체 소자의 랜딩 플러그 콘택 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040102397A KR20040102397A (ko) | 2004-12-08 |
| KR100967671B1 true KR100967671B1 (ko) | 2010-07-07 |
Family
ID=37378653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030033764A KR100967671B1 (ko) | 2003-05-27 | 2003-05-27 | 반도체 소자의 랜딩 플러그 콘택 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100967671B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100811265B1 (ko) | 2006-06-30 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체 소자의 랜딩 플러그 컨택 형성 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057781A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 반도체장치의 폴리실리콘 플러그패드 형성방법 |
| KR20010004747A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 반도체 소자의 제조 방법 |
| KR20010026194A (ko) * | 1999-09-03 | 2001-04-06 | 윤종용 | 랜딩 패드 형성 방법 |
| KR20030001953A (ko) * | 2001-06-28 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
2003
- 2003-05-27 KR KR1020030033764A patent/KR100967671B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057781A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 반도체장치의 폴리실리콘 플러그패드 형성방법 |
| KR20010004747A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 반도체 소자의 제조 방법 |
| KR20010026194A (ko) * | 1999-09-03 | 2001-04-06 | 윤종용 | 랜딩 패드 형성 방법 |
| KR20030001953A (ko) * | 2001-06-28 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040102397A (ko) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100359780B1 (ko) | 반도체 소자의 제조방법 | |
| US7229904B2 (en) | Method for forming landing plug contacts in semiconductor device | |
| US7785997B2 (en) | Method for fabricating semiconductor device | |
| KR100967671B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 제조 방법 | |
| JP4376500B2 (ja) | レジスト埋め込み方法および半導体装置の製造方法 | |
| KR100807596B1 (ko) | 반도체 소자 제조방법 | |
| KR100334963B1 (ko) | 콘택 플러그를 갖는 반도체소자의 제조 방법 | |
| KR100944344B1 (ko) | 반도체소자의 제조방법 | |
| KR100505417B1 (ko) | 반도체소자의 제조방법 | |
| KR100390458B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100621451B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100386625B1 (ko) | 반도체 소자의 제조방법 | |
| KR100527531B1 (ko) | 반도체소자의 제조방법 | |
| KR100721186B1 (ko) | 반도체 소자의 제조방법 | |
| KR100582355B1 (ko) | 반도체소자의 콘택플러그 형성 방법 | |
| KR100307536B1 (ko) | 디램의 셀트랜지스터 제조방법 | |
| KR100304440B1 (ko) | 반도체소자의 제조방법 | |
| KR101046755B1 (ko) | 반도체 소자의 랜딩 플러그 제조 방법 | |
| KR20000028095A (ko) | 반도체소자의 제조방법 | |
| KR100604760B1 (ko) | 반도체소자의 제조방법 | |
| KR0172778B1 (ko) | 반도체 소자 제조 방법 | |
| KR100433093B1 (ko) | 반도체소자의 제조방법 | |
| KR20030001919A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20060108035A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20040002288A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |