KR20060108035A - 플래쉬 메모리 소자의 제조방법 - Google Patents

플래쉬 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR20060108035A
KR20060108035A KR1020050030014A KR20050030014A KR20060108035A KR 20060108035 A KR20060108035 A KR 20060108035A KR 1020050030014 A KR1020050030014 A KR 1020050030014A KR 20050030014 A KR20050030014 A KR 20050030014A KR 20060108035 A KR20060108035 A KR 20060108035A
Authority
KR
South Korea
Prior art keywords
drain
photoresist
contact hole
junction
film
Prior art date
Application number
KR1020050030014A
Other languages
English (en)
Inventor
이남재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050030014A priority Critical patent/KR20060108035A/ko
Publication of KR20060108035A publication Critical patent/KR20060108035A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 드레인 플러그(drain plug) 공정과 메탈 플러그(metal plug) 공정을 병합하고, 드레인 플러그를 폴리실리콘이 아닌 금속막으로 형성하는 기술로, 이와 같은 본 발명을 이용하면 공정 스텝수를 줄일 수 있고 콘택홀 형성을 위한 포토 공정의 얼라인 마진(align margin)을 향상시킬 수 있으며, 드레인 콘택 저항을 줄일 수 있는 효과가 있다.
드레인 플러그, 메탈 플러그

Description

플래쉬 메모리 소자의 제조방법{Method for Fabricating Flash Memory Device}
도 1a 내지 도 1h는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 11 : 게이트
12 : 측벽 산화막 13 : 버퍼 질화막
14 : 층간 절연막 15 : 식각방지막
16 : 절연막 17a : 드레인 콘택홀
17b: 메탈 콘택홀 18 : 텅스텐막
18a : 드레인 플러그 18b : 메탈 플러그
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 특히 제조 공정을 단순화시키고 공정 마진을 확보하기에 적합한 플래쉬 메모리 소자의 제조방법에 관한 것이다.
종래 기술에 따른 플래쉬 메모리 소자 제조시에는 셀 영역(cell region)에 드레인 플러그(drain plug) 공정을 실시한 이후에 페리 영역(peri region)에 메탈 플러그(metal plug) 공정을 실시하고 있다. 따라서, 드레인 플러그와 메탈 플러그 형성을 위하여 마스크(mask) 공정, 식각 공정 및 플러그 매립 공정 등을 각각 2회 실시해야 한다.
또한, 메탈 플러그 형성을 위한 마스크 작업시 메탈 플러그뿐만 아니라 이전에 형성한 드레인 플러그와도 얼라인(align)시켜야 하므로 포토 공정 마진 확보가 어려운 실정이다.
따라서, 본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로써, 공정 스텝 수를 줄일 수 있는 플래쉬 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 플러그 형성을 위한 포토 공정의 얼라인 마진을 확보할 수 있는 플래쉬 메모리 소자의 제조방법을 제공하는데 있다.
본 발명에 따른 플래쉬 메모리 소자의 제조방법은 게이트, 소오스 접합 및 드레인 접합이 형성된 셀 영역과 페리 영역을 포함하는 반도체 기판상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막상에 식각방지막과 절연막을 형성하는 단계와, 상기 절연막과 식각방지막과 층간 절연막에 상기 셀 영역의 드레인 접합을 노출하는 드레인 콘택홀을 형성하고 동시에 상기 페리 영역의 게이트, 소오스 접합 및 드레인 접합을 노출하는 메탈 콘택홀을 형성하는 단계와, 상기 드레인 콘택홀과 메탈 콘택홀에 금속을 매립하여 드레인 플러그와 메탈 플러그를 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조공정 단면도이다.
먼저, 도 1a에 도시하는 바와 같이 셀 영역 및 페리 영역을 포함하는 반도체 기판(10)상에 터널링 산화막(11a), 플로팅 게이트용 폴리실리콘막(11b), ONO막(11c), 컨트롤 게이트용 폴리실리콘막(11d), 텅스텐 실리사이드막(11e) 및 하드마스크막(11f)의 적층막으로 이루어진 게이트(11)를 다수 개 형성한다.
그런 다음, 상기 게이트(11)들을 마스크로 불순물 이온을 주입하여 게이트 (11)들 양측 반도체 기판(10)내에 소오스/드레인 접합(미도시)을 형성한 다음, 상기 게이트(11) 측면에 측벽 산화막(12)을 형성하고, 상기 게이트(11) 및 측벽 산화막(12)을 포함하는 반도체 기판(10) 전표면상에 버퍼 질화막(13)을 형성한 후, 전면에 층간 절연막(14)을 형성한다.
이어, 도 1b에 도시하는 바와 같이 상기 층간 절연막(14)상에 약 500Å의 두께로 질화막을 증착하여 식각방지막(15)을 형성하고, 상기 식각방지막(15)상에 2000~3000Å의 두께의 산화막을 증착하여 절연막(16)으로 형성한다.
그런 다음, 도 1c에 도시하는 바와 같이 상기 절연막(16)상에 제 1 포토레지스트(PR1)를 도포하고 셀 영역의 드레인 접합과 페리 영역의 게이트(11), 소오스 접합 및 드레인 접합 상부의 절연막(16)이 노출되도록 노광 및 현상 공정으로 상기 제 1 포토레지스트(PR1)를 패터닝한다.
이어서, 패터닝된 제 1 포토레지스트(PR1)를 마스크로 상기 절연막(16)과 식각방지막(15)을 식각하여 상기 층간 절연막(14)을 노출시킨다.
그런 다음, 도 1d에 도시하는 바와 같이 상기 제 1 포토레지스트(PR1)를 제거하고 크리닝 공정을 실시한다.
이어서, 도 1e에 도시하는 바와 같이 전면에 제 2 포토레지스트(PR2)를 도포하고 상기 제 1 포토레지스트(PR1)의 노광 공정에 사용한 동일 레티클(reticle)을 이용한 노광 및 현상 공정으로 상기 제 2 포토레지스트(PR2)를 패터닝한다.
그리고, 패터닝된 제 2 포토레지스트(PR2)를 마스크로 상기 층간 절연막(14)과 버퍼 질화막(13)과 터널링 산화막(11a)을 식각하여 셀 영역의 드레인 접합을 노 출하는 드레인 콘택홀(17a) 및 페리 영역의 게이트(11)의 플로팅 게이트용 폴리실리콘막(11b)과 소오스 및 드레인 접합을 노출하는 메탈 콘택홀(17b)을 형성한다.
이어, 도 1f에 도시하는 바와 같이 상기 제 2 포토레지스트(PR2)를 제거하고 크리닝 공정을 실시한다.
그런 다음, 상기 드레인 콘택홀(17a) 및 메탈 콘택홀(17b)이 매립되도록 전면에 금속막 예를 들어, 텅스텐막(18)을 증착한다.
이후, 상기 절연막(16)이 노출되도록 CMP(Chemical Mechanical Polishing) 공정으로 텅스텐막(18)을 연마하여 상기 드레인 콘택홀(17a)내에 드레인 플러그(18a)를 형성하고 상기 메탈 콘택홀(17b)내에 메탈 플러그(18b)를 형성한다.
이상으로, 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조를 완료한다.
상술한 바와 같이, 본 발명은 다음과 같은 효과가 있다.
첫째, 드레인 콘택홀을 메탈 콘택홀과 함께 형성하므로 드레인 콘택홀 형성을 위한 포토 공정, 식각 공정 및 크리닝 공정을 생략하여 공정을 단순화시킬 수 있다.
둘째, 한번의 금속막 증착 공정으로 드레인 콘택홀과 메탈 콘택홀내에 드레인 플러그와 메탈 플러그를 형성할 수 있으므로, 드레인 콘택홀 매립을 위한 폴리 증착 공정, 에치백 공정 및 그에 따른 크리닝 공정의 생략이 가능하여 공정을 단순화시킬 수 있다.
셋째, 드레인 플러그를 폴리실리콘 대신 메탈을 사용하여 형성함으로써 드레인 플러그의 콘택 저항을 줄일 수 있다.
넷째, 드레인 콘택홀과 메탈 콘택홀을 동시에 형성하므로 콘택홀 형성을 위한 포토 공정의 얼라인 마진을 향상시킬 수 있다.

Claims (5)

  1. (a) 게이트, 소오스 접합 및 드레인 접합이 형성된 셀 영역 및 페리 영역을 포함하는 반도체 기판상에 층간 절연막을 형성하는 단계;
    (b) 상기 층간 절연막상에 식각방지막과 절연막을 형성하는 단계;
    (c) 상기 절연막과 식각방지막과 층간 절연막에 상기 셀 영역의 드레인 접합을 노출하는 드레인 콘택홀을 형성하고 동시에 상기 페리 영역의 게이트, 소오스 접합 및 드레인 접합을 노출하는 메탈 콘택홀을 형성하는 단계; 및
    (d) 상기 드레인 콘택홀과 메탈 콘택홀에 금속을 매립하여 드레인 플러그와 메탈 플러그를 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 (c) 단계는
    상기 절연막상에 제 1 포토레지스트를 도포하는 단계;
    상기 셀 영역의 드레인 접합과 상기 페리 영역의 게이트, 소오스 접합 및 드레인 접합 상부의 절연막이 노출되도록 상기 제 1 포토레지스트를 패터닝하는 단계;
    상기 패터닝된 제 1 포토레지스트를 마스크로 상기 층간 절연막이 드러나도록 상기 절연막과 식각방지막을 제거하는 단계;
    상기 제 1 포토레지스트를 제거하는 단계;
    전면에 제 2 포토레지스트를 도포하는 단계;
    상기 셀 영역의 드레인 접합과 상기 페리 영역의 게이트, 소오스 접합 및 드레인 접합 상부의 층간 절연막이 노출되도록 상기 제 2 포토레지스트를 패터닝하는 단계;
    상기 패터닝된 제 2 포토레지스트를 마스크로 상기 층간 절연막을 식각하여 상기 셀 영역의 드레인 접합을 노출하는 드레인 콘택홀과 상기 페리 영역의 게이트, 소오스 접합 및 드레인 접합을 노출하는 메탈 콘택홀을 형성하는 단계; 및
    상기 제 2 포토레지스트를 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
  3. 제 2항에 있어서,
    상기 제 1, 제 2 포토레지스트 패터닝시 동일 레티클을 사용하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
  4. 제 1항에 있어서,
    상기 식각방지막은 질화막으로 형성하고, 상기 절연막은 산화막으로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
  5. 제 1항에 있어서,
    상기 금속막을 텅스텐막으로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
KR1020050030014A 2005-04-11 2005-04-11 플래쉬 메모리 소자의 제조방법 KR20060108035A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050030014A KR20060108035A (ko) 2005-04-11 2005-04-11 플래쉬 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050030014A KR20060108035A (ko) 2005-04-11 2005-04-11 플래쉬 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20060108035A true KR20060108035A (ko) 2006-10-17

Family

ID=37627930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050030014A KR20060108035A (ko) 2005-04-11 2005-04-11 플래쉬 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20060108035A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550350B2 (en) 2006-09-29 2009-06-23 Hynix Semiconductor Inc. Methods of forming flash memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550350B2 (en) 2006-09-29 2009-06-23 Hynix Semiconductor Inc. Methods of forming flash memory device

Similar Documents

Publication Publication Date Title
JP2001168205A (ja) 半導体装置及びその製造方法並びに製造に用いるマスク
KR20090124977A (ko) 반도체 디바이스 제조 방법
US7235442B2 (en) Method for fabricating conductive line
US20050255641A1 (en) Semiconductor device and method of manufacturing the same
KR100469913B1 (ko) 반도체소자의 제조방법
KR20060108035A (ko) 플래쉬 메모리 소자의 제조방법
KR100596807B1 (ko) 반도체 소자의 리세스 게이트 형성방법
US6753222B2 (en) Method of manufacturing semiconductor device
US7381652B2 (en) Method of manufacturing flash memory device
KR20040041792A (ko) 복합 반도체 장치의 제조방법
KR100365755B1 (ko) 반도체 소자의 제조 방법
KR100334963B1 (ko) 콘택 플러그를 갖는 반도체소자의 제조 방법
KR100587062B1 (ko) 플래쉬 메모리소자의 금속배선 형성방법
KR100944344B1 (ko) 반도체소자의 제조방법
KR100418923B1 (ko) 반도체소자의 제조방법
KR100967671B1 (ko) 반도체 소자의 랜딩 플러그 콘택 제조 방법
KR100575361B1 (ko) 플래시 게이트 및 고전압 게이트 형성 방법
KR100300053B1 (ko) 반도체소자의자기정렬콘택홀형성방법
US7642191B2 (en) Method of forming semiconductor structure
KR100720259B1 (ko) 반도체 소자의 형성 방법
KR100244261B1 (ko) 반도체 소자의 플러그 제조방법
KR100396711B1 (ko) 반도체 소자의 제조방법
KR20060127296A (ko) 반도체 소자의 정렬 키 형성방법
KR20070115353A (ko) 반도체 장치의 패턴 형성 방법 및 이를 이용한 불 휘발성메모리의 셀 패턴 형성 방법
KR20040008490A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid