KR20040008490A - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR20040008490A
KR20040008490A KR1020020042129A KR20020042129A KR20040008490A KR 20040008490 A KR20040008490 A KR 20040008490A KR 1020020042129 A KR1020020042129 A KR 1020020042129A KR 20020042129 A KR20020042129 A KR 20020042129A KR 20040008490 A KR20040008490 A KR 20040008490A
Authority
KR
South Korea
Prior art keywords
pad
film
forming
layer
trench
Prior art date
Application number
KR1020020042129A
Other languages
English (en)
Inventor
이동근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020042129A priority Critical patent/KR20040008490A/ko
Publication of KR20040008490A publication Critical patent/KR20040008490A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 패드 질화막을 제거하는 식각 공정 수행에 걸리는 시간을 최소화하여 라이너 질화막의 손실을 감소시켜 모트의 발생을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다. 본 발명에 따른 반도체 소자의 소자 분리막 제조 방법은 반도체 기판 상부에 패드 산화막 및 패드 질화막을 형성하는 단계와, 상기 패드 질화막 상부에 패드 폴리실리콘막을 형성하는 단계와, 상기 패드 폴리실리콘막, 패드 질화막, 패드 산화막 및 상기 반도체 기판의 소정 영역을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 표면의 노출된 영역에 산화막을 형성하는 단계와, 상기 트렌치를 포함한 상기 반도체 기판의 전면에 일정 두께의 라이너 질화막 및 라이너 산화막을 순차적으로 형성하는 단계와, 상기 반도체 기판의 전면에 상기 트렌치를 매립하는 소자 분리막용 산화막을 형성하는 단계와, 평탄화 공정을 수행하여 패드 질화막을 노출시키는 단계와, 상기 패드 질화막을 제거하는 단계 및 세정 공정을 수행하여 상기 패드 산화막을 제거하는 단계를 포함하는 것을 그 특징으로 한다.

Description

반도체 소자의 소자 분리막 형성 방법{METHOD FOR FABRICATING DEVICE ISOLATION FILM OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 패드 질화막을 제거하는 식각 공정 수행에 걸리는 시간을 최소화하여 라이너 질화막의 손실을 감소시켜 모트의 발생을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도들이다. 도 1a 내지 도 1e를 참조하면, 반도체 기판(10) 상부에 패드 산화막(20) 및 패드 질화막(30)을 형성한다(도 1a 참조). 여기서 패드 질화막(30)은 트렌치 형성시 마스크로 사용되므로 충분히 두껍게 형성하여야 한다. 그 다음에, 패드 질화막(30), 패드 산화막(20) 및 반도체 기판(10)의 소정 영역을 식각하여 트렌치(40)를 형성한다(도 1b 참조). 다음에는, 트렌치(40) 표면의 노출된 영역에 산화막(50)을 형성한 후 트렌치(50)를 포함한 반도체 기판(10)의 전면에 일정 두께의 라이너 질화막(60)을 형성한다(도 1c 참조). 다음에는, 트렌치(40)를 포함한 반도체 기판(10)의 전면에 트렌치(40)를 매립하는 소자 분리막용 산화막(70)을 형성한 후(도 1d 참조), 평탄화 공정을 수행하여 패드 질화막(30)을 노출시킨다(도 1e 참조). 그 다음에, 식각 공정을 이용하여 패드 질화막(30)을 제거한 후 세정 공정을 수행하여 패드 산화막(20)을 제거함으로써 소자 분리막(80)을 형성한다(도 1f 및 1g 참조).
종래 기술에 의한 소자 분리막 형성 방법은 트렌치 형성시 마스크로 이용되는 패드 질화막의 두께를 두껍게 형성하여야 하는데, 이러한 두꺼운 패드 질화막을 제거하기 위한 식각 공정은 그 수행 시간이 증가하게 되어 패드 질화막뿐만 아니라 라이너 질화막 및 소자 분리막용 산화막까지 과식각되어 소자 분리막의 가장자리에 도 1g의 모트(90)가 형성된다는 문제점이 있다.
본 발명은 이러한 문제를 해결하기 위해 패드 질화막을 얇게 형성하고 그 상부에 패드 폴리실리콘막을 추가로 형성하여 평탄화 공정 후 남는 패드 질화막을 제거하는 식각 공정 수행에 걸리는 시간을 최소화하여 라이너 질화막의 손실을 감소시켜 모트의 발생을 방지하는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도들.
도 2a 내지 도 2i는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도들.
본 발명에 따른 반도체 소자의 소자 분리막 제조 방법은 반도체 기판 상부에 패드 산화막 및 패드 질화막을 형성하는 단계와, 상기 패드 질화막 상부에 패드 폴리실리콘막을 형성하는 단계와, 상기 패드 폴리실리콘막, 패드 질화막, 패드 산화막 및 상기 반도체 기판의 소정 영역을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 표면의 노출된 영역에 산화막을 형성하는 단계와, 상기 트렌치를 포함한 상기 반도체 기판의 전면에 일정 두께의 라이너 질화막 및 라이너 산화막을 순차적으로 형성하는 단계와, 상기 반도체 기판의 전면에 상기 트렌치를 매립하는 소자 분리막용 산화막을 형성하는 단계와, 평탄화 공정을 수행하여 패드 질화막을 노출시키는 단계와, 상기 패드 질화막을 제거하는 단계 및 세정 공정을 수행하여 상기 패드 산화막을 제거하는 단계를 포함하는 것을 그 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2i는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도들이다. 도 2a 내지 도 2i를 참조하면, 반도체 기판(100) 상부에 패드 산화막(200) 및 패드 질화막(300)을 형성한다(도 2a 참조). 여기서 패드 질화막(300)은 종래 기술에 비하여 얇게 형성한다. 종래에는 패드 질화막(300)이 후속 공정인 트렌치 형성 공정에서 마스크의 역할을 하므로 충분히 두껍게 형성하였으나, 본 발명에 따른 소자 분리막 형성 방법의 경우, 패드 질화막(300)을 얇게 형성하더라도 추가적으로 형성되는 패드 폴리실리콘막(400)에 의하여 충분한 두께를 확보할 수 있으므로 트렌치 형성시 마스크로의 역할을 수행하는데 문제가 없다.
다음에는, 패드 질화막(300) 상부에 패드 폴리실리콘막(400)을 형성한다(도 2b 참조). 패드 폴리실리콘막(400)은 후속 평탄화 공정시 방어막으로써 작용한다. 그 다음에, 패드 폴리실리콘막(400), 패드 질화막(300), 패드 산화막(200) 및 반도체 기판(100)의 소정 영역을 식각하여 트렌치(500)를 형성한 후 트렌치(500) 표면의 노출된 영역에 산화막(600)을 형성한다(도 2c 및 도 2d 참조).
그 다음에, 트렌치(500)를 포함한 반도체 기판(100)의 전면에 일정 두께의 라이너 질화막(650) 및 라이너 산화막(700)을 순차적으로 형성한 후 반도체 기판(100)의 전면에 트렌치(500)를 매립하는 소자 분리막용 산화막(800)을 형성한다(도 2e 및 도 2f 참조).
다음에는, CMP(Chemical Mechanical Polishing)와 같은 평탄화 공정을 수행하여 패드 질화막(300) 상부의 라이너 산화막(700), 라이너 질화막(650) 및 패드 폴리실리콘막(400)제거한 후 바람직하게는 습식 식각 공정을 이용하여 패드 질화막(300)을 제거한다. 여기서, 패드 질화막(300)은 종래 기술에 비하여 얇게 형성되었으므로 식각 공정을 수행하는 시간이 감소되어 라이너 질화막(650)의 손실을 최소화할 수 있다. 그 다음에 세정 공정을 수행하여 패드 산화막(200)을 제거하여 소자 분리막(900)을 형성한다.
이상에서 설명한 바와 같이, 본 발명에 따른 소자 분리막 형성 방법은 패드 질화막을 얇게 형성하고 그 상부에 패드 폴리실리콘막을 추가로 형성하여 평탄화공정 후 남는 패드 질화막을 제거하는 식각 공정 수행에 걸리는 시간을 최소화하여 라이너 질화막의 손실을 감소시켜 모트의 발생을 방지하는 효과가 있다.

Claims (3)

  1. 반도체 기판 상부에 패드 산화막 및 패드 질화막을 형성하는 단계;
    상기 패드 질화막 상부에 패드 폴리실리콘막을 형성하는 단계;
    상기 패드 폴리실리콘막, 패드 질화막, 패드 산화막 및 상기 반도체 기판의 소정 영역을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치 표면의 노출된 영역에 산화막을 형성하는 단계;
    상기 트렌치를 포함한 상기 반도체 기판의 전면에 일정 두께의 라이너 질화막 및 라이너 산화막을 순차적으로 형성하는 단계;
    상기 반도체 기판의 전면에 상기 트렌치를 매립하는 소자 분리막용 산화막을 형성하는 단계;
    평탄화 공정을 수행하여 패드 질화막을 노출시키는 단계;
    상기 패드 질화막을 제거하는 단계; 및
    세정 공정을 수행하여 상기 패드 산화막을 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
  2. 제1항에 있어서,
    상기 패드 질화막을 제거하는 단계는 습식 식각 공정인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
  3. 제1항에 있어서,
    상기 평탄화 공정은 CMP 공정인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
KR1020020042129A 2002-07-18 2002-07-18 반도체 소자의 소자 분리막 형성 방법 KR20040008490A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042129A KR20040008490A (ko) 2002-07-18 2002-07-18 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042129A KR20040008490A (ko) 2002-07-18 2002-07-18 반도체 소자의 소자 분리막 형성 방법

Publications (1)

Publication Number Publication Date
KR20040008490A true KR20040008490A (ko) 2004-01-31

Family

ID=37317549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042129A KR20040008490A (ko) 2002-07-18 2002-07-18 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR20040008490A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557962B1 (ko) * 2004-07-01 2006-03-07 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
KR100984858B1 (ko) * 2008-04-21 2010-10-04 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557962B1 (ko) * 2004-07-01 2006-03-07 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
KR100984858B1 (ko) * 2008-04-21 2010-10-04 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Similar Documents

Publication Publication Date Title
JPH10303290A (ja) 半導体装置の素子分離方法
US6653194B1 (en) Method for forming contact hole in semiconductor device
US6667222B1 (en) Method to combine zero-etch and STI-etch processes into one process
KR20040008490A (ko) 반도체 소자의 소자 분리막 형성 방법
KR0170897B1 (ko) 반도체 소자의 소자분리 절연막의 제조방법
KR100798802B1 (ko) 반도체소자의 소자분리막 형성방법
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
KR100796515B1 (ko) 반도체 소자 형성방법
KR100835420B1 (ko) 반도체장치의 제조방법
KR100226795B1 (ko) 반도체소자의 격리방법
KR100427718B1 (ko) 반도체 소자의 제조 방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
JP2001044168A (ja) 半導体装置の製造方法
KR100995328B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100244297B1 (ko) 반도체소자의 격리막 형성방법
KR20020000821A (ko) 반도체 소자의 게이트 형성 방법
KR20040050800A (ko) 반도체 소자의 제조방법
KR20060108035A (ko) 플래쉬 메모리 소자의 제조방법
JPH11102960A (ja) 半導体装置の製造方法
KR20040061822A (ko) 반도체소자의 제조방법
KR20040054095A (ko) 반도체 소자 제조 방법
KR20050002939A (ko) 반도체 제조공정의 샐로우 트렌치 형성방법
KR20000060089A (ko) 반도체소자의 트렌치 형성방법
KR20010003454A (ko) 반도체 소자의 제조방법
KR19980085822A (ko) 반도체 소자의 이중게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application