KR20040054095A - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20040054095A
KR20040054095A KR1020020080761A KR20020080761A KR20040054095A KR 20040054095 A KR20040054095 A KR 20040054095A KR 1020020080761 A KR1020020080761 A KR 1020020080761A KR 20020080761 A KR20020080761 A KR 20020080761A KR 20040054095 A KR20040054095 A KR 20040054095A
Authority
KR
South Korea
Prior art keywords
trench
film
silicon nitride
oxide film
layer
Prior art date
Application number
KR1020020080761A
Other languages
English (en)
Inventor
김래성
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR1020020080761A priority Critical patent/KR20040054095A/ko
Publication of KR20040054095A publication Critical patent/KR20040054095A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

반도체 소자의 트렌치 산화막을 형성하는 방법에 관한 것으로, 그 목적은 보이드가 형성되지 않고 트렌치가 완전히 매입되도록 트렌치 산화막을 형성하는 방법을 제공하는 것이다. 이를 위해 본 발명에서는 트렌치산화막 상에 별도로 추가막을 형성하여 트렌치산화막 내에 형성된 보이드를 매입하는 것을 특징으로 한다. 즉, 반도체 소자 제조 방법은, 반도체 기판 상에 실리콘질화막을 형성하고, 실리콘질화막 및 소정두께의 반도체 기판을 선택적으로 식각하여 반도체 기판 내에 트렌치를 형성하는 단계; 트렌치를 포함한 상부 전면에 트렌치를 충진하도록 트렌치 산화막을 형성하는 단계; 실리콘질화막이 노출될 때까지 트렌치산화막을 화학기계적 연마하여 평탄화하는 단계; 및 평탄화된 실리콘질화막 및 트렌치산화막의 상부 전면에 트렌치산화막의 보이드 매입용 추가막을 형성한 후, 추가막을 습식식각하여 보이드 내에 매입된 부분을 제외한 나머지 추가막을 제거하는 단계를 포함하여 이루어진다.

Description

반도체 소자 제조 방법 {Fabrication method of semiconductor device}
본 발명은 반도체 제조 방법에 관한 것으로, 더욱 상세하게는 트렌치 산화막을 형성하는 방법에 관한 것이다.
반도체 소자의 격리구조로서 트렌치 격리구조 (STI : shallow trench isolation)가 많이 사용되고 있다. 트렌치 격리구조에서는 반도체 기판 내에 트렌치를 형성하고 그 내부에 절연물질을 충진시킴으로써 필드영역의 크기를 목적한 트렌치의 크기로 제한하기 때문에 반도체 소자의 미세화에 유리하다.
그러면, 종래 트렌치 격리구조의 반도체 소자 제조 방법에 대해 첨부된 도면을 참조하여 설명하면 다음과 같다. 도 1a 내지 도 1c는 종래 반도체 소자 제조 방법을 도시한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1) 상에 실리콘질화막(2)을증착한 후, 그 상부에 감광막을 도포하고 노광하여 트렌치로 예정된 영역의 상부에 해당하는 감광막만을 제거하여 감광막 패턴(3)을 형성한다.
이 때, 실리콘질화막(2)은 후속공정인 화학기계적 연마공정에서 종료층 역할을 하게 된다.
다음, 도 1b에 도시된 바와 같이, 감광막 패턴(3)을 마스크로 하여 노출된 실리콘질화막(2) 및 목적하는 소정깊이의 기판(1)을 건식식각하여 반도체 기판(1) 내에 트렌치(100)를 형성한 후, 감광막 패턴(3)을 제거하고 세정공정을 수행한다.
이어서, 트렌치(100)의 내벽에 열산화막(4)을 얇게 형성하고, 트렌치를 충분히 충진시키도록 열산화막(4)을 포함한 상부 전면에 트렌치 산화막(5)을 두껍게 증착한다.
다음, 도 1c에 도시된 바와 같이, 실리콘질화막(2)이 노출될 때까지 트렌치 산화막(5)을 화학기계적 연마하여 평탄화시킨 후, 실리콘질화막(2)을 제거함으로써 트렌치 격리공정을 완료한다.
그런데, 소자의 고집적화에 따라 트렌치 폭의 감소와 깊이의 증가로 인해 트렌치의 종횡비(aspect ratio)가 커지면 트렌치 산화막(5) 증착시 보이드(6)가 발생할 가능성이 증가하는 문제점이 있었다.
이와 같이 트렌치 산화막(5) 내에 보이드(6)가 발생하면 트렌치 산화막의 평탄화를 위한 화학기계적 연마시 그 보이드(6)가 노출되어 평탄화가 어려워지고, 평탄화 후 보이드가 노출되어 있다가 후속 공정에서 전극 형성용으로 증착하는 폴리실리콘이 보이드로 들어가서 누설전류가 발생하여 소자의 오동작을 유발하는 등 소자에 치명적인 악영향을 미치는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 보이드가 형성되지 않고 트렌치가 완전히 매입되도록 트렌치 산화막을 형성하는 방법을 제공하는 것이다.
도 1a 내지 도 1c는 종래 반도체 소자 제조 방법을 도시한 단면도이다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 트렌치산화막 상에 별도로 추가막을 형성하여 트렌치산화막 내에 형성된 보이드를 매입하는 것을 특징으로 한다.
즉, 반도체 소자 제조 방법은, 반도체 기판 상에 실리콘질화막을 형성하고, 실리콘질화막 및 소정두께의 반도체 기판을 선택적으로 식각하여 반도체 기판 내에 트렌치를 형성하는 단계; 트렌치를 포함한 상부 전면에 트렌치를 충진하도록 트렌치 산화막을 형성하는 단계; 실리콘질화막이 노출될 때까지 트렌치산화막을 화학기계적 연마하여 평탄화하는 단계; 및 평탄화된 실리콘질화막 및 트렌치산화막의 상부 전면에 트렌치산화막의 보이드 매입용 추가막을 형성한 후, 추가막을 습식식각하여 보이드 내에 매입된 부분을 제외한 나머지 추가막을 제거하는 단계를 포함하여 이루어진다.
이 때, 추가막으로는 산화막 및 질화막을 포함하여 절연막을 1 내지 3000Å 두께로 형성하며, 일 예로서 열산화막, 열질화막, 또는 플라즈마화학기상증착(PECVD) 방법에 의한 산화막을 형성하는 것이 바람직하다.
이하, 본 발명에 따른 반도체 소자 제조 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다. 도 2a 내지 도 2d는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(11) 상에 실리콘질화막(12)을 증착한 후, 그 상부에 감광막을 도포하고 노광하여 트렌치로 예정된 영역의 상부에 해당하는 감광막만을 제거하여 감광막 패턴(13)을 형성한다. 이 때, 실리콘질화막(12)은 산화막과의 선택비가 큰 재료이므로 후속공정인 트렌치 산화막의 화학기계적 연마 공정에서 종료층 역할을 하게 된다.
이러한 실리콘질화막(12) 형성 전에 반도체 기판(11) 상에 300Å 이하 두께의 얇은 하부 산화막을 증착하여 실리콘질화막 자체의 스트레스가 반도체 기판에 그대로 전달되는 것을 억제할 수도 있다.
다음, 도 2b에 도시된 바와 같이, 감광막 패턴(13)을 마스크로 하여 노출된 실리콘질화막(12) 및 목적하는 소정깊이의 기판(11)을 건식식각하여 반도체 기판(11) 내에 트렌치(100)를 형성한 후, 감광막 패턴(13)을 제거하고 세정공정을 수행한다.
이어서, 트렌치(100)의 내벽에 열산화막(14)을 얇게 형성하고, 트렌치를 충분히 충진시키도록 열산화막(14)을 포함한 상부 전면에 트렌치 산화막(15)을 두껍게 증착한다.
이 때 트렌치의 종횡비가 커지면서 트렌치 산화막(15) 내에 보이드(16)가 형성된 것이 도시되어 있다.
다음, 도 2c에 도시된 바와 같이, 실리콘질화막(12)이 노출될 때까지 제2산화막(15) 및 제1산화막(14)을 화학기계적 연마하여 평탄화한 후, 노출된 실리콘질화막(12) 및 제2산화막(15) 상에 보이드(16) 매입용 추가막(17)을 형성한다.
추가막(17)으로는 산화막 또는 질화막 등을 포함하여 절연물질이면 어느 것이라도 사용할 수 있으며, 일 예로서 열산화막 또는 열질화막을 형성할 수도 있고, 플라즈마 화학기상증착(PECVD) 방법으로 산화막을 형성할 수도 있다.
추가막(17)은 트렌치산화막(15) 내에 형성된 보이드(16)의 크기를 고려하여 보이드(16)를 매입하는 정도의 두께로 형성하면 되며, 일반적으로 1 내지 3000Å 두께로 형성하는 것이 바람직하다.
다음, 도 2d에 도시된 바와 같이, 추가막(17)을 습식식각하여 제거하면, 보이드(16) 내에 매입된 추가막은 제거되지 않으며 그 상부의 추가막 및 실리콘질화막(12) 상에 형성된 추가막만이 제거된다.
이어서, 실리콘질화막(12)을 습식식각하여 제거함으로써 트렌치 격리공정을 완료한다.
상술한 바와 같이, 본 발명에서는 게이트산화막 상에 별도로 추가막을 형성하여 보이드를 매입하기 때문에, 후속공정에서 전극 형성용으로 증착하는 폴리실리콘이 보이드로 들어가서 누설전류가 발생하는 문제점이 해결되는 효과가 있다.
따라서, 누설전류에 기인한 소자의 신뢰성 감소 요인의 발생을 방지하고, 소자의 수율이 향상되는 효과가 있다.

Claims (4)

  1. 반도체 기판 상에 실리콘질화막을 형성하고, 실리콘질화막 및 소정두께의 반도체 기판을 선택적으로 식각하여 반도체 기판 내에 트렌치를 형성하는 단계;
    상기 트렌치를 포함한 상부 전면에 상기 트렌치를 충진하도록 트렌치 산화막을 형성하는 단계;
    상기 실리콘질화막이 노출될 때까지 상기 트렌치산화막을 화학기계적 연마하여 평탄화하는 단계; 및
    상기 평탄화된 실리콘질화막 및 트렌치산화막의 상부 전면에 트렌치산화막의 보이드 매입용 추가막을 형성한 후, 상기 추가막을 습식식각하여 상기 보이드 내에 매입된 부분을 제외한 나머지 추가막을 제거하는 단계
    포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 추가막으로는 산화막 및 질화막을 포함하여 절연막을 1 내지 3000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제 2 항에 있어서,
    상기 추가막으로는 열산화막, 열질화막, 및 플라즈마화학기상증착(PECVD) 방법에 의한 산화막으로 이루어진 군에서 선택된 하나를 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 제 1 항에 있어서,
    상기 실리콘질화막 형성 전에 상기 반도체 기판 상에 300Å 이하의 하부 산화막을 형성하고, 상기 하부 산화막 상에 상기 실리콘질화막을 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
KR1020020080761A 2002-12-17 2002-12-17 반도체 소자 제조 방법 KR20040054095A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020080761A KR20040054095A (ko) 2002-12-17 2002-12-17 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020080761A KR20040054095A (ko) 2002-12-17 2002-12-17 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20040054095A true KR20040054095A (ko) 2004-06-25

Family

ID=37347222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020080761A KR20040054095A (ko) 2002-12-17 2002-12-17 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20040054095A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929640B1 (ko) * 2008-01-18 2009-12-03 주식회사 하이닉스반도체 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929640B1 (ko) * 2008-01-18 2009-12-03 주식회사 하이닉스반도체 반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
KR20040054095A (ko) 반도체 소자 제조 방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR100454849B1 (ko) 반도체 소자의 제조방법
KR100829375B1 (ko) 반도체 소자의 트렌치 형성 방법
KR20040049871A (ko) 반도체 소자의 트렌치 산화막 형성 방법
KR100808378B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100190065B1 (ko) 트렌치 소자분리방법
KR20040110792A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100826791B1 (ko) 반도체 소자 제조 방법
KR100503357B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100815962B1 (ko) 반도체 소자의 제조 방법
KR20020054664A (ko) 반도체소자의 소자분리막 형성방법
KR20020054666A (ko) 반도체소자의 소자분리막 형성방법
KR20020010806A (ko) 반도체소자의 소자분리막 형성 방법
KR20000007466A (ko) 반도체장치의 트렌치 소자분리방법
KR20040003649A (ko) 반도체소자의 평탄화방법
KR20040049884A (ko) 반도체 소자의 트렌치 형성 방법
KR20020066262A (ko) 반도체 소자의 평탄화 방법
KR20050012583A (ko) 반도체 소자의 소자분리막 형성방법
KR20050059703A (ko) 반도체 소자의 소자분리막 형성방법
KR20010065187A (ko) 반도체 소자의 패턴 단차 완화 방법
KR20040042562A (ko) 얕은 트렌치 격리 공정
KR20040050800A (ko) 반도체 소자의 제조방법
KR20040006491A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application