KR20040002288A - 반도체소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 저장전극 형성 공정 시 코아절연막을 형성하기 전에 산화막과의 식각선택비 차이가 큰 다결정실리콘층으로 식각방지막을 형성하고, 트렌치를 형성한 후 상기 트렌치 측벽에 절연막 스페이서를 형성하여 상기 식각방지막과 후속공정으로 형성되는 저장전극 간을 절연시킴으로써 상기 트렌치를 형성하는 식각공정에 의해 하부 배선이 노출되는 것을 방지하여 소자간의 절연 특성 및 공정 수율을 향상시킬 수 있고, 그에 따른 반도체소자의 고집적화를 유리하게 하는 기술이다.

Description

반도체소자의 제조방법{Manufacturing method for semiconductor device}

본 발명은 반도체소자의 제조방법에 관한 것으로, 보다 상세하게 반도체소자의 저장전극 형성 공정 시 하부 배선과의 절연 특성을 향상시키는 반도체소자의 제조방법에 관한 것이다.

최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다.

상기 감광막 패턴의 분해능(R)은 축소노광장치의 광원의 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture:NA, 개구수)에 반비례한다.

[R=k*λ/NA, R=해상도, λ=광원의 파장, NA=개구수]

여기서, 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 된다.

예를 들어 파장이 436 및 365㎚인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛ 이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선, 예를 들어 파장이 248㎚인 KrF 레이저나 193㎚인 ArF 레이저를 광원으로 사용하는 노광 장치를 이용하거나, 공정 상의 방법으로는 노광마스크를 위상 반전 마스크를 사용하는 방법과, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘.(contrast enhancement layer: 이하 CEL이라 함) 방법이나 두 층의 감광막 사이에 에스.오.지.(spin on glass:SOG) 등의 중간층을 개재시킨 삼층레지스트(Tri layer resist: 이하 TLR 라 함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.

또한, 상하의 도전배선을 연결하는 콘택홀은 소자가 고집적화 되어감에 따라 자체의 크기와 주변배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스펙트비(aspect ratio)가 증가한다. 따라서, 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들 간의 정확하고, 엄격한 정렬이 요구되어 공정여유도가 감소된다.

이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 제조방법을 설명한다.

도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 제조방법을 도시한 공정단면도이다.

먼저, 반도체기판(11)에 활성영역을 정의하는 소자분리절연막(도시안됨)을 형성한다.

다음, 상기 반도체기판(11) 상부에 게이트절연막(도시안됨)을 형성하고, 게이트전극(도시안됨) 및 소오스/드레인접합영역으로 이루어지는 트랜지스터를 형성한 후 전체표면 상부에 제1층간절연막(13)을 형성한다.

그 다음, 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 이용한 사진식각공정으로 상기 제1층간절연막(13)을 식각하여 콘택홀(도시안됨)을 형성한 후 상기 콘택홀을 매립하는 랜딩플러그(15)를형성한다.

다음, 전체표면 상부에 제2층간절연막(17)을 형성한다.

그 다음, 비트라인 콘택 마스크를 이용한 사진식각공정으로 상기 제2층간절연막(17)을 식각하여 비트라인 콘택홀(도시안됨)을 형성한다.

다음, 상기 비트라인 콘택홀을 통하여 상기 랜딩플러그(15)에 접속되는 비트라인 콘택플러그(도시안됨)를 형성한다.

그 다음, 상기 비트라인 콘택플러그에 접속되는 비트라인(19)을 형성한다. 이때, 상기 비트라인(19)의 상부에는 마스크절연막패턴이 구비되고, 측벽에는 절연막 스페이서가 구비된다.

다음, 전체표면 상부에 상기 랜딩플러그(15)에 접속되는 저장전극 콘택플러그(23)를 구비하는 제3층간절연막(21)을 형성한다.

그 다음, 전체표면 상부에 식각방지막(25), 코아절연막(27) 및 하드마스크용 박막(29)의 적층구조를 형성한다. 이때, 상기 식각방지막(25)은 질화막으로 형성되고, 상기 코아절연막(27)은 TEOS 산화막으로 형성되고, 상기 하드마스크용 박막(29)은 다결정실리콘층으로 형성된 것이다. (도 1a 참조)

다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 적층구조를 식각하여 상기 저장전극 콘택플러그(23)를 노출시키는 트렌치(31)를 형성한다.

이때, 상기 식각공정은 사진공정에 의해 감광막패턴을 형성하고, 상기 감광막패턴을 식각마스크로 상기 하드마스크용 박막(29)을 식각하여 하드마스크용 박막패턴(32)을 형성한 다음, 상기 감광막패턴을 제거한 후 상기 하드마스크용 박막패턴(32)을 식각마스크로 상기 코아절연막(27) 및 식각방지막(25)을 식각하여 트렌치(31)를 형성는 방법으로 실시된다. (도 1b 참조)

그 다음, 상기 하드마스크용 박막패턴(32)을 전면식각공정으로 제거한다.

다음, 전체표면 상부에 저장전극용 도전층(33)을 소정 두께 증착한다. (도 1c 참조)

그 후, 전체표면 상부에 희생절연막(도시안됨)을 증착한 후 평탄화공정을 실시하여 전기적으로 분리된 저장전극(도시안됨)을 형성한다.

상기와 같이 종래기술에 따른 반도체소자의 제조방법은, 트렌치(31)를 형성하기 위한 식각공정 시 과도식각공정이 실시되는 경우 코아절연막과 식각방지막인 질화막 간의 식각선택비 차이가 작아서 도 2의 ⓧ부분과 같이 하부의 절연막 및 식각방지막이 손실되어 상기 비트라인(19)이 노출되고, 그로 인하여 상기 비트라인(19)이 후속 공정으로 형성되는 저장전극과 쇼트(short)되어 소자의 신뢰성 및 수율을 저하시키는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 코아절연막을 형성하기 전에 다결정실리콘층으로 식각방지막을 형성하고, 저장전극을 형성하기 위한 트렌치 형성 후 상기 트렌치 측벽에 절연막 스페이서를 형성하여 상기 식각방지막과 후속공정으로 형성되는 저장전극 간의 절연함으로써 과도식각 시 하부절연막의 손실을 방지하여 안정적인 공정을 진행하고, 그에 따른 소자의 수율 및 신뢰성을 향상시키는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 제조방법을 도시한 공정 단면도.

도 2 는 종래기술에 따른 반도체소자의 제조방법에 의해 문제점이 발생된 소자의 단면도.

도 3a 내지 도 3d 는 본 발명에 따른 반도체소자의 제조방법을 도시한 공정 단면도.

< 도면의 주요부분에 대한 부호의 설명 >

11, 41 : 반도체기판 13, 43 : 제1층간절연막

15, 45 : 랜딩플러그 17, 47 : 제2층간절연막

19, 49 : 비트라인 21, 51 : 제3층간절연막

23, 53 : 저장전극 콘택플러그 25, 55 : 식각방지막

27, 57 : 코아절연막 29, 59 : 하드마스크용 박막

31, 61 : 트렌치 32 : 하드마스크용 박막패턴

33, 65 : 저장전극용 도전층 63 : 절연막 스페이서

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법은,

소정의 하부구조물이 구비되는 반도체기판 상부에 저장전극 콘택플러그가 구비되는 층간절연막을 형성하는 공정과,

상기 층간절연막 상부에 다결정실리콘층으로 식각방지막을 형성하는 공정과,

상기 식각방지막 상부에 코아절연막과 하드마스크용 박막을 형성하는 공정과,

저장전극 마스크를 이용한 사진식각공정으로 상기 하드마스크용 박막, 코아절연막 및 식각방지막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 트렌치를 형성하는 공정과,

상기 하드마스크용 박막을 제거하는 공정과,

상기 트렌치의 측벽에 절연막 스페이서를 형성하는 공정과,

상기 트렌치의 표면에 상기 저장전극 콘택플러그와 접속하는 저장전극을 형성하는 공정과,

상기 하드마스크용 박막은 다결정실리콘층으로 형성되는 것과,

상기 절연막 스페이서는 질화막으로 형성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명에 따른 반도체소자의 제조방법을 설명한다.

도 3a 내지 도 3d 는 본 발명에 따른 반도체소자의 제조방법을 도시한 공정단면도이다.

먼저, 반도체기판(41)에 활성영역을 정의하는 소자분리절연막(도시안됨)을 형성한다.

다음, 상기 반도체기판(41) 상부에 게이트절연막(도시안됨)을 형성하고, 게이트전극(도시안됨) 및 소오스/드레인접합영역으로 이루어지는 트랜지스터를 형성한 후 전체표면 상부에 제1층간절연막(43)을 형성한다.

그 다음, 전체표면 상부에 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 이용한 사진식각공정으로 콘택홀(도시안됨)을 형성한 후 상기 콘택홀을 매립하는 랜딩플러그(45)를 형성한다.

다음, 전체표면 상부에 제2층간절연막(47)을 형성한다.

그 다음, 비트라인 콘택 마스크를 이용한 사진식각공정으로 상기 제2층간절연막(47)을 식각하여 비트라인 콘택홀(도시안됨)을 형성한다.

다음, 상기 비트라인 콘택홀을 통하여 상기 랜딩플러그(45)에 접속되는 비트라인 콘택플러그(도시안됨)를 형성한다.

그 다음, 상기 비트라인 콘택플러그에 접속되는 비트라인(49)을 형성한다. 이때, 상기 비트라인(49)의 상부에는 마스크절연막패턴이 구비되고, 측벽에는 절연막 스페이서가 구비된다.

다음, 전체표면 상부에 상기 랜딩플러그(45)에 접속되는 저장전극 콘택플러그(53)를 구비하는 제3층간절연막(51)을 형성한다.

그 다음, 전체표면 상부에 식각방지막(55), 코아절연막(57) 및 하드마스크용 박막(59)의 적층구조를 형성한다. 이때, 상기 식각방지막(55)은 다결정실리콘층으로 형성되고, 상기 코아절연막(57)은 TEOS 산화막으로 형성되고, 상기 하드마스크용 박막(59)은 다결정실리콘층으로 형성된 것이다. 여기서, 상기 식각방지막(55)은 질화막보다 산화막과의 식각선택비 차이가 큰 다결정실리콘층으로 형성함으로써 후속 트렌치 식각 시 과도식각공정에 의해 하부 구조물의 손실을 방지하기 위함이다. (도 3a 참조)

다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 적층구조를 식각하여 상기 저장전극 콘택플러그(53)를 노출시키는 트렌치(61)를 형성한다.

이때, 상기 식각공정은 사진공정에 의해 감광막패턴을 형성하고, 상기 감광막패턴을 식각마스크로 상기 하드마스크용 박막(59)을 식각하여 하드마스크용 박막패턴(도시안됨)을 형성한 다음, 상기 감광막패턴을 제거한 후 상기 하드마스크용 박막패턴을 식각마스크로 상기 코아절연막(57) 및 식각방지막(55)을 식각하여 트렌치(61)를 형성는 방법으로 실시된다.

그 다음, 상기 하드마스크용 박막패턴을 전면식각공정으로 제거한다. (도 3b 참조)

다음, 전체표면 상부에 소정 두께의 절연막(도시안됨)을 증착한다. 이때, 상기 절연막은 질화막으로 형성된 것이다.

그 다음, 상기 절연막을 전면식각하여 상기 트렌치(61)의 측벽에 절연막 스페이서(63)를 형성한다. 이때, 상기 트렌치(61) 측벽에 절연막 스페이서(63)를 형성함으로써 후속 상기 식각방지막(55)과 후속공정으로 형성되는 저장전극 간을 절연시킨다. (도 3c 참조)

다음, 전체표면 상부에 저장전극용 도전층(65)을 소정 두께 증착한다. (도 3d 참조)

그 후, 전체표면 상부에 희생절연막(도시안됨)을 증착한 후 평탄화공정을 실시하여 전기적으로 분리된 저장전극(도시안됨)을 형성한다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은, 저장전극 형성 공정 시 코아절연막을 형성하기 전에 산화막과의 식각선택비 차이가 큰 다결정실리콘층으로 식각방지막을 형성하고, 트렌치를 형성한 후 상기 트렌치 측벽에 절연막 스페이서를 형성하여 상기 식각방지막과 후속공정으로 형성되는 저장전극 간을 절연시킴으로써 상기 트렌치를 형성하는 식각공정에 의해 하부 배선이 노출되는 것을 방지하여 소자간의 절연 특성 및 공정 수율을 향상시킬 수 있고, 그에 따른 반도체소자의 고집적화를 유리하게 하는 이점이 있다.

Claims (3)

1. 소정의 하부구조물이 구비되는 반도체기판 상부에 저장전극 콘택플러그가 구비되는 층간절연막을 형성하는 공정과,

   상기 층간절연막 상부에 다결정실리콘층으로 식각방지막을 형성하는 공정과,

   상기 식각방지막 상부에 코아절연막과 하드마스크용 박막을 형성하는 공정과,

   저장전극 마스크를 이용한 사진식각공정으로 상기 하드마스크용 박막, 코아절연막 및 식각방지막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 트렌치를 형성하는 공정과,

   상기 하드마스크용 박막을 제거하는 공정과,

   상기 트렌치의 측벽에 절연막 스페이서를 형성하는 공정과,

   상기 트렌치의 표면에 상기 저장전극 콘택플러그와 접속하는 저장전극을 형성하는 공정을 포함하는 반도체소자의 제조방법.
2. 제 1 항에 있어서,

   상기 하드마스크용 박막은 다결정실리콘층으로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
3. 제 1 항에 있어서,

   상기 절연막 스페이서는 질화막으로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.