KR20020002013A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20020002013A
KR20020002013A KR1020000036406A KR20000036406A KR20020002013A KR 20020002013 A KR20020002013 A KR 20020002013A KR 1020000036406 A KR1020000036406 A KR 1020000036406A KR 20000036406 A KR20000036406 A KR 20000036406A KR 20020002013 A KR20020002013 A KR 20020002013A
Authority
KR
South Korea
Prior art keywords
mask
insulating film
bit line
gate electrode
forming
Prior art date
Application number
KR1020000036406A
Other languages
English (en)
Inventor
이병학
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000036406A priority Critical patent/KR20020002013A/ko
Publication of KR20020002013A publication Critical patent/KR20020002013A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 반도체기판 상부에 마스크절연막패턴이 적층되어 있는 게이트전극을 형성하고, 상기 게이트전극의 측벽에 절연막 스페이서를 형성한 다음, 전체표면 상부에 도전층을 형성하고 화학적 기계적 연마(chemical mechanical polishing)방법으로 상기 도전층을 제거하여 콘택플러그를 형성한 다음, 상기 콘택플러그에서 비트라인 콘택으로 예정되는 부분에 돌출된 기둥형태의 비트라인 필라를 형성하고, 전체표면 상부에 층간절연막을 형성한 다음, 상기 층간절연막을 평탄화시켜 상기 비트라인 필라를 노출시키고 상기 비트라인 필라에 접속되는 비트라인을 형성함으로써 비트라인 콘택홀을 형성하기 위한 식각공정을 생략할 수 있기 때문에 게이트전극 상에 형성되어 있는 마스크절연막패턴이 손실되지 않고, 그로 인하여 비트라인과 게이트전극 간에 브리지(bridge)가 발생하는 것을 방지할 수 있으며 반도체소자의 동작특성 및 공정수율을 향상시킬 수 있다.

Description

반도체소자의 제조방법{Manufacturing method for semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 비트라인 형성 시 돌출된 형태의 비트라인 필라를 형성하여 비트라인 콘택홀을 형성하기 위한 식각공정을 생략함으로써 게이트전극 상부에 형성되어 있는 마스크절연막패턴이 손상되는 것을 방지하는 반도체소자의 제조방법에 관한 것이다.
최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다.
이러한 감광막 패턴의 분해능(R)은 감광막 자체의 재질이나 기판과의 접착력 등과도 밀접한 연관이 있으나, 일차적으로는 사용되는 축소노광장치의 광원 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture; NA, 개구수)에 반비례한다.
[ R = k * λ / NA, R = 해상도, λ = 광원의 파장, NA = 개구수]
여기서 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를들어 파장이 436 및 365㎚인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 라인/스페이스 패턴의 경우 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛ 이하의 미세 패턴을 형성하기 위해서는 이보다 파장이 더 작은 원자외선(deep ultra violet; DUV), 예를들어 파장이 248㎚인 KrF 레이저나 193㎚인 ArF 레이저를 광원으로 사용하는 노광 장치를 이용하여야 한다.
또한 축소노광장치와는 별도로 공정 상의 방법으로는 노광마스크(photo mask)로서 위상반전마스크(phase shift mask)를 사용하는 방법이나, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘(contrast enhancement layer; CEL) 방법이나, 두 층의 감광막 사이에 에스.오.지(spin onglass; SOG)등의 중간층을 개재시킨 삼층레지스트(Tri layer resister; 이하 TLR이라 칭함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.
또한, 상하의 도전배선을 연결하는 콘택홀은 상기에서의 라인/스페이스 패턴에 비해 디자인 룰(design rule)이 더 크게 나타나는데, 소자가 고집적화 되어감에 따라 자체의 크기와 주변배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)가 증가한다. 따라서, 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택 형성 시 마스크들 간의 정확하고 엄격한 정렬을 요구하기 때문에 공정여유도가 감소된다.
이러한 콘택홀은 홀간의 간격 유지를 위하여 마스크 정렬 시의 오배열 여유(misalignment tolerance), 노광공정 시의 렌즈 왜곡(lens distortion), 마스크 제작 및 사진식각 공정 시의 임계크기변화(critical dimension variation), 마스크간의 정합(registration) 등과 같은 요인들을 고려하여 마스크를 형성한다.
상기와 같은 콘택홀의 형성 방법에서 자기정렬콘택(self aligned contact, SAC)방법이 있는데, 상기 자기정렬콘택방법은 식각선택비 차이를 이용하여 콘택홀을 형성하는 방법이다.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 제조방법을 설명하기로 한다.
도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 제조방법을 도시한 단면도이다.
먼저, 반도체기판(10)에서 소자분리영역으로 예정되는 부분에 소자분리절연막(도시 안됨)을 형성하고, 전체표면 상부에 게이트절연막(도시 안됨), 게이트전극용 도전층(도시 안됨), 마스크절연막(도시 안됨)의 적층구조를 형성한다.
다음, 상기 반도체기판(10)의 활성영역에서 게이트전극으로 예정되는 부분을 보호하는 게이트전극 마스크를 식각마스크로 상기 적층구조를 식각하여 게이트절연막패턴(12), 게이트전극(14)과 마스크절연막패턴(16)의 적층구조패턴을 형성한다.
그 다음, 상기 적층구조 패턴의 측벽에 절연막 스페이서(18)를 형성하고, 상기 절연막 스페이서(18)의 양쪽 반도체기판(10)에 불순물이온을 주입하여 소오스/드레인 접합영역(도시 안됨)을 형성한다.
다음, 상기 접합영역에서 비트라인 콘택으로 예정되는 부분에 콘택플러그(20)를 형성한다.
그 다음, 전체표면 상부에 층간절연막(22)을 형성한다.
다음, 비트라인 콘택마스크를 식각마스크로 상기 층간절연막(22)을 식각하여 상기 콘택플러그(20)를 노출시키는 콘택홀(24)을 형성한다. (도 1b 참조)
그 다음, 상기 콘택홀(24)을 통하여 상기 콘택플러그(20)와 접속되는 비트라인(26)을 형성한다. (도 1c 참조)
상기 종래기술에 따른 반도체소자의 제조방법은, 도 1b 에 도시된 바와 같이 비트라인 콘택홀을 형성하기 위한 식각공정에서 상기 게이트전극(14) 상에 형성되어 있는 마스크 절연막패턴(16)이 손실되어 상기 게이트전극(14)이 노출될 우려가 있고, 상기 게이트전극(14)이 노출되는 경우 후속공정으로 형성되는 비트라인(26)과 브리지를 유발시키고, 셀 동작에 필요한 바이어스(bias)가 인가되었을 때 과도한 누설전류(leakage current)가 발생하여 디램(DRAM)의 리프레쉬(refresh) 특성을 저하시킨다.
이를 해결하기 위하여 마스크절연막패턴과 층간절연막 간에 식각선택비 차이를 증가시키는 방법 또는 마스크절연막을 두껍게 형성하는 방법을 실시하였으나, 전자는 반도체소자의 고집적화에 의해 식각선택비가 감소하여 1 : 1 정도 밖에 되지 않고, 후자는 수직 방향의 단차를 증가시켜 후속 콘택공정을 어렵게 하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 콘택플러그 형성 후 비트라인 콘택으로 예정되는 부분에 돌출된 기둥 형태의 비트라인 필라(bit line pillar)를 형성하고, 전체표면 상부에 층간절연막을 형성한 다음, 상기 층간절연막을 평탄화시켜 상기 비트라인 필라를 노출시킨 후 상기 비트라인 필라에 접속되는 비트라인을 형성함으로써 비트라인 콘택홀을 형성하기 위한 식각공정을 생략하여 게이트전극 상에 형성되어 있는 마스크 절연막 패턴이 손실되는 것을 방지하여 소자 간에 브리지가 발생하는 것을 방지할 수 있는 반도체소자의 제조방법을 제공함에 있다.
도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 제조방법을 도시한 단면도.
도 2a 내지 도 2f 는 본 발명에 따른 반도체소자의 제조방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 11 : 반도체기판 12, 13 : 게이트절연막패턴
14, 15 : 게이트전극 16, 17 : 마스크절연막패턴
18, 19 : 절연막 스페이서 20, 21 : 콘택플러그
22, 25 : 층간절연막 23a : 도전층
23b : 비트라인 필라(bit line pillar) 24 : 비트라인 콘택홀
26, 27 : 비트라인
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법의 특징은,
반도체기판 상부에 게이트절연막, 게이트전극용 도전층, 마스크절연막의 적층구조를 형성하고, 게이트전극 마스크를 식각마스크로 상기 적층구조를 식각하여 마스크절연막패턴, 게이트전극 및 게이트절연막패턴의 적층구조패턴을 형성하는 공정과,
상기 적층구조패턴의 측벽에 절연막 스페이서를 형성하고, 상기 절연막 스페이서 양측 반도체기판에 불순물이온을 주입하여 접합영역을 형성하는 공정과,
전체표면 상부에 다결정실리콘층을 형성하고, 상기 다결정실리콘층을 평탄화시켜 상기 접합영역에 접속되는 콘택플러그를 형성하는 공정과,
전체표면 상부에 도전층을 형성하는 공정과,
상기 콘택플러그 중에서 비트라인 콘택으로 예정되는 부분을 보호하는 비트라인 콘택마스크를 식각마스크로 상기 도전층을 식각하여 상기 콘택플러그에 접속되고 돌출된 기둥형상의 비트라인 필라를 형성하는 공정과,
전체표면 상부에 층간절연막을 형성하고, 상기 층간절연막을 평탄화시켜 상기 비트라인 필라를 노출시키는 공정과,
상기 비트라인 필라와 접속되는 비트라인을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체소자의 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2f 는 본 발명에 따른 반도체소자의 제조방법을 도시한 단면도이다.
먼저, 반도체기판(11)에서 소자분리영역으로 예정되는 부분에 소자분리절연막(도시 안됨)을 형성하고, 전체표면 상부에 게이트절연막(도시 안됨), 게이트전극용 도전층(도시 안됨) 및 마스크절연막(도시 안됨)의 적층구조를 순차적으로 형성한다. 상기 마스크절연막은 SiO2막 또는 SiN막으로 형성한다.
다음, 게이트전극으로 예정되는 부분을 보호하는 게이트전극 마스크를 식각마스크로 상기 적층구조를 식각하여 마스크절연막패턴(17), 게이트전극(15) 및 게이트절연막패턴(13)의 적층구조패턴을 형성한다.
그 다음, 상기 적층구조패턴의 측벽에 절연막 스페이서(19)를 형성한다.
다음, 전체표면 상부에 다결정실리콘층(도시안됨)을 형성하고, 화학적 기계적 연마방법 또는 전면식각방법으로 상기 다결정실리콘층을 제거하여 콘택플러그(21)를 형성한다. (도 2a 참조)
그 다음, 전체표면 상부에 텅스텐층 또는 텅스텐실리사이드층 등의 도전층(23a)을 형성한다. (도 2b 참조)
다음, 상기 콘택플러그(21) 중에서 비트라인 콘택으로 예정되는 부분을 보호하는 비트라인 콘택마스크를 식각마스크로 상기 도전층(23a)을 식각하여 돌출된 기둥형상의 비트라인 필라(23b)를 형성한다. 이때, 상기 비트라인 필라(23b)는 종래기술에서 비트라인 콘택과 같은 역할을 하는 반면에 비트라인 콘택홀을 형성하지 않고 형성하는 특징이 있다. (도 2c 참조)
다음, 전체표면 상부에 층간절연막(25)을 형성한다. 이때, 전 공정에서 상기마스크절연막패턴(17)이 손실된 것을 보상한다. (도 2d 참조)
그 다음, 상기 층간절연막을 화학적 기계적 연마방법으로 제거하여 상기 비트라인 필라(23b)의 상부를 노출시킨다. (도 2e 참조)
다음, 상기 비트라인 필라(23b)에 접속되는 비트라인(27)을 형성한다. (도 2f 참조)
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 콘택홀 제조방법은 반도체기판 상부에 마스크절연막패턴이 적층되어 있는 게이트전극을 형성하고, 상기 게이트전극의 측벽에 절연막 스페이서를 형성한 다음, 전체표면 상부에 도전층을 형성하고 화학적 기계적 연마(chemical mechanical polishing)방법으로 상기 도전층을 제거하여 콘택플러그를 형성한 다음, 상기 콘택플러그에서 비트라인 콘택으로 예정되는 부분에 돌출된 기둥형태의 비트라인 필라를 형성하고, 전체표면 상부에 층간절연막을 형성한 다음, 상기 층간절연막을 평탄화시켜 상기 비트라인 필라를 노출시키고 상기 비트라인 필라에 접속되는 비트라인을 형성함으로써 비트라인 콘택홀을 형성하기 위한 식각공정을 생략할 수 있기 때문에 게이트전극 상에 형성되어 있는 마스크절연막패턴이 손실되지 않고, 그로 인하여 비트라인과 게이트전극 간에 브리지(bridge)가 발생하는 것을 방지할 수 있으며 반도체소자의 동작특성 및 공정수율을 향상시킬 수 있는 이점이 있다.

Claims (3)

  1. 반도체기판 상부에 게이트절연막, 게이트전극용 도전층, 마스크절연막의 적층구조를 형성하고, 게이트전극 마스크를 식각마스크로 상기 적층구조를 식각하여 마스크절연막패턴, 게이트전극 및 게이트절연막패턴의 적층구조패턴을 형성하는 공정과,
    상기 적층구조패턴의 측벽에 절연막 스페이서를 형성하고, 상기 절연막 스페이서 양측 반도체기판에 불순물이온을 주입하여 접합영역을 형성하는 공정과,
    전체표면 상부에 다결정실리콘층을 형성하고, 상기 다결정실리콘층을 평탄화시켜 상기 접합영역에 접속되는 콘택플러그를 형성하는 공정과,
    전체표면 상부에 도전층을 형성하는 공정과,
    상기 콘택플러그 중에서 비트라인 콘택으로 예정되는 부분을 보호하는 비트라인 콘택마스크를 식각마스크로 상기 도전층을 식각하여 상기 콘택플러그에 접속되고 돌출된 기둥형상의 비트라인 필라를 형성하는 공정과,
    전체표면 상부에 층간절연막을 형성하고, 상기 층간절연막을 평탄화시켜 상기 비트라인 필라를 노출시키는 공정과,
    상기 비트라인 필라와 접속되는 비트라인을 형성하는 공정을 포함하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 마스크절연막은 SiO2막 또는 SiN막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 도전층은 텅스텐층 또는 텅스텐실리사이드층인 것을 특징으로 하는 반도체소자의 제조방법.
KR1020000036406A 2000-06-29 2000-06-29 반도체소자의 제조방법 KR20020002013A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036406A KR20020002013A (ko) 2000-06-29 2000-06-29 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036406A KR20020002013A (ko) 2000-06-29 2000-06-29 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20020002013A true KR20020002013A (ko) 2002-01-09

Family

ID=19674766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036406A KR20020002013A (ko) 2000-06-29 2000-06-29 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20020002013A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11653537B2 (en) 2016-06-20 2023-05-16 Samsung Display Co., Ltd. Electronic device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11653537B2 (en) 2016-06-20 2023-05-16 Samsung Display Co., Ltd. Electronic device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100350764B1 (ko) 반도체소자의 제조방법
KR100307556B1 (ko) 반도체소자의 제조방법
KR100346449B1 (ko) 반도체소자의 제조방법
KR100307558B1 (ko) 반도체소자의 제조방법
KR100702308B1 (ko) 반도체소자의 제조방법
KR100307560B1 (ko) 반도체소자의 제조방법
KR100261682B1 (ko) 반도체 소자의 제조방법
KR20020002013A (ko) 반도체소자의 제조방법
KR20000003644A (ko) 반도체소자의 캐패시터 형성방법
KR100433093B1 (ko) 반도체소자의 제조방법
KR100465604B1 (ko) 반도체소자의제조방법
KR100304440B1 (ko) 반도체소자의 제조방법
KR20020002009A (ko) 반도체소자의 제조방법
KR20030058635A (ko) 반도체소자의 제조방법
KR20010059981A (ko) 반도체소자의 제조방법
KR20000027639A (ko) 반도체소자의 콘택 플러그 제조방법
KR20040102720A (ko) 반도체소자의 제조방법
KR20000043205A (ko) 반도체소자의 콘택홀 형성방법
KR20040085715A (ko) 반도체소자의 제조방법
KR20000027633A (ko) 반도체소자의 캐패시터 형성방법
KR20010005156A (ko) 반도체소자의 제조방법
KR20020002703A (ko) 반도체소자의 제조방법
KR20040072261A (ko) 반도체소자의 제조방법
KR20040080574A (ko) 반도체소자의 제조방법
KR20020002642A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid