JPH11243067A - 半導体装置のダブルコンタクト形成方法 - Google Patents
半導体装置のダブルコンタクト形成方法Info
- Publication number
- JPH11243067A JPH11243067A JP10348154A JP34815498A JPH11243067A JP H11243067 A JPH11243067 A JP H11243067A JP 10348154 A JP10348154 A JP 10348154A JP 34815498 A JP34815498 A JP 34815498A JP H11243067 A JPH11243067 A JP H11243067A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- forming
- double contact
- dumbbell
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 26
- 239000010410 layer Substances 0.000 abstract description 18
- 239000011229 interlayer Substances 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/72—Repair or correction of mask defects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 接触面積を大きくし、且つコンタクト関連欠
陥を低減し得る半導体装置のダブルコンタクト形成方法
を提供する。 【解決手段】 半導体装置のダブルコンタクト形成方法
において、ダブルコンタクト用に隣接した２つのコンタ
クトホールａ、ｃの間に、これらコンタクトホールをつ
なぐブリッジホールｂを開けるようにしたことを特徴と
する。
陥を低減し得る半導体装置のダブルコンタクト形成方法
を提供する。 【解決手段】 半導体装置のダブルコンタクト形成方法
において、ダブルコンタクト用に隣接した２つのコンタ
クトホールａ、ｃの間に、これらコンタクトホールをつ
なぐブリッジホールｂを開けるようにしたことを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
工程におけるコンタクト形成方法に関する。
工程におけるコンタクト形成方法に関する。
【０００２】
【従来の技術】一つのアクセストランジスタと一つのス
トレージキャパシタとからなるメモリセルを多数有する
ＤＲＡＭ(Dynamic Random Access Memory)のような半導
体メモリでは、セルの高集積化によるチップ面積の増大
を防止するために、トランジスタやキャパシタなどの素
子サイズを小さくしなければならない。また、高密度化
に伴って半導体装置がさらに小さくなるため、素子の動
作を保障するためにより精度の高いコンタクト形成技術
が必要になっている。さらに、半導体装置の縮小により
動作電圧を下げる必要が生じ、例えば、２５６メガビッ
トＤＲＡＭについては１．２Ｖ、１ギガビットＤＲＡＭ
については１Ｖ以下の電源電圧が提案されている。
トレージキャパシタとからなるメモリセルを多数有する
ＤＲＡＭ(Dynamic Random Access Memory)のような半導
体メモリでは、セルの高集積化によるチップ面積の増大
を防止するために、トランジスタやキャパシタなどの素
子サイズを小さくしなければならない。また、高密度化
に伴って半導体装置がさらに小さくなるため、素子の動
作を保障するためにより精度の高いコンタクト形成技術
が必要になっている。さらに、半導体装置の縮小により
動作電圧を下げる必要が生じ、例えば、２５６メガビッ
トＤＲＡＭについては１．２Ｖ、１ギガビットＤＲＡＭ
については１Ｖ以下の電源電圧が提案されている。
【０００３】以上のような高密度化、低電圧化により高
精度のコンタクト形成技術が求められるようになった。
そのためにコンタクトホールを二つ以上形成することに
より、コンタクト抵抗を低減する方法がある。しかし、
高密度化によって隣接するコンタクトホールの間隔が狭
まり、隣接するコンタクトホールがオーバーラップする
場合、図１に示すような尖点Ｐが形成されてしまう。
精度のコンタクト形成技術が求められるようになった。
そのためにコンタクトホールを二つ以上形成することに
より、コンタクト抵抗を低減する方法がある。しかし、
高密度化によって隣接するコンタクトホールの間隔が狭
まり、隣接するコンタクトホールがオーバーラップする
場合、図１に示すような尖点Ｐが形成されてしまう。
【０００４】図１では、基板１０上の下部導電層２０の
上部には層間絶縁膜３０を貫通するコンタクトホールＣ
１、Ｃ２が形成される。コンタクトホールＣ１、Ｃ２
は、上側に等方性食刻によって形成された食刻面３１、
３２と下側に異方性食刻によって形成された食刻面３
３、３４とを有する。尖点Ｐは、食刻面３１、３２を形
成するための等方性食刻時に絶縁膜３０が過度に食刻さ
れて発生する。したがって、コンタクトホールＣ１、Ｃ
２にコンタクトプラグを充填してダブルコンタクトを形
成すると、コンタクト関連欠陥、例えば密着性問題やマ
イグレーションの問題などが生じてしまう。
上部には層間絶縁膜３０を貫通するコンタクトホールＣ
１、Ｃ２が形成される。コンタクトホールＣ１、Ｃ２
は、上側に等方性食刻によって形成された食刻面３１、
３２と下側に異方性食刻によって形成された食刻面３
３、３４とを有する。尖点Ｐは、食刻面３１、３２を形
成するための等方性食刻時に絶縁膜３０が過度に食刻さ
れて発生する。したがって、コンタクトホールＣ１、Ｃ
２にコンタクトプラグを充填してダブルコンタクトを形
成すると、コンタクト関連欠陥、例えば密着性問題やマ
イグレーションの問題などが生じてしまう。
【０００５】図２は図１のダブルコンタクト構造により
生じる問題を克服するための技術である。ダブルコンタ
クトホールの全体サイズに対応するサイズの一つのコン
タクトホールを、コンタクトホールＣ１、Ｃ２の食刻面
３３、３４を形成後に層間絶縁膜に形成する。その詳細
は、クロムなどが塗布されたガラス基板５１に直方形の
パターン部５２を持つマスク５０を、レジストなどの感
光膜４０上にパターン形成するために用いる。直方形の
パターン部５２のサイズは、ダブルコンタクトホールの
総サイズを考慮したものである。露光工程においてレー
ザビームや紫外線などの光源は、マスク５０のパターン
部５２を通過して感光膜４０上に照射され、パターン以
外の部分に照射された光源は反射される。このように、
露光された部分４１は露光されない部分４２と区別さ
れ、後続工程で露光部分４１のみが現像される。
生じる問題を克服するための技術である。ダブルコンタ
クトホールの全体サイズに対応するサイズの一つのコン
タクトホールを、コンタクトホールＣ１、Ｃ２の食刻面
３３、３４を形成後に層間絶縁膜に形成する。その詳細
は、クロムなどが塗布されたガラス基板５１に直方形の
パターン部５２を持つマスク５０を、レジストなどの感
光膜４０上にパターン形成するために用いる。直方形の
パターン部５２のサイズは、ダブルコンタクトホールの
総サイズを考慮したものである。露光工程においてレー
ザビームや紫外線などの光源は、マスク５０のパターン
部５２を通過して感光膜４０上に照射され、パターン以
外の部分に照射された光源は反射される。このように、
露光された部分４１は露光されない部分４２と区別さ
れ、後続工程で露光部分４１のみが現像される。
【０００６】露光部分４１を現像後にエッチングする
と、絶縁膜３０にはコンタクトホールＣ１、Ｃ２の食刻
面３３、３４上にコンタクトホールＣ１、Ｃ２を一つに
するコンタクトホールが形成される。その後、感光膜４
０の残り部分４２を取り除き、タングステンなどの金属
物質をコンタクトホールに充填することによって、下部
導電膜２０と絶縁膜３０上に形成される上部導電膜とを
接続するコンタクトプラグが形成される。このコンタク
トプラグの平面形状は楕円形であるため、接触面積が狭
まる問題がある。即ち、形成されたコンタクトサイズ
は、ダブルコンタクトホールの総サイズより小さくな
る。これは露光工程で、光の回折及び干渉現象によって
コンタクトが楕円形に生成されるためである。
と、絶縁膜３０にはコンタクトホールＣ１、Ｃ２の食刻
面３３、３４上にコンタクトホールＣ１、Ｃ２を一つに
するコンタクトホールが形成される。その後、感光膜４
０の残り部分４２を取り除き、タングステンなどの金属
物質をコンタクトホールに充填することによって、下部
導電膜２０と絶縁膜３０上に形成される上部導電膜とを
接続するコンタクトプラグが形成される。このコンタク
トプラグの平面形状は楕円形であるため、接触面積が狭
まる問題がある。即ち、形成されたコンタクトサイズ
は、ダブルコンタクトホールの総サイズより小さくな
る。これは露光工程で、光の回折及び干渉現象によって
コンタクトが楕円形に生成されるためである。
【０００７】
【発明が解決しようとする課題】このように直方形のパ
ターンによって接触面積が狭まり、よって低電圧で良好
なオーミックコンタクトを提供し難い問題がある。した
がって、接触面積を大きくし、且つコンタクト関連欠陥
を低減し得る半導体装置のダブルコンタクト形成方法が
求められている。
ターンによって接触面積が狭まり、よって低電圧で良好
なオーミックコンタクトを提供し難い問題がある。した
がって、接触面積を大きくし、且つコンタクト関連欠陥
を低減し得る半導体装置のダブルコンタクト形成方法が
求められている。
【０００８】
【課題を解決するための手段】以上のような課題を解決
する本発明の半導体装置のダブルコンタクト形成方法
は、半導体装置のダブルコンタクト形成方法において、
ダブルコンタクト用に隣接した２つのコンタクトホール
の間に、これらコンタクトホールをつなぐブリッジホー
ルを開けるようにしたことを特徴とする。つまり、コン
タクトホールによる２つのラウンド部分と、ブリッジホ
ールによる前記ラウンド部分間のブリッジ部分と、から
なる亜鈴状ホールを形成される。そのためのダブルコン
タクト形成用のマスクパターンが、コンタクトホールを
開けるための２つのアングル部と、これらアングル部間
のブリッジ部と、を有する。あるいはダブルコンタクト
形成用のマスクパターンが、コンタクトホールを開ける
ための２つのアングル部を、露光光線の回折で亜鈴状ホ
ールのブリッジ部分が形成される間隔に近接させてあ
り、その間隔が０．３μｍ以下である。そしてダブルコ
ンタクト形成用のマスクパターンにより露光して感光膜
マスクを形成した後、等方性食刻を実施してから異方性
食刻を実施することにより、口部分のラウンディング食
刻面及びその下の線形食刻面を有する亜鈴状ホールを形
成する。
する本発明の半導体装置のダブルコンタクト形成方法
は、半導体装置のダブルコンタクト形成方法において、
ダブルコンタクト用に隣接した２つのコンタクトホール
の間に、これらコンタクトホールをつなぐブリッジホー
ルを開けるようにしたことを特徴とする。つまり、コン
タクトホールによる２つのラウンド部分と、ブリッジホ
ールによる前記ラウンド部分間のブリッジ部分と、から
なる亜鈴状ホールを形成される。そのためのダブルコン
タクト形成用のマスクパターンが、コンタクトホールを
開けるための２つのアングル部と、これらアングル部間
のブリッジ部と、を有する。あるいはダブルコンタクト
形成用のマスクパターンが、コンタクトホールを開ける
ための２つのアングル部を、露光光線の回折で亜鈴状ホ
ールのブリッジ部分が形成される間隔に近接させてあ
り、その間隔が０．３μｍ以下である。そしてダブルコ
ンタクト形成用のマスクパターンにより露光して感光膜
マスクを形成した後、等方性食刻を実施してから異方性
食刻を実施することにより、口部分のラウンディング食
刻面及びその下の線形食刻面を有する亜鈴状ホールを形
成する。
【０００９】またその形成過程は、導電層上に形成した
絶縁層を食刻してダブルコンタクトホールを形成する半
導体装置のダブルコンタクト形成方法において、ダブル
コンタクトホールとなる２つのコンタクトホール間をつ
なぐブリッジホールをもった亜鈴状に感光膜を露光する
段階と、その露光後の感光膜を現像した後にこれをマス
クとしてエッチングを行い、前記絶縁層を貫通してその
下の導電層を露出させる亜鈴状ホールを形成する段階
と、前記感光膜を取り除いた後、前記亜鈴状ホール内に
導電物質を充填する段階と、を実施するようにしたこと
を特徴とする。亜鈴状ホールを形成するエッチングで、
最初に等方性食刻を行ってから異方性食刻を行う。感光
膜露光用のマスクパターンは、コンタクトホールのため
の２つのアングル部と、これらアングル部間のブリッジ
部と、を有する。感光膜露光用のマスクパターンは、コ
ンタクトホールのための２つのアングル部を、露光光線
の回折でブリッジホール用のブリッジ部分が形成される
間隔に近接させて有し、その間隔は０．３μｍ以下であ
る。
絶縁層を食刻してダブルコンタクトホールを形成する半
導体装置のダブルコンタクト形成方法において、ダブル
コンタクトホールとなる２つのコンタクトホール間をつ
なぐブリッジホールをもった亜鈴状に感光膜を露光する
段階と、その露光後の感光膜を現像した後にこれをマス
クとしてエッチングを行い、前記絶縁層を貫通してその
下の導電層を露出させる亜鈴状ホールを形成する段階
と、前記感光膜を取り除いた後、前記亜鈴状ホール内に
導電物質を充填する段階と、を実施するようにしたこと
を特徴とする。亜鈴状ホールを形成するエッチングで、
最初に等方性食刻を行ってから異方性食刻を行う。感光
膜露光用のマスクパターンは、コンタクトホールのため
の２つのアングル部と、これらアングル部間のブリッジ
部と、を有する。感光膜露光用のマスクパターンは、コ
ンタクトホールのための２つのアングル部を、露光光線
の回折でブリッジホール用のブリッジ部分が形成される
間隔に近接させて有し、その間隔は０．３μｍ以下であ
る。
【００１０】
【発明の実施の形態】以下、本発明に従う好適な実施形
態を添付図面を参照して詳細に説明する。
態を添付図面を参照して詳細に説明する。
【００１１】図３は、本発明のフォトマスクの形状を示
す図である。図３においてフォトマスク５０は、層間絶
縁膜の上部から下部導電層まで絶縁膜を貫通する亜鈴状
のコンタクトホールを形成するために、離隔されたアン
グル部５３、５４と、両アングル部を接続するブリッジ
部５５とがガラス板５１にパターン５６として形成され
る。図３はポジティブ形フォトレジスト工程のためのフ
ォトマスク５０を示しているが、ネガティブ形フォトレ
ジストプロセスでは、パターン５６にクロムを塗布し、
塗布されない部分に紫外線、レーザ又は電子ビームを通
過させても良い。
す図である。図３においてフォトマスク５０は、層間絶
縁膜の上部から下部導電層まで絶縁膜を貫通する亜鈴状
のコンタクトホールを形成するために、離隔されたアン
グル部５３、５４と、両アングル部を接続するブリッジ
部５５とがガラス板５１にパターン５６として形成され
る。図３はポジティブ形フォトレジスト工程のためのフ
ォトマスク５０を示しているが、ネガティブ形フォトレ
ジストプロセスでは、パターン５６にクロムを塗布し、
塗布されない部分に紫外線、レーザ又は電子ビームを通
過させても良い。
【００１２】図６のように、導電層２０の上部に形成さ
れた絶縁膜３０にコンタクトホールを形成するために、
まず、絶縁膜３０の上部に感光膜４０を塗布する。その
後、感光膜４０は図３に示すフォトマスク５０によって
パタニングされる。そして、露光された感光膜を現像し
た後エッチングすることによって、絶縁膜３０を導電層
２０まで食刻してできる亜鈴状のコンタクトホール３６
を形成する。次に、現像されなかった残り感光膜を取り
除き、コンタクトホールに導電物質を充填してコンタク
トプラグ３５を形成する。以下、さらに具体的なコンタ
クト製造工程を説明する。
れた絶縁膜３０にコンタクトホールを形成するために、
まず、絶縁膜３０の上部に感光膜４０を塗布する。その
後、感光膜４０は図３に示すフォトマスク５０によって
パタニングされる。そして、露光された感光膜を現像し
た後エッチングすることによって、絶縁膜３０を導電層
２０まで食刻してできる亜鈴状のコンタクトホール３６
を形成する。次に、現像されなかった残り感光膜を取り
除き、コンタクトホールに導電物質を充填してコンタク
トプラグ３５を形成する。以下、さらに具体的なコンタ
クト製造工程を説明する。
【００１３】図４を参照すると、図３のフォトマスク５
０によって露光されたポジティブ形感光膜４０の潜像パ
ターン４３が、非露光部４４と区別して形成される。亜
鈴状の潜像パターン４３は、離隔されたラウンド部ａ、
ｃと、ラウンド部ａ、ｃを接続するブリッジ部ｂとから
なる。この時、露光はエキシマレーザ又は水銀ランプか
ら提供される約２４８ｎｍ波長の光で行われる。
０によって露光されたポジティブ形感光膜４０の潜像パ
ターン４３が、非露光部４４と区別して形成される。亜
鈴状の潜像パターン４３は、離隔されたラウンド部ａ、
ｃと、ラウンド部ａ、ｃを接続するブリッジ部ｂとから
なる。この時、露光はエキシマレーザ又は水銀ランプか
ら提供される約２４８ｎｍ波長の光で行われる。
【００１４】図６は、図４のパターンがエッチングされ
てできたコンタクト構造を示す。現像工程で、潜像パタ
ーン４３のみが現像されると、層間絶縁膜３０がこの部
分のみ露出する。露出した層間絶縁膜３０の形状は、潜
像パターン４３と同様に離隔されたラウンド部と、両ラ
ウンド部を接続するブリッジ部とを有する亜鈴状をな
す。露出した層間絶縁膜３０がエッチングされると、絶
縁膜３０には一つのコンタクトホール３６が形成され
る。ここで、湿式食刻後に下部導電層２０が露出するま
で乾式食刻を行う場合、等方性食刻と異方性食刻とが行
われる。これにより、コンタクトホール３６は、図６の
ように、ラウンディング食刻面３１及び線形食刻面３３
を有する。
てできたコンタクト構造を示す。現像工程で、潜像パタ
ーン４３のみが現像されると、層間絶縁膜３０がこの部
分のみ露出する。露出した層間絶縁膜３０の形状は、潜
像パターン４３と同様に離隔されたラウンド部と、両ラ
ウンド部を接続するブリッジ部とを有する亜鈴状をな
す。露出した層間絶縁膜３０がエッチングされると、絶
縁膜３０には一つのコンタクトホール３６が形成され
る。ここで、湿式食刻後に下部導電層２０が露出するま
で乾式食刻を行う場合、等方性食刻と異方性食刻とが行
われる。これにより、コンタクトホール３６は、図６の
ように、ラウンディング食刻面３１及び線形食刻面３３
を有する。
【００１５】その後、感光膜４０の非露光部４４を取り
除き、タングステンなどの金属物質をコンタクトホール
に充填することによって、下部導電膜２０と絶縁膜３０
上に形成される上部導電膜とを接続するコンタクトプラ
グ３５が形成される。コンタクトプラグ３５の平面形状
は、従来の楕円形に比べて面積が大きいため、接触面積
が増大する。
除き、タングステンなどの金属物質をコンタクトホール
に充填することによって、下部導電膜２０と絶縁膜３０
上に形成される上部導電膜とを接続するコンタクトプラ
グ３５が形成される。コンタクトプラグ３５の平面形状
は、従来の楕円形に比べて面積が大きいため、接触面積
が増大する。
【００１６】図５は本発明の他の実施形態によるフォト
マスクの形状を示す図である。図５を参照すると、フォ
トマスク５０は、離隔されたアングル部５３、５４をク
ロムなどのコーティングされたガラス板５１にパターン
として有する。ポジティブ形フォトレジストのためのフ
ォトマスク５０の構造は変形されてもよく、例えばフォ
トマスク５０はクロムによりパタンを描き、ガラス板５
１を紫外線、レーザ又は電子ビームが通過する構造でも
よい。このようなパターンでは、両アングル部５３、５
４間の距離Ｌが極めて重要なパラメータとなる。本例で
は離隔距離Ｌを約０．３μｍとして露光した場合、図４
の潜像パターン４３に似たパターンが得られた。
マスクの形状を示す図である。図５を参照すると、フォ
トマスク５０は、離隔されたアングル部５３、５４をク
ロムなどのコーティングされたガラス板５１にパターン
として有する。ポジティブ形フォトレジストのためのフ
ォトマスク５０の構造は変形されてもよく、例えばフォ
トマスク５０はクロムによりパタンを描き、ガラス板５
１を紫外線、レーザ又は電子ビームが通過する構造でも
よい。このようなパターンでは、両アングル部５３、５
４間の距離Ｌが極めて重要なパラメータとなる。本例で
は離隔距離Ｌを約０．３μｍとして露光した場合、図４
の潜像パターン４３に似たパターンが得られた。
【００１７】図６の下部導電層２０は、例えば、ＭＯＳ
トランジスタのゲート酸化膜上に形成された多結晶シリ
コン層と高融点金属シリサイド層とからなるポリサイド
層や、チャネルドープ領域の表面層、又は金属層よりな
る。コンタクトホールに充填されるプラグ３５は、ドー
ピングされた多結晶シリコン又はタングステンのような
材質よりなる。
トランジスタのゲート酸化膜上に形成された多結晶シリ
コン層と高融点金属シリサイド層とからなるポリサイド
層や、チャネルドープ領域の表面層、又は金属層よりな
る。コンタクトホールに充填されるプラグ３５は、ドー
ピングされた多結晶シリコン又はタングステンのような
材質よりなる。
【００１８】
【発明の効果】本発明によってマスク一つで接触面積が
増大し、低電源電圧で良好なオーミックコンタクトを提
供できる。また既存のように絶縁膜に尖点が生じないた
め、コンタクト関連欠陥が減り、コンタクト抵抗を容易
に低減し得る。
増大し、低電源電圧で良好なオーミックコンタクトを提
供できる。また既存のように絶縁膜に尖点が生じないた
め、コンタクト関連欠陥が減り、コンタクト抵抗を容易
に低減し得る。
【図１】従来の半導体装置のダブルコンタクトの断面
図。
図。
【図２】従来のコンタクト形成のためのフォトマスク工
程の説明図。
程の説明図。
【図３】本発明のマスクパターンを示す図。
【図４】図３のマスクにより露光された感光膜の潜像パ
ターンを示す図。
ターンを示す図。
【図５】本発明の他の実施例によるマスクパターンを示
す図。
す図。
【図６】図３のマスクによるコンタクト構造の断面図。
１０ 基板 ２０ 導電層 ３０ 絶縁膜 ３１、３２、３３、３４ 食刻面 ３５ コンタクトプラグ ３６ コンタクトホール ４０ 感光膜 ４３ 潜像パターン ４４ 非露光部
Claims (11)
- 【請求項１】 半導体装置のダブルコンタクト形成方法
において、ダブルコンタクト用に隣接した２つのコンタ
クトホールの間に、これらコンタクトホールをつなぐブ
リッジホールを開けるようにしたことを特徴とするダブ
ルコンタクト形成方法。 - 【請求項２】 コンタクトホールによる２つのラウンド
部分と、ブリッジホールによる前記ラウンド部分間のブ
リッジ部分と、からなる亜鈴状ホールが形成される請求
項１記載のダブルコンタクト形成方法。 - 【請求項３】 ダブルコンタクト形成用のマスクパター
ンが、コンタクトホールを開けるための２つのアングル
部と、これらアングル部間のブリッジ部と、を有する請
求項２記載のダブルコンタクト形成方法。 - 【請求項４】 ダブルコンタクト形成用のマスクパター
ンが、コンタクトホールを開けるための２つのアングル
部を、露光光線の回折で亜鈴状ホールのブリッジ部分が
形成される間隔に近接させて有する請求項２記載のダブ
ルコンタクト形成方法。 - 【請求項５】 ２つのアングル部の間隔が０．３μｍ以
下である請求項４記載のダブルコンタクトホール形成方
法。 - 【請求項６】 ダブルコンタクト形成用のマスクパター
ンにより露光して感光膜マスクを形成した後、等方性食
刻を実施してから異方性食刻を実施することにより、口
部分のラウンディング食刻面及びその下の線形食刻面を
有する亜鈴状ホールを形成する請求項３〜５のいずれか
１項に記載のダブルコンタクト形成方法。 - 【請求項７】 導電層上に形成した絶縁層を食刻してダ
ブルコンタクトホールを形成する半導体装置のダブルコ
ンタクト形成方法において、 ダブルコンタクトホールとなる２つのコンタクトホール
間をつなぐブリッジホールをもった亜鈴状に感光膜を露
光する段階と、その露光後の感光膜を現像した後にこれ
をマスクとしてエッチングを行い、前記絶縁層を貫通し
てその下の導電層を露出させる亜鈴状ホールを形成する
段階と、前記感光膜を取り除いた後、前記亜鈴状ホール
内に導電物質を充填する段階と、を実施するようにした
ことを特徴とするダブルコンタクト形成方法。 - 【請求項８】 亜鈴状ホールを形成するエッチングで、
最初に等方性食刻を行ってから異方性食刻を行う請求項
７記載のダブルコンタクト形成方法。 - 【請求項９】 感光膜露光用のマスクパターンは、コン
タクトホールのための２つのアングル部と、これらアン
グル部間のブリッジ部と、を有する請求項７又は請求項
８記載のダブルコンタクト形成方法。 - 【請求項１０】 感光膜露光用のマスクパターンは、コ
ンタクトホールのための２つのアングル部を、露光光線
の回折でブリッジホール用のブリッジ部分が形成される
間隔に近接させて有する請求項７又は請求項８記載のダ
ブルコンタクト形成方法。 - 【請求項１１】 ２つのアングル部の間隔が０．３μｍ
以下である請求項１０記載のダブルコンタクト形成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997P68246 | 1997-12-12 | ||
| KR1019970068246A KR100273703B1 (ko) | 1997-12-12 | 1997-12-12 | 콘택관련 결함 및 콘택저항을 감소하기 위한 반도체 장치의 콘택구조 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11243067A true JPH11243067A (ja) | 1999-09-07 |
| JP3683110B2 JP3683110B2 (ja) | 2005-08-17 |
Family
ID=19527167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34815498A Expired - Fee Related JP3683110B2 (ja) | 1997-12-12 | 1998-12-08 | 半導体装置のダブルコンタクト形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6072242A (ja) |
| JP (1) | JP3683110B2 (ja) |
| KR (1) | KR100273703B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109336A (ja) * | 2003-10-01 | 2005-04-21 | Toshiba Microelectronics Corp | 自動設計方法、自動設計装置、レチクルセット、半導体集積回路及び設計プログラム |
| JP2006229212A (ja) * | 2005-01-21 | 2006-08-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2006287216A (ja) * | 2005-03-10 | 2006-10-19 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| US8178981B2 (en) | 2004-02-26 | 2012-05-15 | Renesas Electronics Corporation | Semiconductor device |
| JP2015041102A (ja) * | 2013-08-21 | 2015-03-02 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 薄膜トランジスタアレイ基板、それを含む表示装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332016A (ja) * | 1999-05-19 | 2000-11-30 | Nec Corp | 半導体装置および半導体製造方法 |
| DE19939852B4 (de) * | 1999-08-23 | 2006-01-12 | Infineon Technologies Ag | Stacked Via mit besonders ausgebildetem Landing Pad für integrierte Halbleiterstrukturen |
| US6753612B2 (en) | 2001-04-05 | 2004-06-22 | International Business Machines Corporation | Economical high density chip carrier |
| US7067916B2 (en) * | 2001-06-20 | 2006-06-27 | International Business Machines Corporation | Extension of fatigue life for C4 solder ball to chip connection |
| TWI265550B (en) * | 2002-05-14 | 2006-11-01 | Toshiba Corp | Fabrication method, manufacturing method for semiconductor device, and fabrication device |
| JP2005116756A (ja) * | 2003-10-07 | 2005-04-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7705464B2 (en) * | 2004-09-13 | 2010-04-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Connection structure for semiconductor devices |
| KR100687863B1 (ko) * | 2004-12-29 | 2007-02-27 | 주식회사 하이닉스반도체 | 아령형 금속 콘택 형성 방법 |
| KR100911873B1 (ko) * | 2006-10-09 | 2009-08-11 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 커패시터 스토리지 노드 형성용 노광마스크 |
| US20090302479A1 (en) * | 2008-06-06 | 2009-12-10 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Semiconductor structures having vias |
| JP5317742B2 (ja) * | 2009-02-06 | 2013-10-16 | 株式会社東芝 | 半導体装置 |
| US8890324B2 (en) * | 2010-09-28 | 2014-11-18 | Freescale Semiconductor, Inc. | Semiconductor structure having a through substrate via (TSV) and method for forming |
| KR102343219B1 (ko) | 2017-11-15 | 2021-12-23 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1553065A (en) * | 1978-01-28 | 1979-09-19 | Int Computers Ltd | Circuit structures including integrated circuits |
| KR940010197A (ko) * | 1992-10-13 | 1994-05-24 | 김광호 | 반도체 장치의 제조방법 |
| US5523920A (en) * | 1994-01-03 | 1996-06-04 | Motorola, Inc. | Printed circuit board comprising elevated bond pads |
-
1997
- 1997-12-12 KR KR1019970068246A patent/KR100273703B1/ko not_active IP Right Cessation
-
1998
- 1998-12-08 JP JP34815498A patent/JP3683110B2/ja not_active Expired - Fee Related
- 1998-12-10 US US09/209,649 patent/US6072242A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109336A (ja) * | 2003-10-01 | 2005-04-21 | Toshiba Microelectronics Corp | 自動設計方法、自動設計装置、レチクルセット、半導体集積回路及び設計プログラム |
| JP4509521B2 (ja) * | 2003-10-01 | 2010-07-21 | 東芝マイクロエレクトロニクス株式会社 | 自動設計方法、自動設計装置、レチクルセット、半導体集積回路及び設計プログラム |
| US8178981B2 (en) | 2004-02-26 | 2012-05-15 | Renesas Electronics Corporation | Semiconductor device |
| JP2006229212A (ja) * | 2005-01-21 | 2006-08-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2006287216A (ja) * | 2005-03-10 | 2006-10-19 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2015041102A (ja) * | 2013-08-21 | 2015-03-02 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 薄膜トランジスタアレイ基板、それを含む表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990049318A (ko) | 1999-07-05 |
| KR100273703B1 (ko) | 2001-03-02 |
| US6072242A (en) | 2000-06-06 |
| JP3683110B2 (ja) | 2005-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3683110B2 (ja) | 半導体装置のダブルコンタクト形成方法 | |
| US6664028B2 (en) | Method of forming opening in wafer layer | |
| US20070172770A1 (en) | Methods for manufacturing dense integrated circuits | |
| US20080268381A1 (en) | Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold | |
| US20030232483A1 (en) | Method of manufacturing semiconductor memory | |
| JP3522470B2 (ja) | 半導体装置の製造方法 | |
| KR100464860B1 (ko) | 포토레지스트 패턴 형성 방법, 이를 이용한 캐패시터 형성방법 및 캐패시터 | |
| US6680163B2 (en) | Method of forming opening in wafer layer | |
| US7432043B2 (en) | Photo mask and method of manufacturing the same, and method of forming photosensitive film pattern of using the photo mask | |
| JP2000150828A (ja) | 電子デバイス並びに半導体装置、及び電極形成方法 | |
| KR0179806B1 (ko) | 반도체 메모리셀 제조방법 | |
| CN109935515B (zh) | 形成图形的方法 | |
| US6872510B2 (en) | Photomask having small pitch images of openings for fabricating openings in a semiconductor memory device and a photolithographic method for fabricating the same | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| KR100188797B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US7297468B2 (en) | Method for forming a structure element on a wafer by means of a mask and a trimming mask assigned hereto | |
| JP2850879B2 (ja) | 半導体素子のワード線製造方法 | |
| KR0142662B1 (ko) | 광간섭 무늬를 이용한 캐패시터의 전하저장전극 형성방법 | |
| KR100557922B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR20030018750A (ko) | 이중 노광을 이용한 반도체 소자의 제조방법 | |
| TWI312557B (en) | Photolithography process applying on code implantation of mask rom | |
| KR960006717B1 (ko) | 디램셀의 저장전극 제조방법 | |
| JPH0423824B2 (ja) | ||
| JPS62165329A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR20050064782A (ko) | 반도체소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |