JP2006229212A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2006229212A
JP2006229212A JP2006012162A JP2006012162A JP2006229212A JP 2006229212 A JP2006229212 A JP 2006229212A JP 2006012162 A JP2006012162 A JP 2006012162A JP 2006012162 A JP2006012162 A JP 2006012162A JP 2006229212 A JP2006229212 A JP 2006229212A
Authority
JP
Japan
Prior art keywords
insulating film
conductive layer
openings
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006012162A
Other languages
English (en)
Other versions
JP5094019B2 (ja
JP2006229212A5 (ja
Inventor
Hideaki Kuwabara
秀明 桑原
Hiroko Yamamoto
裕子 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006012162A priority Critical patent/JP5094019B2/ja
Publication of JP2006229212A publication Critical patent/JP2006229212A/ja
Publication of JP2006229212A5 publication Critical patent/JP2006229212A5/ja
Application granted granted Critical
Publication of JP5094019B2 publication Critical patent/JP5094019B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】多層配線を形成する際における配線の加工に要する工程を簡便にすることを課題とする。また、開口径の比較的大きいコンタクトホールに液滴吐出技術やナノインプリント技術を用いた場合、開口の形状に沿った配線となり、開口の部分は他の箇所より凹む形状となりやすかった。
【解決手段】高強度、且つ、繰り返し周波数の高いパルスのレーザ光を透光性を有する絶縁膜に照射して貫通した開口を形成する。大きな接触面積を有する1つの開口を形成するのではなく、微小な接触面積を有する開口を複数設け、部分的な凹みを低減して配線の太さを均一にし、且つ、接触抵抗も確保する。
【選択図】図1

Description

本発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。具体的には、本発明は電界効果トランジスタ(以下、FETという)で構成された回路を有する半導体装置に関する。例えば、大規模集積回路(LSI)や、液晶表示パネルに代表される電気光学装置や、有機発光素子を有する発光表示装置や、ラインセンサなどのセンサ装置や、SRAM、DRAMなどのメモリ装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、半導体素子に多層配線を形成する場合、配線を積層することにより、上層になるほど段差が増大し、配線の加工が困難となっている。そこで、一般的に絶縁膜に形成された配線溝や孔等のような配線開口部内にダマシン法と称する配線形成技術によって、配線材料を埋め込んでいる。
ダマシン法とは、金属配線を形成するために、まず、絶縁膜に溝を形成し、全面に金属材料を塗布し、次にCMP(化学的機械研磨)法などで、全面研磨をすることである。この際、金属配線の下方に、さらに下層の金属配線や半導体領域とのコンタクトを取るための孔を形成しておくことを含めたものをデュアルダマシン法と呼んでいる。デュアルダマシン法は、下層配線との接続孔と配線溝とを形成した後、配線材料を堆積し、CMP法により配線部分以外の配線材料を除去する工程などを含んでいる。
デュアルダマシン法を用いた金属配線は、電解めっき法による銅(Cu)が多く用いられている。電解めっき法では接続孔に銅(Cu)を完全に埋め込むため、めっき液や、印加する電界を複雑に調整する必要がある。また、銅(Cu)はエッチャントやエッチングガスを用いたエッチングプロセスで加工することが困難であり、銅(Cu)の加工には研磨を行うための特殊なCMP法が必要とされている。
電解めっき法やCMP法は、配線形成にかかる工程数の増加、及び製造コストの増加を招くという問題があった。
また、半導体基板を用いた半導体デバイス製造工程だけでなく、薄膜トランジスタ(TFT)を用いたアクティブマトリクス基板製造工程においても、多層配線を形成する際における配線の加工が困難となっている。近年、薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。なお、画像表示装置として、液晶表示装置が一般によく知られている。
パッシブ型の液晶表示装置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
このようなアクティブマトリクス型の電気光学装置の用途は広がっており、画面サイズの大面積化とともに、生産性の向上や低コスト化の要求も高まっている。
また、従来では、多層配線を形成する際、上層配線と下層配線を接続するためには、これらの配線の間に設けられる層間絶縁膜にフォトリソグラフィ法を用いてコンタクトホールを形成している。フォトリソグラフィ法を用いてコンタクトホールを形成する場合、レジストマスクの形成(レジスト塗布、露光、現像)、選択的なエッチング、レジストマスク除去などの多くの工程が必要とされる。即ち、複数の配線を立体交差させるべく多層構造とするため、コンタクトホールをあける必要があり、これが製造工程数の増加の原因の一つとなっている。
また、フォトリソグラフィ法を用いる場合、露光パターン毎にフォトマスクも必要であるため、そのフォトマスクを製造する費用がかかり、製造コストの増大の原因の一つとなっている。
また、フォトリソグラフィ法を用いる場合、均一性の向上のため、大量のレジスト材料や、大量の現像液が使用され、余分な材料の消費量が多い。
また、層間絶縁膜を選択的にエッチングする方法としては、ドライエッチングとウェットエッチングとが知られている。一般的にはガスプラズマによるドライエッチングがテーパー加工などのパターン形成に有利とされているが、ドライエッチング装置は高価で大がかりな装置を必要とし、製造コストが高くなるという欠点がある。また、ガスプラズマによるダメージが半導体素子に与えられる恐れがある。従って、ドライエッチングはできる限り少なく行うことが望ましい。
また、ドライエッチングに比べて安価で量産性に優れるウェットエッチングは、1回の使用でエッチャントを大量に使用するため、廃液処理が大変であり、製造コストの増大の原因の一つとなっている。また、ウェットエッチングは、等方性エッチングであるため、比較的径の小さいコンタクトホールを形成することは困難であり、回路の高集積化に不向きであった。
また、薄膜のパターニング加工の際にフォトレジストを用いることのない方法として、レーザ加工技術が知られており、中でもYAGレーザ光(波長1.06μm)を用いたレーザ加工法が知られている。YAGレーザ光を用いたレーザ加工法はスポット状のビームを被加工物に照射するとともに、ビームを加工方向に走査し、点の連続の鎖状に開溝を形成するものである。
また、本出願人は、400μm以下の波長を有するレーザ光を用いて、線状のビームを透光性導電膜に照射し、開溝を形成する薄膜加工方法を特許文献1、特許文献2、及び特許文献3に記載している。
米国特許第4861964号 米国特許第5708252号 米国特許第6149988号
本発明は、多層配線を形成する際における配線の加工に要する工程を簡便にすることを課題とする。さらに、回路の高集積化をも実現する技術を提供することも課題とする。
また、深さの異なる複数のコンタクトホールを形成する場合、プロセスが複雑になりやすい。そこで、本発明は、簡便なプロセスで深さの異なる複数のコンタクトホールを実現することができる技術を提供する。
また、半導体回路を有する電子機器の製造においては、大量生産を効率良く行うため、ウェハー基板ではなくマザーガラス基板を用い、一枚のマザーガラス基板から複数のデバイスを切り出す多面取りがよく行われている。マザーガラス基板のサイズは、1990年初頭における第1世代の300×400mmから、2000年には第4世代となり680×880mm、若しくは730×920mmへと大型化して、一枚の基板から多数のデバイス、代表的には多数の表示パネルが生産できるように生産技術が進歩してきた。
今後、さらに基板が大型化すると、配線となる金属膜を形成する際、スパッタ法を用いた成膜方法では、ターゲットが大きなサイズとなるにつれて高価となってくるため、大量生産上、不利と考えられる。
また、本発明は、大量生産上、大型の基板に適している配線の形成技術を提供することも課題とする。
本発明は、導電層を覆って形成された透光性を有する絶縁膜に対してレーザ光を選択的に照射し、導電層に達する貫通した開口を形成することを特徴としている。レーザ光により透光性を有する絶縁膜に貫通した開口を形成することによって、コンタクトホール形成工程を簡便とすることができる。
また、レーザ光の焦点位置を実施者が適宜設定することによって、貫通した開口の深さや貫通した開口のサイズを適宜、決定することができる。従って、本発明により簡便なプロセスで深さの異なる複数のコンタクトホールを実現できる。また、透光性を有する絶縁膜は単層に限らず、2層以上の積層であってもコンタクトホール形成工程を簡便とすることができる。
本発明で用いるレーザ光は、非線形光学素子に通すことなく基本波のままとし、高強度、且つ、繰り返し周波数の高いパルスのレーザ光を透光性を有する絶縁膜に照射して貫通した開口を形成する。なお、本発明で用いるレーザの繰り返し周波数は10MHz以上とすることも特徴の一つである。
なお、高強度とは、単位時間あたり単位面積あたりに高い尖頭出力を持つことを指しており、本発明におけるレーザ光の尖頭出力の範囲は、1GW/cm〜1TW/cmとする。
波長が1μm程度の基本波は、透光性を有する絶縁膜に照射してもあまり吸収されず、吸収効率が低いが、パルス幅をピコ秒台、或いはフェムト秒(10−15秒)台のパルスレーザから射出される基本波であれば、高強度のレーザ光が得られ、非線形光学効果(多光子吸収)が生じ、透光性を有する絶縁膜に吸収させて貫通した開口を形成することができる。
加えて、レーザ光の焦点位置を実施者が適宜設定することによって、基板に垂直な面における開口形状も適宜、決定することができる。例えば、透光性を有する絶縁膜表面における開口面積が導電層の露出面積よりも小さい開口を形成することができる。
従来のYAGレーザ光による加工方法では、ビーム形状が円状で且つ、光強度がガウス分布を示すため、被加工物の表面に垂直な面における開口形状はガウス分布に従った形になる。従って、従来のYAGレーザ光による加工方法では、表面における開口径が広がりやすく、微小な開口径を有し、且つ、深さの深いコンタクトホール形成が困難である。また、従来のYAGレーザ光による加工方法で使用されるパルス幅は、10−4秒〜10−2秒である。
また、400μm以下の波長を有するレーザ光を用いて、線状のビームを透光性導電膜に照射し、開溝を形成する従来の加工方法は、400μm以下の波長を有するレーザ光を吸収する透光性導電膜を用いているため、透光性導電膜表面から開溝が形成される。この加工方法においても表面にエネルギーが吸収されやすく、表面における開口径が広がりやすい。
従来の加工方法に比べ、本発明の加工方法は、表面から貫通した開口を形成することに限定されず、様々な形成方法が可能である。例えば、レーザ光の焦点位置を導電層側から表面に向けて移動させながらレーザ光を透光性を有する絶縁膜に照射した場合、透光性を有する絶縁膜は、導電層側から表面に向けて貫通した開口が形成される。また、裏面、即ち透光性を有する基板側から基板を通過させてレーザ光を照射して絶縁膜に開口を形成することもできる。
また、本発明は、レーザ光の焦点位置を自在に移動させることによって、例えばZ方向(深さ方向)に縦方向の貫通した開口を形成した後、X方向またはY方向に横方向の穴を形成して複雑な形状の開口を形成することも可能である。
さらに、本発明は、ピエゾ方式やサーマルジェット方式に代表される液滴吐出技術、またはナノインプリント技術などの印刷技術を用いて、絶縁膜の開口と重なる位置に配線または電極を形成し、絶縁膜の開口を通じて導電層と電気的に接続させることも特徴の一つとしている。
例えば、液滴吐出技術を用いる場合、材料液を調節して滴下された導電材料に流動性を持たせることができるため、曲がりくねった複雑な形状を有する開口であっても導電材料を充填することができる。例えば、側壁が逆テーパ形状となっている穴にも導電材料を充填することができる。また、液滴吐出技術を用いて滴下する導電材料の速度を利用して深い開口や形状の複雑な開口に導電材料を充填することもできる。また、流動性を有する導電材料を充填しやすい形状の開口を提供することも本発明の一つである。
また、ナノインプリント技術などの印刷技術を用いる場合、焼成のための熱処理の際、導電材料に流動性を持たせて複雑な形状を有する開口に導電材料を充填することもできる。
また、径の比較的大きい、例えば直径2μmより大きいコンタクトホールに液滴吐出技術やナノインプリント技術を用いた配線の形成を行った場合、コンタクトホールの形状に沿った配線となり、コンタクトホールの配線部分は他の箇所より凹む形状となりやすかった。図19(A)〜図19(C)に従来のコンタクトホール形成の様子を示す。基板3010上に下地絶縁膜3011が設けられ、その上に導電層3012が設けられている。図19(A)には導電層3012上に絶縁膜3013が形成され、フォトリソグラフィ技術によりレジストからなるマスク3014を形成し、エッチングして開口3016が形成されている。そして、レジストマスク3014を除去して液滴吐出技術やナノインプリント技術を用いた配線の形成を行うと図19(B)に示すような配線3017aが形成される。図19(B)に示すように配線3017aは、コンタクトホールの形状に沿った配線となり、コンタクトホールの配線部分は他の箇所より凹んでしまう。さらに、焼成を行うと、配線材料が流動性を持つため、図19(C)に示すように形状が変形し、配線3017bになってしまう。従って、図19(C)中の矢印に示す材料の移動方向3018に移動し、コンタクトホール付近の配線の太さが他の箇所に比べて細くなってしまう恐れがあった。また、液滴吐出技術において、粘度の低く流動性を有する材料を用いた場合、焼成前、即ち配線形成直後でも配線材料は低い所に移動しやすい。
そこで、本発明は、大きな接触面積を有する1つの貫通した開口を形成するのではなく、直径2μm以下、好ましくは直径3〜200nm程度の微小な接触面積を有する開口を複数設け、部分的な凹みを低減して配線の太さを均一にし、且つ、接触抵抗も確保することも特徴の一つとしている。
本明細書で開示する発明の構成は、図1(C)にその一例を示したように、第1の導電層と、複数の貫通した開口を有し、且つ前記第1の導電層を覆う絶縁膜と、前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層とを有し、前記第2の導電層は、導電性粒子を含み、前記複数の貫通した開口と重なる第2の導電層の表面と、前記複数の貫通した開口と重ならない第2の導電層の表面とが同一面に形成されていることを特徴とする半導体装置である。なお、第2の導電層の幅Wと、1つの貫通した開口の径Dは、2D<Wを満たす。第2の導電層の幅Wに対して1つの貫通した開口の径を小さくすることができるため、第2の導電層の幅を一定にすることができ、配線レイアウトを単純化することができる。従来では、コンタクトホールを形成する領域の導電層の幅を部分的に広くしてパターニングのズレが生じてもよいようにマージンを取っていることが多い。また、1つの貫通した開口の径Dは、2D<Wを満たすように、配線幅に対して開口の径を小さくすることで、開口位置の形成位置の多少のズレが生じても確実に電気的な接続を行うことができる。
また、上記構成において、前記第2の導電層は、導電性粒子が集合した結晶を複数有し、該結晶が重なりあっていることを特徴の一つとしている。3〜7nmの金属粒子を含む導電材料を液滴吐出法または印刷法で配線を形成し、焼成を行うと金属粒子が溶融して集合して100nm程度の結晶となり、その結晶が三次元に不規則に重なりあって形成される。
本発明において、貫通した開口の径は、導電性粒子の一つより大きいことを特徴の一つとしている。少なくとも使用する金属粒子が表面における開口に入るように、金属粒子の径(3〜7nm)より大きい開口とする。具体的には、本発明の貫通した開口の径は、3〜2000nmであることを特徴としている。
また、本発明は、下方の導電層とコンタクトさせる開口に限定されず、他の発明の構成は、半導体層と、複数の貫通した開口を有し、且つ前記半導体層を覆う絶縁膜と、前記複数の貫通した開口を介して前記半導体層と接触する導電層とを有し、前記導電層は、導電性粒子を含み、前記複数の貫通した開口と重なる導電層の表面と、前記複数の貫通した開口と重ならない導電層の表面とが同一面に形成されていることを特徴とする半導体装置である。
また、本発明において、貫通した開口の形状は、同一径を有する柱状に限定されず、水平面で切断した断面の径が部分毎に異なっていてもよい。例えば、絶縁膜上面における開口径よりも絶縁膜下面における開口径が10倍以上であってもよく、絶縁膜上面における開口径が金属粒子よりも大きければよい。また、貫通した開口の水平面で切断した断面は円に限定されず、楕円形や矩形であってもよい。貫通した開口の水平面で切断した断面形状が楕円である場合には短軸の長さが、3〜2000nmの範囲であればよい。また、貫通した開口の水平面で切断した断面形状が矩形である場合には短辺の長さが、3〜2000nmの範囲であればよい。
また、電気抵抗を下げるために、開口内でも金属粒子の集合からなる結晶が形成されるように絶縁膜下面における開口径を一つの結晶と同じ、もしくは少し大きな径にしてもよい。
本発明の開口形状は、レーザ光により形成するため、複雑な形状とすることができ、他の発明の構成は、第1の導電層と、複数の貫通した開口を有し、且つ前記第1の導電層を覆う絶縁膜と、前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層とを有し、前記第2の導電層は、導電性粒子を含み、前記複数の貫通した開口のうち、少なくとも2つの貫通した開口は絶縁膜中で互いに繋がっていることを特徴とする半導体装置である。
また、本発明の開口形状は、膜厚方向(即ちZ方向)に延びる柱状に限定されず、他の発明の構成は、第1の導電層と、複数の貫通した開口を有し、且つ前記第1の導電層を覆う絶縁膜と、前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層とを有し、前記第2の導電層は、導電性粒子を含み、前記複数の貫通した開口の断面形状は、L字形、U字状、または弧を描いた形状であることを特徴とする半導体装置である。
また、本発明において、貫通した開口は、絶縁膜を挟む上下の層に続く通路、及び絶縁膜中を水平方向に延びる通路を指している。例えば、本発明の貫通した開口の断面形状は、L字形、U字状(図7(D)に一例を示す)、または弧を描いた形状(図5(B)に一例を示す)なども含まれる。このような複雑な断面形状を有する開口であっても液滴吐出法であれば、吐出する材料の粘度を調節することで導電材料を複雑な形状の開口内に充填することができる。
例えば、本発明は、微小な複数の開口を導電層との接触面で連結させることができる。こうすることで絶縁膜上面には微小な複数の開口が設けられ、絶縁膜の下面付近に設けられた横方向の穴(X方向またはY方向に延びる穴)によって複数の開口を連結させることによって接触面積の増大が図れる。また、複数の縦穴(Z方向に延びる穴)を絶縁膜の下面に沿った横穴(X方向またはY方向に延びる穴)で連結することによって、液滴吐出の際、空気の逃げ道を設けることができ、気泡が開口内に残存することを防ぐことができる。
また、上記各構成において、前記半導体装置は、アンテナ、CPU、またはメモリのうち少なくとも一つを含むことを特徴の一つとしている。例えば、本発明により、貫通した開口を介して形成された多層配線を有する集積回路の高集積化を実現できる。具体的には、本発明により、物品、商品、或いは人物の識別や管理を行うためのアンテナ及びメモリーを有する集積回路、代表的には無線チップ(IDタグ、ICタグ、ICチップ、RF(Radio Frequency)タグ、無線タグ、電子タグ、RFID(Radio Frequency Identification)ともよばれる))を完成させることができる。
また、上記各構成において、前記半導体装置は、表示装置(LCDパネルやELパネル)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、または携帯情報端末であることを特徴の一つとしている。例えば、本発明により、貫通した開口を介して形成された多層配線を有する集積回路を簡便なプロセスで作製でき、その集積回路を備えた電子機器を完成させることができる。
また、上記各構造を実現するための作製方法に関する本発明の構成は、第1の導電層を形成する工程と、前記第1の導電層上に絶縁膜を形成する工程と、前記絶縁膜に対して選択的にレーザ光を照射して前記絶縁膜に複数の貫通した開口を形成する工程と、液滴吐出法または印刷法により前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層を形成する工程と、を有することを特徴とする半導体装置の作製方法である。
また、上記作製方法に関する構成において、前記第2の導電層を形成する工程は、前記複数の貫通した開口と重なる第2の導電層の表面と、前記複数の貫通した開口と重ならない第2の導電層の表面とを同一面にする加熱処理を含むことを特徴の一つとしている。
また、作製方法に関する本発明の他の構成は、第1の導電層を形成する工程と、前記第1の導電層上に絶縁膜を形成する工程と、前記絶縁膜に対して選択的にレーザ光を照射して前記絶縁膜に深さの異なる複数の貫通した開口を形成する工程と、液滴吐出法または印刷法により前記複数の貫通した開口を充填する第2の導電層を形成する工程と、を有することを特徴とする半導体装置の作製方法である。
また、作製方法に関する本発明の他の構成は、第1の導電層を形成する工程と、前記第1の導電層上に絶縁膜を形成する工程と、前記絶縁膜に対して選択的にレーザ光を照射して前記絶縁膜に深さの異なる複数の貫通した開口を形成する工程と、導電性粒子を有する液状物質を液滴吐出法により前記複数の貫通した開口に対して吐出し、前記複数の貫通した開口を導電性粒子で充填して第2の導電層を形成する工程と、を有することを特徴とする半導体装置の作製方法である。
また、上記作製方法に関する各構成において、前記複数の貫通した開口は、X方向、Y方向、またはZ方向にレーザ光の焦点を移動させて形成することを特徴の一つとしている。
レーザ光の焦点を移動させて形成するため、様々な開口を形成することができ、上記作製方法に関する各構成において、前記複数の貫通した開口の断面形状は、柱状、L字形、U字状、または弧を描いた形状であることを特徴の一つとしている。
また、予め、レーザ光により透光性を有する絶縁膜に閉じられた孔(Z方向に延びる孔)を形成しておき、後で表層をエッチングや研磨により除去することによって、貫通した開口を形成してもよい。
作製方法に関する本発明の他の構成は、第1の導電層を形成する工程と、前記第1の導電層上に絶縁膜を形成する工程と、前記絶縁膜に対して選択的にレーザ光を照射して前記絶縁膜に前記第1の導電層に接し、且つ、閉じられた孔を形成する工程と、前記絶縁膜を薄膜化処理を行うと同時に、前記閉じられた孔を貫通した開口とする工程と、液滴吐出法または印刷法により前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層を形成する工程と、を有することを特徴とする半導体装置の作製方法である。
また、上記作製方法に関する各構成において、前記貫通した開口の径は、3〜2000nmであることを特徴の一つとしている。
また、半導体基板を用いたトランジスタを有する半導体装置の作製方法も本発明の一つであり、
その構成は、トランジスタを有する半導体装置の作製方法であり、半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、選択的にレーザ光を照射して前記第2の絶縁膜に前記第1の絶縁膜に達する第1の貫通した開口と、前記半導体基板に達する第2の貫通した開口とを形成する工程と、液滴吐出法により前記第1の貫通した開口を介して前記第1の絶縁膜に接触するゲート電極と、前記第2の貫通した開口を介して前記半導体基板に接する電極とを形成する工程と、を有することを特徴とする半導体装置の作製方法である。
また、絶縁表面を有する基板上に形成されたトップゲート型の薄膜トランジスタ(TFT)の作製方法も本発明の一つである。その構成は、薄膜トランジスタを有する半導体装置の作製方法であり、
絶縁表面を有する基板上に半導体層を形成する工程と、前記半導体層を覆う第1の絶縁膜を形成する工程と、第2の絶縁膜を形成する工程と、選択的にレーザ光を照射して前記第2の絶縁膜に前記第1の絶縁膜に達する第1の貫通した開口と、前記半導体層に達する第2の貫通した開口とを形成する工程と、液滴吐出法により前記第1の貫通した開口を介して前記第1の絶縁膜に接触するゲート電極と、前記第2の貫通した開口を介して前記半導体層に接する電極とを形成する工程と、を有することを特徴とする半導体装置の作製方法である。
なお、前記第1の絶縁膜はゲート絶縁膜である。また、前記第2の絶縁膜は層間絶縁膜である。
また、絶縁表面を有する基板上に形成されたボトムゲート型の薄膜トランジスタ(TFT)の作製方法も本発明の一つである。その構成は、薄膜トランジスタを有する半導体装置の作製方法であり、
絶縁表面を有する基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に半導体層を形成する工程と、前記半導体層の上方に第2の絶縁膜を形成する工程と、選択的にレーザ光を照射して前記第1の絶縁膜及び前記第2の絶縁膜に第1の貫通した開口と、前記第2の絶縁膜に前記半導体層に達する第2の貫通した開口とを形成する工程と、液滴吐出法により前記第1の貫通した開口を介してゲート電極と、前記第2の貫通した開口を介して前記半導体層に接する電極とを形成する工程とを有し、前記第1の貫通した開口の一部は、前記半導体層の下方に形成され、前記第1の貫通した開口と前記半導体層との間に位置する第1の絶縁膜は、ゲート絶縁膜であることを特徴とする半導体装置の作製方法である。
上記作製方法に関する構成において、前記第1の貫通した開口は、絶縁表面を有する基板側からのレーザ光の照射、または前記第2の絶縁膜側からのレーザ光の照射により形成することを特徴の一つとしている。
また、上記作製方法に関する構成において、前記第2の絶縁膜は層間絶縁膜である。
また、上記作製方法に関する構成において、前記第1の貫通した開口は、Z方向の開口と、X方向またはY方向の開口とが繋がっていることを特徴の一つとしている。上記本発明の作製方法は、先に第2の絶縁膜を形成した後に、レーザ光でトンネルのような開口を形成し、その開口に導電材料を充填することによってゲート電極を形成する点が特徴である。レーザ光により、深さ方向におけるゲート電極位置も自由に設定できるため、ゲート絶縁膜の薄膜化も可能である。また、ゲート絶縁膜へのダメージを与えることなくゲート電極を形成することができる。
また、上記作製方法に関する構成において、前記第1の貫通した開口の径は、3〜2000nmであることを特徴の一つとしている。
また、上記作製方法に関する各構成において、前記レーザ光のパルス幅が1フェムト秒以上10ピコ秒以下で発振することを特徴の一つとしている。パルス幅を1フェムト秒以上10ピコ秒以下の範囲とすることで、多光子吸収を引き起こすのに十分な高強度を得ることができる。パルス幅が10ピコ秒より長い数十ピコ秒のレーザビームでは多光子吸収が生じない。また、前記レーザ光は、レーザの繰り返し周波数が10MHz以上のレーザ発振器から射出した基本波であることを特徴の一つとしている。
また、本発明において、半導体層は、珪素を主成分とする半導体膜、有機材料を主成分とする半導体膜、或いは金属酸化物を主成分とする半導体膜を用いることができる。珪素を主成分とする半導体膜としては、非晶質半導体膜、結晶構造を含む半導体膜、非晶質構造を含む化合物半導体膜などを用いることができ、具体的にはアモルファスシリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることができる。また、有機材料を主成分とする半導体膜としては、他の元素と組み合わせて一定量の炭素または炭素の同素体(ダイヤモンドを除く)からなる物質を主成分とする半導体膜(室温(20℃)で少なくとも10−3cm/V・sの電荷キャリア移動度を示す材料、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機珪素化合物など)を用いることができる。具体的には、ペンタセン、テトラセン、チオフェンオリゴマ誘導体、フェニレン誘導体、フタロシアニン化合物、ポリアセチレン誘導体、ポリチオフェン誘導体、シアニン色素等が挙げられる。また、金属酸化物を主成分とする半導体膜としては、酸化亜鉛(ZnO)や亜鉛とガリウムとインジウムの酸化物(In−Ga−Zn−O)等を用いることができる。
また、本発明の半導体装置において、静電破壊防止のための保護回路(保護ダイオードなど)を設けてもよい。
また、TFT構造やトランジスタ構造に関係なく本発明を適用することが可能であり、例えば、トップゲート型TFTや、ボトムゲート型(逆スタガ型)TFTや、順スタガ型TFTを用いることが可能である。また、シングルゲート構造のトランジスタに限定されず、複数のチャネル形成領域を有するマルチゲート型トランジスタ、例えばダブルゲート型トランジスタとしてもよい。
本発明により、多層配線を形成する際における配線の加工に要する工程を簡便にすることができる。さらに、回路の高集積化をも実現することができる。
また、本発明により、簡便なプロセスで深さの異なる複数のコンタクトホールを実現することができる。
また、本発明は波長が1μm程度の基本波を用いるため、素子や基板に吸収されにくいため、素子や基板にダメージをほとんど与えることなくコンタクトホールの形成を行うことができる。従って、熱やエッチング溶液によわい素子や、熱やエッチング溶液に弱いフィルム基板を用いて半導体装置を作製することができる。
本発明の実施形態について、以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
(実施の形態1)
本実施の形態では、第1の導電層へのコンタクトホールの形成方法および該コンタクトホールを介して第1の導電層と電気的に接続する第2の導電層の形成方法について図1、図2、図10、及び図11を用いて説明する。
まず、絶縁表面を有する基板10上に下地絶縁膜11を形成し、その上に第1の導電層12を形成する。次いで、第1の導電層12を覆う絶縁膜13を形成する。この段階の断面図を図1(A)に示している。
なお、絶縁表面を有する基板10としては、光透過性を有するガラス基板や石英基板を用いればよい。
また、下地絶縁膜11としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。ここでは下地膜として2層構造を用いた例を示すが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。なお、特に下地絶縁膜を形成しなくてもよい。
また、第1の導電層12は、スパッタ法により膜厚100〜600nmの導電膜を形成した後、フォトリソグラフィ技術を用いてパターニングを行う。なお、導電膜は、Ta、W、Ti、Mo、Al、Cu、Siから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成する。ここではフォトリソグラフィ技術を用いて第1の導電層を形成した例を示すが、特に限定されず、第1の導電層12は、液滴吐出法や印刷法や無電界メッキ法により形成してもよい。第1の導電層12は、後の開口工程で用いるレーザ光を反射してほとんど吸収しない材料を用いることが好ましい。
また、第1の導電層12は、ITO、IZO、ITSOなどの透明導電材料を用いてもよい。後の開口工程で用いるレーザ光を透過してほとんど吸収しない材料を用いることが好ましい。
また、絶縁膜13は、後の開口工程で用いるレーザ光を透過してほとんど吸収しない絶縁材料、例えば酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜を用いる。また、絶縁膜13として、塗布法によって得られるシリコン(Si)と酸素(O)との結合で骨格構造が構成される絶縁膜を用いてもよい。また、絶縁膜13として、二酸化珪素にリンを添加したPSG(リンシリケートガラス)、二酸化珪素にリン及びボロンを添加したBPSG(ホウ素リンリシケートガラス)、二酸化珪素にフッ素を添加したSiOF、ポリイミド、ポリアリルエーテルやフッ素が添加されたポリフルオロアリエーテルに代表される芳香族エーテル、芳香族炭化水素、BCB(Benzocyclobutene)に代表されるシクロブタン誘導体などを用いることもできる。
また、図1(A)において、絶縁膜13は、平坦な絶縁膜を示しているが、特に限定されず、CVD法やスパッタ法で得られる無機絶縁膜であってもよい。絶縁膜13が平坦でなくとも、本発明は、レーザ光を用いて複数の開口を形成することができる。
本実施の形態では、絶縁膜13は、材料を塗布法や液滴吐出法を用いて塗布または吐出した後、乾燥、焼成を行って形成する。
次いで、図1(B)に示すように、絶縁膜13中にレーザ光を照射して貫通した開口16を複数形成する。ここでは、レーザ光として超短光パルスレーザから射出されるレーザ光を用いる。透光性を有する材料に対して、超短光パルスレーザを集光することにより、当該超短光パルスレーザが集光された位置たる集光点のみに多光子吸収を生じさせ、閉じられた孔を形成し、集光点を移動させて一つの貫通した開口を形成することが出来る。レーザ光のパルス幅が10−4秒〜10−2秒では絶縁膜13に吸収されないが、非常に短いパルス幅(ピコ秒台、或いはフェムト秒)のレーザ光を照射することによって多光子吸収を生じさせて絶縁膜13に吸収させることができる。超短光パルスレーザによる開口の作製方法について図2(A)及び図2(B)を用いて説明する。
超短光パルスレーザ発振器101は、パルス幅がフェムト秒(10−15秒)台で発振するレーザ発振器を用いる。該超短光パルスレーザ発振器101として用いることができるのは、サファイヤ、YAG、セラミックスYAG、セラミックスY、KGW(ポタシウムガドリ二ウムタングステン)、MgSiO、YLF、YVO、GdVOなどの結晶に、Nd、Yb、Cr、Ti、Ho、Erなどのドーパントを添加したレーザなどが挙げられる。超短光パルスレーザ発振器101から射出されたレーザ光をミラー102で反射した後、高い開口数の対物レンズ103により試料104、ここでは基板上に設けられた絶縁膜13中にレーザ光を集光する(図2(A)参照。)。この結果、集光点近傍において絶縁膜中に孔を形成することができる。また、XYZステージ105を用いて集光点を移動させることにより、絶縁膜13に所望の開口を作製する。図2(B)に開口形成の途中を示す断面図を示す。図2(B)において、貫通していない開口を孔17として示している。
なお、本明細書で超短光パルスレーザとは、パルス幅が1フェムト秒以上10ピコ秒以下で固体レーザから発振されたレーザビームを指す。なお、本発明におけるレーザ光の尖頭出力の範囲は、1GW/cm〜1TW/cmとする。
超短光パルスレーザでは、エネルギー密度の高いビーム中央部だけで加工が出来るため、通常のレーザでは、レーザ波長以下の加工は困難であるが、超短光パルスレーザを用いることで微細加工、即ちレーザ波長以下の加工が可能となる。
絶縁膜13に用いられる材料は、超短光パルスレーザの波長の光に対して透光性を有する材料、即ち超短光パルスレーザの波長の光を吸収しない材料、更に詳しくは超短光パルスレーザの波長よりもエネルギーギャップの大きい材料を用いる必要がある。透光性を有する材料内部で超短光パルスレーザを集光することにより、当該超短光パルスレーザが集光された位置たる集光点のみに多光子吸収を生じさせ、孔を形成することが出来る。なお、多光子吸収とは、複数個の光子を同時に吸収して、光子のエネルギーの和に相当する固有状態に遷移することである。該遷移により、吸収されない波長領域の光を吸収することが可能であり、光エネルギー密度が十分に大きい集光点において、孔を形成することが出来る。なお、ここで言う「同時」とは10−14秒以下の時間内に発生する2つの事象を意味する。
ここで、レーザビーム直接描画装置について、図10を用いて説明する。図10に示すように、レーザビーム描画装置1001は、レーザビームを照射する際の各種制御を実行するパーソナルコンピュータ1002(以下、PCと示す。)と、レーザビームを出力するレーザ発振器1003と、レーザ発振器1003の電源1004と、レーザビームを減衰させるための光学系1005(NDフィルタ)と、レーザビームの強度を変調するための音響光学変調器1006(AOM)と、レーザビームの断面の拡大または縮小をするためのレンズ、光路の変更するためのミラー等で構成される光学系1007、Xステージ及びYステージを有する基板移動機構1009と、PCから出力される制御データをデジタルーアナログ変換するD/A変換部1010と、D/A変換部から出力されるアナログ電圧に応じて音響光学変調器1006を制御するドライバ1011と、基板移動機構1009を駆動するための駆動信号を出力するドライバ1012とを備えている。
レーザ発振器1003としては、パルス幅がフェムト秒(10−15秒)台で発振するレーザ発振器を用いる。
次に、レーザビーム直接描画装置を用いたレーザ光の照射方法について述べる。基板1008が基板移動機構1009に装着されると、PC1002は図外のカメラによって、基板に付されているマーカーの位置を検出する。次いで、PC1002は、検出したマーカーの位置データと、予め入力されている描画パターンデータとに基づいて、基板移動機構1009を移動させるための移動データを生成する。この後、PC1002が、ドライバ1011を介して音響光学変調器1006の出力光量を制御することにより、レーザ発振器1003から出力されたレーザビームは、光学系1005によって減衰された後、音響光学変調器1006によって所定の光量になるように光量が制御される。
一方、音響光学変調器1006から出力されたレーザビームは、光学系1007で光路及びビーム形を変化させ、レンズで集光した後、基板上の絶縁膜に該ビームを照射して、孔を形成する。このとき、PC1002が生成した移動データに従い、基板移動機構1009をZ方向に移動制御する。この結果、所定の場所にレーザビームが照射され、孔がZ方向に連結されて柱状の開口形成が絶縁膜に行われる。基板移動機構1009をX方向及びY方向に移動制御すれば、絶縁膜に基板面と水平な方向に孔が形成される。
また、短波長のレーザ光ほど、ビーム径を短く集光することが可能である。このため、短波長のレーザビームを照射することで、微細な径の開口を形成することができる。
また、パターン表面でのレーザビームのスポット形状は、点状、円形、楕円形、矩形、または線状(厳密には細長い長方形状)となるように光学系で加工することが可能である。
なお、ここでは、基板を移動して選択的にレーザビームを照射しているが、本発明はこれに限定されず、レーザビームをZ方向、X方向、Y方向に移動してレーザビームを照射することができる。この場合、光学系1007にポリゴンミラーやガルバノミラー、音響光学偏向器(Acoust−Optic Deflector;AOD)を用いることが好ましい。
次いで、複数の貫通した開口16に重なるように、導電性粒子を含む組成物を液滴吐出法を用いて吐出して、第2の導電層19を形成する(図1(C)参照。)。第2の導電層19の形成は、液滴吐出手段18を用いて行う。液滴吐出手段18とは、組成物の吐出口を有するノズルや、1つまたは複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段18が具備するノズルの径は、0.02〜100μm(好適には30μm以下)に設定し、該ノズルから吐出される組成物の吐出量は0.001pl〜100pl(好適には10pl以下)に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には0.1〜3mm(好適には1mm以下)程度に設定する。
吐出口から吐出する組成物は、導電性粒子を溶媒に溶解または分散させたものを用いる。導電性粒子とは、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al等の金属、Cd、Znの金属硫化物、Fe、Ti、Si、Ge、Zr、Baなどの酸化物、ハロゲン化銀等の微粒子、または分散性ナノ粒子に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解または分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いる。組成物の粘度は50cp以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、40mN/m以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下が好ましい。組成物は、電解法、アトマイズ法または湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、約0.01〜10μmである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ粒子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。
ここで、液滴吐出装置について、図11を用いて説明する。液滴吐出手段1103の個々のヘッド1105、1112は制御手段1107に接続され、それがコンピュータ1110で制御することにより予めプログラミングされたパターンを描画することができる。描画するタイミングは、例えば、基板1100上に形成されたマーカー1111を基準に行えば良い。或いは、基板1100の縁を基準にして基準点を確定させても良い。これを電荷結合素子(CCD)や相補型金属酸化物半導体(CMOS)を利用したイメージセンサなどの撮像手段1104で検出し、画像処理手段1109にてデジタル信号に変換したものをコンピュータ1110で認識して制御信号を発生させて制御手段1107に送る。勿論、基板1100上に形成されるべきパターンの情報は記憶媒体1108に格納されたものであり、この情報を基にして制御手段1107に制御信号を送り、液滴吐出手段1103の個々のヘッド1105、1112を個別に制御することができる。吐出する材料は、材料供給源1113、1114より配管を通してヘッド1105、1112に供給される。図11では、液滴吐出手段1103の個々のヘッド1105、1112の並んだ距離が基板の幅と一致しているが、液滴吐出手段1103の個々のヘッド1105、1112の並んだ距離より大きな幅を持つ大型基板にも繰り返し走査することでパターンの形成可能な液滴吐出装置である。その場合、ヘッド1105、1112は、基板上を矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。
次いで、加熱処理またはレーザ光の照射によって配線材料の焼成を行い、除去すると共に、導電性粒子の溶融、焼結、及び癒着のいずれか一つまたは複数の反応を進行させる。
また、図1(D)に第2の導電層19を形成した後の状態を示す上面図の一例を示す。なお、図1(C)は、図1(D)中の鎖線A−Bで切断した断面図に相当する。
図1(D)に示すように、多数の貫通した開口(ここでは10個)が設けられ、それらを介して第2の導電層19が第1の導電層12と電気的に接続されている。なお、開口の個数は10個に限定されないことは言うまでもなく、また、開口の配置も特に限定されない。
また、微小な貫通した開口16同士の間の絶縁物がスペーサとなり、第2の導電層の表面に凹みが生じることを防いでいる。また、第2の導電層19の配線幅を均一にすることができる。なお、第2の導電層の幅Wと、1つの貫通した開口の径Dは、2D<Wを満たす。
(実施の形態2)
本実施の形態では、実施の形態1と開口の断面形状が異なる例を図3(A)、図3(B)、図3(C)に示す。実施の形態1と異なる部分を詳細に説明し、図3において、図1と同じ部分は同一の符号を用いることとする。
なお、図1において、開口の断面形状を柱状で示したが、本発明は、これに限定されるものではなく、図3に示すように複数の開口が絶縁膜中で繋がった構造の開口形状としてもよい。
まず、実施の形態1と同様に、絶縁表面を有する基板10上に下地絶縁膜11と、第1の導電層12とを形成する。
次いで、10−4秒〜10−2秒のパルス幅のレーザ光に対して透光性を有する材料からなる絶縁膜を形成した後、超短光パルスレーザ光を照射して貫通した開口26を有する絶縁膜23を得る。絶縁膜に対して、超短光パルスレーザを集光することにより、当該超短光パルスレーザが集光された位置たる集光点のみに多光子吸収を生じさせ、閉じられた孔を形成し、集光点を移動させて一つの貫通した開口を形成することが出来る。レーザ光のパルス幅が10−4秒〜10−2秒では絶縁膜23に吸収されないが、非常に短いパルス幅(ピコ秒台、或いはフェムト秒)のレーザ光を照射することによって多光子吸収を生じさせて絶縁膜23に吸収させることができる。
なお、レーザ光による開口形成の詳細な説明は、実施の形態1に示したため、ここでは簡単な説明のみとする。
図3(A)に示すような複雑な断面形状を有する開口26は、レーザ光を照射しながら焦点位置をZ方向、X方向またはY方向に移動することによって形成できる。
次いで、開口26に重なるように、導電性粒子を含む組成物を液滴吐出法を用いて吐出して、第2の導電層29を形成する(図3(B)参照。)。第2の導電層29の形成は、液滴吐出手段28を用いて行う。
第2の導電層29を形成する際、絶縁膜23表面の一つ開口に対して組成物を吐出すると、開口内部の空気は、他の開口から押し出される。このように複数の開口が絶縁膜中で繋がった構造とすることで、複雑な形状の開口内部に気泡が残ることなく導電性粒子を充填することができる。
次いで、加熱処理またはレーザ光の照射によって焼成を行い、除去すると共に、導電性粒子の溶融、焼結、及び癒着のいずれか一つまたは複数の反応を進行させる。
加熱処理の際、複数の開口から気泡を外気に押しだし、複雑な形状の開口内部に気泡を残すことなく導電性粒子を充填させてもよい。
また、図3(C)に第2の導電層29を形成した後の状態を示す上面図の一例を示す。なお、図3(B)は、図3(C)中の鎖線A−Bで切断した断面図に相当する。
図3(C)に示すように開口の数は6個であるが、3つの開口はそれぞれ絶縁膜中で繋がっており、合計2個の複雑な形状の開口と呼べる。また、実施の形態1と比較して、絶縁表面に設けられた開口は少ないが、第1導電層と第2の導電層との接触面積は本実施の形態のほうが大きい。なお、開口の個数は2個に限定されないことは言うまでもなく、また、開口の配置も特に限定されない。
また、微小な貫通した開口26同士の間の絶縁物が第2の導電層の表面位置を保持するスペーサとなり、第2の導電層の表面に凹みが生じることを防いでいる。また、第2の導電層29の配線幅を均一にすることができる。
また、本実施の形態は実施の形態1と自由に組み合わせることができる。
(実施の形態3)
本実施の形態では、レーザ光とエッチングとを組み合わせて複数の開口を形成する例を図4に説明する。実施の形態1と異なる部分を詳細に説明し、図4において、図1と同じ部分は同一の符号を用いることとする。
次いで、10−4秒〜10−2秒のパルス幅のレーザ光に対して透光性を有する材料からなる絶縁膜を形成した後、超短光パルスレーザ光を照射して閉じている孔37を有する絶縁膜33を得る。絶縁膜に対して、超短光パルスレーザを集光することにより、当該超短光パルスレーザが集光された位置たる集光点のみに多光子吸収を生じさせ、閉じられた孔を形成し、集光点を移動させて一つの貫通した開口を形成することが出来る。レーザ光のパルス幅が10−4秒〜10−2秒では絶縁膜33に吸収されないが、非常に短いパルス幅(ピコ秒台、或いはフェムト秒)のレーザ光を照射することによって多光子吸収を生じさせて絶縁膜33に吸収させることができる。
なお、レーザ光による開口形成の詳細な説明は、実施の形態1に示したため、ここでは簡単な説明のみとする。
図4(A)に示すように、閉じている孔37は、光学系15によって焦点を形成し、レーザ光を照射しながら焦点位置を移動することによって形成される。
次いで、図4(B)に示すように、絶縁膜の表面をエッチングして、薄膜化する。このエッチングによって、閉じている孔37の上方の絶縁膜を除去し、閉じている孔37を貫通した開口36とすることができる。この段階で、貫通した複数の開口36を有する絶縁膜34を得る。なお、図4(B)に示す点線は、エッチング前の絶縁膜表面を示している。
また、エッチングに代えて、研磨(CMPなど)により絶縁膜の薄膜化を行ってもよい。
次いで、貫通した複数の開口36に重なるように、導電性粒子を含む組成物を液滴吐出法を用いて吐出して、第2の導電層39を形成する(図4(C)参照。)。第2の導電層39の形成は、液滴吐出手段38を用いて行う。
次いで、加熱処理またはレーザ光の照射によって焼成を行い、除去すると共に、導電性粒子の溶融、焼結、及び癒着のいずれか一つまたは複数の反応を進行させる。
本実施の形態により、比較的深さの浅い貫通口を絶縁膜に形成することができる。
また、本実施の形態は実施の形態1または実施の形態2と自由に組み合わせることができる。
(実施の形態4)
本実施の形態では、実施の形態1と開口の断面形状が異なる例を図5(A)、図5(B)、図5(C)に示す。実施の形態1と異なる部分を詳細に説明し、図5において、図1と同じ部分は同一の符号を用いることとする。
本実施の形態では、開口の断面形状が湾曲した形状である例を示す。
まず、実施の形態1と同様に、絶縁表面を有する基板10上に下地絶縁膜11と、第1の導電層12とを形成する。
次いで、レーザ光に対して透光性を有する材料からなる絶縁膜を形成した後、超短光パルスレーザ光を照射して貫通した開口46を有する絶縁膜43を得る。レーザ光のパルス幅が10−4秒〜10−2秒では絶縁膜43に吸収されないが、非常に短いパルス幅(ピコ秒台、或いはフェムト秒)のレーザ光を照射することによって多光子吸収を生じさせて絶縁膜43に吸収させることができる。
なお、レーザ光による開口形成の詳細な説明は、実施の形態1に示したため、ここでは簡単な説明のみとする。
図5(A)に示すような湾曲した断面形状を有する開口46は、例えば、レーザ光を照射しながら焦点位置をX方向またはY方向に移動した後、Z方向に移動させ、再びX方向またはY方向に移動させることを繰り返すことによって形成できる。
なお、湾曲した断面形状を有する開口46は、第1の導電層12の側面を露出させている。
次いで、貫通した複数の開口46に重なるように、導電性粒子を含む組成物を液滴吐出法を用いて吐出して、第2の導電層49を形成する(図5(B)参照。)。第2の導電層49の形成は、液滴吐出手段48を用いて行う。本実施の形態において、開口の断面形状は湾曲しているため、スムーズに導電性粒子を含む組成物を開口内部に充填できる。
次いで、加熱処理またはレーザ光の照射によって焼成を行い、除去すると共に、導電性粒子の溶融、焼結、及び癒着のいずれか一つまたは複数の反応を進行させる。
また、図5(C)に第2の導電層49を形成した後の状態を示す上面図の一例を示す。なお、図5(B)は、図5(C)中の鎖線A−Bで切断した断面図に相当する。また、図5(C)において、楕円形状と、円形状との2種類の開口を形成した例を示している。即ち、3つの楕円形状の開口と、1つの円形状の開口との合計4つの開口が形成されている。このように、本発明は、レーザ光の焦点位置を自在に調節することにより複数種類の開口を形成することができる。
本実施の形態により、貫通した開口46の断面形状を湾曲させ、第1の導電層12の側面で第2の導電層49と電気的な導通を行うことができる。従って、第1の導電層12と第2の導電層49とが重ならないように配置することができる。このような配置とすることによって、第1導電層12と第2の導電層49との間に形成される寄生容量を低減できる。
また、本実施の形態は実施の形態1、実施の形態2、または実施の形態3と自由に組み合わせることができる。
(実施の形態5)
本実施の形態では、本発明のレーザ光による開口を用いてTFTを形成する例を図6に示す。
まず、絶縁表面を有する基板200上に下地絶縁膜201を形成する。絶縁表面を有する基板200としては、透光性を有する基板、例えばガラス基板、結晶化ガラス基板、もしくはプラスチック基板を用いることができる。プラスチック基板としては、フィルム状のプラスチック基板、例えば、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)などのプラスチック基板が好ましい。また、耐熱性を有するプラスチック基板、例えば直径数nmの無機粒子が有機ポリマーマトリックスに分散した材料をシート状に加工したプラスチック基板を用いてもよい。
下地絶縁膜201としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiO)等の絶縁膜を用いる。代表的な一例は下地絶縁膜11として2層構造から成り、SiH、NH、及びNOを反応ガスとして成膜される窒化酸化珪素膜を50〜100nm、SiH、及びNOを反応ガスとして成膜される酸化窒化珪素膜を100〜150nmの厚さに積層形成する構造が採用される。また、下地絶縁膜201の一層として膜厚10nm以下の窒化シリコン膜(SiN膜)、或いは酸化窒化珪素膜(SiN膜(X>Y))を用いることが好ましい。また、窒化酸化珪素膜、酸化窒化珪素膜、窒化シリコン膜とを順次積層した3層構造を用いてもよい。ここでは下地絶縁膜201を形成した例を示したが、特に必要でなければ設ける必要はない。
次いで、ゲート絶縁膜となる第1の絶縁膜202を形成する。第1の絶縁膜202としては、後の開口工程で用いるレーザ光の基本波を透過してほとんど吸収しない材料を用いることが好ましい。第1の絶縁膜202としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜を用いる。また、第1の絶縁膜202として、ポリシラザンやシロキサンポリマーを含む溶液を塗布焼成して得られる膜、光硬化性有機樹脂膜、熱硬化性有機樹脂膜などを用いてもよい。
次いで、半導体膜を形成する。半導体膜は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法や熱CVD法で作製されるアモルファス半導体膜、或いは微結晶半導体膜で形成する。本実施の形態では、半導体膜として、アモルファスシリコン膜を用いた例を示す。また、半導体膜として、スパッタ法やPLD(Palse Laser Deposition)法で作製されるZnOや亜鉛ガリウムインジウムの酸化物を用いてもよいが、その場合にはゲート絶縁膜をアルミニウムやチタンを含む酸化物とすることが好ましい。また、半導体膜として塗布法や液滴吐出法や蒸着法で作製されるペンタセン、テトラセン、チオフェンオリゴマ誘導体、フェニレン誘導体、フタロシアニン化合物、ポリアセチレン誘導体、ポリチオフェン誘導体、シアニン色素等などの有機材料を用いてもよい。
次いで、導電性を有する半導体膜を形成する。導電性を有する半導体膜としてはn型またはp型の不純物が添加されてn型またはp型の導電型を示す半導体膜を用いる。n型の半導体膜は、シランガスとフォスフィンガスを用いたPCVD法で形成すれば良い。本実施の形態では、導電性を有する半導体膜として、リンを含むシリコン膜を用いた例を示す。なお、半導体膜としてペンタセンなどの有機材料を用いる場合は、導電性を有する半導体膜に代えて電荷輸送層を用い、例えば正孔輸送層として機能するトリフェニルジアミン、電子輸送層として機能するオキサジアゾールを用いればよい。
次いで、公知のフォトリソ技術を用いたパターニングを行って、島状の半導体層207、導電性を有する半導体層206を得る。なお、公知のフォトリソ技術に代えて、液滴吐出法や印刷法(凸版、平版、凹版、スクリーンなど)を用いてマスクを形成し、選択的にエッチングを行ってもよい。
次いで、液滴吐出法により導電性材料(Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等)を含む組成物を選択的に吐出して、配線203、204、209を形成する。図6(A)にはインクジェットヘッド208から導電性材料を含む組成物を吐出している様子を示している。なお、配線203、204、209は液滴吐出法により形成することに限定されず、例えば、スパッタ法を用いて金属膜を形成し、マスクを形成し、選択的にエッチングを行って形成してもよい。
次いで、配線203、204、209をマスクとして導電性を有する半導体層、および半導体層の上部をエッチングして半導体層の一部を露出させる。半導体層の露出させた部分はTFTのチャネル形成領域として機能する箇所である。
次いで、チャネル形成領域を不純物汚染から防ぐための保護膜を含む層間絶縁膜211を形成する。保護膜としては、スパッタ法、またはPCVD法により得られる窒化珪素、または窒化酸化珪素を主成分とする材料を用いる。本実施の形態では保護膜を形成した後に水素化処理を行う。また、層間絶縁膜は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリレンエーテル、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いることができる。
次いで、保護膜を含む層間絶縁膜211に対して超短光パルスレーザ光の照射を行い、複数の第1の開口210を形成する。また、チャネル形成領域にレーザ光が照射されることを防ぐために、基板の裏面側からも超短光パルスレーザ光の照射を行い、複数の第2の開口212も形成する。図6(B)には、光学系205を通過した超短光パルスレーザ光が第2の開口212を形成している断面図を示している。
レーザ光のパルス幅が10−4秒〜10−2秒では保護膜を含む層間絶縁膜211に吸収されないが、非常に短いパルス幅(ピコ秒台、或いはフェムト秒)のレーザ光を照射することによって多光子吸収を生じさせて保護膜を含む層間絶縁膜211に吸収させることができる。
なお、レーザ光による開口形成の詳細な説明は、実施の形態1に示したため、ここでは簡単な説明のみとする。
本実施の形態においては、第2の開口212と半導体層207の間の第1の絶縁膜202がゲート絶縁膜となる。従って、第2の開口212の形成によってゲート絶縁膜の膜厚を自由に決定することができる。
次いで、複数の貫通した第1の開口及び第2の開口に重なるように、導電性粒子を含む組成物を液滴吐出法を用いて吐出して、各開口内部に導電性粒子を充填する。そして、焼成を行うと導電性粒子が溶融して集合して100nm程度の結晶となり、ゲート電極、ゲート配線214、215、および接続配線213を形成する(図6(C)参照。)。本実施の形態においては、異なる層に配置されたゲート電極とゲート配線を同時、且つ、同一材料で形成することが可能である。
この段階でチャネルエッチ型のTFTが完成する。本実施の形態において、層間絶縁膜を形成した後にゲート電極を形成するという工程順序が大きな特徴の一つである。
図6(C)の段階でのTFTの上面図の一例を図6(D)に示す。図6(D)中において、鎖線A−B断面が図6(C)の断面図と対応している。なお、対応する部位には同じ符号を用いている。
図6(D)に示すように、2つのチャネル形成領域を有するダブルゲート型のTFTである。ゲート配線214、215は、Z方向(基板面に垂直な方向)に形成された第3の開口216と、Y方向に形成された第2の開口212を介して電気的に接続されている。なお、第3の開口216は、第1の開口または第2の開口の形成と同様にレーザ光を用いて形成したものである。
また、第2の開口212と第3の開口216は層間絶縁膜内部で繋がっている。また、第3の開口216は、第1の開口210と深さが異なっている。また、接続配線213は第1の開口210を介して配線209と電気的に接続されている。
また、本実施の形態において、第1の開口と第2の開口の形成順序は特に限定されず、第2の開口を先に形成してもよい。また、第3の開口は、第2の開口を形成する際にそのまま連続的にレーザ光の焦点位置を移動させて形成してもよい。
また、接続配線213を画素電極として、アクティブマトリクス型の液晶表示装置を作製することができる。また、接続配線213と重なる第1の電極、第1の端部を覆う隔壁を形成し、第1の電極上に有機化合物を含む層と第2の電極を積層形成してアクティブマトリクス型の発光表示装置も作製することができる。
本実施の形態により、後からゲート電極を形成するため、平坦な絶縁表面に半導体層207を形成することができ、ゲート電極の形成のための開口を半導体層へダメージなく形成することができる。従って、半導体層は塗布法で形成されることが可能であるため、有機材料を半導体層に用いる場合に有効である。
また、本実施の形態により、開口の形成をレーザ光で行うため、TFTの作製工程を比較的少ないものとすることができる。
また、本実施の形態は実施の形態1、実施の形態2、実施の形態3、または実施の形態4と自由に組み合わせることができる。
(実施の形態6)
本実施の形態では、実施の形態5とは異なるTFTを形成する例を図7に示す。
まず、絶縁表面を有する基板300上に下地絶縁膜301を形成する。絶縁表面を有する基板300としては、透光性を有する基板、例えばガラス基板、結晶化ガラス基板、もしくはプラスチック基板を用いることができる。後の工程でレーザ光を基板を通過させずに開口を形成する場合にはセラミックス基板、半導体基板、金属基板等も用いることができる。
下地絶縁膜301としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiO)等の絶縁膜を用いる。
次いで、下地絶縁膜301上に半導体層を形成する。半導体層は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜上にレジスト膜を形成した後、レーザ光を走査して露光を行った第1のレジストマスクを用いて所望の形状にパターニングして形成する。この半導体層の厚さは25〜80nm(好ましくは30〜70nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。
次いで、第1のレジストマスクを除去した後、半導体層を覆うゲート絶縁膜303を形成する。ゲート絶縁膜303はプラズマCVD法またはスパッタ法または熱酸化法を用い、厚さを1〜200nmとする。ゲート絶縁膜303としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る膜を形成する。
次いで、ゲート絶縁膜303上にレジスト膜を形成した後、レーザ光を走査して露光を行った第2のレジストマスクを形成する。第2のレジストマスクをマスクとし、イオンドーピング法またはイオン注入法を用いて、半導体層にp型またはn型を付与する不純物元素を選択的に添加する。こうして、不純物元素が添加された領域は、不純物領域304、306、307となる。また、第2のレジストマスクに覆われ、不純物元素が添加されなかった領域302は、TFTのチャネル形成領域として機能する。
この後、第2のレジストマスクを除去し、半導体層に添加された不純物元素の活性化および水素化を行う。
次いで、図7(A)に示すように、平坦性を有する層間絶縁膜319を形成する。層間絶縁膜319としては、透光性を有する無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはこれらの積層などを用いる。また、層間絶縁膜319に用いる他の透光性を有する膜としては、塗布法によって得られるアルキル基を含むSiOx膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用いることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるPSB−K1、PSB−K31や触媒化成製塗布絶縁膜材料であるZRS−5PHが挙げられる。
次いで、レーザ光を用いて複数の第1の開口309を層間絶縁膜319及びゲート絶縁膜303に形成する。複数の第1の開口309は、不純物領域304、307に達するように形成される。また、レーザ光を用いて複数の第2の開口310、311を層間絶縁膜319に形成する。複数の第2の開口310、311は、不純物元素が添加されなかった領域302と重なる位置に形成する。図7(B)には、第2の開口310を形成した後、超短光パルスレーザ光の焦点位置を移動させて、光学系305を通過した超短光パルスレーザ光が第1の開口309を形成している断面図を示している。
レーザ光のパルス幅が10−4秒〜10−2秒では保護膜を含む層間絶縁膜319に吸収されないが、非常に短いパルス幅(ピコ秒台、或いはフェムト秒)のレーザ光を照射することによって多光子吸収を生じさせて保護膜を含む層間絶縁膜319に吸収させることができる。
なお、レーザ光による開口形成の詳細な説明は、実施の形態1に示したため、ここでは簡単な説明のみとする。
次いで、複数の貫通した第1の開口及び第2の開口に重なるように、3〜7nmの導電性粒子を含む組成物を液滴吐出法を用いて吐出して、各開口内部に導電性粒子を充填する。そして、焼成を行うと導電性粒子が溶融して集合して100nm程度の結晶となり、ゲート電極313、314、およびソース電極またはドレイン電極312、315を形成する(図7(C)参照。)。本実施の形態においては、異なる層に配置されたゲート電極とソース電極を同一材料で形成することが可能である。図7(C)にはインクジェットヘッド308から導電性材料を含む組成物を吐出している様子を示している。
この段階でトップゲート型のTFTが完成する。図7(C)に示すように、2つのチャネル形成領域を有するダブルゲート型のTFTである。本実施の形態において、層間絶縁膜を形成した後にゲート電極を形成するという工程順序が大きな特徴の一つである。
図7(C)とは異なる面でTFTを切断した一例を図7(D)に示す。図7(C)中において、鎖線C−Dを含む面で切断した断面図が図7(D)と対応している。なお、対応する部位には同じ符号を用いている。
図7(D)に示すように、第2の開口310は層間絶縁膜319内部に伸びており、第2の開口310の底部はゲート絶縁膜303に接している。
また、ここでは図示しないが、ゲート電極313、314は、層間絶縁膜319上で同一配線となっている。
また、本実施の形態に示すTFTをスイッチング素子として、アクティブマトリクス型の液晶表示装置を作製することができる。
以下に、本実施の形態に示したTFTをスイッチング素子としたアクティブマトリクス型の液晶表示装置の作製方法を示す。
ソース電極またはドレイン電極315を形成した後に、絶縁膜316を形成する。そして、絶縁膜316にコンタクトホールを形成し、ITOなどで画素電極317を形成する。また、絶縁膜316上にITOなどで端子電極を形成する。
次いで、画素電極317を覆うように、配向膜320を形成する。なお、配向膜320は、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜320の表面にラビング処理を行う。
そして、対向基板323には、透明電極からなる対向電極324と、その上に配向膜322を形成する。そして、閉パターンであるシール材(図示しない)を液滴吐出法により画素部と重なる領域を囲むように形成する。ここでは液晶を滴下するため、閉パターンのシール材を描画する例を示すが、開口部を有するシールパターンを設け、TFT基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いてもよい。
次いで、気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる。閉ループのシールパターン内に液晶を1回若しくは複数回滴下する。液晶321の配向モードとしては、液晶分子の配列が光の入射から出射に向かって90°ツイスト配向したTNモードを用いる場合が多い。TNモードの液晶表示装置を作製する場合には、基板のラビング方向が直交するように貼り合わせる。
なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも1つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、酸化窒化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。
次いで、必要でない基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、1面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる。
そして、異方性導電体膜を介し、公知の技術を用いてFPCを端子電極に貼りつける。以上の工程で液晶モジュールが完成する。(図8)また、必要があればカラーフィルタなどの光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
また、本実施の形態に示すTFTを用いて、アクティブマトリクス型の発光表示装置を作製することができる。
以下に、本実施の形態に示したTFTを用いたアクティブマトリクス型の発光表示装置の作製方法を示す。ここではTFTをnチャネル型TFTとした例を示す。
ソース電極またはドレイン電極315を形成した後に、絶縁膜316を形成する。そして、絶縁膜316にコンタクトホールを形成し、第1の電極318を形成する。
第1の電極318は陰極として機能させることが好ましい。発光を通過させる場合、第1の電極318としては、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO)などを含む組成物からなる所定のパターンを形成する。また、発光を第1の電極318で反射させる場合、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物からなる所定のパターンを形成して第1の電極318を形成する。
次いで、第1の電極318の周縁部を覆う隔壁331を形成する。隔壁(土手ともいう)331は、珪素を含む材料、有機材料及び化合物材料を用いて形成する。また、多孔質膜を用いても良い。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。
次いで、電界発光層として機能する層、即ち、有機化合物を含む層330の形成を行う。有機化合物を含む層330は、積層構造であり、それぞれ蒸着法または塗布法を用いて形成する。例えば、陰極上に電子輸送層(電子注入層)、発光層、正孔輸送層、正孔注入層と順次積層する。
なお、有機化合物を含む層330の形成前に、酸素雰囲気中でのプラズマ処理や真空雰囲気下での加熱処理を行うとよい。蒸着法を用いる場合、予め、抵抗加熱により有機化合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着される。また、フルカラー化するためには、発光色(R、G、B)ごとにマスクのアライメントを行えばよい。
また、塗り分けを行わず、有機化合物を含む層330として単色の発光を示す材料を用い、カラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。
次いで、第2の電極332を形成する。発光素子の陽極として機能する第2の電極332は光を透過する透明導電膜を用いて形成し、例えばITO、ITSOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。発光素子は、有機化合物を含む層330を第1の電極と第2の電極で挟んだ構成になっている。なお、第1の電極及び第2の電極は仕事関数を考慮して材料を選択する必要があり、そして第1の電極及び第2の電極は、画素構成によりいずれも陽極、又は陰極となりうる。
また、第2の電極332を保護する保護層を形成してもよい。
次いで、封止基板334をシール材(図示しない)で貼り合わせて発光素子を封止する。なお、シール材で囲まれた領域には透明な充填材333を充填する。充填材333としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。
最後にFPCを異方性導電膜により公知の方法で端子電極と貼りつける。
以上の工程により、図9に示すようなアクティブマトリクス型発光装置が作製できる。
また、本実施の形態は実施の形態1、実施の形態2、実施の形態3、実施の形態4、または実施の形態5と自由に組み合わせることができる。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
本実施例では、半導体基板上に多層配線を形成する工程を図12を用いて説明する。
まず、単結晶シリコンからなる半導体基板500を用意する。半導体基板500は、単結晶シリコン基板または化合物半導体基板であり、代表的には、N型またはP型の単結晶シリコン基板、GaAs基板、InP基板、GaN基板、SiC基板、サファイヤ基板、又はZnSe基板である。
そして、半導体基板の主面(素子形成面または回路形成面)の第1の素子形成領域にn型ウェルを、第2の素子形成領域にp型ウェルをそれぞれ選択的に形成する。
次いで、第1の素子形成領域と第2の素子形成領域とを区画するための素子分離領域となるフィールド酸化膜503、504、505を形成する。フィールド酸化膜503、504、505は厚い熱酸化膜であり、公知のLOCOS法を用いて形成すればよい。なお、素子分離法は、LOCOS法に限定されず、例えば素子分離領域はトレンチ分離法を用いてトレンチ構造を有していてもよいし、LOCOS構造とトレンチ構造の組み合わせであってもよい。
次いで、シリコン基板の表面を、例えば熱酸化させることによってゲート絶縁膜を形成する。ゲート絶縁膜は、CVD法を用いて形成してもよく、酸化窒化珪素膜や酸化珪素膜や窒化珪素膜やそれらの積層膜を用いることができる。例えば、熱酸化により得られる膜厚5nmの酸化珪素膜とCVD法で得られる膜厚10nm〜15nmの酸化窒化珪素膜の積層膜を形成する。
次いで、ポリシリコン層とシリサイド層との積層膜を全面に形成し、リソグラフィ技術およびドライエッチング技術に基づき積層膜をパターニングすることによってゲート絶縁膜上にポリサイド構造を有するゲート電極506を形成する。ポリシリコン層は低抵抗化するために予め、1021/cm程度の濃度でリン(P)をドープしておいても良いし、ポリシリコン層を形成した後で濃いn型不純物を拡散させても良い。また、シリサイド層を形成する材料はモリブデンシリサイド(MoSix)、タングステンシリサイド(WSix)、タンタルシリサイド(TaSix)、チタンシリサイド(TiSix)などを適用することが可能であり、公知の方法に従い形成すれば良い。
次いで、ゲート絶縁膜を選択的に除去する。こうして、ゲート電極の幅を有するゲート絶縁膜508が形成される。
次いで、ゲート電極の側壁にサイドウォール510〜513を形成する。例えば酸化珪素からなる絶縁材料層を全面にCVD法にて堆積させ、かかる絶縁材料層をエッチバックすることによってサイドウォールを形成すればよい。
次いで、ソース領域およびドレイン領域を形成するために、露出したシリコン基板にイオン注入を行う。CMOSを製造する場合であるので、pチャネル型FETを形成すべき第1の素子形成領域をレジスト材料で被覆し、n型不純物であるヒ素(As)やリン(P)をシリコン基板に注入してソース領域514及びドレイン領域515を形成する。同時に、サイドウォールを通過させてn型不純物が添加された低濃度不純物領域518、519を形成する。また、nチャネル型FETを形成すべき第2の素子形成領域をレジスト材料で被覆し、p型不純物であるボロン(B)をシリコン基板に注入してソース領域516及びドレイン領域517を形成する。また、同時に、サイドウォールを通過させてp型不純物が添加された低濃度不純物領域520、521を形成する。
次いで、イオン注入された不純物の活性化および、イオン注入によって発生したシリコン基板における結晶欠陥を回復するために、GRTA法やLRTA法などを用いて活性化処理を行う(図12(A)参照)。
次いで、図12(B)に示すように、第1の層間絶縁膜545を形成する。第1の層間絶縁膜545は、プラズマCVD法や減圧CVD法を用いて酸化シリコン膜や酸化窒化シリコン膜などで100〜2000nmの厚さに形成する。さらにその上にリンガラス(PSG)、あるいはボロンガラス(BSG)、もしくはリンボロンガラス(PBSG)の層間絶縁膜を積層してもよい。
次いで、図12(B)に示すように、実施の形態1に示した本発明の開口形成方法である超短パルスレーザから射出されるレーザ光を照射して貫通した開口541〜544を形成する。
次いで、図12(C)に示すように、開口に対して液滴吐出法により導電性粒子を含む組成物を吐出し、焼成して導電膜551〜554を形成する。本発明により、開口と重なる箇所には凹みができず、導電膜551〜554の上面はほぼ同一面となっている。
この後、第2の層間絶縁膜561を形成する。そして、同様にして、開口及び導電膜562〜565の形成を行い、図12(D)に示すように多層配線を形成することができる。導電膜551〜554の上面はほぼ同一面となっているため、第2の層間絶縁膜561を貫通する開口の深さを一定とすることができる。
また、半導体基板500としてSOI基板を用い、公知の剥離方法によりシリコン基板と酸化絶縁膜の界面又は層内で剥離することが可能な処理を行うことによりMOSトランジスタを有する回路を剥離することができる。また、剥離したMOSトランジスタを有する回路をフレキシブル基板に接着することにより、半導体装置の薄膜化が可能である。
また、本実施例で示した半導体装置は、MOSトランジスタの他、バイポーラトランジスタ等の様々な半導体装置に適用可能である。また、メモリ、ロジック回路等の回路にも適用可能である。
本実施例で作製したFETを集積したICチップを薄膜集積回路、または非接触型薄膜集積回路装置(無線ICタグ、RFID(無線認証、Radio Frequency Identification)とも呼ばれる)として用いることができる。
アンテナとして機能する導電層1517が設けられたカード状基板1518に本発明のICチップ1516を貼り付けたIDカードの例を図13に示す。アンテナとして機能する導電層1517も液滴吐出法で形成することができる。また、アンテナとして機能する導電層1517と接続する接続電極とのコンタクトホールの形成を本発明のレーザ光による開口形成技術を用いて形成してもよい。このように、本発明のICチップ1516は、小型、薄型、軽量であり、多種多様の用途が実現し、物品に貼り付けても、その物品のデザイン性を損なうことがない。
なお、本発明のICチップ1516は、カード状基板1518に貼り付ける形態に制約されず、曲面や様々な形状の物品に貼り付けることもできる。例えば、ICチップを紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等)、包装用容器類(包装紙やボトル等)、記録媒体(DVDソフトやビデオテープ等)、乗物類(自転車等)、身の回り品(鞄や眼鏡等)、食品類、衣類、生活用品類等に設けて使用することができる。
また、本実施例は実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、または実施の形態6と自由に組み合わせることができる。
本実施例では、上記実施の形態5または実施の形態6で示される表示パネルを有するモジュールについて、図14を用いて説明する。図14は表示パネル9501と、回路基板9502を組み合わせたモジュールを示している。回路基板9502には、例えば、コントロール回路9504や信号分割回路9505などが形成されている。また、表示パネル9501と回路基板9502とは、接続配線9503で接続されている。表示パネル9501に実施の形態5または実施の形態6で示すような、液晶表示パネル、発光表示パネルを適宜用いることができる。
この表示パネル9501は、発光素子が各画素に設けられた画素部9506と、走査線駆動回路9507、選択された画素にビデオ信号を供給する信号線駆動回路9508を備えている。画素部9506の構成は、実施の形態5または実施の形態6と同様である。また、走査線駆動回路9507や信号線駆動回路9508は、公知の異方性導電接着剤、及び異方性導電フィルムを用いた実装方法、COG方式、ワイヤボンディング方法、並びに半田バンプを用いたリフロー処理等により、基板上にICチップで形成される走査線駆動回路9507、信号線駆動回路9508を実装する。
本実施例により、低コストで表示モジュールを形成することが可能である。
また、本実施例は実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、実施の形態6、または実施例1と自由に組み合わせることができる。
上記実施例において、表示モジュールとして液晶表示モジュール及び発光表示モジュールの例を示したが、これに限られるものではなく、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、電気泳動表示装置(電子ペーパー)、エレクトロデポジション型画像表示装置等の表示モジュールの開口形成および配線形成に、本発明を適宜適用することができる。
また、本実施例は実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、実施の形態6と自由に組み合わせることができる。
上記実施形態や実施例に示される半導体装置を有する電子機器として、テレビジョン装置(単にテレビ、又はテレビジョン受信機ともよぶ)が挙げられる。ここでは、テレビジョン装置の具体例について、図15を参照して説明する。
図15(A)は、テレビジョン装置のブロック図を示し、図15(B)はテレビジョン装置の斜視図を示す。上記実施例に示される液晶モジュールやELモジュールにより、液晶レジビジョン装置やELテレビジョン装置を完成させることができる。
図15(A)は、テレビジョン装置の主要な構成を示すブロック図である。チューナ9511は映像信号と音声信号を受信する。映像信号は、映像検波回路9512と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路9513と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路9514により処理される。コントロール回路9514は、表示パネル9515の走査線駆動回路9516と信号線駆動回路9517にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路9518を設け、入力デジタル信号をm個に分割して供給する構成としても良い。
チューナ9511で受信した信号のうち、音声信号は音声検波回路9521に送られ、その出力は音声信号処理回路9522を経てスピーカー9523に供給される。制御回路9524は受信局(受信周波数)や音量の制御情報を入力部9525から受け、チューナ9511や音声信号処理回路9522に信号を送出する。
図15(B)に示すように、モジュールを筐体9531に組みこんで、テレビジョン装置を完成させることができる。液晶モジュールやELモジュールに代表されるモジュールにより、表示画面9532が形成される。また、スピーカー9533、操作スイッチ9534などが適宜備えられている。
このテレビジョン装置は、表示パネル9515を含んで構成されることにより、テレビジョン装置のコストダウンを図ることが可能である。また、高精細な表示が可能なテレビジョン装置を作製することが可能である。
なお、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
また、本実施例は実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、実施の形態6と自由に組み合わせることができる。
本発明の半導体装置、及び電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それら電子機器の具体例を図16に示す。
図16(A)はデジタルカメラであり、本体2101、表示部2102、撮像部、操作キー2104、シャッター2106等を含む。なお、図16(A)は表示部2102側からの図であり、撮像部は示していない。本発明により、製造コストを低減したプロセスでデジタルカメラが実現できる。
図16(B)はパーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明により、製造コストを低減したプロセスでパーソナルコンピュータを実現することができる。
図16(C)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明により、製造コストを低減したプロセスで画像再生装置を実現することができる。
また、図16(D)は携帯情報端末の斜視図であり、図16(E)は折りたたんで携帯電話として使用する状態を示す斜視図である。図16(D)において、使用者はキーボードのように右手指で操作キー2706aを操作し、左手指で操作キー2706bを操作する。本発明により、製造コストを低減したプロセスで携帯情報端末を実現することができる。
図16(E)に示すように、折りたたんだ場合には、片手で本体2701、および筐体2702を持ち、音声入力部2704、音声出力部2705、操作キー2706c、アンテナ2708等を使用する。
なお、図16(D)および図16(E)に示した携帯情報端末は、主に画像および文字を横表示する高画質な表示部2703aと、縦表示する表示部2703bとを備えている。
以上の様に、本発明を実施する、即ち実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、実施の形態6、実施例1乃至4のいずれか一の作製方法または構成を用いて、様々な電子機器を完成させることができる。
本発明により無線チップ(無線プロセッサ、無線メモリ、無線タグともよぶ)として機能する半導体装置を形成することができる。
実施例1では半導体基板から切り出したチップをアンテナを有するカードに搭載した例を示したが、TFTを用いて無線チップを形成することもできる。
本発明より形成することが可能な無線チップの構造について図17を用いて説明する。無線チップは、薄膜集積回路9303及びそれに接続されるアンテナ9304とで形成される。また、薄膜集積回路9303及びアンテナ9304は、カバー材9301、9302により挟持される。薄膜集積回路9303は、接着剤を用いてカバー材に接着してもよい。図17においては、薄膜集積回路9303の一方が、接着剤9305を介してカバー材9301に接着されている。
薄膜集積回路9303は、実施の形態5又は実施の形態6で示されるTFTを用いて形成した後、公知の剥離工程により剥離してカバー材に設ける。また、薄膜集積回路9303に用いられる半導体素子はこれに限定されない。例えば、TFTの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどを用いることができる。
図17で示すように、薄膜集積回路9303のTFT上には層間絶縁膜9311が形成され、層間絶縁膜9311を介してTFTに接続するアンテナ9304が形成される。また、層間絶縁膜9311及びアンテナ9304上には、窒化珪素膜等からなるバリア膜9312が形成されている。
アンテナ9304は、金、銀、銅等の導電体を有する液滴を液滴吐出法により吐出し、乾燥焼成して形成する。液滴吐出法によりアンテナを形成することで、工程数の削減が可能であり、それに伴うコスト削減が可能である。
カバー材9301、9302は、ラミネートフィルム(ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる)、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と、接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルムなどを用いることが好ましい。ラミネートフィルムは、熱圧着により、被処理体とラミネート処理が行われるものであり、ラミネート処理を行う際には、ラミネートフィルムの最表面に設けられた接着層か、又は最外層に設けられた層(接着層ではない)を加熱処理によって溶かし、加圧により接着する。
また、カバー材に紙、繊維、カーボングラファイト等の焼却無公害素材を用いることにより、使用済み無線チップの焼却、又は裁断することが可能である。また、これらの材料を用いた無線チップは、焼却しても有毒ガスを発生しないため、無公害である。
なお、図17では、接着剤9305を介してカバー材9301に無線チップを設けているが、該カバー材9301の代わりに、物品に無線チップを貼付けて、使用しても良い。
無線チップ9210の用途は広範にわたる。図18にその一例を示すが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図18(A)参照)、包装用容器類(包装紙やボトル等、図18(C)参照)、記録媒体(DVDソフトやビデオテープ等、図18(B)参照)、乗物類(自転車等、図18(D)参照)、身の回り品(鞄や眼鏡等)、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札(図18(E)、図18(F)参照)等の物品に設けて使用することができる。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ)及び携帯電話等を指す。
無線チップは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に無線チップを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。本発明より形成することが可能な無線チップは、基板上に形成した薄膜集積回路を、公知の剥離工程により剥離した後、カバー材に設けるため、小型、薄型、軽量であり、物品に実装しても、デザイン性を損なうことがない。更には、可とう性を有するため、瓶やパイプなど曲面を有するものにも用いることが可能である。
また、本発明より形成することが可能な無線チップを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられる無線チップに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を簡単に行うことができる。
また、本実施例は実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、実施の形態6、または実施例1と自由に組み合わせることができる。
本発明により、フォトリソグラフィ法によるエッチング工程数を低減することができるため、材料液のロスおよび廃液量を低減できる。また、本発明は、大量生産上、大型の基板に適している液滴吐出法を用いた製造プロセスを実現できる。
本発明の工程断面図および上面図。(実施の形態1) 本発明に係る開口の作製工程を説明する断面図。(実施の形態1) 本発明の開口形状の一例を示す断面図および上面図。(実施の形態2) 本発明に係る開口の作製工程を説明する断面図。(実施の形態3) 本発明の開口形状の一例を示す断面図および上面図。(実施の形態4) ボトムゲート型TFTの作製工程を示す断面図。(実施の形態5) トップゲート型TFTの作製工程を示す断面図。(実施の形態6) アクティブマトリクス型液晶表示装置の構成を示す断面図。(実施の形態6) アクティブマトリクス型EL表示装置の構成を示す断面図。(実施の形態6) 本発明に適用可能なレーザビーム描画装置を説明する図。(実施の形態1) 本発明に適用可能な液滴吐出装置を説明する図。(実施の形態1) 半導体装置の作製方法を示す断面図。(実施例1) 半導体装置の斜視図。(実施例1) モジュールを示す上面図。(実施例2) テレビジョン装置のブロック図および斜視図(実施例4) 電子機器の一例を示す図。(実施例5) 本発明の構造を示す断面図の一例。(実施例6) 半導体装置の応用例を説明する斜視図。(実施例6) 従来例を示す断面図。
符号の説明
10,1008,1100,3010 基板
11,201,301,3011 下地絶縁膜
12 第1の導電層
13,23,33,34,43 絶縁膜
15,205,305,1005,1007 光学系
16、46 貫通した開口
17,37 閉じている孔
18,28,38,48 液滴吐出手段
19,29,39,49 第2の導電層
26,36,541,542,543,544 開口
101 超短光パルスレーザ発振器
102 ミラー
103 対物レンズ
104 試料
105 XYZステージ
200,300 絶縁表面を有する基板
202 第1の絶縁膜
203,204, 209 配線
206 導電性を有する半導体層
207 島状の半導体層
208,308 インクジェットヘッド
210,309 複数の第1の開口
211 保護膜を含む層間絶縁膜
212, 310,311 複数の第2の開口
213 接続配線
214,215 ゲート配線
216 第3の開口
302 不純物元素が添加されなかった領域
303 ゲート絶縁膜
304,306,307 不純物領域
312,315 ソース電極またはドレイン電極
313,314 ゲート電極
316 絶縁膜
317 画素電極
318 第1の電極
319 平坦性を有する層間絶縁膜
320,322 配向膜
321 液晶
323 対向基板
324 対向電極
330 有機化合物を含む層
331 隔壁
332 第2の電極
333 透明な充填材
334 封止基板
500 半導体基板
503,504,505 フィールド酸化膜
506 ゲート電極
508 ゲート絶縁膜
510,511,512,513 サイドウォール
514,516 ソース領域
515,517 ドレイン領域
518,519,520,521 低濃度不純物領域
545 第1の層間絶縁膜
551,552,553,554,562,563,564,565 導電膜
561 第2の層間絶縁膜
1001 レーザビーム描画装置
1002 パーソナルコンピュータ
1003 レーザ発振器
1004 電源
1006 音響光学変調器
1009 基板移動機構
1010 D/A変換部
1011,1012 ドライバ
1103 液滴吐出手段
1104 撮像手段
1105 ヘッド
1107 制御手段
1108 記憶媒体
1109 画像処理手段
1110 コンピュータ
1111 マーカー
1112 ヘッド
1113,1114 材料供給源
1516 ICチップ
1517 導電層
1518 カード状基板
2101,2201,2401,2701 本体
2102 表示部
2104,2406,2706a,2706b,2706c 操作キー
2106 シャッター
2202,2402,2702 筐体
2203,2703a,2703b 表示部
2204 キーボード
2205 外部接続ポート
2206 ポインティングマウス
2403 表示部A
2404 表示部B
2405 記録媒体読込部
2407 スピーカー部
2704 音声入力部
2705 音声出力部
2708,9304 アンテナ
3012 導電層
3013 絶縁膜
3014 マスク
3016 開口
3017a,3017b 配線
3018 材料の移動方向
9210 無線チップ
9301,9302 カバー材
9303 薄膜集積回路
9305 接着剤
9311 層間絶縁膜
9312 バリア膜
9501 表示パネル
9502 回路基板
9503 接続配線
9504 コントロール回路
9505 信号分割回路
9506 画素部
9507 走査線駆動回路
9508 信号線駆動回路
9511 チューナ
9512 映像検波増幅回路
9513 映像信号処理回路
9514 コントロール回路
9515 表示パネル
9516 走査線駆動回路
9517 信号線駆動回路
9518 信号分割回路
9521 音声検波回路
9522 音声信号処理回路
9523,9533 スピーカー
9524 制御回路
9525 入力部
9531 筐体
9532 表示画面
9534 操作スイッチ

Claims (29)

  1. 第1の導電層と、
    複数の貫通した開口を有し、且つ前記第1の導電層を覆う絶縁膜と、
    前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層とを有し、
    前記第2の導電層は、導電性粒子を含み、
    前記複数の貫通した開口と重なる第2の導電層の表面と、前記複数の貫通した開口と重ならない第2の導電層の表面とが同一面に形成されていることを特徴とする半導体装置。
  2. 請求項1において、前記第2の導電層は、導電性粒子が集合した結晶を複数有し、該結晶が重なりあっていることを特徴とする半導体装置。
  3. 半導体層と、
    複数の貫通した開口を有し、且つ前記半導体層を覆う絶縁膜と、
    前記複数の貫通した開口を介して前記半導体層と接触する導電層とを有し、
    前記導電層は、導電性粒子を含み、
    前記複数の貫通した開口と重なる導電層の表面と、前記複数の貫通した開口と重ならない導電層の表面とが同一面に形成されていることを特徴とする半導体装置。
  4. 第1の導電層と、
    複数の貫通した開口を有し、且つ前記第1の導電層を覆う絶縁膜と、
    前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層とを有し、
    前記第2の導電層は、導電性粒子を含み、
    前記複数の貫通した開口のうち、少なくとも2つの貫通した開口は絶縁膜中で互いに繋がっていることを特徴とする半導体装置。
  5. 第1の導電層と、
    複数の貫通した開口を有し、且つ前記第1の導電層を覆う絶縁膜と、
    前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層とを有し、
    前記第2の導電層は、導電性粒子を含み、
    前記複数の貫通した開口の断面形状は、L字形、U字状、または弧を描いた形状であることを特徴とする半導体装置。
  6. 請求項1乃至5のいずれか一において、前記貫通した開口の径は、3nm以上2000nm以下であることを特徴とする半導体装置。
  7. 請求項1乃至6のいずれか一において、前記貫通した開口の径は、導電性粒子の一つより大きいことを特徴とする半導体装置。
  8. 請求項1乃至7のいずれか一において、前記第2の導電層の幅Wと、1つの貫通した開口の径Dは、2D<Wを満たすことを特徴とする半導体装置。
  9. 請求項1乃至8のいずれか一において、前記半導体装置は、アンテナ、CPU、またはメモリのうち少なくとも一つを含むことを特徴とする半導体装置。
  10. 請求項1乃至8のいずれか一において、前記半導体装置は、表示装置、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、または携帯情報端末であることを特徴とする電子機器。
  11. 第1の導電層を形成する工程と、
    前記第1の導電層上に絶縁膜を形成する工程と、
    前記絶縁膜に対して選択的にレーザ光を照射して前記絶縁膜に複数の貫通した開口を形成する工程と、
    液滴吐出法または印刷法により前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層を形成する工程と、を有することを特徴とする半導体装置の作製方法。
  12. 請求項11において、前記第2の導電層を形成する工程は、前記複数の貫通した開口と重なる第2の導電層の表面と、前記複数の貫通した開口と重ならない第2の導電層の表面とを同一面にする加熱処理を含むことを特徴とする半導体装置の作製方法。
  13. 第1の導電層を形成する工程と、
    前記第1の導電層上に絶縁膜を形成する工程と、
    前記絶縁膜に対して選択的にレーザ光を照射して前記絶縁膜に深さの異なる複数の貫通した開口を形成する工程と、
    液滴吐出法または印刷法により前記複数の貫通した開口を充填する第2の導電層を形成する工程と、を有することを特徴とする半導体装置の作製方法。
  14. 第1の導電層を形成する工程と、
    前記第1の導電層上に絶縁膜を形成する工程と、
    前記絶縁膜に対して選択的にレーザ光を照射して前記絶縁膜に深さの異なる複数の貫通した開口を形成する工程と、
    導電性粒子を有する液状物質を液滴吐出法により前記複数の貫通した開口に対して吐出し、前記複数の貫通した開口を導電性粒子で充填して第2の導電層を形成する工程と、を有することを特徴とする半導体装置の作製方法。
  15. 請求項11乃至14のいずれか一において、前記複数の貫通した開口の断面形状は、柱状、L字形、U字状、または弧を描いた形状であることを特徴とする半導体装置の作製方法。
  16. 請求項11乃至15のいずれか一において、前記複数の貫通した開口は、X方向、Y方向、またはZ方向にレーザ光の焦点を移動させて形成することを特徴とする半導体装置の作製方法。
  17. 第1の導電層を形成する工程と、
    前記第1の導電層上に絶縁膜を形成する工程と、
    前記絶縁膜に対して選択的にレーザ光を照射して前記絶縁膜に前記第1の導電層に接し、且つ、閉じられた孔を形成する工程と、
    前記絶縁膜に薄膜化処理を行うと同時に、前記閉じられた孔を貫通した開口とする工程と、
    液滴吐出法または印刷法により前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層を形成する工程と、を有することを特徴とする半導体装置の作製方法。
  18. 請求項11乃至17のいずれか一において、前記貫通した開口の径は、3nm以上2000nm以下であることを特徴とする半導体装置の作製方法。
  19. 請求項11乃至18のいずれか一において、前記第2の導電層の幅Wと、1つの貫通した開口の径Dは、2D<Wを満たすことを特徴とする半導体装置の作製方法。
  20. トランジスタを有する半導体装置の作製方法であり、
    半導体基板上に第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、
    選択的にレーザ光を照射して前記第2の絶縁膜に前記第1の絶縁膜に達する第1の貫通した開口と、前記半導体基板に達する第2の貫通した開口とを形成する工程と、
    液滴吐出法により前記第1の貫通した開口を介して前記第1の絶縁膜に接触するゲート電極と、前記第2の貫通した開口を介して前記半導体基板に接する電極とを形成する工程と、を有することを特徴とする半導体装置の作製方法。
  21. 薄膜トランジスタを有する半導体装置の作製方法であり、
    絶縁表面を有する基板上に半導体層を形成する工程と、
    前記半導体層を覆う第1の絶縁膜を形成する工程と、
    第2の絶縁膜を形成する工程と、
    選択的にレーザ光を照射して前記第2の絶縁膜に前記第1の絶縁膜に達する第1の貫通した開口と、前記半導体層に達する第2の貫通した開口とを形成する工程と、
    液滴吐出法により前記第1の貫通した開口を介して前記第1の絶縁膜に接触するゲート電極と、前記第2の貫通した開口を介して前記半導体層に接する電極とを形成する工程と、を有することを特徴とする半導体装置の作製方法。
  22. 請求項20または請求項21において、前記第1の絶縁膜はゲート絶縁膜であることを特徴とする半導体装置の作製方法。
  23. 請求項20乃至22のいずれか一において、前記第2の絶縁膜は層間絶縁膜であることを特徴とする半導体装置の作製方法。
  24. 薄膜トランジスタを有する半導体装置の作製方法であり、
    絶縁表面を有する基板上に第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜上に半導体層を形成する工程と、
    前記半導体層の上方に第2の絶縁膜を形成する工程と、
    選択的にレーザ光を照射して前記第1の絶縁膜及び前記第2の絶縁膜に第1の貫通した開口と、前記第2の絶縁膜に前記半導体層に達する第2の貫通した開口とを形成する工程と、
    液滴吐出法により前記第1の貫通した開口を介してゲート電極と、前記第2の貫通した開口を介して前記半導体層に接する電極とを形成する工程とを有し、
    前記第1の貫通した開口の一部は、前記半導体層の下方に形成され、前記第1の貫通した開口と前記半導体層との間に位置する第1の絶縁膜は、ゲート絶縁膜であることを特徴とする半導体装置の作製方法。
  25. 請求項24において、前記第1の貫通した開口は、絶縁表面を有する基板側からのレーザ光の照射、または前記第2の絶縁膜側からのレーザ光の照射により形成することを特徴とする半導体装置の作製方法。
  26. 請求項24または請求項25において、前記第2の絶縁膜は層間絶縁膜であることを特徴とする半導体装置の作製方法。
  27. 請求項20乃至26のいずれか一において、前記第1の貫通した開口は、Z方向の開口と、X方向またはY方向の開口とが繋がっていることを特徴とする半導体装置の作製方法。
  28. 請求項20乃至27のいずれか一において、前記第1の貫通した開口の径と前記第2の貫通した開口の径は、3nm以上2000nm以下であることを特徴とする半導体装置の作製方法。
  29. 請求項11乃至28のいずれか一において、前記レーザ光のパルス幅が1フェムト秒以上10ピコ秒以下で発振されることを特徴とする半導体装置の作製方法。
JP2006012162A 2005-01-21 2006-01-20 半導体装置の作製方法 Expired - Fee Related JP5094019B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006012162A JP5094019B2 (ja) 2005-01-21 2006-01-20 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005014756 2005-01-21
JP2005014756 2005-01-21
JP2006012162A JP5094019B2 (ja) 2005-01-21 2006-01-20 半導体装置の作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2010046235A Division JP2010166069A (ja) 2005-01-21 2010-03-03 半導体装置
JP2012116246A Division JP5463382B2 (ja) 2005-01-21 2012-05-22 半導体装置及びその作製方法

Publications (3)

Publication Number Publication Date
JP2006229212A true JP2006229212A (ja) 2006-08-31
JP2006229212A5 JP2006229212A5 (ja) 2009-02-12
JP5094019B2 JP5094019B2 (ja) 2012-12-12

Family

ID=36990240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006012162A Expired - Fee Related JP5094019B2 (ja) 2005-01-21 2006-01-20 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5094019B2 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008113632A (ja) * 2006-11-07 2008-05-22 Hitachi Ltd 生体植込用rfidタグおよびその挿入冶具体
JP2008130866A (ja) * 2006-11-22 2008-06-05 Seiko Epson Corp 表面改質方法およびパターン形成方法
JP2008270780A (ja) * 2007-03-23 2008-11-06 Semiconductor Energy Lab Co Ltd 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法
WO2009107548A1 (en) * 2008-02-29 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
US7662432B2 (en) 2007-01-18 2010-02-16 Seiko Epson Corporation Pattern formation method
JP2011029630A (ja) * 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012109582A (ja) * 2011-12-20 2012-06-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び表示装置の作製方法
JP2012522383A (ja) * 2009-03-27 2012-09-20 アプライド・ナノテック・ホールディングス・インコーポレーテッド 光焼結及び/またはレーザー焼結を強化するためのバッファ層
JP2013179296A (ja) * 2012-02-09 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体素子、半導体装置およびそれらの作製方法
US8697488B2 (en) 2009-06-30 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8736058B2 (en) 2009-10-29 2014-05-27 Samsung Electronics Corporation Low-resistance conductive pattern structures and methods of fabricating the same
US9054137B2 (en) 2009-06-30 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9093262B2 (en) 2009-11-20 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2015195392A (ja) * 2009-09-04 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
KR20160013066A (ko) * 2013-05-20 2016-02-03 인벤사스 코포레이션 금속 pvd-프리 도전 구조물들
KR20160093125A (ko) * 2015-01-28 2016-08-08 삼성디스플레이 주식회사 전자 장치
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
KR20190022584A (ko) * 2010-09-03 2019-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
JP2021121027A (ja) * 2012-03-05 2021-08-19 株式会社半導体エネルギー研究所 半導体装置
US11316081B2 (en) 2019-08-30 2022-04-26 Nichia Corporation Light-emitting module and method for manufacturing same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014011578A1 (en) 2012-07-09 2014-01-16 Applied Nanotech Holdings, Inc. Photosintering of micron-sized copper particles

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169154A (ja) * 1983-03-16 1984-09-25 Fujitsu Ltd 半導体装置の製造方法
JPH0210731A (ja) * 1988-06-28 1990-01-16 Nec Corp 薄膜除去方法
JPH05160271A (ja) * 1991-12-03 1993-06-25 Mitsubishi Electric Corp 半導体装置
JPH10256365A (ja) * 1997-03-10 1998-09-25 Seiko Epson Corp 半導体装置およびその製造方法
JPH11243067A (ja) * 1997-12-12 1999-09-07 Samsung Electronics Co Ltd 半導体装置のダブルコンタクト形成方法
JP2003110206A (ja) * 2001-10-01 2003-04-11 Nitto Denko Corp プラスチック三次元回路素子及びその製造方法
WO2004096449A1 (ja) * 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co. Ltd. 荷電ビームを用いた液滴吐出装置及び該装置を用いてのパターンの作製方法
JP2004363303A (ja) * 2003-06-04 2004-12-24 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169154A (ja) * 1983-03-16 1984-09-25 Fujitsu Ltd 半導体装置の製造方法
JPH0210731A (ja) * 1988-06-28 1990-01-16 Nec Corp 薄膜除去方法
JPH05160271A (ja) * 1991-12-03 1993-06-25 Mitsubishi Electric Corp 半導体装置
JPH10256365A (ja) * 1997-03-10 1998-09-25 Seiko Epson Corp 半導体装置およびその製造方法
JPH11243067A (ja) * 1997-12-12 1999-09-07 Samsung Electronics Co Ltd 半導体装置のダブルコンタクト形成方法
JP2003110206A (ja) * 2001-10-01 2003-04-11 Nitto Denko Corp プラスチック三次元回路素子及びその製造方法
WO2004096449A1 (ja) * 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co. Ltd. 荷電ビームを用いた液滴吐出装置及び該装置を用いてのパターンの作製方法
JP2004363303A (ja) * 2003-06-04 2004-12-24 Toshiba Corp 半導体装置及びその製造方法

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008113632A (ja) * 2006-11-07 2008-05-22 Hitachi Ltd 生体植込用rfidタグおよびその挿入冶具体
JP2008130866A (ja) * 2006-11-22 2008-06-05 Seiko Epson Corp 表面改質方法およびパターン形成方法
US7662432B2 (en) 2007-01-18 2010-02-16 Seiko Epson Corporation Pattern formation method
JP2008270780A (ja) * 2007-03-23 2008-11-06 Semiconductor Energy Lab Co Ltd 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法
KR101438379B1 (ko) * 2007-03-23 2014-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 결정성 반도체막의 제조방법 및 박막트랜지스터의 제조방법
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US8581234B2 (en) 2008-02-29 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
WO2009107548A1 (en) * 2008-02-29 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
JP2009228135A (ja) * 2008-02-29 2009-10-08 Semiconductor Energy Lab Co Ltd 成膜方法および発光装置の作製方法
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
JP2012522383A (ja) * 2009-03-27 2012-09-20 アプライド・ナノテック・ホールディングス・インコーポレーテッド 光焼結及び/またはレーザー焼結を強化するためのバッファ層
US9131610B2 (en) 2009-03-27 2015-09-08 Pen Inc. Buffer layer for sintering
KR101735710B1 (ko) 2009-03-27 2017-05-15 어플라이드 나노테크 홀딩스, 인크. 광 및/또는 레이저 소결을 향상시키기 위한 버퍼층
US10790383B2 (en) 2009-06-30 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8846460B2 (en) 2009-06-30 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10090171B2 (en) 2009-06-30 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9054137B2 (en) 2009-06-30 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8557641B2 (en) 2009-06-30 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9299807B2 (en) 2009-06-30 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9136115B2 (en) 2009-06-30 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20180233589A1 (en) 2009-06-30 2018-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9412768B2 (en) 2009-06-30 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9293566B2 (en) 2009-06-30 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10062570B2 (en) 2009-06-30 2018-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10796908B2 (en) 2009-06-30 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10418467B2 (en) 2009-06-30 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11417754B2 (en) 2009-06-30 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9985118B2 (en) 2009-06-30 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9576795B2 (en) 2009-06-30 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8697488B2 (en) 2009-06-30 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011029630A (ja) * 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9831101B2 (en) 2009-06-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9537012B2 (en) 2009-09-04 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor layer
JP2015195392A (ja) * 2009-09-04 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
US8736058B2 (en) 2009-10-29 2014-05-27 Samsung Electronics Corporation Low-resistance conductive pattern structures and methods of fabricating the same
US10186619B2 (en) 2009-11-20 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9461181B2 (en) 2009-11-20 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9093262B2 (en) 2009-11-20 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20190022584A (ko) * 2010-09-03 2019-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102209874B1 (ko) * 2010-09-03 2021-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012109582A (ja) * 2011-12-20 2012-06-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び表示装置の作製方法
JP2013179296A (ja) * 2012-02-09 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体素子、半導体装置およびそれらの作製方法
JP2021121027A (ja) * 2012-03-05 2021-08-19 株式会社半導体エネルギー研究所 半導体装置
JP7360416B2 (ja) 2012-03-05 2023-10-12 株式会社半導体エネルギー研究所 半導体装置
KR101999197B1 (ko) * 2013-05-20 2019-07-11 인벤사스 코포레이션 금속 pvd-프리 도전 구조물들
KR20160013066A (ko) * 2013-05-20 2016-02-03 인벤사스 코포레이션 금속 pvd-프리 도전 구조물들
KR102320382B1 (ko) * 2015-01-28 2021-11-02 삼성디스플레이 주식회사 전자 장치
KR20160093125A (ko) * 2015-01-28 2016-08-08 삼성디스플레이 주식회사 전자 장치
US11316081B2 (en) 2019-08-30 2022-04-26 Nichia Corporation Light-emitting module and method for manufacturing same

Also Published As

Publication number Publication date
JP5094019B2 (ja) 2012-12-12

Similar Documents

Publication Publication Date Title
JP5463382B2 (ja) 半導体装置及びその作製方法
JP5094019B2 (ja) 半導体装置の作製方法
JP5688448B2 (ja) 発光装置、モジュール、及び電子機器
US8158517B2 (en) Method for manufacturing wiring substrate, thin film transistor, display device and television device
US8324018B2 (en) Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP5238132B2 (ja) 半導体装置、モジュール、および電子機器
KR101207441B1 (ko) 반도체장치의 제작 방법
TW200522368A (en) Method for manufacturing liquid crystal display device
JP5264132B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120918

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees