JPH05160271A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05160271A JPH05160271A JP31900491A JP31900491A JPH05160271A JP H05160271 A JPH05160271 A JP H05160271A JP 31900491 A JP31900491 A JP 31900491A JP 31900491 A JP31900491 A JP 31900491A JP H05160271 A JPH05160271 A JP H05160271A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- contact hole
- wiring
- polysilicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 製造上の欠陥や異物に対しても十分にマージ
ンが得られ、電気特性の変更もマスクの変更なしに対応
できる半導体装置を得る。 【構成】 上層のアルミ配線５の複数個の配線個所と下
層の単一の配線個所であるポリシリコン３とをシリコン
基板１の表面に対して所要角度傾斜して形成したコンタ
クトホール６を介して接続したことを特徴としている。
ンが得られ、電気特性の変更もマスクの変更なしに対応
できる半導体装置を得る。 【構成】 上層のアルミ配線５の複数個の配線個所と下
層の単一の配線個所であるポリシリコン３とをシリコン
基板１の表面に対して所要角度傾斜して形成したコンタ
クトホール６を介して接続したことを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣやＬＳＩなどの半
導体装置に係り、特にスルーホールを用いて配線する配
線構造に関するものである。
導体装置に係り、特にスルーホールを用いて配線する配
線構造に関するものである。
【０００２】
【従来の技術】図６，図７に従来の半導体装置の断面図
を示す。これらの図において、１はシリコン（Ｓｉ）基
板、２はゲート酸化膜、３はゲート電極であるポリシリ
コン、４は絶縁膜である酸化膜、５はアルミ配線、６は
前記ポリシリコン３とアルミ配線５を接続するコンタク
トホールである。
を示す。これらの図において、１はシリコン（Ｓｉ）基
板、２はゲート酸化膜、３はゲート電極であるポリシリ
コン、４は絶縁膜である酸化膜、５はアルミ配線、６は
前記ポリシリコン３とアルミ配線５を接続するコンタク
トホールである。
【０００３】次に、動作について説明する。図６，図７
のＳｉ基板１中に、ゲート酸化膜２やポリシリコン３あ
るいは図には示していない拡散層等により、トランジス
タ，抵抗，コンデンサ等が形成される。これらの単体素
子をコンタクトホール６を介して、アルミ配線５とオー
ミック接続することにより所定の電気特性を持つ半導体
装置を得ることができる。
のＳｉ基板１中に、ゲート酸化膜２やポリシリコン３あ
るいは図には示していない拡散層等により、トランジス
タ，抵抗，コンデンサ等が形成される。これらの単体素
子をコンタクトホール６を介して、アルミ配線５とオー
ミック接続することにより所定の電気特性を持つ半導体
装置を得ることができる。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は、
以上のように構成されているので、１つのコンタクトホ
ール６が製造途中の欠陥等で形成されない場合には、所
定の特性を得ることができないという問題点があった。
また、１つのパターン（配線）を得るためには、１つの
パターンに対して少なくとも１枚のマスクを作成するこ
とが必要であり、時間的にもコスト的にも多くを費やす
という問題点があった。
以上のように構成されているので、１つのコンタクトホ
ール６が製造途中の欠陥等で形成されない場合には、所
定の特性を得ることができないという問題点があった。
また、１つのパターン（配線）を得るためには、１つの
パターンに対して少なくとも１枚のマスクを作成するこ
とが必要であり、時間的にもコスト的にも多くを費やす
という問題点があった。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、製造上の欠陥に対してもマージ
ンがあり、簡単に回路の変更をすることができる半導体
装置を提供することを目的とする。
ためになされたもので、製造上の欠陥に対してもマージ
ンがあり、簡単に回路の変更をすることができる半導体
装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る請求項１記
載の半導体装置は、上層の複数個の配線個所と下層の単
一の配線個所とを所要角度傾斜させて形成したコンタク
トホールを介して接続したものである。
載の半導体装置は、上層の複数個の配線個所と下層の単
一の配線個所とを所要角度傾斜させて形成したコンタク
トホールを介して接続したものである。
【０００７】また、請求項２記載の半導体装置は、下層
の複数個の配線個所と上層の単一の配線個所とを所要角
度傾斜させて形成したコンタクトホールを介して接続し
たものである。
の複数個の配線個所と上層の単一の配線個所とを所要角
度傾斜させて形成したコンタクトホールを介して接続し
たものである。
【０００８】
【作用】本発明における請求項１および２記載の半導体
装置は、方向性の強いドライエッチングを使用して、コ
ンタクトホールを垂直方向に対して斜めにエッチングを
行って形成したコンタクトホールを介して上層の配線個
所と下層の配線個所とが接続されることから、製造上の
欠陥や、電気特性の変更等による配線の変更もマスクの
変更なしに実現できる。
装置は、方向性の強いドライエッチングを使用して、コ
ンタクトホールを垂直方向に対して斜めにエッチングを
行って形成したコンタクトホールを介して上層の配線個
所と下層の配線個所とが接続されることから、製造上の
欠陥や、電気特性の変更等による配線の変更もマスクの
変更なしに実現できる。
【０００９】
【実施例】以下、本発明の一実施例を図について説明す
る。図１は本発明の半導体装置の一実施例を示す断面図
であり、図２は、図１の平面図である。図１，図２にお
いて、１はシリコン（Ｓｉ）基板、２はゲート酸化膜、
３はゲート電極であるポリシリコン、４は絶縁膜である
酸化膜、５はアルミ配線、６は前記ポリシリコン３とア
ルミ配線５を接続するコンタクトホールである。コンタ
クトホール６は、シリコン基板１の表面に対し所要角度
傾けてある。なお、この実施例は、下層の単一の配線個
所（１つのポリシリコン３）と上層の複数個の配線個所
（アルミ配線５）とを接続したものである。
る。図１は本発明の半導体装置の一実施例を示す断面図
であり、図２は、図１の平面図である。図１，図２にお
いて、１はシリコン（Ｓｉ）基板、２はゲート酸化膜、
３はゲート電極であるポリシリコン、４は絶縁膜である
酸化膜、５はアルミ配線、６は前記ポリシリコン３とア
ルミ配線５を接続するコンタクトホールである。コンタ
クトホール６は、シリコン基板１の表面に対し所要角度
傾けてある。なお、この実施例は、下層の単一の配線個
所（１つのポリシリコン３）と上層の複数個の配線個所
（アルミ配線５）とを接続したものである。
【００１０】次に、動作について説明する。図１におい
て、アルミ配線５とポリシリコン３はコンタクトホール
６を介して接続されている。しかも、このコンタクトホ
ール６は図示のように２つが１つの目標物である配線個
所、すなわちポリシリコン３、すなわちシリコン基板１
の表面に対して所要の角度傾斜して形成されている。こ
のため、半導体装置の製造過程において、１つのコンタ
クトホール６に何らかの欠陥が発生しても、半導体装置
は不良にならないという特長を持っている。
て、アルミ配線５とポリシリコン３はコンタクトホール
６を介して接続されている。しかも、このコンタクトホ
ール６は図示のように２つが１つの目標物である配線個
所、すなわちポリシリコン３、すなわちシリコン基板１
の表面に対して所要の角度傾斜して形成されている。こ
のため、半導体装置の製造過程において、１つのコンタ
クトホール６に何らかの欠陥が発生しても、半導体装置
は不良にならないという特長を持っている。
【００１１】次に、上記の半導体装置のコンタクトホー
ル６の形成方法を図３について説明する。酸化膜４上に
レジストパターン７を形成した後、方向性の強いドライ
エッチング、例えばＥＣＲエッチング，マグネトロンエ
ッチング等により斜めにコンタクトホール６を開口し、
方向性の強いスパッタ装置によりアルミ配線５をデポジ
ションすることにより、図１の半導体装置を得ることが
できる。
ル６の形成方法を図３について説明する。酸化膜４上に
レジストパターン７を形成した後、方向性の強いドライ
エッチング、例えばＥＣＲエッチング，マグネトロンエ
ッチング等により斜めにコンタクトホール６を開口し、
方向性の強いスパッタ装置によりアルミ配線５をデポジ
ションすることにより、図１の半導体装置を得ることが
できる。
【００１２】図４は本発明の他の実施例を示す断面図で
あり、下層の２個所のポリシリコン３に上層の１個所か
らアルミ配線５を接続したものである。この半導体装置
の電気特性を変更する際に、通常はコンタクト工程等の
マスクを必ず変更しなければならないが、本発明におい
ては、マスクの変更がなくても、図４の状態からイオン
やラジカルの入射角がエッチングステージを傾けること
により図５への変更が可能となり、マスクは１枚でよい
のでコスト的にも時間的にも低減することができる。
あり、下層の２個所のポリシリコン３に上層の１個所か
らアルミ配線５を接続したものである。この半導体装置
の電気特性を変更する際に、通常はコンタクト工程等の
マスクを必ず変更しなければならないが、本発明におい
ては、マスクの変更がなくても、図４の状態からイオン
やラジカルの入射角がエッチングステージを傾けること
により図５への変更が可能となり、マスクは１枚でよい
のでコスト的にも時間的にも低減することができる。
【００１３】なお、上記各実施例は、アルミ配線５とポ
リシリコン３とを接続するコンタクトホール６について
説明したが、これはポリシリコン３とポリシリコン３あ
るいはアルミ配線５とアルミ配線５とを接続するもので
あっても良い。
リシリコン３とを接続するコンタクトホール６について
説明したが、これはポリシリコン３とポリシリコン３あ
るいはアルミ配線５とアルミ配線５とを接続するもので
あっても良い。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
下層の単一または複数個の配線個所と上層の複数個また
は単一の配線個所とを半導体基板の表面に対して所要角
度傾斜させて形成したコンタクトホールを介して接続し
たので、製造上の欠陥に対してマージンのある半導体装
置を得られる効果がある。また、電気特性を変更する時
においても容易に配線個所を変更できる半導体装置を得
られる効果がある。
下層の単一または複数個の配線個所と上層の複数個また
は単一の配線個所とを半導体基板の表面に対して所要角
度傾斜させて形成したコンタクトホールを介して接続し
たので、製造上の欠陥に対してマージンのある半導体装
置を得られる効果がある。また、電気特性を変更する時
においても容易に配線個所を変更できる半導体装置を得
られる効果がある。
【図１】本発明の一実施例を示す半導体装置の断面図で
ある。
ある。
【図２】図１の上面図である。
【図３】本発明の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図４】本発明の他の実施例を示す半導体装置の断面図
である。
である。
【図５】図４の配線構造を変更した後の半導体装置の断
面図である。
面図である。
【図６】従来の半導体装置の断面図である。
【図７】従来の半導体装置の他の例を示す断面図であ
る。
る。
１ シリコン（Ｓｉ）基板 ２ ゲート酸化膜 ３ ポリシリコン ４ 酸化膜 ５ アルミ配線 ６ コンタクトホール
Claims (2)
- 【請求項１】 上層の配線個所と下層の配線個所とをコ
ンタクトホールを介して接続する半導体装置において、
前記コンタクトホールを半導体基板の表面に対して所要
角度傾斜せしめて形成し、前記上層の複数個の配線個所
と下層の単一の配線個所とを接続したことを特徴とする
半導体装置。 - 【請求項２】 上層の配線個所と下層の配線個所とをコ
ンタクトホールを介して接続する半導体装置において、
前記コンタクトホールを半導体基板の表面に対して所要
角度傾斜せしめて形成し、前記上層の単一の配線個所と
下層の複数個の配線個所とを接続したことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31900491A JPH05160271A (ja) | 1991-12-03 | 1991-12-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31900491A JPH05160271A (ja) | 1991-12-03 | 1991-12-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160271A true JPH05160271A (ja) | 1993-06-25 |
Family
ID=18105428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31900491A Pending JPH05160271A (ja) | 1991-12-03 | 1991-12-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160271A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229212A (ja) * | 2005-01-21 | 2006-08-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2008311504A (ja) * | 2007-06-15 | 2008-12-25 | Toshiba Corp | 半導体集積回路 |
| JP2009226489A (ja) * | 2008-03-19 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 微小メカニカル素子およびその作製方法 |
| JP2012212888A (ja) * | 2005-01-21 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
-
1991
- 1991-12-03 JP JP31900491A patent/JPH05160271A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229212A (ja) * | 2005-01-21 | 2006-08-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2012212888A (ja) * | 2005-01-21 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2008311504A (ja) * | 2007-06-15 | 2008-12-25 | Toshiba Corp | 半導体集積回路 |
| JP2009226489A (ja) * | 2008-03-19 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 微小メカニカル素子およびその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1248641A (en) | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias | |
| JPH0613470A (ja) | 半導体装置およびその製造方法 | |
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| US5162261A (en) | Method of forming a via having sloped sidewalls | |
| JPH05160271A (ja) | 半導体装置 | |
| JPH09129732A (ja) | 半導体装置の製造方法 | |
| JPH08204002A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11186386A (ja) | 半導体装置およびその製造方法 | |
| JPH0570301B2 (ja) | ||
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| KR100214067B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| JPH10154808A (ja) | 半導体装置およびその製造方法 | |
| JPH0268952A (ja) | 半導体装置及びその製造方法 | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| JPH0521615A (ja) | 半導体装置とその製造方法 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| KR100576414B1 (ko) | 반도체 소자의 랜딩 비아 제조 방법 | |
| JPS6329549A (ja) | 多層配線構造 | |
| JPH01313959A (ja) | 半導体装置 | |
| JPH02251144A (ja) | 半導体装置の製造方法 | |
| JP2002083867A (ja) | 半導体装置及びその製造方法 |