KR102320382B1 - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR102320382B1
KR102320382B1 KR1020150013215A KR20150013215A KR102320382B1 KR 102320382 B1 KR102320382 B1 KR 102320382B1 KR 1020150013215 A KR1020150013215 A KR 1020150013215A KR 20150013215 A KR20150013215 A KR 20150013215A KR 102320382 B1 KR102320382 B1 KR 102320382B1
Authority
KR
South Korea
Prior art keywords
conductive layer
conductive
region
pattern
wiring
Prior art date
Application number
KR1020150013215A
Other languages
English (en)
Other versions
KR20160093125A (ko
Inventor
최원일
홍종호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150013215A priority Critical patent/KR102320382B1/ko
Priority to US14/729,806 priority patent/US9826629B2/en
Priority to TW104130230A priority patent/TWI685921B/zh
Priority to CN201510685705.6A priority patent/CN105826283B/zh
Publication of KR20160093125A publication Critical patent/KR20160093125A/ko
Application granted granted Critical
Publication of KR102320382B1 publication Critical patent/KR102320382B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • G06F1/1633Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/0283Stretchable printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0311Metallic part with specific elastic properties, e.g. bent piece of metal as electrical contact
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0329Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0373Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0391Using different types of conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09263Meander
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09272Layout details of angles or corners
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses

Abstract

신축 가능한 배선을 포함하는 전자 장치가 제공된다.
전자 장치는 신축가능한 기재, 및 기재 상에 형성된 배선으로서, 진행 방향을 따라 연장되는 형상을 갖는 제1 영역, 및 진행 방향이 변곡되는 제2 영역으로 구분되는 배선을 포함하되, 배선은 제1 도전층 및 제1 도전층보다 잘 휘어지는 물질로 이루어진 제2 도전층을 포함하고, 제1 도전층은 제1 영역에 형성되고, 제2 도전층은 제2 영역에 형성된다.

Description

전자 장치{Electronic device}
본 발명은 전자 장치에 관한 것으로, 더욱 상세하게는 신축가능한 전자 장치에 관한 것이다.
전자 장치는 다양한 분야에서 사용되고 있고, 점차 응용범위를 넓혀가고 있다. 최근에는 신축가능하고, 휘어질 수 있는 전자 장치에 대한 수요가 증가하는 추세이다. 대표적인 예로, 플렉서블 디스플레이, 웨어러블 디스플레이, 스마트 의복, 바이오 센서 등을 들 수 있다.
전자 장치가 신축가능하기 위해서는 기재에 신축성이 요구됨은 물론, 기재 신축에 따라 기재 상에 형성되는 배선이나 전극의 전기적 특성이 유지될 것이 요구된다.
배선이나 전극의 재료로서, 금속과 같은 물질은 전도성이 우수하지만, 유연성이 부족하여 충분한 신축이 쉽지 않다. 대안적 재료로서, 탄소 나노 튜브, 전도성 고분자 물질 등이 고려되고 있지만, 그 자체만으로는 충분한 전도성을 나타내기가 쉽지 않은 것이 현실이다.
한편, 배선의 구조적인 형상 변경을 통하여 전자 장치의 신축에 대응하는 방법도 고려될 수 있다. 그러나, 반복된 신축에 의해 스트레스가 누적될 경우 크랙 등이 발생할 수 있다.
이에, 본 발명이 해결하고자 하는 과제는 신축 가능한 배선을 포함하는 전자 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 전자 장치는 신축가능한 기재, 및 상기 기재 상에 형성된 배선으로서, 진행 방향을 따라 연장되는 형상을 갖는 제1 영역, 및 진행 방향이 변곡되는 제2 영역으로 구분되는 배선을 포함하되, 상기 배선은 제1 도전층 및 상기 제1 도전층보다 잘 휘어지는 물질로 이루어진 제2 도전층을 포함하고, 상기 제1 도전층은 상기 제1 영역에 형성되고, 상기 제2 도전층은 상기 제2 영역에 형성된다.
여기서, 상기 제1 도전층은 상기 제2 영역에 더 형성될 수 있다.
또한, 상기 제1 도전층은 상기 제2 영역에서 상기 제2 도전층과 오버랩될 수 있다.
상기 제1 도전층은 상기 제1 영역 및 상기 제2 영역을 걸쳐 형성되고, 상기 배선의 평면 프로파일을 정의할 수 있다.
상기 제1 도전층과 상기 제2 도전층의 단위 면적당 오버랩되는 면적이 제1 영역보다 제2 영역에서 더 넓을 수 있다.
서로 이격된 상기 제2 영역에 형성된 상기 제2 도전층은 상호 물리적으로 분리되어 있을 수 있다.
상기 제1 도전층은 상기 제2 영역에 위치하는 절개홈 패턴을 포함할 수 있다.
아울러, 서로 이격된 상기 제1 영역의 상기 제1 도전층은 상호 물리적으로 분리되어 있을 수 있다.
상기 제1 도전층과 상기 제2 도전층은 상호 전기적으로 연결될 수 있다.
또한, 상기 제2 영역은 주기적으로 배치될 수 있다.
상기 제1 도전층은 경질의 도전성 물질로 이루어지고, 상기 제2 도전층은 플렉서블한 도전성 물질로 이루어질 수 있다.
나아가, 상기 제1 도전층은 금속 또는 금속산화막을 포함하여 이루어지고, 상기 제2 도전층은 탄소나노튜브, 그라핀, 금속 나노와이어, 금속 나노파티클, 금속 리본, 전도성 고분자 또는 이들의 혼합물을 포함하여 이루어질 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 전자 장치는 신축가능한 기재, 및 상기 기재 상에 형성되고, 제1 도전 패턴과 상기 제1 도전 패턴보다 잘 휘어지는 물질로 이루어진 제2 도전 패턴을 포함하는 배선을 포함하되, 상기 제1 도전 패턴은 진행 방향을 따라 연장되는 형상을 갖는 제1 영역, 및 진행 방향이 변곡되는 제2 영역으로 구분되고, 상기 제2 도전 패턴은 상기 제1 도전 패턴의 상기 제2 영역들을 경유하여 연장하는 라인 타입으로 형성된다.
여기서, 상기 제2 도전 패턴은 상기 제1 도전 패턴의 상기 제2 영역에서 상기 제1 도전 패턴과 오버랩될 수 있다.
또한, 상기 제2 도전 패턴은 상기 제1 도전 패턴의 Y축 방향으로 일측에 위치하는 상기 제2 영역을 지나는 하나의 제2 도전 패턴과, 상기 제2 도전 패턴의 Y축 방향으로 타측에 위치하는 상기 제2 영역을 지나는 다른 하나의 제2 도전 패턴을 포함할 수 있다.
상기 제1 도전 패턴은 경질의 도전성 물질로 이루어지고, 상기 제2 도전 패턴은 플렉서블한 도전성 물질로 이루어질 수 있다.
나아가, 상기 제1 도전 패턴은 금속 또는 금속산화막을 포함하여 이루어지고, 상기 제2 도전 패턴은 탄소나노튜브, 그라핀, 금속 나노와이어, 금속 나노파티클, 금속 리본, 전도성 고분자 또는 이들의 혼합물을 포함하여 이루어질 수 있다.
상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 전자 장치는 신축가능한 기재, 상기 기재 상에 형성된 제1 도전층으로서, 내부에 제1 방향으로 연장되도록 형성된 제1 절개 개구 패턴 및 제2 방향으로 연장되도록 형성된 제2 절개 개구 패턴을 포함하는 제1 도전층, 및 상기 제1 절개 개구 패턴과 상기 제2 절개 개구 패턴에 위치하여 상기 제1 도전층과 전기적으로 연결되며, 상기 제1 도전층보다 잘 휘어지는 물질로 이루어진 제2 도전층을 포함한다.
여기서, 상기 제1 도전 패턴은 경질의 도전성 물질로 이루어지고, 상기 제2 도전 패턴은 플렉서블한 도전성 물질로 이루어질 수 있다.
나아가, 상기 제1 도전 패턴은 금속 또는 금속산화막을 포함하여 이루어지고, 상기 제2 도전 패턴은 탄소나노튜브, 그라핀, 금속 나노와이어, 금속 나노파티클, 금속 리본, 전도성 고분자 또는 이들의 혼합물을 포함하여 이루어질 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따른 전자 장치는 연신/수축을 반복하면서 상대적으로 많은 스트레스를 받는 부위에 상대적으로 파손이나 단선 위험이 낮은 플렉서블한 도전 물질이 형성되어 있으므로, 연신/수축을 반복하더라도 배선의 단선을 방지하고, 전기저항 증가를 감소시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 평면도이다.
도 2는 도 1의 II-II'선을 따라 자른 단면도이다.
도 3 및 도 4는 도 1의 전자 장치를 연신시킨 형상을 도시한 평면도들이다.
도 5는 본 발명의 다른 실시예에 따른 전자 장치의 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 전자 장치의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 전자 장치의 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 전자 장치의 평면도이다.
도 9는 도 8의 XIII-XIII'선을 따라 자른 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 전자 장치의 평면도이다.
도 11은 도 10의 XI-XI'선을 따라 자른 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 전자 장치의 평면도이다.
도 13은 도 12의 XIII-XIII'선을 따라 자른 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 전자 장치의 평면도이다.
도 13은 도 15의 XIV-XIV'선을 따라 자른 단면도이다.
도 16는 본 발명의 또 다른 실시예에 따른 전자 장치의 평면도이다.
도 17은 도 16의 XVII-XVII'선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 명세서에서, 전자 장치(electronic device)는 반도체, 콘택 패드(contact pad), 트랜지스터, 다이오드, LED, 회로 등과 같은 단위 전자 소자를 의미할 수 있다. 또한, 전자 장치는 상기한 단위 전자 소자들을 포함하는 집적 회로, 디스플레이, 광전기 장치(optoelectronic device), 태양 전지 등과 같은 복합 장치일 수 있다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 평면도이다. 도 2는 도 1의 II-II'선을 따라 자른 단면도이다. 도 3 및 도 4는 도 1의 전자 장치를 연신시킨 형상을 도시한 평면도들이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 전자 장치(100)는 기재(10) 및 기재(10) 상에 형성된 적어도 하나의 배선(200)을 포함한다.
기재(10)는 신축가능한 물질로 이루어질 수 있다. 여기서 신축가능하다는 것은 기재(10)가 특정 방향으로 늘어나거나 수축할 수 있음을 의미할 수 있다. 기재(10)의 구성 물질은 연신 또는 수축된 상태에서 외력이 제거되었을 때 원래의 형상으로 복원하려는 성질을 가질 수 있다. 기재(10)는 충분한 탄성력 및 복원력을 갖는 물질로 이루어질 수 있다.
또한, 기재(10)의 구성물질은 신축가능하면서 동시에 휘어지거나 구부러지는 성질을 가질 수 있다. 휘어지거나 구부러진 경우에도 기재(10)가 충분한 복원력을 가지면, 외력이 제거되었을 때 원래의 형상으로 다시 복원될 수 있다.
위와 같은 특성을 갖기 위해 기재(10)는 신축가능한 고분자 수지로 이루어질 수 있다. 상기 신축가능한 고분자 수지의 예로는 폴리부타디엔, 폴리(스티렌-부타디엔), 폴리(스티렌-부타디엔-스티렌), 폴리(스티렌-에틸렌-부틸렌-스티렌), 폴리우레탄, 폴리이소프렌 또는 이들의 조합을 들 수 있지만, 본 발명이 이에 제한되지 않음은 물론이다.
기재(10) 상에는 적어도 하나의 배선(200)이 형성된다. 배선(200)은 전류를 흘리거나, 전기 신호를 전달하는 역할을 한다. 배선(200)의 전부 또는 일부는 전극의 역할을 할 수도 있다.
배선(200)은 기재(10)의 바로 위에 형성되거나, 다른 중간 구조물을 개재하여 기재(10) 상에 형성될 수 있다. 예시적인 실시예에서, 배선(200)은 바로 아래에 있는 하부 구조물(예컨대 기재(10)나 다른 중간 구조물)에 대하여 완전히 밀착되어 형성될 수 있다. 여기서, 완전히 밀착되어 형성된다는 의미는 배선(200)이 하부 구조물로부터 팝업(pop up)되어 들뜨지 않고, 붙어 있음을 의미한다. 이 경우에 배선(200)과 바로 아래에 있는 하부 구조물 사이에는 공기층이 개재될 여지가 없다. 그러나, 본 발명이 이에 제한되는 것은 아니다.
배선(200)의 바로 아래에 위치하는 구조물은 배선(200)보다 저항이 큰 물질, 예를 들어 절연 물질로 이루어질 수 있다. 배선(200)이 기재(10)의 바로 위에 형성되는 경우 절연 물질로 이루어진 기재(10)가 적용되지만, 배선(200)과 기재(10) 사이에 절연막이 개재된 경우에는 기재(10)는 절연 물질로 이루어질 수도 있고, 도전성 또는 반도전성 물질로 이루어질 수도 있다. 이 경우 배선(200)과 기재(10) 사이에 개재된 절연막은 신축가능한 물질로 이루어지거나, 적어도 기재(10)의 신축에 상응하여 신축할 수 있는 물질 또는 그러한 두께나 형상으로 형성될 수 있다.
배선(200)은 기재(10)가 연신되기 전의 상태에서 평면도 상 휘어지거나 구부러진 형상을 가질 수 있다. 배선(200)은 제1 영역(P1)과 제2 영역(P2)으로 구분될 수 있다. 배선(200) 제1 영역(P1)은 대체로 진행 방향을 따라 연장되는 형상을 갖는 연장부일 수 있다. 배선(200) 제2 영역(P2)은 배선(200)의 진행 방향이 변곡되는 변곡부 또는 구부러지거나 절곡되어 있는 굽힘부일 수 있다.
예시적인 실시예에서, 제2 영역(P1)의 변곡부는 주기적으로 배치될 수 있다. 예를 들어, 배선(200)은 사인 곡선 형상을 가질 수 있다. 배선(200)은 일정한 진폭과 일정한 주기를 가지면서 진동하면서 진행할 수 있다. 배선(200)은 전반적으로 지그재그 형상의 외형을 가질 수 있다. 도면에서는 제2 영역(P1)의 변곡부가 곡선 형상으로 이루어진 경우가 도시되어 있지만, 직선 형상이 절곡된 형상을 가질 수도 있다.
X축에 평행한 양 방향으로 기재(10)를 연신시키면, 도 3에 도시된 바와 같이 기재(10) 상에 배치되어 있는 휘어져 있는 배선(200)이 기재(10)의 연신 방향으로 펴진다. 기재(10)가 연신함에 따라, 배선(200)의 일단으로부터 타단까지의 거리가 길어지고, Y축 방향의 폭인 배선(200)의 진폭은 감소하며, 배선(200)의 변곡부가 반복되는 주기가 길어진다. 기재(10)는 도 4에 도시된 바와 같이 배선(200)이 완전히 펴져서 직선 형상을 가질 때까지 연신될 수 있다. 도 1, 도 3 및 도 4에 도시된 기재(10)의 연신 과정에서 기재(10)의 폭은 늘어나지만, 배선(200)은 그 자체의 길이가 늘어나지 않더라도 휘어진 부분이 펴지면서 X축 방향의 폭이 증가할 수 있다.
기재(10) 상에 복수개의 배선(200)이 있는 경우 서로 다른 배선(200)은 서로 다른 진폭 및/또는 주기를 가질 수 있다. 다만, 이 경우에도 기재(10)의 연신시 펴지게 되는 배선(200)들의 최대 폭은 상호 동일하도록 설계될 수 있다.
X축에 평행한 방향으로 기재(10)를 수축시키거나, 기재(10)가 복원력을 가져 기재(10)를 연신시키는 힘이 없어짐에 따라 원 상태로 수축 복원되면, 배선(200)은 다시 일단으로부터 타단까지의 거리가 짧아지고, 배선(200)의 진폭은 증가하며, 배선(200)의 변곡부가 반복되는 주기가 짧아진다.
이와 같이 펴지고 구부러지는 과정에서 배선(200)은 소정의 스트레스를 받는데, 배선(200)의 변곡부가 상대적으로 스트레스를 많이 받는다. 배선(200)이 스트레스에 노출되면, 부분적으로 파손되거나 단선이 될 수 있어 전기 저항이 크게 증가할 수 있다. 이와 같은 현상을 완화하기 위하여 배선(200)의 변곡부는 다른 부위와 상이한 구성을 갖는다. 이하에서 도 1 및 도 2를 참조하여 더욱 구체적으로 설명한다.
배선(200)은 제1 도전층(210) 및 제2 도전층(220)을 포함한다. 제2 도전층(220)은 상대적으로 잘 휘어지는 도전성 물질로 이루어질 수 있다. 제1 도전층(210)은 제2 도전층(220)에 비해 상대적으로 덜 휘어지는 도전성 물질로 이루어질 수 있다. 예를 들어, 제1 도전층(210)은 경질(rigid)의 도전성 물질로 이루어지고, 제2 도전층(220)은 플렉서블한 도전성 물질로 이루어질 수 있다. 제1 도전층(210) 및/또는 제2 도전층(220)은 각각 투명 도전층이거나, 불투명 도전층일 수 있다.
제1 도전층(210)은 금속이나 금속산화막을 포함하여 이루어질 수 있다. 예를 들어, 제1 도전층(210)은 구리, 니켈, 몰리브덴, 크롬, 텅스텐, 알루미늄, 산화주석(SnO2), 산화아연(ZnO), 산화인듐주석(ITO) 또는 이들의 합금으로 이루어질 수 있다.
제2 도전층(220)은 탄소나노튜브(CNT), 그라핀(Graphene), 금속 나노와이어(예컨대, Ag Nanowire), 금속 나노파티클(nanoparticle), 금속 리본(metal ribon), 전도성 고분자 등이나 이들의 혼합물을 포함하여 이루어질 수 있다. 전도성 고분자의 예로는 폴리(3-알킬)티오펜[poly(3-alkyl)thiophene: P3AT], 폴리(3-헥실)티오펜[poly( 3-hexyl)thiophene: P3HT], , 폴리아닐린 [polyaniline: PANI], 폴리아세틸렌(polyacetylene: PA), 폴리아줄렌(polyazulene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene: PEDOT), 폴리이소시아나프탈렌(polyisothianapthalene: PITN ), 폴리이소티아나프텐(polyisothianaphthene), 폴리티에닐렌비닐렌(polythienylenevinylene) , 폴리티오펜(polythiophene: PT), 폴리파라페닐렌 {polyparapheny lene: PPP), , 폴리파라페닐렌 비닐렌(polyparaphenylene vinylene: PPV), 폴리페닐렌 설파이드(polyphenylene sulfide) , 폴리페닐렌(polyphenylene), 폴리퓨란(polyfuran), 폴리피롤(polypyrrole: PPY), 폴리헵타디엔(polyheptadiyne: PHT) 등을 들 수 있다.
제1 도전층(210)은 배선(200)의 제1 영역(P1)과 제2 영역(P2)의 모든 영역에 걸쳐 형성되어 배선(200)의 실질적인 평면 프로파일을 정의할 수 있다. 제2 도전층(220)은 주로 제2 영역(P2)에서 제1 도전층(210)과 오버랩되도록 형성된다. 상기 오버랩된 영역에서 제1 도전층(210)과 제2 도전층(220)은 상호 접촉하여 전기적으로 연결될 수 있다. 도 2에서는 제2 도전층(220)이 제1 도전층(210)의 하부에 형성된 경우가 예시되어 있다. 즉, 기재(100) 상에 제2 도전층(220)이 형성되고, 그 상부에 제1 도전층(210)이 오버랩되어 형성된다.
제2 도전층(220)은 주로 변곡부인 제2 영역(P2)에 형성된다. 여기서, 제2 도전층(220)이 주로 제2 영역(P2)에 형성된다는 것은 제1 영역(P1)보다 제2 영역(P2)에 상대적으로 더 많이 형성되고, 제1 도전층(210)과 제2 도전층(220)의 단위 면적당 오버랩되는 면적이 제1 영역(P1)보다 제2 영역(P2)에서 더 넓음을 의미할 수 있다. 도 2는 제2 영역(P2)에서 제2 도전층(220)이 제1 도전층(210)과 동일한 선폭을 가지며, 완전히 오버랩된 경우를 예시한다. 반면, 제1 영역(P1)에서는 제2 도전층(220)이 미형성되어 오버랩되는 면적이 0인 경우가 예시되어 있다. 그러나, 이에 제한되지 않고, 제1 영역(P1)에서도 제2 도전층(220)이 일부 형성되어 제1 도전층(210)과 부분적으로 오버랩될 수도 있다. 제1 도전층(210)은 배선(200)의 평면 프로파일과 동일하게 라인 타입으로 연결되어 있지만, 서로 이격된 제2 영역(P2)에 형성된 제2 도전층(220)은 상호 물리적으로 분리되어 있을 수 있다.
상술한 것처럼, 변곡부인 배선(200)의 제2 영역(P2)은 전자 장치(10)가 연신/수축을 반복하면서 상대적으로 많은 스트레스를 받는다. 스트레스에 노출되고 피로도가 누적되면 배선(200)의 제2 영역(P2)에서 제1 도전층(210)이 부분적으로 크랙이 발생하거나 심하면 단선될 수 있는데, 이 부분에 제2 도전층(220)이 오버랩되어 있어 전기 저항의 증가를 감소시킬 수 있다. 즉, 제1 도전층(210)이 파손되거나 단선되더라도, 하부에 오버랩된 제2 도전층(220)을 통해 전류가 우회할 수 있는 통로가 제공된다. 뿐만 아니라, 제2 도전층(220)은 제1 도전층(210)에 비해 상대적으로 더 잘 휘어지는 물질로 이루어지므로, 스트레스에 노출되더라도 제1 도전층(210)에 비해 파손이나 단선 위험이 작으므로, 전반적인 배선(200)의 단선을 방지하고, 전기 저항 증가를 감소시킬 수 있다.
한편, 연장부인 배선(200)의 제1 영역(P1)은 전자 장치(10)가 연신/수축을 거듭하더라도 상대적으로 변형이 작아 스트레스를 많이 받지 않는다. 스트레스의 위험이 상대적으로 작은 제1 영역(P1)에도 동등한 수준으로 제2 도전층(220)이 형성되는 것은 비효율적이다. 뿐만 아니라, 제1 영역(P1)에도 제2 영역(P2)과 동등 수준의 제2 도전층(220)이 형성되면, 배선(200)의 평균 두께 증가로 인하여 전자 장치(10)의 두께가 전반적으로 더 두꺼워질 수 있으며, 전반적으로 두꺼운 배선(200)은 전자 장치(10)가 원활하게 휘어지는 것을 방해할 수 있다. 따라서, 스트레스가 상대적으로 적은 제2 영역(P2)의 경우에는 제2 도전층(220)이 미형성되거나, 제1 영역(P1)보다 상대적으로 작게 형성되어 제1 도전층(210)과 제2 도전층(220)이 오버랩되는 영역을 작게 할 수 있다.
이하, 본 발명의 다른 실시예들에 대해 설명한다.
도 5는 본 발명의 다른 실시예에 따른 전자 장치의 단면도이다. 도 5를 참조하면, 본 실시예에 따른 전자 장치(11)는 기재(10)를 기준으로 제2 도전층(220)이 제1 도전층(210) 하부가 아닌 상부에 형성된 점이 도 2의 실시예와 상이한 점이다. 제1 도전층(210)과 제2 도전층(220)의 적층 순서만 바뀌었을 뿐, 배선의 형상이나 제1 도전층(210)과 제2 도전층(220)의 평면 배치, 구성 물질 등은 도 2의 실시예와 동일하다.
본 실시예의 경우에도, 제2 도전층(220)은 도 2의 실시예에서와 같이 주로 배선의 제2 영역(P2)에 형성된다. 따라서, 배선의 제2 영역(P2)에서 제1 도전층(210)이 파손되거나 단선되더라도, 상부에 오버랩된 제2 도전층(220)을 통해 전류가 우회할 수 있는 통로가 제공된다. 따라서, 배선의 단선이나 전기 저항 증가를 방지할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 전자 장치의 단면도이다.
도 6을 참조하면, 본 실시예에 따른 전자 장치(12)는 제1 도전층(210) 상부에 제3 도전층(230)이 더 형성된 점이 도 2의 실시예와 상이한 점이다. 제3 도전층(230)의 적용 물질은 상술한 제2 도전층(220)의 적용 물질과 동일할 수 있다. 제3 도전층(230)은 제2 도전층(210)과 동일한 평면 위치에 형성되어, 제2 도전층(210)과 함께 제1 도전층(210)을 상하부에서 감싼다.
본 실시예의 경우에도, 배선의 제2 영역(P2)에서 제1 도전층(210)이 파손되거나 단선되더라도, 하부에 오버랩된 제2 도전층(220) 및/또는 상부에 오버랩된 제3 도전층(230)을 통해 전류가 우회할 수 있는 통로가 제공된다. 따라서, 배선의 단선이나 전기 저항 증가를 방지할 수 있다
도 7은 본 발명의 또 다른 실시예에 따른 전자 장치의 단면도이다.
도 7을 참조하면, 본 실시예에 따른 전자 장치(13)의 기재(10)는 트렌치(102)를 포함한다. 기재(10)의 표면으로부터 함몰되어 형성된다. 트렌치(102)는 도 2의 제2 도전층의 평면 배치와 실질적으로 동일한 배치를 가질 수 있다. 트렌치(102) 내부는 제2 도전층(220)으로 채워진다. 제2 도전층(220)의 표면은 기재(10)의 평탄한 상부 표면과 동일한 레벨에 있을 수 있지만, 이에 제한되지 않는다. 제1 도전층(210)은 제2 도전층(220)의 표면과 기재(10)의 평탄한 상부 표면을 걸쳐 형성될 수 있다. 제1 도전층(210)은 트렌치(102) 상부에서 제2 도전층(220)과 오버랩된다.
본 실시예의 경우에도, 배선의 제2 영역(P2)에서 제1 도전층(210)이 파손되거나 단선되더라도, 상부에 오버랩된 제2 도전층(220)을 통해 전류가 우회할 수 있는 통로가 제공된다. 따라서, 배선의 단선이나 전기 저항 증가를 방지할 수 있다.
도면으로 도시하지는 않았지만, 도 7의 실시예와는 반대로 제1 도전층(210)이 하부에 위치하고, 제2 도전층(220)이 상부에 위치할 수도 있다. 예를 들어, 기재(10)에 배선과 동일한 평면 형상을 갖는 트렌치가 형성되고, 그 트렌치에 제1 도전층(210)이 채워질 수 있다. 제1 도전층(210)의 상부 표면은 기재(10)의 평탄한 상부 표면과 동일한 레벨에 있을 수 있다. 제2 도전층(220)은 배선의 제2 영역(P2)에서 제1 도전층(210) 상부에 형성될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 전자 장치의 평면도이다. 도 9는 도 8의 XIII-XIII'선을 따라 자른 단면도이다.
도 8 및 도 9를 참조하면, 본 실시예에 따른 전자 장치(14)의 배선(201)은 연장부인 제1 영역(P1)과 변곡부인 제2 영역(P2)을 포함하는 점에서 도 1 및 도 2의 실시예와 동일하다. 다만, 제1 영역(P1)은 제1 도전층(211)으로 이루어지는 반면, 제2 영역(P2)은 제2 도전층(220)으로 이루어지는 점에서 차이가 있다.
구체적으로 설명하면, 제1 도전층(211)은 배선(201)의 제1 영역(P1)에 형성되지만, 제2 영역(P2)에서는 적어도 부분적으로 미형성되어 있다. 따라서, 제2 영역(P2)을 사이에 두고 제1 도전층(211)은 물리적으로 상호 단절되어 있다. 다시 말해, 서로 이격된 제1 영역(P1)의 제1 도전층(211)은 상호 물리적으로 분리되어 있다.
제2 도전층(220)은 배선(201)의 제2 영역(P2)에 형성되지만, 제1 영역(P1)에서는 적어도 부분적으로 미형성되어 있다. 따라서, 제1 영역(P1)을 사이에 두고 제2 도전층(220)은 물리적으로 상호 단절되어 있다.
제1 도전층(211)과 제2 도전층(220)은 상호 전기적으로 연결된다. 이를 위하여 서로 마주하는 제1 도전층(211)의 일측과 제2 도전층(220)의 일측이 부분적으로 오버랩될 수 있다. 상기 오버랩되는 부분에서 기재(10)를 기준으로 제2 도전층(220)이 제1 도전층(211) 상부에 배치될 수도 있고, 반대로 제1 도전층(211)이 제2 도전층(220) 상부에 배치될 수도 있다. 또한, 제2 도전층(220)이 제1 도전층(211)의 상하부에 모두 배치될 수도 있다.
상기 오버랩되는 경우 이외에 제1 도전층(211)과 제2 도전층(220)을 전기적으로 연결하는 다른 방법으로서, 인접한 제1 도전층(211)의 단부와 제2 도전층(220)의 단부가 상호 접촉할 수도 있다.
이러한 배선(201) 구조에 따라 전류의 흐름은 제1 도전층(211)과 제2 도전층(220)을 교대로 통과하게 된다. 본 실시예의 경우, 배선(201)의 변곡부인 제2 영역(P2)이 플렉서블한 특성을 갖는 제2 도전층(220)으로 형성되므로, 전자 장치(14)의 신축에 의해 스트레스에 노출되더라도 파손이나 단선 위험이 작다. 또한, 제2 도전층(220)이 플렉서블한 특성을 가지므로, 배선의 최대 연신 가능한 길이도 증가할 수 있다. 아울러, 제1 도전층(211)과 제2 도전층(220)이 오버랩되는 영역이 없거나 상대적으로 작으므로, 전자 장치(14)의 평균 두께를 감소시킬 수 있고, 전자 장치(14)가 원활하게 휘어지게 하는 데에 유리하다.
도 10은 본 발명의 또 다른 실시예에 따른 전자 장치의 평면도이다. 도 11은 도 10의 XI-XI'선을 따라 자른 단면도이다.
도 10 및 도 11을 참조하면, 본 실시예에 따른 전자 장치(15)의 배선(202)은 제1 도전 패턴(212)과 제2 도전 패턴(221)을 포함한다. 제1 도전 패턴(212)은 도 1 및 도 2의 실시예의 제1 도전층(210)과 실질적으로 동일한 물질로 이루어지고, 제2 도전 패턴(221)은 도 1 및 도 2의 실시예의 제2 도전층(220)과 실질적으로 동일한 물질로 이루어질 수 있다.
제1 도전 패턴(212)은 대체로 진행 방향을 따라 연장되는 형상을 갖는 연장부인 제1 영역(P1)과 진행 방향이 변곡되는 변곡부인 제2 영역(P2)을 포함한다.
제2 도전 패턴(221)은 제1 도전 패턴(212)의 제2 영역(P2)에서 제1 도전 패턴(212)과 오버랩된다. 이 점은 도 1 및 도 2의 실시예와 동일하다. 다만, 본 실시예의 경우, 제2 도전 패턴(221)의 제1 도전 패턴(212)과 오버랩된 부분이 서로 분리되어 있지 않고 연결된 점에서 차이가 있다.
더욱 구체적으로 설명하면, 제2 도전 패턴(221)은 제1 도전 패턴(212)의 제2 영역(P2)들을 경유하여 연장하는 라인 타입으로 형성될 수 있다. 상기 라인 타입은 예컨대 직선 형상일 수 있지만, 이에 제한되지 않는다. 도면에서는 제2 도전 패턴(221)이 X축에 평행한 방향으로 연장하는 경우가 예시되어 있다. 기재(100) 상에는 하나의 제1 도전 패턴(212)에 대하여 각각 일측 방향의 제2 영역(P2)을 지나는 하나의 제2 도전 패턴(221)과 타측 방향의 제2 영역(P2)을 지나는 다른 하나의 제2 도전 패턴(221)이 형성될 수 있다.
제1 도전 패턴(212) 제1 영역(P1)의 연장 방향은 제2 도전 패턴(221)의 연장 방향(X)에 소정 각도로 경사질 수 있다. 제2 도전 패턴(221)의 연장 방향에 대한 상기 제1 도전 패턴(212) 제1 영역(P1)의 연장 방향이 이루는 각도를 교차 경사각으로 정의하면, 제1 도전 패턴(212) 제2 영역(P2)을 기준으로 일측에 인접하여 위치하는 제1 도전 패턴(212) 제1 영역(P1)의 교차 경사각과 타측에 인접하여 위치하는 제1 도전 패턴(212) 제1 영역(P1)의 교차 경사각은 부호가 상이할 수 있다. 예를 들어, 일측의 교차 경사각이 양의 경사각을 가지면, 타측의 교차 경사각은 음의 경사각을 가질 수 있다. 일측의 교차 경사각과 타측의 교차 경사각의 절대값은 동일할 수 있다.
제2 도전 패턴(221)은 제1 도전 패턴(212)과 오버랩되는 오버랩부 및 제2 도전 패턴(221)과 오버랩되지 않는 비오버랩부를 포함한다. 제2 도전 패턴(221)의 오버랩부는 상술한 바와 같이 제1 도전 패턴(212)의 제2 영역(P2) 상에 위치하고, 비오버랩부는 이웃하는 오버랩부 사이를 연결한다. 도 11에서는 제1 도전 패턴(212)과 제2 도전 패턴(221)이 오버랩되는 부분에서, 기재(10)를 기준으로 제1 도전 패턴(212)이 제2 도전 패턴(221)의 상부에 형성된 경우가 예시되어 있지만, 이들의 적층 순서는 바뀔 수도 있다.
본 실시예의 경우, 제1 도전 패턴(212)의 제2 영역(P2)에서 플렉서블한 특성을 갖는 제2 도전 패턴(221)이 오버랩되므로, 배선(202)이 전자 장치(15)의 신축에 의해 스트레스에 노출되더라도 파손이나 단선 위험이 작다. 또, 제2 도전 패턴(221)의 형상이 단순하고, 제1 도전 패턴(212)과 제2 도전 패턴(221)의 얼라인이 상대적으로 용이한 장점이 있다.
도 12는 본 발명의 또 다른 실시예에 따른 전자 장치의 평면도이다. 도 13은 도 12의 XIII-XIII'선을 따라 자른 단면도이다.
도 12 및 도 13을 참조하면, 본 실시예에 따른 전자 장치(16)는 배선(203)의 제2 도전 패턴(222)이 라인 타입으로 형성된 점은 도 10 및 도 11의 실시예와 동일하지만, 하나의 일체화된 제2 도전 패턴(222)이 제1 도전 패턴(212)의 전체 영역과 오버랩되도록 형성된 점에서 도 10 및 도 11의 실시예와 차이가 있다. 즉, 본 실시예의 경우 제2 도전 패턴(222)이 제1 도전 패턴(212)의 Y축 방향의 일측과 타측에 분리되어 형성되지 않고, 일체로 형성되어 제1 도전 패턴(212)이 형성된 영역을 대부분 커버한다. 즉, 제2 도전 패턴(222)은 제1 도전 패턴(212)의 제2 영역(P2) 뿐만 아니라 제1 영역(P1)에도 오버랩되고, 제1 영역(P1)들 사이의 공간도 채우도록 형성된다.
본 실시예의 경우, 제1 도전 패턴(212)의 제1 영역(P1) 및 제2 영역(P2)에서 플렉서블한 특성을 갖는 제2 도전 패턴이 오버랩되므로, 배선(203)이 전자 장치(16)의 신축에 의해 스트레스에 노출되더라도 파손이나 단선 위험이 작다. 또, 제2 도전 패턴(222)의 형상이 단순하고, 제1 도전 패턴(212)과 제2 도전 패턴(222)의 얼라인이 상대적으로 용이한 장점이 있다.
도 14는 본 발명의 또 다른 실시예에 따른 전자 장치의 평면도이다. 도 13은 도 15의 XIV-XIV'선을 따라 자른 단면도이다.
도 14 및 도 15를 참조하면, 본 실시예에 따른 전자 장치(17)의 배선(204)은 도 1 및 도 2의 실시예와 유사하게, 연장부인 제1 영역(P1) 및 변곡부인 제2 영역(P2)으로 구분된다. 배선(204)은 제1 도전층(213) 및 제2 도전층(223)을 포함한다.
제1 도전층(213)은 배선(204)의 제1 영역(P1)과 제2 영역(P2)에 걸쳐 형성된다. 제1 도전층(213)은 배선(204)의 제2 영역(P2)에 위치하는 절개홈 패턴(213c)을 포함한다. 절개홈 패턴(213c)은 제2 영역(P2)에서 굽혀져 있는 부분의 안쪽 측벽으로부터 내부 방향으로 절개된 형상을 가질 수 있다. 도면에 예시된 예와는 달리, 절개홈 패턴(213c)이 굽혀져 있는 부분의 바깥쪽 측벽으로부터 내부 방향으로 절개된 형상을 갖거나, 안쪽 측벽과 바깥쪽 측벽으로부터 모두 절개된 형상을 가질 수도 있다. 단일 제2 영역(P2)에 복수의 절개홈 패턴(213c)이 나란히 형성될 수 있다. 절개된 부분의 형상은 안쪽으로 갈수록 폭이 좁아지는 삼각형 또는 사다리꼴 형상일 수 있지만, 이에 제한되지 않음은 물론이다.
제2 도전층(223)은 배선(204)의 제2 영역(P2)에서 제1 도전층(213)과 오버랩되도록 형성된다. 도 13에서는 기재(10)를 기준으로 제2 도전층(223)이 제1 도전층(213)의 하부에 배치되어 오버랩 경우가 도시되어 있지만, 제2 도전층(223)이 상부에 배치되거나 상하부에 모두 배치될 수도 있다.
제2 도전층(223)은 제1 도전층(213)의 절개홈 패턴(213c)을 커버하도록 배치될 수 있다. 제2 도전층(223)은 절개홈 패턴(213c)의 절개되어 오픈된 부분에도 형성될 수 있다.
본 실시예의 경우, 배선(204)이 신축할 때 구부려지거나 펴지는 부분에 제1 도전층(213)의 절개홈 패턴(213c)이 형성됨으로써, 배선(204) 신축시 제1 도전층(213)이 받는 누적 스트레스의 양을 줄일 수 있다. 뿐만 아니라, 제1 도전층(213)이 절개홈 패턴(213c) 부근에서 파손 또는 단선되더라도, 해당 부위에 제2 도전층(223)이 오버랩되어 있으므로, 전류 우회 통로를 제공할 수 있다.
도 16는 본 발명의 또 다른 실시예에 따른 전자 장치의 평면도이다. 도 17은 도 16의 XVII-XVII'선을 따라 자른 단면도이다.
도 16 및 도 17의 실시예는 전자 장치(18)의 배선(205)이 2차원 신축에 대하여 안정적인 배선(205)의 저항을 유지할 수 있는 구조를 예시한다.
도 16 및 도 17을 참조하면, 전자 장치(18)의 배선(205)은 제1 도전층(214) 및 제2 도전층(224)을 포함한다. 제1 도전층(214)은 전반적인 배선(205)의 외형을 정의한다. 제1 도전층(214)은 내부에 복수의 절개 개구 패턴(214_h1, 214_h2)을 포함한다. 절개 개구 패턴(214_h1, 214_h2)은 제1 도전층(214)에 의해 둘러싸인 폐곡선 형상을 갖는다. 상기 폐곡선은 일정한 방향으로 연장된 형상을 가질 수 있다. 예를 들어 상기 폐곡선은 선분, 폭이 긴 직사각형, 또는 타원 형상을 가질 수 있다. 상기 연장 방향에 따라 절개 개구 패턴은 제1 절개 개구 패턴(214_h1)과 제2 절개 개구 패턴(214_h2)으로 분류될 수 있다.
제1 절개 개구 패턴(214_h1)은 대체로 제1 방향(도면에서 X축 방향)으로 연장된 형상을 갖는다. 제2 절개 개구 패턴(214_h2)은 대체로 제2 방향(도면에서 Y축 방향)으로 연장된 형상을 갖는다. 제1 방향과 제2 방향은 상호 수직일 수 있지만, 본 발명이 이에 제한되는 것은 아니다.
제1 절개 개구 패턴(214_h1)은 제1 방향을 따라 연장된 제1 연장 라인(DL1) 상에 복수 개가 배치될 수 있다. 제1 연장 라인(DL1) 상의 제1 절개 개구 패턴(214_h1)의 간격은 일정할 수 있지만, 이에 제한되지 않는다. 복수의 제1 절개 개구 패턴(214_h1)이 위치하는 제1 연장 라인(DL1)은 복수일 수 있다. 이 경우, 각 제1 연장 라인(DL1)은 상호 평행할 수 있다.
제2 절개 개구 패턴(214_h2)은 제2 방향을 따라 연장된 제2 연장 라인(DL2) 상에 복수 개가 배치될 수 있다. 제2 연장 라인(DL2) 상의 제2 절개 개구 패턴(214_h2)의 간격은 일정할 수 있지만, 이에 제한되지 않는다. 복수의 제2 절개 개구 패턴(214_h2)이 위치하는 제2 연장 라인은 복수일 수 있다. 이 경우, 각 제2 연장 라인(DL2)은 상호 평행할 수 있다.
제2 절개 개구 패턴(214_h2)은 제1 연장 라인(DL1) 상의 인접한 2개의 제1 절개 개구 패턴(214_h1) 사이를 가로지르도록 배치될 수 있다. 그와 유사하게 제1 절개 개구 패턴(214_h1)은 제2 연장 라인(DL2) 상의 인접한 2개의 제2 절개 개구 패턴(214_h2) 사이를 가로지르도록 배치될 수 있다.
제1 절개 개구 패턴(214_h1)은 전자 장치(18)가 제1 방향에 수직한 방향(도면에서 Y축 방향)으로 연신될 때 폭이 늘어나면서 제1 도전층(214)이 함께 연신될 수 있도록 한다. 제2 절개 개구 패턴(214_h2)은 전자 장치(18)가 제2 방향에 수직한 방향(도면에서 X축 방향)으로 연신될 때 폭이 늘어나면서 제1 도전층(214)이 함께 연신될 수 있도록 돕는다.
제2 도전층(224)은 제1 절개 개구 패턴(214_h1)과 제2 절개 개구 패턴(214_h2)이 형성된 곳에 배치되고, 제1 도전층(214)과 전기적으로 연결된다. 제2 도전층(224)은 기재(10)를 기준으로 제1 도전층(214)의 상부 및/또는 하부에 배치될 수 있다. 제1 절개 개구 패턴(214_h1) 및 제2 절개 개구 패턴(214_h2)이 형성된 부위에 제2 도전층(224)이 배치됨으로써, 전자 장치(18)가 제1 방향 또는 제2 방향에 수직한 방향으로 연신될 때, 제1 절개 개구 패턴(214_h1) 또는 제2 절개 개구 패턴(214_h2)의 폭이 과도하게 늘어나서 배선의 저항이 과도하게 증가하는 것을 보상할 수 있다. 상술한 것처럼, 제2 도전층(224)은 상대적으로 플렉시블한 물질로 이루어지므로, 잘 늘어날 뿐만 아니라, 절개 개구 패턴(214_h1, 214_h2) 측에 집중되는 누적 스트레스를 완화하는 역할을 할 수 있다.
제2 도전층(224)은 절개 개구 패턴(214_h1, 214_h2)을 완전히 채우도록 형성될 수 있고, 일부는 절개 개구 패턴(214_h1, 214_h2) 주변의 제1 도전층(214)과 오버랩될 수도 있다. 이웃하는 절개 개구 패턴(214_h1, 214_h2)에 위치하는 제2 도전층(224)은 상호 분리되어 있을 수 있지만, 연결될 수도 있다. 이 경우, 제2 도전층(224)은 격자 형상을 가질 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 전자 장치
100: 기재
200: 배선
210: 제1 도전층
220: 제2 도전층

Claims (20)

  1. 신축가능한 기재; 및
    상기 기재 상에 형성된 배선으로서, 진행 방향을 따라 연장되는 형상을 갖는 제1 영역, 및 진행 방향이 변곡되는 제2 영역으로 구분되는 배선을 포함하되,
    상기 배선은 제1 도전층 및 상기 제1 도전층보다 잘 휘어지는 물질로 이루어진 제2 도전층을 포함하고,
    상기 제1 도전층은 상기 제1 영역에 형성되고, 상기 제2 도전층은 상기 제2 영역에 형성되고,
    상기 제1 도전층은 상기 제2 영역에 더 형성되며,
    상기 제1 도전층은 상기 제2 영역에 위치하고 두께 방향에서 상기 제1 도전층을 완전히 관통하는 절개홈 패턴을 포함하고,
    상기 제1 도전층은 상기 제2 도전층의 측면과 직접 접하는 전자 장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 제1 도전층은 상기 제2 영역에서 상기 제2 도전층과 오버랩되는 전자 장치.
  4. 제3 항에 있어서,
    상기 제1 도전층은 상기 제1 영역 및 상기 제2 영역을 걸쳐 형성되고, 상기 배선의 평면 프로파일을 정의하는 전자 장치.
  5. 제3 항에 있어서,
    상기 제1 도전층과 상기 제2 도전층의 단위 면적당 오버랩되는 면적이 제1 영역보다 제2 영역에서 더 넓은 전자 장치.
  6. 제3 항에 있어서,
    서로 이격된 상기 제2 영역에 형성된 상기 제2 도전층은 상호 물리적으로 분리되어 있는 전자 장치.
  7. 삭제
  8. 제1 항에 있어서,
    서로 이격된 상기 제1 영역의 상기 제1 도전층은 상호 물리적으로 분리되어 있는 전자 장치.
  9. 제8 항에 있어서,
    상기 제1 도전층과 상기 제2 도전층은 상호 전기적으로 연결되는 전자 장치.
  10. 제1 항에 있어서,
    상기 제2 영역은 주기적으로 배치되는 전자 장치.
  11. 제1 항에 있어서,
    상기 제1 도전층은 경질의 도전성 물질로 이루어지고, 상기 제2 도전층은 플렉서블한 도전성 물질로 이루어지는 전자 장치.
  12. 제11 항에 있어서,
    상기 제1 도전층은 금속 또는 금속산화막을 포함하여 이루어지고, 상기 제2 도전층은 탄소나노튜브, 그라핀, 금속 나노와이어, 금속 나노파티클, 금속 리본, 전도성 고분자 또는 이들의 혼합물을 포함하여 이루어지는 전자 장치.
  13. 신축가능한 기재; 및
    상기 기재 상에 형성되고, 제1 도전 패턴과 상기 제1 도전 패턴보다 잘 휘어지는 물질로 이루어진 제2 도전 패턴을 포함하는 배선을 포함하되,
    상기 제1 도전 패턴은 진행 방향을 따라 연장되는 형상을 갖는 제1 영역, 및 진행 방향이 변곡되는 제2 영역으로 구분되고,
    상기 제2 도전 패턴은 상기 제1 도전 패턴의 상기 제2 영역들을 경유하여 연장하는 라인 타입으로 형성되며,
    상기 제1 도전 패턴은 상기 제2 영역에 위치하고 두께 방향에서 상기 제1 도전 패턴을 완전히 관통하는 절개홈 패턴을 포함하고,
    상기 제1 도전 패턴은 상기 제2 도전 패턴의 측면과 직접 접하는 전자 장치.
  14. 제13 항에 있어서,
    상기 제2 도전 패턴은 상기 제1 도전 패턴의 상기 제2 영역에서 상기 제1 도전 패턴과 오버랩되는 전자 장치.
  15. 제14 항에 있어서,
    상기 제2 도전 패턴은 상기 제1 도전 패턴의 일측 방향에 위치하는 상기 제2 영역을 지나는 하나의 제2 도전 패턴과, 상기 제2 도전 패턴의 타측 방향에 위치하는 상기 제2 영역을 지나는 다른 하나의 제2 도전 패턴을 포함하는 전자 장치.
  16. 제13 항에 있어서,
    상기 제1 도전 패턴은 경질의 도전성 물질로 이루어지고, 상기 제2 도전 패턴은 플렉서블한 도전성 물질로 이루어지는 전자 장치.
  17. 제16 항에 있어서,
    상기 제1 도전 패턴은 금속 또는 금속산화막을 포함하여 이루어지고, 상기 제2 도전 패턴은 탄소나노튜브, 그라핀, 금속 나노와이어, 금속 나노파티클, 금속 리본, 전도성 고분자 또는 이들의 혼합물을 포함하여 이루어지는 전자 장치.
  18. 신축가능한 기재;
    상기 기재 상에 형성된 제1 도전층으로서, 내부에 제1 방향으로 연장되도록 형성된 제1 절개 개구 패턴 및 제2 방향으로 연장되도록 형성된 제2 절개 개구 패턴을 포함하는 제1 도전층; 및
    상기 제1 절개 개구 패턴과 상기 제2 절개 개구 패턴에 위치하여 상기 제1 도전층과 전기적으로 연결되며, 상기 제1 도전층보다 잘 휘어지는 물질로 이루어진 제2 도전층을 포함하고,
    상기 제1 방향과 상기 제2 방향은 상호 직교하는 전자 장치.
  19. 제18 항에 있어서,
    상기 제1 도전층은 경질의 도전성 물질로 이루어지고, 상기 제2 도전층은 플렉서블한 도전성 물질로 이루어지는 전자 장치.
  20. 제19 항에 있어서,
    상기 제1 도전층은 금속 또는 금속산화막을 포함하여 이루어지고, 상기 제2 도전층은 탄소나노튜브, 그라핀, 금속 나노와이어, 금속 나노파티클, 금속 리본, 전도성 고분자 또는 이들의 혼합물을 포함하여 이루어지는 전자 장치.
KR1020150013215A 2015-01-28 2015-01-28 전자 장치 KR102320382B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150013215A KR102320382B1 (ko) 2015-01-28 2015-01-28 전자 장치
US14/729,806 US9826629B2 (en) 2015-01-28 2015-06-03 Electronic device including wiring on a stretchable/contractible base
TW104130230A TWI685921B (zh) 2015-01-28 2015-09-14 電子裝置
CN201510685705.6A CN105826283B (zh) 2015-01-28 2015-10-20 电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150013215A KR102320382B1 (ko) 2015-01-28 2015-01-28 전자 장치

Publications (2)

Publication Number Publication Date
KR20160093125A KR20160093125A (ko) 2016-08-08
KR102320382B1 true KR102320382B1 (ko) 2021-11-02

Family

ID=56433893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150013215A KR102320382B1 (ko) 2015-01-28 2015-01-28 전자 장치

Country Status (4)

Country Link
US (1) US9826629B2 (ko)
KR (1) KR102320382B1 (ko)
CN (1) CN105826283B (ko)
TW (1) TWI685921B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017155271A1 (ko) * 2016-03-07 2017-09-14 엘지전자 주식회사 무선 통신 시스템에서 트랜스포트를 통해 스트리밍을 제공받는 방법 및 장치
JP6721829B2 (ja) * 2016-07-26 2020-07-15 富士通株式会社 配線基板及び電子機器
KR102340729B1 (ko) 2017-07-31 2021-12-16 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107393421A (zh) 2017-08-31 2017-11-24 京东方科技集团股份有限公司 走线结构、显示基板及显示装置
KR20200100820A (ko) * 2017-12-29 2020-08-26 선전 로욜 테크놀로지스 컴퍼니 리미티드 플렉서블 디스플레이 스크린 및 플렉서블 디바이스
CN108470521B (zh) * 2018-03-29 2021-02-26 京东方科技集团股份有限公司 一种显示面板、显示装置及其制作方法
CN108899328A (zh) * 2018-06-30 2018-11-27 昆山国显光电有限公司 互连线结构、显示基板及其制作方法、显示装置
US11017146B2 (en) 2018-07-16 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming the same
JP7249512B2 (ja) * 2018-11-30 2023-03-31 大日本印刷株式会社 配線基板及び配線基板の製造方法
CN109686253B (zh) * 2019-01-08 2021-04-23 云谷(固安)科技有限公司 布线结构以及可拉伸显示装置
JP7318246B2 (ja) * 2019-03-20 2023-08-01 大日本印刷株式会社 配線基板
TWI724807B (zh) * 2019-07-24 2021-04-11 友達光電股份有限公司 可撓式裝置
WO2022113662A1 (ja) * 2020-11-25 2022-06-02 株式会社村田製作所 伸縮性配線基板及び生体貼り付けデバイス
CN219780513U (zh) * 2020-12-15 2023-09-29 株式会社村田制作所 伸缩性安装基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496485B1 (ko) * 2001-12-10 2005-06-22 니뽄 가이시 가부시키가이샤 플렉시블 배선판
JP2006229212A (ja) * 2005-01-21 2006-08-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7337012B2 (en) * 2003-04-30 2008-02-26 Lawrence Livermore National Security, Llc Stretchable polymer-based electronic device
US7265298B2 (en) * 2003-05-30 2007-09-04 The Regents Of The University Of California Serpentine and corduroy circuits to enhance the stretchability of a stretchable electronic device
JP4602208B2 (ja) * 2004-12-15 2010-12-22 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
TWI654770B (zh) 2006-09-06 2019-03-21 美國伊利諾大學理事會 二維可延伸且可撓曲設備及其製造方法
JP6098860B2 (ja) 2007-04-20 2017-03-22 シーエーエム ホールディング コーポレーション 複合透明導電体、及び機器
CN103872002B (zh) 2008-03-05 2017-03-01 伊利诺伊大学评议会 可拉伸和可折叠的电子器件
WO2011008459A2 (en) 2009-06-29 2011-01-20 Infinite Corridor Technology, Llc Structured material substrates for flexible, stretchable electronics
KR20130048287A (ko) * 2010-03-05 2013-05-09 케어스트림 헬스 인코포레이티드 투명 전도성 필름, 제품, 및 방법
GB2529346A (en) * 2011-03-31 2016-02-17 Plasyl Ltd Improvements for electrical circuits
KR20120111661A (ko) 2011-04-01 2012-10-10 삼성전자주식회사 신축가능한 전도성 나노섬유, 이를 이용한 신축가능한 섬유전극 및 그 제조방법
KR101959449B1 (ko) 2011-05-03 2019-03-19 삼성전자주식회사 신축 가능한 전도성 패턴 형성용 조성물, 이를 이용한 신축 가능한 전도성 패턴의 제조방법 및 신축 가능한 전도성 전극을 포함하는 전자 소자
US20120279762A1 (en) 2011-05-03 2012-11-08 Industry-Academic Cooperation Foundation, Yonsei University Composition for forming stretchable conductive pattern, method of producing the stretchable conductive pattern using the composition, and electronic device including stretchable conductive electrode
JP2014127623A (ja) * 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
TW202333401A (zh) * 2013-03-07 2023-08-16 日商半導體能源研究所股份有限公司 電子裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496485B1 (ko) * 2001-12-10 2005-06-22 니뽄 가이시 가부시키가이샤 플렉시블 배선판
JP2006229212A (ja) * 2005-01-21 2006-08-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US9826629B2 (en) 2017-11-21
US20160219696A1 (en) 2016-07-28
KR20160093125A (ko) 2016-08-08
CN105826283A (zh) 2016-08-03
TW201631700A (zh) 2016-09-01
TWI685921B (zh) 2020-02-21
CN105826283B (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
KR102320382B1 (ko) 전자 장치
US20230213812A1 (en) Touch display device
US10254902B2 (en) Touch sensor device including a polymer layer having conductive and non-conductive regions
JP5850804B2 (ja) タッチパネル、タッチパネルの製造方法
RU2605937C2 (ru) Деформируемое устройство и соответствующий способ
US10629666B2 (en) Flexible display panel including a conductive film between two substrate layers
US20120127097A1 (en) Conductive films
KR20160084964A (ko) 신축성 표시 장치 및 그 제조 방법
CN109860119B (zh) 显示屏体及显示装置
US20160150641A1 (en) Stretchable conductive pattern and stretchable device
CN104679322A (zh) 触摸面板、显示装置和制造触摸面板的方法
US9921697B2 (en) Touch sensor device and manufacturing method thereof
KR102258597B1 (ko) 터치 패널 및 이를 포함하는 표시장치
KR101914514B1 (ko) 섬유형 트랜지스터, 이의 제조방법 및 섬유형 트랜지스터를 포함하는 직물형 집적 회로
Choi et al. Omnidirectionally stretchable organic transistors for use in wearable electronics: ensuring overall stretchability by applying nonstretchable wrinkled components
US10134676B2 (en) Flexible device having flexible interconnect layer using two-dimensional materials
US11455064B2 (en) Touch structure, touch display panel and touch display device
US9990097B2 (en) Touch screen panel including multilayer connection wire and method of manufacturing the same
CN111613130B (zh) 显示基板及其制作方法、显示面板
KR102255163B1 (ko) 접촉 감지 장치
KR101626821B1 (ko) 투명 전극 기판 및 이의 제조 방법
KR101626822B1 (ko) 투명 전극 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant