JP2014127623A - 配線基板及び配線基板の製造方法 - Google Patents
配線基板及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP2014127623A JP2014127623A JP2012284418A JP2012284418A JP2014127623A JP 2014127623 A JP2014127623 A JP 2014127623A JP 2012284418 A JP2012284418 A JP 2012284418A JP 2012284418 A JP2012284418 A JP 2012284418A JP 2014127623 A JP2014127623 A JP 2014127623A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- metal foil
- layer
- insulating layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Abstract
【解決手段】配線基板1は、配線パターン22Cと、配線パターン22Cの上面全面を被覆する金属膜22Bと、金属膜22Bの上面全面を被覆する金属箔22Aとを有する配線層22と、金属箔22Aの上面に設けられ、開口端A3の径が開口端A4の径よりも小径である貫通孔VH2を有する絶縁層32とを有する。また、配線基板1は、絶縁層32の上面32Bに設けられ、開口端A4の径よりも小径の開口部23Xを有する金属箔23Aを有する配線層23と、絶縁層32の下面32Aに設けられた貫通孔VH1を有する絶縁層31とを有する。さらに、配線基板1は、開口部23Xと、貫通孔VH2と、金属箔22Aの上面に設けられ、開口端A3の径よりも大径の凹部22Yとを充填するビア42を有する。
【選択図】図1
Description
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材(絶縁層)のハッチングを省略し、一部の部材(ソルダレジスト層やレジスト層)のハッチングを梨地模様に代えて示している。
図1に示すように、配線基板1では、配線層と絶縁層とが交互に多数積層され、絶縁層に設けられビアによって配線層同士が電気的に接続されている。本例の配線基板1では、4層の配線層21,22,23,24と3層の絶縁層31〜33とが交互に積層され、絶縁層31〜33にそれぞれ設けられたビア41〜43によって配線層21〜24が電気的に接続されている。
詳述すると、絶縁層31の上面に配線層22の上面を被覆する絶縁層31が積層され、その絶縁層32の上面32Bに配線層23が積層されている。絶縁層32の上面32Bには、配線層23が積層されている。
図2に示すように、半導体装置2は、上記配線基板1と、半導体チップ10と、アンダーフィル樹脂13とを有している。なお、図2において、同図に示す配線基板1は図1(a)とは上下反転して描かれている。
金属箔23Aに、貫通孔VH2の上部において、その貫通孔VH2の内側に突出する突出部23Dを形成するようにした。すなわち、金属箔23Aに、貫通孔VH2と連通し、その貫通孔VH2の開口端A4の開口径よりも小径である開口部23Xを形成するようにした。そして、貫通孔VH2とその貫通孔VH2の開口端A4よりも小径の開口部23Xとを含む空間、すなわち突出部23Dの側面及び下面と貫通孔VH2の側壁とによって形成される段差を有する空間にビア42を形成するようにした。これにより、ビア42が突出部23Dの下面に食い込むように形成される。このため、ビア42と絶縁層32との密着性が向上し、ビア42と絶縁層32との熱膨張係数の差に起因した引っ張り力に対して強くなる。したがって、ビア42が貫通孔VH2から抜けることを抑制することができる。
図3(a)に示すように、まず、絶縁層32の下面32Aに金属箔22Aの母材となる金属箔61が被着され、絶縁層32の上面32Bに金属箔23Aの母材となる金属箔62が被着された銅張積層板(Copper Clad Laminated:CCL)を準備する(第1工程)。金属箔61,62としては、例えば銅箔を用いることができる。
次に、配線層22,23に対して粗化処理を施す。この粗化処理は、例えば配線層22,23の表面の粗度が、表面粗さRa値で0.5〜2μm程度となるように行われる。ここで、表面粗さRa値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。本工程の処理により、配線層22の下面及び側面に微細な凹凸が形成され、それら下面及び側面が粗面化される。また、配線層23の上面及び側面に微細な凹凸が形成され、それら上面及び側面が粗面化される。この粗化処理は、図5(a)に示す次工程で、配線層22に対して絶縁層31を密着させやすくするために行われるとともに、配線層23に対して絶縁層33を密着させやすくするために行われる。なお、上記粗化処理は、例えばエッチング処理、CZ処理、黒化処理(酸化処理)やサンドブラスト処理等によって行うことができる。
続いて、図5(b)に示す工程では、レーザ加工法により、金属箔71に開口部71Xを形成するとともに、その開口部71Xに連通し絶縁層31を厚さ方向に貫通して上層の配線パターン22Cの下面を露出する貫通孔VH1を形成する(第8工程)。このとき、貫通孔VH1が金属箔71の開口部71Xから外側に食い込むように形成される。これにより、貫通孔VH1の下部において、その貫通孔VH1の内側にリング状に突出する突出部71Aが金属箔71に形成される。また、レーザ加工法により、金属箔72に開口部72Xを形成するとともに、その開口部72Xに連通し絶縁層33を厚さ方向に貫通して下層の配線パターン23Cの上面を露出する貫通孔VH3を形成する。このとき、貫通孔VH3が金属箔72の開口部72Xから外側に食い込むように形成される。なお、開口部71X近傍の金属箔71(突出部71A)上には、レーザによって昇華した銅が再付着して形成されるバリ71Bが残り、開口部72X近傍の金属箔72(突出部72A)上には、レーザによって昇華した銅が再付着して形成されるバリ72Bが残る。
次に、半導体装置2の製造方法について説明する。
図6(c)に示す工程では、まず、上述のように製造された配線基板1に半導体チップ10を実装する。具体的には、配線基板1のパッドP1上に、半導体チップ10のバンプ11をフリップチップ接合する。続いて、フリップチップ接合された配線基板1と半導体チップ10との間に、アンダーフィル樹脂13(図2参照)を充填し、そのアンダーフィル樹脂13を硬化する。以上の製造工程により、図2に示した半導体装置2を製造することができる。
(1)金属箔23Aに、貫通孔VH2の上部において、その貫通孔VH2の内側に突出する突出部23Dを形成するようにした。すなわち、金属箔23Aに、貫通孔VH2と連通し、その貫通孔VH2の開口端A4の開口径よりも小径である開口部23Xを形成するようにした。そして、貫通孔VH2とその貫通孔VH2の開口端A4よりも小径の開口部23Xとを含む空間、すなわち突出部23Dの側面及び下面と貫通孔VH2の側壁とによって形成される段差を有する空間にビア42を形成するようにした。これにより、ビア42が突出部23Dの下面に食い込むように形成される。このため、ビア42と絶縁層32との密着性が向上し、ビア42と絶縁層32との熱膨張係数の差に起因した引っ張り力に対して強くなる。したがって、ビア42が貫通孔VH2から抜けることを抑制することができる。
(他の実施形態)
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態の配線基板1では、パッドP1が形成されている側の面をチップ搭載面とした。これに限らず、例えば外部接続用パッドP2が形成されている側の面をチップ搭載面としてもよい。
2 半導体装置
10 半導体チップ
21 配線層(第3配線層)
21A 金属箔(第3金属箔)
21B 金属膜
21C 配線パターン(第3配線パターン)
21D 突出部(第2突出部)
21X 開口部(第2開口部)
22 配線層(第1配線層)
22A 金属箔(第1金属箔)
22B 金属膜(第1金属膜)
22C 配線パターン(第1配線パターン)
22X 凹部(第2凹部)
22Y 凹部(第1凹部)
23 配線層(第2配線層)
23A 金属箔(第2金属箔)
23B 金属膜
23C 配線パターン(第2配線パターン)
23D 突出部(第1突出部)
23X 開口部(第1開口部)
23Y 凹部(第3凹部)
24 配線層(第4配線層)
24A 金属箔(第4金属箔)
24B 金属膜
24C 配線パターン(第4配線パターン)
24D 突出部(第3突出部)
24X 開口部(第3開口部)
31 絶縁層(第2絶縁層)
32 絶縁層(第1絶縁層)
33 絶縁層(第3絶縁層)
34 ガラスクロス(第1補強材、第2補強材、第3補強材)
34A 端部
41 ビア(第2ビア)
42 ビア(第1ビア)
43 ビア(第3ビア)
61 金属箔(第1金属箔)
61Y 凹部(第2凹部)
62 金属箔(第2金属箔)
62A 突出部(第1突出部)
62X 開口部(第1開口部)
63 シード層(第1シード層)
64 シード層(第2シード層)
71 金属箔(第3金属箔)
71A 突出部(第2突出部)
71X 開口部(第2開口部)
72 金属箔(第4金属箔)
72X 開口部(第3開口部)
A1 開口端(第3開口端)
A2 開口端(第4開口端)
A3 開口端(第1開口端)
A4 開口端(第2開口端)
A5 開口端(第5開口端)
A6 開口端(第6開口端)
VH1 貫通孔(第2貫通孔)
VH2 貫通孔(第1貫通孔)
VH3 貫通孔(第3貫通孔)
Claims (8)
- 第1配線パターンと、前記第1配線パターンの上面全面を被覆する金属膜と、前記金属膜の上面全面を被覆する第1金属箔とを有する第1配線層と、
前記第1金属箔の上面に設けられ、前記第1金属箔側の第1開口端の径が前記第1開口端と反対側の第2開口端の径よりも小径である第1貫通孔を有する第1絶縁層と、
前記第1絶縁層の上面に設けられ、前記第1貫通孔と連通されるとともに前記第2開口端の径よりも小径に形成された第1開口部を有し、前記第1貫通孔の上部において前記第1貫通孔の内側に突出する第1突出部を有する第2金属箔と、前記第2金属箔上に形成された第2配線パターンとを有する第2配線層と、
前記第1絶縁層の下面に設けられ、前記第1配線パターン側の第3開口端の径が前記第3開口端と反対側の第4開口端の径よりも小径である第2貫通孔を有する第2絶縁層と、
前記第2絶縁層の下面に設けられ、前記第2貫通孔と連通されるとともに前記第4開口端の径よりも小径に形成された第2開口部を有し、前記第2貫通孔の下部において前記第2貫通孔の内側に突出する第2突出部を有する第3金属箔と、前記第3金属箔の下面に形成された第3配線パターンとを有する第3配線層と、
前記第1開口部と、前記第1貫通孔と、前記第1金属箔の上面に設けられ、前記第1貫通孔と連通されるとともに前記第1開口端の径よりも大径に形成された第1凹部とを充填し、前記第1配線層と前記第2配線層とを電気的に接続する第1ビアと、
前記第2開口部と、前記第2貫通孔と、前記第1配線パターンの下面に設けられ、前記第2貫通孔と連通されるとともに前記第3開口端の径よりも大径に形成された第2凹部とを充填し、前記第1配線層と前記第3配線層とを電気的に接続する第2ビアと、
を有することを特徴とする配線基板。 - 前記第1絶縁層の上面に設けられ、前記第2配線パターン側の第5開口端の径が前記第5開口端と反対側の第6開口端の径よりも小径である第3貫通孔を有する第3絶縁層と、
前記第3絶縁層の上面に設けられ、前記第3貫通孔と連通されるとともに前記第6開口端の径よりも小径に形成された第3開口部を有し、前記第3貫通孔の上部において前記第3貫通孔の内側に突出する第3突出部を有する第4金属箔と、前記第4金属箔の上面に形成された第4配線パターンとを有する第4配線層と、
前記第3開口部と、前記第3貫通孔と、前記第2配線パターンの上面に設けられ、前記第3貫通孔と連通されるとともに前記第5開口端の径よりも大径に形成された第3凹部とを充填し、前記第2配線層と前記第4配線層とを電気的に接続する第3ビアと、
を有することを特徴とする請求項1に記載の配線基板。 - 前記第1ビアは、前記第1突出部の側面全面及び下面全面と、前記第1貫通孔の側壁全面と、前記第1凹部の内面全面とを被覆する第2金属膜を有することを特徴とする請求項1又は2に記載の配線基板。
- 前記第1絶縁層は、第1補強材入りの絶縁性樹脂からなり、
前記第2絶縁層は、第2補強材入りの絶縁性樹脂からなり、
前記第3絶縁層は、第3補強材入りの絶縁性樹脂からなり、
前記第1ビアは、前記第1貫通孔の側壁から突出された前記第1補強材の端部全面を被覆するように形成され、
前記第2ビアは、前記第2貫通孔の側壁から突出された前記第2補強材の端部全面を被覆するように形成され、
前記第3ビアは、前記第3貫通孔の側壁から突出された前記第3補強材の端部全面を被覆するように形成されていることを特徴とする請求項2に記載の配線基板。 - 第1絶縁層と、前記第1絶縁層の下面に形成された第1金属箔と、前記第1絶縁層の上面に形成された第2金属箔とを有する構造体を準備する第1工程と、
レーザ加工法により、前記第2金属箔に第1開口部を形成するとともに、前記第1開口部に連通し前記第1絶縁層を貫通して前記第1金属箔の上面を露出する第1貫通孔を形成し、前記第1貫通孔の上部において前記第1貫通孔の内側に突出する第1突出部を前記第2金属箔に形成する第2工程と、
前記第1貫通孔に連通し前記第1貫通孔の前記第1金属箔側の開口端の径よりも大径である第1凹部を前記第1金属箔の上面に形成する第3工程と、
前記第1金属箔の下面を被覆する第1シード層を形成するとともに、前記第1突出部の側面及び下面と、前記第1貫通孔の側壁と、前記第1凹部の内面とを被覆する第2シード層を形成する第4工程と、
所望の形状にパターニングされた前記第1金属箔と、前記第1シード層がパターニングされて形成され、前記第1金属箔の下面全面を被覆する第1金属膜と、前記第1シード層を給電層に利用する電解めっき法により形成され、前記第1金属膜の下面全面を被覆する第1配線パターンとを含む第1配線層を形成する第5工程と、
前記第2シード層を給電層に利用する電解めっき法により、前記第1開口部と前記第1貫通孔と前記第1凹部とを充填する第1ビアを形成するとともに、所望の形状にパターニングされた前記第2金属箔を含み、前記第1ビアと電気的に接続された第2配線層を前記第1絶縁層上に形成する第6工程と、
前記第1配線層を被覆する第2絶縁層を前記第1絶縁層の下面に積層するとともに、前記第2絶縁層の下面に第3金属箔を積層する第7工程と、
レーザ加工法により、前記第3金属箔に第2開口部を形成するとともに、前記第2開口部に連通し前記第2絶縁層を貫通して前記第1配線パターンの下面を露出する第2貫通孔を形成し、前記第2貫通孔の下部において前記第2貫通孔の内側に突出する第2突出部を前記第3金属箔に形成する第8工程と、
前記第2貫通孔に連通し前記第2貫通孔の前記第1配線パターン側の開口端の径よりも大径である第2凹部を前記第1配線パターンの下面に形成する第9工程と、
前記第2開口部と前記第2貫通孔と前記第2凹部とを充填する第2ビアを形成するとともに、所望の形状にパターニングされた前記第3金属箔を含み、前記第2ビアと電気的に接続された第3配線層を前記第2絶縁層の下面に形成する第10工程と、
を有することを特徴とする配線基板の製造方法。 - 前記第7工程では、前記第2配線層を被覆する第3絶縁層を前記第1絶縁層の上面に積層するとともに、前記第3絶縁層の上面に第4金属箔を積層し、
前記第8工程では、レーザ加工法により、前記第4金属箔に第3開口部を形成するとともに、前記第3開口部に連通し前記第3絶縁層を貫通して前記第2配線層の上面を露出する第3貫通孔を形成し、前記第3貫通孔の上部において前記第3貫通孔の内側に突出する第3突出部を前記第4金属箔に形成し、
前記第9工程では、前記第3貫通孔に連通し前記第3貫通孔の前記第2配線層側の開口端の径よりも大径である第3凹部を前記第2配線層の上面に形成し、
前記第10工程では、前記第3開口部と前記第3貫通孔と前記第3凹部とを充填する第3ビアを形成するとともに、所望の形状にパターニングされた前記第4金属箔を含み、前記第3ビアと電気的に接続された第4配線層を前記第3絶縁層の上面に形成することを特徴とする請求項5に記載の配線基板の製造方法。 - 前記第1絶縁層は、第1補強材入りの絶縁性樹脂からなり、
前記第2絶縁層は、第2補強材入りの絶縁性樹脂からなり、
前記第3絶縁層は、第3補強材入りの絶縁性樹脂からなり、
前記第6工程では、前記第1貫通孔の側壁から突出された前記第1補強材の端部全面を被覆する前記第1ビアを形成し、
前記第10工程では、前記第2貫通孔の側壁から突出された前記第2補強材の端部全面を被覆する前記第2ビアを形成するとともに、前記第3貫通孔の側壁から突出された前記第3補強材の端部全面を被覆する前記第3ビアを形成することを特徴とする請求項6に記載の配線基板の製造方法。 - 前記第2工程の後に、
前記レーザ加工法により前記第1突出部上に形成されたバリを除去する工程と、
デスミア処理により、前記第1貫通孔内の樹脂スミア及び前記第1貫通孔の側壁の一部を除去し、前記第1突出部の突出量と前記第1貫通孔の側壁から突出された前記第1補強材の突出量とを大きくする工程と、
を有することを特徴とする請求項7に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012284418A JP2014127623A (ja) | 2012-12-27 | 2012-12-27 | 配線基板及び配線基板の製造方法 |
US14/104,282 US9538664B2 (en) | 2012-12-27 | 2013-12-12 | Wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012284418A JP2014127623A (ja) | 2012-12-27 | 2012-12-27 | 配線基板及び配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014127623A true JP2014127623A (ja) | 2014-07-07 |
JP2014127623A5 JP2014127623A5 (ja) | 2015-11-05 |
Family
ID=51015867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012284418A Pending JP2014127623A (ja) | 2012-12-27 | 2012-12-27 | 配線基板及び配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9538664B2 (ja) |
JP (1) | JP2014127623A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017212742A1 (ja) * | 2016-06-09 | 2017-12-14 | 株式会社村田製作所 | 弾性波装置 |
US20190044497A1 (en) * | 2016-04-28 | 2019-02-07 | Murata Manufacturing Co., Ltd. | Elastic wave device |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8959762B2 (en) | 2005-08-08 | 2015-02-24 | Rf Micro Devices, Inc. | Method of manufacturing an electronic module |
US8835226B2 (en) | 2011-02-25 | 2014-09-16 | Rf Micro Devices, Inc. | Connection using conductive vias |
US9627230B2 (en) | 2011-02-28 | 2017-04-18 | Qorvo Us, Inc. | Methods of forming a microshield on standard QFN package |
US9807890B2 (en) * | 2013-05-31 | 2017-10-31 | Qorvo Us, Inc. | Electronic modules having grounded electromagnetic shields |
JP2015231003A (ja) * | 2014-06-06 | 2015-12-21 | イビデン株式会社 | 回路基板および回路基板の製造方法 |
KR102320382B1 (ko) * | 2015-01-28 | 2021-11-02 | 삼성디스플레이 주식회사 | 전자 장치 |
JP2018163918A (ja) * | 2017-03-24 | 2018-10-18 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP6943681B2 (ja) * | 2017-08-24 | 2021-10-06 | 住友電気工業株式会社 | プリント配線板 |
CN111566808B (zh) * | 2018-01-24 | 2023-08-22 | 京瓷株式会社 | 布线基板、电子装置以及电子模块 |
US11127689B2 (en) | 2018-06-01 | 2021-09-21 | Qorvo Us, Inc. | Segmented shielding using wirebonds |
US11219144B2 (en) | 2018-06-28 | 2022-01-04 | Qorvo Us, Inc. | Electromagnetic shields for sub-modules |
US11114363B2 (en) | 2018-12-20 | 2021-09-07 | Qorvo Us, Inc. | Electronic package arrangements and related methods |
US11212922B2 (en) * | 2019-04-23 | 2021-12-28 | Qing Ding Precision Electronics (Huaian) Co., Ltd | Circuit board and manufacturing method thereof |
US11515282B2 (en) | 2019-05-21 | 2022-11-29 | Qorvo Us, Inc. | Electromagnetic shields with bonding wires for sub-modules |
US10939561B1 (en) * | 2019-08-27 | 2021-03-02 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method of manufacturing the same |
KR20210065347A (ko) * | 2019-11-27 | 2021-06-04 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000183535A (ja) * | 1998-12-14 | 2000-06-30 | Mitsubishi Gas Chem Co Inc | 信頼性に優れたブラインドビア孔を有するプリント配線板用銅張板の製造方法 |
WO2011122246A1 (ja) * | 2010-03-31 | 2011-10-06 | イビデン株式会社 | 配線板及びその製造方法 |
WO2012172792A1 (ja) * | 2011-06-17 | 2012-12-20 | 住友ベークライト株式会社 | プリント配線板および製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6280641B1 (en) | 1998-06-02 | 2001-08-28 | Mitsubishi Gas Chemical Company, Inc. | Printed wiring board having highly reliably via hole and process for forming via hole |
US6768064B2 (en) | 2001-07-10 | 2004-07-27 | Fujikura Ltd. | Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof |
US7190078B2 (en) * | 2004-12-27 | 2007-03-13 | Khandekar Viren V | Interlocking via for package via integrity |
US7834273B2 (en) | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
TWI293499B (en) * | 2006-01-25 | 2008-02-11 | Advanced Semiconductor Eng | Three dimensional package and method of making the same |
KR100752672B1 (ko) * | 2006-09-06 | 2007-08-29 | 삼성전자주식회사 | 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지 |
JP4620713B2 (ja) | 2007-09-28 | 2011-01-26 | 日立ビアメカニクス株式会社 | プリント配線板の製造方法及びこの製造方法に用いられる電解エッチング処理液 |
JP5284146B2 (ja) | 2008-03-13 | 2013-09-11 | 日本特殊陶業株式会社 | 多層配線基板、及びその製造方法 |
JP5295596B2 (ja) | 2008-03-19 | 2013-09-18 | 新光電気工業株式会社 | 多層配線基板およびその製造方法 |
US8188380B2 (en) * | 2008-12-29 | 2012-05-29 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
US8431833B2 (en) * | 2008-12-29 | 2013-04-30 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
TWI390692B (zh) | 2009-06-23 | 2013-03-21 | Unimicron Technology Corp | 封裝基板與其製法暨基材 |
KR101302564B1 (ko) | 2009-10-28 | 2013-09-02 | 한국전자통신연구원 | 비아 형성 방법 및 이를 이용하는 적층 칩 패키지의 제조 방법 |
JP5355380B2 (ja) | 2009-12-25 | 2013-11-27 | 新光電気工業株式会社 | 多層配線基板 |
JP6385635B2 (ja) * | 2012-05-28 | 2018-09-05 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP5990421B2 (ja) * | 2012-07-20 | 2016-09-14 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
JP6114527B2 (ja) * | 2012-10-05 | 2017-04-12 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2012
- 2012-12-27 JP JP2012284418A patent/JP2014127623A/ja active Pending
-
2013
- 2013-12-12 US US14/104,282 patent/US9538664B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000183535A (ja) * | 1998-12-14 | 2000-06-30 | Mitsubishi Gas Chem Co Inc | 信頼性に優れたブラインドビア孔を有するプリント配線板用銅張板の製造方法 |
WO2011122246A1 (ja) * | 2010-03-31 | 2011-10-06 | イビデン株式会社 | 配線板及びその製造方法 |
WO2012172792A1 (ja) * | 2011-06-17 | 2012-12-20 | 住友ベークライト株式会社 | プリント配線板および製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190044497A1 (en) * | 2016-04-28 | 2019-02-07 | Murata Manufacturing Co., Ltd. | Elastic wave device |
US11817847B2 (en) * | 2016-04-28 | 2023-11-14 | Murata Manufacturing Co., Ltd. | Elastic wave device |
WO2017212742A1 (ja) * | 2016-06-09 | 2017-12-14 | 株式会社村田製作所 | 弾性波装置 |
US11398809B2 (en) | 2016-06-09 | 2022-07-26 | Murata Manufacturing Co., Ltd. | Elastic wave device |
Also Published As
Publication number | Publication date |
---|---|
US9538664B2 (en) | 2017-01-03 |
US20140182920A1 (en) | 2014-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014127623A (ja) | 配線基板及び配線基板の製造方法 | |
JP6375121B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP5662551B1 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6173781B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6584939B2 (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
JP6324876B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US9119319B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
JP6661232B2 (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
JP6170832B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US20140097009A1 (en) | Wiring substrate | |
US10892216B2 (en) | Wiring substrate and semiconductor device | |
JP6615701B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6594264B2 (ja) | 配線基板及び半導体装置、並びにそれらの製造方法 | |
JP6158601B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2019041041A (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
US20220044990A1 (en) | Wiring substrate, semiconductor package and method of manufacturing wiring substrate | |
US11171080B2 (en) | Wiring substrate | |
JP6343058B2 (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170110 |