JP2014127623A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP2014127623A
JP2014127623A JP2012284418A JP2012284418A JP2014127623A JP 2014127623 A JP2014127623 A JP 2014127623A JP 2012284418 A JP2012284418 A JP 2012284418A JP 2012284418 A JP2012284418 A JP 2012284418A JP 2014127623 A JP2014127623 A JP 2014127623A
Authority
JP
Japan
Prior art keywords
hole
metal foil
layer
insulating layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012284418A
Other languages
English (en)
Other versions
JP2014127623A5 (ja
Inventor
Hiroharu Yanagisawa
啓晴 柳澤
Kentaro Kaneko
健太郎 金子
Kazuhiro Oshima
一宏 大島
Junichi Nakamura
順一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012284418A priority Critical patent/JP2014127623A/ja
Priority to US14/104,282 priority patent/US9538664B2/en
Publication of JP2014127623A publication Critical patent/JP2014127623A/ja
Publication of JP2014127623A5 publication Critical patent/JP2014127623A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0346Deburring, rounding, bevelling or smoothing conductor edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

【課題】ビア表面の平坦性を向上させることができる配線基板を提供する。
【解決手段】配線基板1は、配線パターン22Cと、配線パターン22Cの上面全面を被覆する金属膜22Bと、金属膜22Bの上面全面を被覆する金属箔22Aとを有する配線層22と、金属箔22Aの上面に設けられ、開口端A3の径が開口端A4の径よりも小径である貫通孔VH2を有する絶縁層32とを有する。また、配線基板1は、絶縁層32の上面32Bに設けられ、開口端A4の径よりも小径の開口部23Xを有する金属箔23Aを有する配線層23と、絶縁層32の下面32Aに設けられた貫通孔VH1を有する絶縁層31とを有する。さらに、配線基板1は、開口部23Xと、貫通孔VH2と、金属箔22Aの上面に設けられ、開口端A3の径よりも大径の凹部22Yとを充填するビア42を有する。
【選択図】図1

Description

本発明は、配線基板及び配線基板の製造方法に関するものである。
半導体チップなどの実装部品を実装するための配線基板は、様々な形状・構造のものが提案されている。近年は、半導体チップの薄型化・小型化に伴い、半導体チップが実装される配線基板も薄型化・小型化の要求が高まっている。このような配線基板を製造する際には、フィルドビアの形成や配線形成などが行われる(例えば、特許文献1参照)。それらフィルドビア及び配線の形成方法の一例を以下に説明する。
図7(a)に示すように、まず、両面に銅箔91,92が接着されたコア材90を準備する。続いて、図7(b)に示す工程では、レーザ加工法により、銅箔92に開口部92Xを形成するとともに、その開口部92Xと連通しコア材90を貫通して下側の銅箔91を露出する貫通孔90Xを形成する。ここで、開口部92X及び貫通孔90Xをレーザ加工法によって形成する場合には、銅箔92よりもコア材90(樹脂層)の方がレーザ加工されやすいため、コア材90に形成された貫通孔90Xが銅箔92の開口部92Xから外側に食い込むように形成される。すなわち、貫通孔90Xの上部において、銅箔92の突出部92Aが貫通孔90Xの内側に突出する構造、いわゆるオーバーハング構造が形成される。その後、貫通孔90X内の樹脂スミア(樹脂残渣)をデスミア処理により除去する。
次いで、図7(c)に示す工程では、前工程において形成された銅箔92の突出部92Aをエッチング等により除去する。次に、図7(d)に示す工程では、開口部92X及び貫通孔90Xの内面を含む銅箔92及びコア材90の表面全面を覆うようにシード層93を形成する。次に、シード層93及び銅箔91をめっき給電層に利用する電解めっき法により、図7(e)に示すように、貫通孔90X及び開口部92Xを充填するフィルドビア94を形成し、そのフィルドビア94及び銅箔92を被覆する導電層95を形成するとともに、銅箔91の下面全面を被覆する導電層96を形成する。続いて、図7(e)に示す工程では、サブトラクティブ法などにより、銅箔92及び導電層95をパターニングしてコア材90の上面に配線層97を形成し、銅箔91及び導電層96をパターニングしてコア材90の下面に配線層98を形成する。これにより、コア材90の上下両面に、フィルドビア94によって電気的に接続された配線層97,98を形成することができる。
特開2009−88282号公報
ところで、上述した製造方法でフィルドビア94を形成した場合には、貫通孔90X及び開口部92Xの内面に形成されたシード層93から内側にめっき膜が析出される。これにより、貫通孔90X内に銅などからなるめっき膜が充填されて上記フィルドビア94が形成される。しかし、貫通孔90Xのアスペクト比が大きくなると、めっき膜の充填性が悪化するため、図7(f)に示すように、フィルドビア94(配線層97)の表面に凹部99が形成されやすくなるという問題が生じる。
本発明の一観点によれば、第1配線パターンと、前記第1配線パターンの上面全面を被覆する金属膜と、前記金属膜の上面全面を被覆する第1金属箔とを有する第1配線層と、前記第1金属箔の上面に設けられ、前記第1金属箔側の第1開口端の径が前記第1開口端と反対側の第2開口端の径よりも小径である第1貫通孔を有する第1絶縁層と、前記第1絶縁層の上面に設けられ、前記第1貫通孔と連通されるとともに前記第2開口端の径よりも小径に形成された第1開口部を有し、前記第1貫通孔の上部において前記第1貫通孔の内側に突出する第1突出部を有する第2金属箔と、前記第2金属箔上に形成された第2配線パターンとを有する第2配線層と、前記第1絶縁層の下面に設けられ、前記第1配線パターン側の第3開口端の径が前記第3開口端と反対側の第4開口端の径よりも小径である第2貫通孔を有する第2絶縁層と、前記第2絶縁層の下面に設けられ、前記第2貫通孔と連通されるとともに前記第4開口端の径よりも小径に形成された第2開口部を有し、前記第2貫通孔の下部において前記第2貫通孔の内側に突出する第2突出部を有する第3金属箔と、前記第3金属箔の下面に形成された第3配線パターンとを有する第3配線層と、前記第1開口部と、前記第1貫通孔と、前記第1金属箔の上面に設けられ、前記第1貫通孔と連通されるとともに前記第1開口端の径よりも大径に形成された第1凹部とを充填し、前記第1配線層と前記第2配線層とを電気的に接続する第1ビアと、前記第2開口部と、前記第2貫通孔と、前記第1配線パターンの下面に設けられ、前記第2貫通孔と連通されるとともに前記第3開口端の径よりも大径に形成された第2凹部とを充填し、前記第1配線層と前記第3配線層とを電気的に接続する第2ビアと、を有する。
本発明の一観点によれば、ビア表面の平坦性を向上させることができるという効果を奏する。
(a)は、一実施形態の配線基板を示す概略断面図、(b)は、(a)に示した配線基板の一部を拡大した拡大断面図。 一実施形態の半導体装置を示す概略断面図。 (a)〜(e)は、一実施形態の配線基板の製造方法を示す概略断面図。 (a)〜(d)は、一実施形態の配線基板の製造方法を示す概略断面図。 (a)〜(c)は、一実施形態の配線基板の製造方法を示す概略断面図。 (a)〜(c)は、一実施形態の配線基板の製造方法を示す概略断面図。 (a)〜(f)は、従来の配線基板の製造方法を示す概略断面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材(絶縁層)のハッチングを省略し、一部の部材(ソルダレジスト層やレジスト層)のハッチングを梨地模様に代えて示している。
まず、配線基板1の構造について説明する。
図1に示すように、配線基板1では、配線層と絶縁層とが交互に多数積層され、絶縁層に設けられビアによって配線層同士が電気的に接続されている。本例の配線基板1では、4層の配線層21,22,23,24と3層の絶縁層31〜33とが交互に積層され、絶縁層31〜33にそれぞれ設けられたビア41〜43によって配線層21〜24が電気的に接続されている。
詳述すると、最外層(ここでは、最下層)の絶縁層31の下面31Aに最下層の配線層21が積層され、上記絶縁層31の上面31Bに積層された絶縁層32の下面32Aに配線層22が積層されている。これら配線層21と配線層22とは、絶縁層31に設けられた貫通孔VH1に充填されたビア41によって電気的に接続されている。絶縁層32の上面32Bに配線層23が形成され、絶縁層32に設けられた貫通孔VH2に充填されたビア42によって配線層22と配線層23とが電気的に接続されている。絶縁層32の上面32B上に積層された最外層(ここでは、最上層)の絶縁層33の上面33Bに最上層の配線層24が積層され、絶縁層33に設けられた貫通孔VH3に充填されたビア43によって配線層23と配線層24とが電気的に接続されている。
ここで、上記絶縁層31〜33としては、例えば補強材であるガラスクロス(ガラス織布)にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えばポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。各絶縁層31〜33は、所要数(図1では、1個)のガラスクロス34を有している。例えば、ガラスクロス34は、第1方向に並設されたガラス繊維束と、第1方向と平面視で直交する第2方向に並設されたガラス繊維束とが格子状に平織りされた形態を有している。各ガラス繊維束は、1本当たりの繊維径が例えば1〜2μm程度のガラス繊維を複数本束ねたものである。各ガラス繊維束の厚さは、例えば5〜50μm程度とすることができる。なお、ガラス繊維束を用いたガラスクロス34以外に、炭素繊維束、ポリエステル繊維束、ナイロン繊維束、アラミド繊維束、液晶ポリマ(Liquid Crystal Polymer:LCP)繊維束等を用いた織布や不織布を補強材として用いてもよい。また、繊維束の織り方は平織りに限定されず、朱子織り、綾織り等であってもよい。
そして、絶縁層31〜33にそれぞれ設けられた貫通孔VH1〜VH3の側壁からは、絶縁層31〜33に含まれるガラスクロス34の端部34Aが貫通孔VH1〜VH3内に突出している。
ここで、配線層22を境にして、その配線層22の上側と配線層22の下側とでは配線層と絶縁層との積層構造及びビア(貫通孔)の構造が異なっている。そこで、まず、配線層22及びその周辺の構造について説明する。
図1(b)に示すように、配線層22は、絶縁層32の下面32A上に形成された金属箔22Aと、金属箔22Aの下面全面を被覆するように形成された金属膜22B(図中の太線参照)と、金属膜22Bの下面全面を被覆するように形成された配線パターン22Cとを有している。この配線層22は絶縁層32の下面32A上に積層され、その絶縁層32の下面32A上には配線層22を被覆する絶縁層31が積層されている。すなわち、配線層22の上面(具体的には、金属箔22Aの上面)が絶縁層32によって被覆され、配線層22の下面(具体的には、配線パターン22Cの下面)及び配線層22の側面が絶縁層31によって被覆されている。
なお、金属箔22A及び配線パターン22Cの材料としては、例えば銅(Cu)や銅合金を用いることができる。これら金属箔22Aの材料と配線パターン22Cの材料とは、同じ材料であってもよいし、異なる材料であってもよい。また、金属膜22Bの材料としては、例えば銅や銅合金を用いることができる。また、金属膜22Bとしては、例えば窒化タンタル(TaN),タンタル(Ta)、クロム(Cr)、チタン(Ti)等からなる金属バリア膜と、銅や銅合金からなる金属膜とが積層された複数層の金属膜を用いることもできる。金属箔22Aの厚さは例えば6μm程度とすることができ、金属膜22Bの厚さは例えば0.5〜1μm程度とすることができ、配線パターン22Cの厚さは例えば14〜29μm程度とすることができる。配線パターン22Cの下面から絶縁層31の下面31Aまでの厚さは、例えば40〜60μm程度とすることができる。
上記配線層22の下側には、所要数(ここでは、1層)の絶縁層31と、所要数(ここでは、1層)の配線層21とが積層されている。本例では、絶縁層32の下面に配線層22を下面及び側面を被覆する絶縁層31が積層され、その絶縁層31の下面に配線層21が積層されている。
絶縁層31には、所要の箇所(図1(a)では、3箇所)に、当該絶縁層31を厚さ方向に貫通する貫通孔VH1が形成されている。貫通孔VH1は、図1(b)において下側(配線層21側)から上側(配線層22側)に向かうに連れて径が小さくなるテーパ状に形成されている。具体的には、貫通孔VH1は、上側の開口端A1の開口径(底部の直径)が下側の開口端A2の開口径(開口部の直径)よりも小径となる円錐台形状に形成されている。すなわち、貫通孔VH1は、配線層22側が小径となる円錐台形状に形成されている。そして、貫通孔VH1の底部(上部)には、配線層22の配線パターン22Cの下面に形成された凹部22Xが露出されている。
ここで、凹部22Xは、貫通孔VH1と連通するように配線パターン22Cの下面に形成されている。この凹部22Xは、配線パターン22Cの下面から該配線パターン22Cの厚さ方向の中途位置まで形成されている。すなわち、凹部22Xは、その底面が配線パターン22Cの厚さ方向の中途に位置するように形成されており、配線パターン22Cを厚さ方向に貫通しないように形成されている。この凹部22Xの開口径は、貫通孔VH1の開口端A1の開口径よりも大径に形成されている。すなわち、凹部22Xの側壁の最外縁部は貫通孔VH1の側壁の最内縁部よりも大きく形成されている。このため、凹部22Xの外縁部は、絶縁層31の上部に延在している。この凹部22Xによって、貫通孔VH1の側壁と接する絶縁層31の上面31Bが露出されている。
なお、凹部22Xの断面形状は、例えば略半楕円形状に形成されている。この凹部22Xの深さは、例えば2〜3μm程度とすることができる。また、貫通孔VH1の開口端A1の開口径は例えば50〜80μm程度とすることができ、凹部22Xの開口径は例えば60〜90μm程度とすることができる。
上記配線層21は、絶縁層31の下面31Aに形成された金属箔21Aと、金属箔21Aの下面全面を被覆する金属膜21B(図中の太線参照)と、金属膜21Bの下面全面及びビア41の下面全面を被覆するように形成された配線パターン21Cとを有している。
金属箔21A及び配線パターン21Cの材料としては、例えば銅や銅合金を用いることができる。これら金属箔21Aの材料と配線パターン21Cの材料とは、同じ材料であってもよいし、異なる材料であってもよい。また、金属膜21Bの材料としては、上記金属膜22Bと同様の材料を用いることができる。金属箔21Aの厚さは例えば6〜12μm程度とすることができ、金属膜21Bの厚さは例えば0.5〜1μm程度とすることができ、配線パターン21Cの厚さは例えば14〜29μm程度とすることができる。
金属箔21Aには、上記貫通孔VH1と連通し、その貫通孔VH1の開口端A1の開口径よりも小径である開口部21Xが形成されている。すなわち、絶縁層31に設けられた貫通孔VH1が金属箔21Aの開口部21Xから外側に食い込むように形成されている。換言すると、金属箔21Aには、貫通孔VH1の下部において、その貫通孔VH1の内側にリング状に突出する突出部21Dが形成されている。なお、貫通孔VH1の開口端A1の開口径を例えば75〜90μm程度とすることができ、開口部21Xの開口径を例えば75〜100μm程度とすることができる。
そして、配線層22の下面側に形成されたビア41は、凹部22X、貫通孔VH1及び開口部21Xを充填するように形成されている。このため、ビア41の底部B1(凹部22Xに充填された部分のビア41)は、配線パターン22Cの下面よりも上方で該配線パターン22Cと接合されている。また、貫通孔VH1に充填された部分のビア41は、下側(配線層21側)から上側(配線層22側)に向かうに連れて径が小さくなるテーパ状に形成されている。さらに、開口部21Xに充填された部分のビア41は、貫通孔VH1に充填された部分のビア41の下部よりも小径に形成されている。そして、ビア41は、貫通孔VH1内において、その貫通孔VH1の側壁から突出されたガラスクロス34の端部34A全面を被覆するように形成されている。
ビア41は、金属箔21Aの突出部21Dの側面及び上面と、貫通孔VH1の側壁全面と、貫通孔VH1の側壁から突出したガラスクロス34の端部34A全面と、凹部22Xの内面全面と、凹部22X内に露出された絶縁層31の上面31Bとを被覆するように形成された金属膜41A(図中の太線参照)を有している。また、ビア41は、金属膜41Aよりも内側の開口部21X、貫通孔VH1及び凹部22Xの空間に充填された導電層41Bを有している。本例のビア41は、上記配線パターン21Cと一体に形成されている。また、本例の金属膜41Aは、上記金属膜21Bと一体に形成されている。すなわち、金属膜21B,41Aは、金属箔21Aの下面と、突出部21Dの側面及び上面と、貫通孔VH1の側壁全面と、貫通孔VH1の側壁から突出したガラスクロス34の端部34A全面と、凹部22X内に露出された絶縁層31の上面31Bと、凹部22Xの内面全面とを連続的に被覆するように形成されている。なお、金属膜41Aの材料としては、上記金属膜21Bと同様の材料を用いることができる。また、導電層41Bの材料としては、例えば銅や銅合金を用いることができる。
ここで、ビア41が形成される凹部22X及び貫通孔VH1を含む空間では、凹部22Xの下方に貫通孔VH1の側壁の一部が突出している。このため、その貫通孔VH1の側壁と凹部22X内で露出する絶縁層31の上面31Bと凹部22Xの内面とによって段差が形成されている。このような段差を有する空間にビア41が形成されると、ビア41が上記凹部22X内で露出する絶縁層31の上面31Bに延在するように形成されることになる。すなわち、ビア41の底部B1がいわゆる釘や雄ネジの頭のような形状となり、その底部B1の周縁部の下面が絶縁層31の上面31Bと接触する。また、ビア41が形成される貫通孔VH1及び開口部21Xを含む空間では、貫通孔VH1の下方に突出部21Dが配置されている。このため、貫通孔VH1の側壁と突出部21Dの上面及び側面とによって段差が形成されている。このような段差を有する空間にビア41が形成されると、ビア41が貫通孔VH1内で露出する金属箔21A(突出部21D)の上面に延在するように形成されることになる。このため、貫通孔VH1に充填された部分のビア41の周縁部の下面が突出部21Dの上面と接触する。
なお、本例では、配線層22の下側に積層される配線層及び絶縁層の層数を1層としたが、配線層22の下側に、2層以上の配線層と2層以上の絶縁層を積層するようにしてもよい。この場合には、上層の配線パターン22Cの下面を被覆する絶縁層31と、その絶縁層31に形成された逆円錐台形状のビア41と、絶縁層32の下面32Aに形成され上記ビア41と接続された配線層21とそれぞれ同様の構造を有する絶縁層、ビア及び配線層を配線層21の下側に順に積層する。
一方、上記配線層22の上側には、所要数(ここでは、2層)の絶縁層32,33と、所要数(ここでは、2層)の配線層23,24とが積層されている。
詳述すると、絶縁層31の上面に配線層22の上面を被覆する絶縁層31が積層され、その絶縁層32の上面32Bに配線層23が積層されている。絶縁層32の上面32Bには、配線層23が積層されている。
絶縁層32には、所要の箇所(図1(a)では、3箇所)に、当該絶縁層32を厚さ方向に貫通する貫通孔VH2が形成されている。貫通孔VH2は、図1(b)において上側(金属箔23A側)から下側(配線層22側)に向かうに連れて径が小さくなるテーパ状に形成されている。具体的には、貫通孔VH2は、下側の開口端A3の開口径(底部の直径)が上側の開口端A4の開口径よりも小径となる逆円錐台形状に形成されている。すなわち、貫通孔VH2は、配線層22側が小径となる逆円錐台形状に形成されている。
このように、配線層22の上面側では当該配線層22に向かって径が小さくなる逆円錐台形状の貫通孔VH2が形成され、配線層22の下面側では当該配線層22に向かって径が小さくなる円錐台形状の貫通孔VH1が形成されている。
また、上記貫通孔VH2の底部(下部)には、配線層22の金属箔22Aの上面に形成された凹部22Yが露出されている。この凹部22Yは、貫通孔VH2と連通するように金属箔22Aの上面に形成されている。凹部22Yは、金属箔22Aの上面から該金属箔22Aの厚さ方向の中途位置まで形成されている。すなわち、凹部22Yは、その底面が配線層22の厚さ方向の中途に位置するように形成されており、金属箔22Aを厚さ方向に貫通しないように形成されている。この凹部22Yの開口径は、貫通孔VH2の開口端A3の開口径よりも大径に形成されている。すなわち、凹部22Yの側壁の最外縁部は貫通孔VH2の側壁の最内縁部よりも大きく形成されている。このため、凹部22Yの外縁部は、絶縁層32の下部に延在している。この凹部22Yによって、貫通孔VH2の側壁と接する絶縁層32の下面32Aが露出されている。
なお、凹部22Yの断面形状は、例えば略半楕円形状に形成されている。この凹部22Yの深さは、例えば2〜3μm程度とすることができる。また、貫通孔VH2の開口端A3の開口径は例えば50〜80μm程度とすることができ、凹部22Yの開口径は例えば60〜90μm程度とすることができる。
上記配線層23は、絶縁層32の上面32Bに形成された金属箔23Aと、金属箔23Aの上面全面を被覆する金属膜23B(図中の太線参照)と、金属膜23Bの上面及びビア42の上面全面を被覆するように形成された配線パターン23Cとを有している。
金属箔23A及び配線パターン23Cの材料としては、例えば銅や銅合金を用いることができる。これら金属箔23Aの材料と配線パターン23Cの材料とは、同じ材料であってもよいし、異なる材料であってもよい。また、金属膜23Bの材料としては、上記金属膜22Bと同様の材料を用いることができる。金属箔23Aの厚さは例えば6〜12μm程度とすることができ、金属膜23Bの厚さは例えば0.5〜1μm程度とすることができ、配線パターン23Cの厚さは例えば14〜29μm程度とすることができる。
金属箔23Aには、上記貫通孔VH2と連通し、その貫通孔VH2の開口端A4の開口径よりも小径である開口部23Xが形成されている。すなわち、絶縁層32に設けられた貫通孔VH2が金属箔23Aの開口部23Xから外側に食い込むように形成されている。換言すると、金属箔23Aには、貫通孔VH2の上部において、その貫通孔VH2の内側にリング状に突出する突出部23Dが形成されている。なお、貫通孔VH2の開口端A4の開口径を例えば75〜90μm程度とすることができ、開口部23Xの開口径を例えば75〜100μm程度とすることができる。
そして、配線層22の上面側に形成されたビア42は、凹部22Y、貫通孔VH2及び開口部23Xを充填するように形成されている。このため、ビア42の底部B2(凹部22Yに充填された部分のビア42)は、金属箔22Aの上面よりも下方で該金属箔22Aと接合されている。また、貫通孔VH2に充填された部分のビア42は、上側(配線層23側)から下側(配線層22側)に向かうに連れて径が小さくなるテーパ状に形成されている。さらに、ビア42は、開口部23Xに充填されたビア42は、貫通孔VH2に充填された部分のビア42の上部よりも小径に形成されている。そして、ビア42は、貫通孔VH2の側壁から突出されたガラスクロス34の端部34A全面を被覆するように形成されている。
ビア42は、金属箔23Aの突出部23Dの側面及び下面と、貫通孔VH2の側壁全面と、貫通孔VH2の側壁から突出したガラスクロス34の端部34A全面と、凹部22Yの内面全面と、凹部22Y内に露出された絶縁層32の下面32Aとを被覆するように形成された金属膜42A(図中の太線参照)を有している。また、ビア42は、金属膜42Aよりも内側の開口部23X、貫通孔VH2及び凹部22Yの空間に充填された導電層42Bを有している。本例のビア42は、上記配線パターン23Cと一体に形成されている。また、本例の金属膜42Aは、上記金属膜23Bと一体に形成されている。すなわち、金属膜23B,42Aは、金属箔23Aの上面と、突出部23Dの側面及び下面と、貫通孔VH2の側壁全面と、貫通孔VH2の側壁から突出したガラスクロス34の端部34A全面と、凹部22X内に露出された絶縁層32の下面32Aと、凹部22Yの内面全面とを連続的に被覆するように形成されている。なお、金属膜42Aの材料としては、上記金属膜23Bと同様の材料を用いることができる。また、導電層42Bの材料としては、例えば銅や銅合金を用いることができる。
ここで、ビア42が形成される凹部22Y及び貫通孔VH2を含む空間では、凹部22Yの上方に貫通孔VH2の側壁の一部が突出している。このため、その貫通孔VH2の側壁と凹部22Y内で露出する絶縁層32の下面32Aと凹部22Yの内面とによって段差が形成されている。このような段差を有する空間にビア42が形成されると、ビア42が上記凹部22Y内で露出する絶縁層32の下面32Aに延在するように形成されることになる。すなわち、ビア42の底部B2がいわゆる釘や雄ネジの頭のような形状となり、その底部B2の周縁部の上面が絶縁層32の下面32Aと接触する。また、ビア42が形成される貫通孔VH2及び開口部23Xを含む空間では、貫通孔VH2の上方に突出部23Dが配置されている。このため、貫通孔VH2の側壁と突出部23Dの下面及び側面とによって段差が形成されている。このような段差を有する空間にビア42が形成されると、ビア42が貫通孔VH2内で露出する金属箔23A(突出部23D)の上面に延在するように形成されることになる。このため、貫通孔VH2に充填された部分のビア42の周縁部の上面が突出部23Dの下面と接触する。
以上説明したように、配線層22の金属箔22Aの上面には凹部22Yが形成され、金属膜22Bを介して金属箔22Aの下面に形成された配線パターン22Cの下面には凹部22Xが形成されている。これら凹部22X,22Yは、配線層22内において連通されないように形成されている。すなわち、凹部22Xと凹部22Yとの間には、金属膜22Bが介在されている。換言すると、金属膜22Bの上面に形成された金属箔22Aに凹部22Yが形成され、金属膜22Bの下面に形成された配線パターン22Cに凹部22Xが形成されている。このため、凹部22Xと凹部22Yとは互いに接触しないように形成されている。
さらに、配線層22の上側では、下層の金属箔22Aの上面を被覆する絶縁層32と、その絶縁層32に形成された円錐台形状のビア42と、絶縁層32の上面32Bに形成され上記ビア42と接続された配線層23とそれぞれ同様の構造の絶縁層33、ビア43及び配線層23が配線層23の上側に順に積層される。
詳述すると、絶縁層33は、直下の絶縁層32の上面32B上に、その上面32Bに形成された配線層23の上面及び側面を被覆するように積層されている。絶縁層33の上面33Bには、上記配線層23と同様の構造を有する配線層24、つまり金属箔24Aと金属膜24Bと配線パターン24Cとを有する配線層24が積層されている。
また、絶縁層33に設けられた貫通孔VH3は、上側(配線層24側)から下側(配線層22側)に向かうに連れて径が小さくなるテーパ状に形成されている。具体的には、貫通孔VH3は、下側の開口端A5の開口径が上側の開口端A6の開口径よりも小径となる円錐台形状に形成されている。この貫通孔VH3の底部(下部)には、配線パターン23Cの上面に形成された凹部23Yが露出されている。凹部23Yは、上記凹部22Yと同様に、貫通孔VH3と連通するとともに、その貫通孔VH3の開口端A5の開口径よりも大径に形成されている。
そして、配線層22よりも上側に形成されたビア43は、上記ビア42と同様の構造を有している。すなわち、ビア43は、金属膜43Aと導電層43Bとを有し、開口部24X、貫通孔VH3及び凹部23Yを充填するように形成されている。このため、ビア43の底部B3(凹部23Yに充填された部分のビア43)がいわゆる釘や雄ネジの頭のような形状となり、それら底部B3の周縁部の上面が絶縁層33の下面と接触する。
一方、図1(a)に示すように、最下層の絶縁層31の下面31Aには、ソルダレジスト層51が積層されている。ソルダレジスト層51の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層51には、上記配線層21の配線パターン21Cの一部をパッドP1として露出させるための開口部51Xが形成されている。このパッドP1には、当該配線基板1に搭載される半導体チップ10のバンプ11(図2参照)がフリップチップ接続されるようになっている。すなわち、パッドP1が形成されている下側の面がチップ搭載面となっている。
なお、必要に応じて、上記開口部51Xから露出する配線パターン21C上にOSP(Organic Solderbility Preservative)処理を施してOSP膜を形成し、そのOSP膜に上記半導体チップ10を接続するようにしてもよい。また、開口部51Xから露出する配線パターン21C上に金属層を形成し、その金属層に上記半導体チップ10等を接続するようにしてもよい。金属層の例としては、金(Au)層、ニッケル(Ni)/Au層(配線パターン22上にNi層とAu層をこの順番で積層した金属層)や、Ni/パラジウム(Pd)/Au層(配線パターン22上にNi層とPd層とAu層をこの順番で積層した金属層)などを挙げることができる。
また、最上層の絶縁層33の上面33Bには、ソルダレジスト層52が積層されている。ソルダレジスト層52の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層52には、上記配線層24の配線パターン24Cの一部を上記外部接続用パッドP2として露出させるための開口部52Xが形成されている。この外部接続用パッドP2には、例えば当該配線基板1をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続されるようになっている。なお、必要に応じて、上記開口部52Xから露出する配線パターン24C上にOSP処理を施してOSP膜を形成し、そのOSP膜に外部接続端子を接続するようにしてもよい。また、開口部52Xから露出する配線パターン24C上に金属層を形成し、その金属層に上記外部接続端子を接続するようにしてもよい。金属層の例としては、Au層、Ni/Au層や、Ni/Au層や、Ni/Pd/Au層などを挙げることができる。また、上記開口部52Xから露出する配線パターン24C(あるいは、配線パターン24C上にOSP膜や金属層が形成されている場合には、それらOSP膜又は金属層)自体を、外部接続端子としてもよい。
次に、半導体装置2の構造について説明する。
図2に示すように、半導体装置2は、上記配線基板1と、半導体チップ10と、アンダーフィル樹脂13とを有している。なお、図2において、同図に示す配線基板1は図1(a)とは上下反転して描かれている。
半導体チップ10は、配線基板1にフリップチップ実装されている。すなわち、半導体チップ10の回路形成面(図2では、下面)に配設されたバンプ11を配線基板1のパッドP1に接合することにより、半導体チップ10は配線基板1にフェイスダウンで接合される。この半導体チップ10は、バンプ11を介して、配線基板1のパッドP1と電気的に接続されている。
半導体チップ10としては、例えばCPU(Central Processing Unit)チップやGPU(Graphics Processing Unit)チップなどのロジックチップを用いることができる。また、半導体チップ10としては、例えばDRAM(Dynamic Random Access Memory)チップ、SRAM(Static Random Access Memory)チップやフラッシュメモリチップなどのメモリチップを用いることもできる。この半導体チップ10の大きさは、例えば平面視で3mm×3mm〜12mm×12mm程度とすることができる。また、半導体チップ10の厚さは、例えば50〜100μm程度とすることができる。
また、上記バンプ11としては、例えば金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば鉛(Pb)を含む合金、錫(Sn)とAuの合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。
アンダーフィル樹脂13は、配線基板1の上面と半導体チップ10の下面との隙間を充填するように設けられている。このアンダーフィル樹脂13は、バンプ11とパッドP1との接続部分の接続強度を向上させると共に、配線パターン22Cの腐食やエレクトロマイグレショーンの発生を抑制し、配線パターン22Cの信頼性の低下を防ぐための樹脂である。なお、アンダーフィル樹脂13の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。
次に、上記配線基板1及び半導体装置2の作用について説明する。
金属箔23Aに、貫通孔VH2の上部において、その貫通孔VH2の内側に突出する突出部23Dを形成するようにした。すなわち、金属箔23Aに、貫通孔VH2と連通し、その貫通孔VH2の開口端A4の開口径よりも小径である開口部23Xを形成するようにした。そして、貫通孔VH2とその貫通孔VH2の開口端A4よりも小径の開口部23Xとを含む空間、すなわち突出部23Dの側面及び下面と貫通孔VH2の側壁とによって形成される段差を有する空間にビア42を形成するようにした。これにより、ビア42が突出部23Dの下面に食い込むように形成される。このため、ビア42と絶縁層32との密着性が向上し、ビア42と絶縁層32との熱膨張係数の差に起因した引っ張り力に対して強くなる。したがって、ビア42が貫通孔VH2から抜けることを抑制することができる。
また、貫通孔VH2とその貫通孔VH2の開口端A3よりも大径の凹部22Yとを充填するビア42を配線層22の上面側に接合するようにした。これにより、ビア42の底部B2が絶縁層32の下面32Aに食い込むように形成される。このため、ビア42と絶縁層32との密着性が向上し、ビア42と絶縁層32との熱膨張係数の差に起因した引っ張り力に対して強くなる。したがって、ビア42が貫通孔VH2から抜けることを抑制することができる。
さらに、ビア42を、貫通孔VH2の側壁から突出されたガラスクロス34の端部34A全面を被覆するように形成した。このため、貫通孔VH2の側壁から突出されたガラスクロス34の端部34Aがビア42に食い込むに形成されることになる。これにより、ビア42の引っ張り強度が高くなるため、ビア42と絶縁層32との接続信頼性を向上させることができる。
次に、上記配線基板1の製造方法について説明する。
図3(a)に示すように、まず、絶縁層32の下面32Aに金属箔22Aの母材となる金属箔61が被着され、絶縁層32の上面32Bに金属箔23Aの母材となる金属箔62が被着された銅張積層板(Copper Clad Laminated:CCL)を準備する(第1工程)。金属箔61,62としては、例えば銅箔を用いることができる。
次に、金属箔62に対してレーザ加工の前処理を施す。本工程では、例えば金属箔62に対して粗化処理や黒化処理等が施される。このような処理により、図3(b)に示す次工程で、金属箔62に対してレーザ光を照射した際に、レーザ光を吸収しやすくして穴加工を効率的に行うことができるようになる。
続いて、図3(b)に示す工程では、COレーザやUV−YAGレーザ等によるレーザ加工法により、金属箔62に開口部62Xを形成するとともに、その開口部62Xに連通し絶縁層32を厚さ方向に貫通して下層の金属箔61の上面を露出する貫通孔VH2を形成する(第2工程)。このとき、貫通孔VH2は、下側(金属箔61側)の開口端A3の開口径が上側(金属箔62側)の開口端A4の開口径よりも小径となる逆円錐台形状に形成されている。また、本工程では、金属箔62(銅箔)よりも絶縁層32の方がレーザ加工されやすい特性やレーザの熱による影響により、図3(b)に示すように、絶縁層32に形成された貫通孔VH2が金属箔62の開口部62Xから外側に食い込むように形成される。すなわち、貫通孔VH2の上部において、金属箔62の突出部62Aが貫通孔VH2の内側にリング状に突出する構造、いわゆるオーバーハング構造が形成される。換言すると、金属箔62には、貫通孔VH2の開口端A4の開口径よりも小径である開口部62Xが形成される。また、レーザ光を照射して金属箔62に開口部62Xを形成すると、その開口部62X近傍の金属箔62(突出部62A)上に、レーザによって昇華した銅が再付着して形成されるバリ62Bが残る。さらに、レーザ加工法により貫通孔VH2を形成すると、図3(b)に示すように、レーザにより切断されたガラスクロス34の端部34Aが貫通孔VH2の側壁から突出する。これにより、ガラスクロス34の端部34Aが貫通孔VH2の側壁から露出し突出されるため、ガラスクロス34部分の表面粗さが樹脂部分の表面粗さよりも大きくなる。
次に、図3(c)に示す工程では、図3(b)に示した構造体に対してレーザ加工の後処理を施す。具体的には、突出部62A上に形成されたバリ62Bを除去するように、且つ、金属箔61の上面に凹部61Yを形成するように、図3(b)に示した構造体に対してエッチング処理を施す。例えば、金属箔62の上面に除去すべき領域の金属箔62(具体的には、バリ62B)のみを露出するようにレジスト層(図示略)を形成するとともに、金属箔61の下面全面を被覆するレジスト層(図示略)を形成し、それらレジスト層をエッチングマスクとして金属箔62及び金属箔61をエッチングする。このとき、上記エッチング処理により突出部62Aの端部が除去され、金属箔62の開口部62Xの開口径が広がる場合もある。本工程のエッチング処理は、例えばウェットエッチングにより行うことができる。このようなウェットエッチングを金属箔61に対して施した場合には、エッチングが金属箔61の面内方向に進行するサイドエッチ現象により、金属箔61の凹部61Yを貫通孔VH2の底部から外側に食い込むように形成することができる。すなわち、金属箔61の上面に、貫通孔VH2の下側の開口端A3の開口径よりも大径の凹部61Yを形成することができる。
続いて、図3(d)に示す工程では、貫通孔VH2内の樹脂スミア(樹脂残渣)と、貫通孔VH2の側壁である絶縁層32の一部とをデスミア処理により除去する。これにより、貫通孔VH2の開口径が広くなるため、金属箔62の突出部62Aの突出量が大きくなるとともに、貫通孔VH2の側壁から突出するガラスクロス34の突出量が大きくなる。詳述すると、貫通孔VH2の開口端A3,A4の開口径が上記図3(c)における開口端A3,A4の開口径よりもそれぞれ広がるため、突出部62Aの突出量が大きくなるとともに、貫通孔VH2の側壁から突出するガラスクロス34の突出量が大きくなる。換言すると、本工程では、突出部62Aの突出量及びガラスクロス34の突出量を大きくするように、貫通孔VH2の側壁である絶縁層32の一部を除去する。なお、本工程において、貫通孔VH2の開口端A3,A4の開口径がそれぞれ図1に示した開口端A3,A4の開口径と略同じ大きさになる。上記デスミア処理は、例えば過マンガン酸塩法を用いて行うことができる。
次いで、図3(e)に示す工程では、金属箔61の上面に、貫通孔VH2と連通し、その貫通孔VH2の下側の開口端A3の開口径よりも大径の凹部61Yを形成するように、図3(d)に示した構造体に対してエッチング処理を施す(第3工程)。本例では、先の図3(c)に示した工程で形成された凹部61Yの開口径を広げるように、図3(d)に示した構造体に対してエッチング処理を施す。本工程のエッチング処理は、例えばウェットエッチングにより行うことができる。このようなウェットエッチングを金属箔61に対して施すと、エッチングが金属箔61の面内方向に進行するサイドエッチ現象により、金属箔61の凹部61Yの開口径が広がる。これにより、図3(d)に示した構造体に比べて、凹部61Yが貫通孔VH2の底部から外側に食い込む量が大きくなる。本工程では、金属箔61に凹部61Yを形成する際には、金属箔62の突出部62Aを残すようにエッチング処理が行われる。具体的には、金属箔61の下面及び金属箔62がエッチングにより除去されないように金属箔61,62を被覆するレジスト層(図示略)を形成し、そのレジスト層をエッチングマスクとしてエッチング処理が施される。但し、サイドエッチ現象により突出部62Aの側面の一部が除去されるため、開口部62Xの開口径が広がる場合もある。なお、本工程において、凹部61Yが図1に示した凹部22Yとなり、開口部62Xが図1に示した開口部23Xとなり、突出部62Aが図1に示した突出部23Dとなる。
続いて、図4(a)に示す工程(第4工程)では、金属箔61の下面全面を覆うようにシード層63を形成する。また、開口部23X、貫通孔VH2及び凹部22Yの内面を含む絶縁層32及び金属箔62の表面全面を覆うようにシード層64を形成する。これらシード層63,64は、例えば無電解めっき法により形成することができる。シード層63は金属膜42A及び金属膜23Bの母材であり、シード層64は金属膜22Bの母材である。このため、シード層63,64の材料としては、例えば銅や銅合金を用いることができる。
次いで、シード層63,64をめっき給電層に利用する電解めっき法により、図4(b)に示すように、金属箔61の下面に形成されたシード層63の下面全面を被覆する導電層65を形成する。また、上記電解めっき法により、凹部22Yと貫通孔VH2と開口部23Xとを充填する導電層42Bを形成するとともに、金属箔62上に形成されたシード層64を被覆する導電層66を形成する。このとき、導電層42Bの形成では、金属箔62の突出部23Dに優先的にめっきが析出されるため、貫通孔VH2内が導電層42Bによって完全に充填される前に、開口部23Xを充填する蓋めっきが形成される。そして、蓋めっきから上方に向かってめっき膜が析出成長され、上記蓋めっき及びシード層64の上面を被覆するめっき膜からなる上記導電層66が形成される。このため、貫通孔VH2のアスペクト比が大きくなった場合であっても、開口部23Xを充填する蓋めっきが優先的に形成されることによってビア42及び導電層66の上面に凹部が形成されることを好適に抑制することができる。これにより、導電層66の上面を平坦に形成することができる。すなわち、導電層66の上面の平坦性を確保することができる。また、凹部22Y、貫通孔VH2及び開口部23Xでは、凹部22Y及び貫通孔VH2の内面に形成されたシード層64から内側にめっき膜が析出成長されるとともに、突出部23Dの下面及び側面に形成されたシード層64からも内側にめっき膜が析出成長される。このため、凹部22Y、貫通孔VH2及び開口部23Xにおけるめっき膜の充填のばらつきを抑制することができる。さらに、貫通孔VH2では、その貫通孔VH2の側壁から突出したガラスクロス34の端部34A全面に形成されたシード層64からもめっき膜が析出成長されるため、導電層42Bの中央部にボイドが発生することを好適に抑制することができる。詳述すると、ガラスクロス34の端部34Aは、上述したように樹脂部分(貫通孔VH2の側壁)よりも表面粗さが粗くなっており、表面積が大きい。このため、ガラスクロス34の端部34Aでは、上記電解めっき法の際に使用されるめっき促進剤の吸着量が樹脂部分よりも多くなるために、めっき析出速度が速くなる。このように、ガラスクロス34の端部34A部分に優先的にめっき膜が析出成長されると、ボイドの発生しやすい貫通孔VH2の中央部分に優先的にめっき膜が形成される。これにより、導電層42Bの中央部にボイドが発生することを好適に抑制することができる。
本工程において、突出部23Dの側面及び下面と、貫通孔VH2の側壁と、ガラスクロス34の端部34Aと、凹部22Yに露出された絶縁層32の下面32Aと、凹部22Yの内面とを被覆するシード層64(つまり、金属膜42A)と、開口部23X、貫通孔VH2及び凹部22Yを充填する導電層42Bとからなるビア42が形成される。また、そのビア42の上面全面と、金属箔62上に形成されたシード層64の上面全面とを被覆する導電層66が形成される。
次に、図4(c)に示す工程では、導電層65の下面に、所定の箇所に開口部67Xを有するレジスト層67を形成するとともに、導電層66の上面に、所定の箇所に開口部68Xを有するレジスト層68を形成する。レジスト層67は、図1に示した配線層22に対応する部分の導電層65を被覆するように形成される。また、レジスト層68は、図1に示した配線層23に対応する部分の導電層66を被覆するように形成される。レジスト層67,68の材料としては、次工程のエッチング処理に対して耐エッチング性がある材料を用いることができる。例えば、レジスト層67,68の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト(例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト)等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、導電層65の下面及び導電層66の上面にそれぞれドライフィルムを熱圧着によりラミネートし、それらラミネートしたドライフィルムを露光・現像によりパターニングして上記開口部67X,68Xを形成する。これにより、導電層65の下面に開口部67Xを有するレジスト層67が形成され、導電層66の上面に開口部68Xを有するレジスト層68が形成される。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層67,68を形成することができる。
次いで、レジスト層67,68をエッチングマスクとして、導電層65,66、シード層63,64及び金属箔61,62をエッチングする。具体的には、レジスト層67の開口部67Xから露出している導電層65、シード層63及び金属箔61をエッチングして所望の形状にパターニングする。また、レジスト層68の開口部68Xから露出している導電層66、シード層64及び金属箔62をエッチングして所望の形状にパターニングする。これにより、図4(d)に示すように、絶縁層32の下面32Aに、金属箔61が所望の形状にパターニングされて形成された金属箔22Aと、シード層63が所望の形状にパターニングされて形成された金属膜22Bと、導電層65が所望の形状にパターニングされて形成された配線パターン22Cとが順に積層された配線層22が形成される。また、絶縁層32の上面32Bに、金属箔62が所望の形状にパターニングされて形成された金属箔23Aと、シード層64が所望の形状にパターニングされて形成された金属膜23Bと、導電層66が所望の形状にパターニングされて形成された配線パターン23Cとが順に積層された配線層23が形成される。その後、図4(c)に示したレジスト層67,68を例えばアルカリ性の剥離液により除去する。このように、本例では、配線層22,23をサブトラクティブ法により同時に形成するようにした。なお、ビア42及び配線層22,23の形成方法としては、上記サブトラクティブ法の他にセミアディティブ法などの各種の配線形成方法を採用することもできる。
本実施形態では、図4(b)〜図4(d)に示した工程が第5工程及び第6工程の一例である。
次に、配線層22,23に対して粗化処理を施す。この粗化処理は、例えば配線層22,23の表面の粗度が、表面粗さRa値で0.5〜2μm程度となるように行われる。ここで、表面粗さRa値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。本工程の処理により、配線層22の下面及び側面に微細な凹凸が形成され、それら下面及び側面が粗面化される。また、配線層23の上面及び側面に微細な凹凸が形成され、それら上面及び側面が粗面化される。この粗化処理は、図5(a)に示す次工程で、配線層22に対して絶縁層31を密着させやすくするために行われるとともに、配線層23に対して絶縁層33を密着させやすくするために行われる。なお、上記粗化処理は、例えばエッチング処理、CZ処理、黒化処理(酸化処理)やサンドブラスト処理等によって行うことができる。
続いて、図5(a)に示す工程では、絶縁層32の下面32Aに、配線層22を被覆する絶縁層31を積層するとともに、その絶縁層31の下面31Aに金属箔21Aの母材となる金属箔71を積層する(第7工程)。また、絶縁層32の上面32Bに、配線層23を被覆する絶縁層33を積層するとともに、その絶縁層33の上面33Bに金属箔24Aの母材となる金属箔72を積層する。金属箔71,72の材料としては、例えば銅や銅合金を用いることができる。例えば、ガラスクロス等の補強材にエポキシ樹脂等の熱硬化性の絶縁性樹脂を含浸させた半硬化状態のプリプレグを準備する。そして、図4(d)に示した構造体の絶縁層32の下面32A側に、絶縁層32から順にプリプレグ及び金属箔71を配置するとともに、絶縁層32の上面32B側に、絶縁層32から順にプリプレグ及び金属箔72を配置する。続いて、このように配置された上記構造体、プリプレグ及び金属箔71,72を、真空雰囲気において、190〜200℃程度の温度で両面側から加圧する。これにより、絶縁層32の下面32A側では、その下面32A側に配置されたプリプレグ中に配線層22が圧入されるとともに、そのプリプレグが硬化されてガラスエポキシ樹脂等の補強材入りの絶縁性樹脂からなる絶縁層31が得られる。また、上記プリプレグの硬化に伴って絶縁層31に配線層22が接着されるとともに、絶縁層31の下面31Aに金属箔71が接着される。一方、絶縁層32の上面32B側では、その上面32B側に配置されたプリプレグ中に配線層23が圧入されるとともに、そのプリプレグが硬化されてガラスエポキシ樹脂等の補強材入りの絶縁性樹脂からなる絶縁層33が得られる。また、上記プリプレグの硬化に伴って絶縁層33に配線層23が接着されるとともに、絶縁層33の上面33Bに金属箔72が接着される。
次に、金属箔71,72に対してレーザ加工の前処理を施す。本工程では、例えば金属箔71,72に対して粗化処理や黒化処理等が施される。
続いて、図5(b)に示す工程では、レーザ加工法により、金属箔71に開口部71Xを形成するとともに、その開口部71Xに連通し絶縁層31を厚さ方向に貫通して上層の配線パターン22Cの下面を露出する貫通孔VH1を形成する(第8工程)。このとき、貫通孔VH1が金属箔71の開口部71Xから外側に食い込むように形成される。これにより、貫通孔VH1の下部において、その貫通孔VH1の内側にリング状に突出する突出部71Aが金属箔71に形成される。また、レーザ加工法により、金属箔72に開口部72Xを形成するとともに、その開口部72Xに連通し絶縁層33を厚さ方向に貫通して下層の配線パターン23Cの上面を露出する貫通孔VH3を形成する。このとき、貫通孔VH3が金属箔72の開口部72Xから外側に食い込むように形成される。なお、開口部71X近傍の金属箔71(突出部71A)上には、レーザによって昇華した銅が再付着して形成されるバリ71Bが残り、開口部72X近傍の金属箔72(突出部72A)上には、レーザによって昇華した銅が再付着して形成されるバリ72Bが残る。
次に、図5(b)に示した構造体の上下両面に対して、先の図3(c)〜図3(e)に示した工程と同様の製造工程を実施する。詳述すると、まず、上記バリ71B,72Bをエッチングにより除去する。続いて、貫通孔VH1,VH3の樹脂スミアと、貫通孔VH1,VH3の側壁である絶縁層31,33の一部とをデスミア処理により除去する。これにより、図5(c)に示すように貫通孔VH1,VH3の開口径が広がるため、突出部71A,72Aの突出量が大きくなるとともに、貫通孔VH1,VH3の側壁から突出したガラスクロス34の突出量が大きくなる。次いで、貫通孔VH1と連通し、その貫通孔VH1の上側の開口端A1よりも大径の凹部22Xを配線パターン22Cの下面に形成するとともに、貫通孔VH3と連通し、その貫通孔VH3の下側の開口端A5よりも大径の凹部23Yを配線パターン23Cの上面に形成する(第9工程)。以上の工程により、開口部71X,72Xがそれぞれ図1に示した開口部21X,24Xとなり、突出部71A,72Aがそれぞれ図1に示した突出部21D,24Dとなる。
次に、図5(c)に示した構造体の上下両面に対して、図4(a)〜図4(d)に示した工程と同様の製造工程を実施する(第10工程)。これにより、図6(a)に示すように、開口部21X及び貫通孔VH1及び凹部22Xを充填するビア41が形成されるとともに、開口部24X及び貫通孔VH3及び凹部23Yを充填するビア43が形成される。また、絶縁層31の下面31Aに、金属箔71が所望の形状にパターニングされて形成された金属箔21Aと、その金属箔21Aの下面全面を被覆する金属膜21Bと、その金属膜21B及びビア41の下面全面を被覆する配線パターン21Cとが順に積層された配線層21が形成される。さらに、絶縁層33の上面33Bに、金属箔72が所望の形状にパターニングされて形成された金属箔24Aと、その金属箔24Aの上面全面を被覆する金属膜24Bと、その金属膜24B及びビア43の上面全面を被覆する配線パターン24Cとが順に積層された配線層24が形成される。
次に、図6(b)に示す工程では、配線層21の所要の箇所に画定されるパッドP1を露出させるための開口部51Xを有するソルダレジスト層51を絶縁層31の下面31A上に積層する。また、配線層24の所要の箇所に画定される外部接続用パッドP2を露出させるための開口部52Xを有するソルダレジスト層52を絶縁層33の上面33B上に形成する。これらソルダレジスト層51,52は、例えば感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層51の開口部51Xから配線層21の一部がパッドP1として露出され、ソルダレジスト層52の開口部52Xから配線層24の一部が外部接続用パッドP2として露出される。なお、必要に応じて、パッドP1上及び外部接続用パッドP2上に、例えばNi層とAu層をこの順番で積層した金属層を形成するようにしてもよい。この金属層は、例えば無電解めっき法により形成することができる。
以上の製造工程により、図1に示した配線基板1を製造することができる。
次に、半導体装置2の製造方法について説明する。
図6(c)に示す工程では、まず、上述のように製造された配線基板1に半導体チップ10を実装する。具体的には、配線基板1のパッドP1上に、半導体チップ10のバンプ11をフリップチップ接合する。続いて、フリップチップ接合された配線基板1と半導体チップ10との間に、アンダーフィル樹脂13(図2参照)を充填し、そのアンダーフィル樹脂13を硬化する。以上の製造工程により、図2に示した半導体装置2を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)金属箔23Aに、貫通孔VH2の上部において、その貫通孔VH2の内側に突出する突出部23Dを形成するようにした。すなわち、金属箔23Aに、貫通孔VH2と連通し、その貫通孔VH2の開口端A4の開口径よりも小径である開口部23Xを形成するようにした。そして、貫通孔VH2とその貫通孔VH2の開口端A4よりも小径の開口部23Xとを含む空間、すなわち突出部23Dの側面及び下面と貫通孔VH2の側壁とによって形成される段差を有する空間にビア42を形成するようにした。これにより、ビア42が突出部23Dの下面に食い込むように形成される。このため、ビア42と絶縁層32との密着性が向上し、ビア42と絶縁層32との熱膨張係数の差に起因した引っ張り力に対して強くなる。したがって、ビア42が貫通孔VH2から抜けることを抑制することができる。
(2)貫通孔VH2の上方で該貫通孔VH2の内側に突出する金属箔62の突出部23Dを残した状態で、電解めっき法によりビア42及び導電層66を形成するようにした。この方法によれば、突出部23Dに優先的にめっき膜が析出され、貫通孔VH2内が導電層42Bによって完全に充填される前に、開口部23Xを充填する蓋めっきが形成される。これにより、貫通孔VH2のアスペクト比が大きくなった場合であっても、開口部23Xを充填する蓋めっきが優先的に形成されることによってビア42及び導電層66の上面に凹部が形成されることを好適に抑制することができる。すなわち、ビア42及び導電層66の上面を平坦に形成することができる。
このようにビア42及び導電層66(配線パターン23C)の上面の平坦性が確保されると、本例のようにビア42上にビア43をスタックする場合に、そのビア43を形成する際のめっき膜の埋め込み性を向上させることができる。これにより、ビア42の上面に凹部が形成される場合に比べて、そのビア42上にスタックされるビア43の上面を平坦に形成することができる。ひいては、ビア42,43間の接続信頼性を向上させることができる。
(3)ビア42を、貫通孔VH2の側壁から突出されたガラスクロス34の端部34A全面を被覆するように形成した。このため、貫通孔VH2の側壁から突出されたガラスクロス34の端部34Aがビア42に食い込むに形成されることになる。これにより、ビア42の引っ張り強度が高くなるため、ビア42と絶縁層32との接続信頼性を向上させることができる。
(4)貫通孔VH2の側壁からガラスクロス34の端部34Aが突出した状態で、貫通孔VH2内に導電層42Bを充填するようにした。この方法によれば、貫通孔VH2の側壁から突出したガラスクロス34の端部34A全面に形成されたシード層64から優先的にめっき膜が析出成長されるため、導電層42Bの中央部にボイドが発生することを好適に抑制することができる。
(5)貫通孔VH2とその貫通孔VH2の開口端A3よりも大径の凹部22Yとを充填するビア42を配線層22の上面側に接合するようにした。これにより、ビア42の底部B2が絶縁層32の下面32Aに食い込むように形成される。また、凹部22Yの開口径を貫通孔VH2の開口端A3よりも大径に設定すると、絶縁層32の下面32Aの一部が凹部22Yに形成される。このため、凹部22Y内に充填されるビア42と絶縁層32との接触面積を増大させることができる。以上のことにより、ビア42と絶縁層32との密着性が向上し、ビア42と絶縁層32との熱膨張係数の差に起因した引っ張り力に対して強くなる。したがって、ビア42が貫通孔VH2から抜けることを抑制することができる。
(6)貫通孔VH1とその貫通孔VH1の開口端A1よりも大径の凹部22Xとを充填するビア41を配線層22の下面側に接合するようにした。これにより、ビア41の底部B1が絶縁層31の上面31Bに食い込むように形成される。また、凹部22Xの開口径を貫通孔VH1の開口端A1よりも大径に設定すると、絶縁層31の上面31Bの一部が凹部22Yに形成される。このため、凹部22X内に充填されるビア41と絶縁層31との接触面積を増大させることができる。以上のことにより、ビア41と絶縁層31との密着性が向上し、ビア41と絶縁層31との熱膨張係数の差に起因した引っ張り力に対して強くなる。したがって、ビア41が貫通孔VH1から抜けることを抑制することができる。
(7)配線層22に対して上下2つのビア41,42の底部B1,B2を接合するようにした。これにより、配線基板1全体の薄型化を図ることができる。また、ビア41の底部B1が形成される凹部22Xを、金属膜22Bの下面に形成された配線パターン22Cの下面に形成し、ビア42の底部B2が形成される凹部22Yを、金属膜22Bの上面に形成された金属箔22Aの上面に形成するようにした。すなわち、凹部22Xと凹部22Yとの間に金属膜22Bが介在されるように、凹部22X,22Yを形成するようにした。これにより、凹部22Xと凹部22Yとが接触及び連通しないため、配線層22内で凹部22X,22Yが連通する場合に比べて、配線層22内に形成される界面を少なくすることができる。このように配線層22に多数の界面が形成されないため、その界面を起点とするクラックの発生を抑制することができ、ビア41,42と配線層22との接続信頼性を向上させることができる。
別の見方をすれば、凹部22Xを配線パターン22Cに形成し、凹部22Yを金属箔22Aに形成するようにしたため、凹部22X,22Yが接触及び連通しない厚さを容易に確保することができる。これにより、上記界面を起点とするクラックの発生を好適に抑制することができ、ビア41,42と配線層22との接続信頼性を容易に向上させることができる。
(8)貫通孔VH1,VH2を、配線層22に向かうに連れて径が小さくなるように形成した。これにより、貫通孔VH1,VH2の位置ずれに対する許容量を増加させることができる。
(9)積層される全ての絶縁層31〜33を、補強材入りの絶縁性樹脂からなる絶縁層とした。すなわち、全ての絶縁層31〜33を機械的強度の高い絶縁層で構成するようにした。これにより、配線基板1の反りを効果的に低減することができる。
なお、上記第1実施形態は、これを適宜変更した以下の態様にて実施することもできる。
(他の実施形態)
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、全ての絶縁層31〜33を、補強材入りの絶縁性樹脂からなる絶縁層としたが、絶縁層32が補強材入りの絶縁性樹脂からなる絶縁層であれば、絶縁層31,33の材料はこれに限定されない。例えば、絶縁層31,33を、補強材の入っていない絶縁層に変更するようにしてもよい。この場合の絶縁層31,33の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。また、この場合の絶縁層31,33の厚さは、例えば20〜30μm程度とすることができる。このような構造とすることにより、絶縁層31,33を薄く形成することができるため、配線基板1全体の薄型化を図ることができる。
・上記実施形態では単数個取り(一個取り)の製造方法に具体化したが、多数個取りの製造方法に具体化してもよい。
・上記実施形態の配線基板1では、パッドP1が形成されている側の面をチップ搭載面とした。これに限らず、例えば外部接続用パッドP2が形成されている側の面をチップ搭載面としてもよい。
・上記実施形態では、配線基板1に半導体チップ10を実装する場合について説明したが、実装部品としては半導体チップ10に限定されない。例えば配線基板1の上に別の配線基板を積み重ねる構造を有するパッケージ(パッケージ・オン・パッケージ)にも、本発明を適用することが可能である。
・上記実施形態の配線基板1における配線層21〜24及び絶縁層31〜33の層数や配線の取り回し、もしくは半導体チップ10の実装の形態(例えばフリップチップ実装、ワイヤボンディング実装又はこれらの組み合わせ)などは様々に変形・変更することが可能である。
1 配線基板
2 半導体装置
10 半導体チップ
21 配線層(第3配線層)
21A 金属箔(第3金属箔)
21B 金属膜
21C 配線パターン(第3配線パターン)
21D 突出部(第2突出部)
21X 開口部(第2開口部)
22 配線層(第1配線層)
22A 金属箔(第1金属箔)
22B 金属膜(第1金属膜)
22C 配線パターン(第1配線パターン)
22X 凹部(第2凹部)
22Y 凹部(第1凹部)
23 配線層(第2配線層)
23A 金属箔(第2金属箔)
23B 金属膜
23C 配線パターン(第2配線パターン)
23D 突出部(第1突出部)
23X 開口部(第1開口部)
23Y 凹部(第3凹部)
24 配線層(第4配線層)
24A 金属箔(第4金属箔)
24B 金属膜
24C 配線パターン(第4配線パターン)
24D 突出部(第3突出部)
24X 開口部(第3開口部)
31 絶縁層(第2絶縁層)
32 絶縁層(第1絶縁層)
33 絶縁層(第3絶縁層)
34 ガラスクロス(第1補強材、第2補強材、第3補強材)
34A 端部
41 ビア(第2ビア)
42 ビア(第1ビア)
43 ビア(第3ビア)
61 金属箔(第1金属箔)
61Y 凹部(第2凹部)
62 金属箔(第2金属箔)
62A 突出部(第1突出部)
62X 開口部(第1開口部)
63 シード層(第1シード層)
64 シード層(第2シード層)
71 金属箔(第3金属箔)
71A 突出部(第2突出部)
71X 開口部(第2開口部)
72 金属箔(第4金属箔)
72X 開口部(第3開口部)
A1 開口端(第3開口端)
A2 開口端(第4開口端)
A3 開口端(第1開口端)
A4 開口端(第2開口端)
A5 開口端(第5開口端)
A6 開口端(第6開口端)
VH1 貫通孔(第2貫通孔)
VH2 貫通孔(第1貫通孔)
VH3 貫通孔(第3貫通孔)

Claims (8)

  1. 第1配線パターンと、前記第1配線パターンの上面全面を被覆する金属膜と、前記金属膜の上面全面を被覆する第1金属箔とを有する第1配線層と、
    前記第1金属箔の上面に設けられ、前記第1金属箔側の第1開口端の径が前記第1開口端と反対側の第2開口端の径よりも小径である第1貫通孔を有する第1絶縁層と、
    前記第1絶縁層の上面に設けられ、前記第1貫通孔と連通されるとともに前記第2開口端の径よりも小径に形成された第1開口部を有し、前記第1貫通孔の上部において前記第1貫通孔の内側に突出する第1突出部を有する第2金属箔と、前記第2金属箔上に形成された第2配線パターンとを有する第2配線層と、
    前記第1絶縁層の下面に設けられ、前記第1配線パターン側の第3開口端の径が前記第3開口端と反対側の第4開口端の径よりも小径である第2貫通孔を有する第2絶縁層と、
    前記第2絶縁層の下面に設けられ、前記第2貫通孔と連通されるとともに前記第4開口端の径よりも小径に形成された第2開口部を有し、前記第2貫通孔の下部において前記第2貫通孔の内側に突出する第2突出部を有する第3金属箔と、前記第3金属箔の下面に形成された第3配線パターンとを有する第3配線層と、
    前記第1開口部と、前記第1貫通孔と、前記第1金属箔の上面に設けられ、前記第1貫通孔と連通されるとともに前記第1開口端の径よりも大径に形成された第1凹部とを充填し、前記第1配線層と前記第2配線層とを電気的に接続する第1ビアと、
    前記第2開口部と、前記第2貫通孔と、前記第1配線パターンの下面に設けられ、前記第2貫通孔と連通されるとともに前記第3開口端の径よりも大径に形成された第2凹部とを充填し、前記第1配線層と前記第3配線層とを電気的に接続する第2ビアと、
    を有することを特徴とする配線基板。
  2. 前記第1絶縁層の上面に設けられ、前記第2配線パターン側の第5開口端の径が前記第5開口端と反対側の第6開口端の径よりも小径である第3貫通孔を有する第3絶縁層と、
    前記第3絶縁層の上面に設けられ、前記第3貫通孔と連通されるとともに前記第6開口端の径よりも小径に形成された第3開口部を有し、前記第3貫通孔の上部において前記第3貫通孔の内側に突出する第3突出部を有する第4金属箔と、前記第4金属箔の上面に形成された第4配線パターンとを有する第4配線層と、
    前記第3開口部と、前記第3貫通孔と、前記第2配線パターンの上面に設けられ、前記第3貫通孔と連通されるとともに前記第5開口端の径よりも大径に形成された第3凹部とを充填し、前記第2配線層と前記第4配線層とを電気的に接続する第3ビアと、
    を有することを特徴とする請求項1に記載の配線基板。
  3. 前記第1ビアは、前記第1突出部の側面全面及び下面全面と、前記第1貫通孔の側壁全面と、前記第1凹部の内面全面とを被覆する第2金属膜を有することを特徴とする請求項1又は2に記載の配線基板。
  4. 前記第1絶縁層は、第1補強材入りの絶縁性樹脂からなり、
    前記第2絶縁層は、第2補強材入りの絶縁性樹脂からなり、
    前記第3絶縁層は、第3補強材入りの絶縁性樹脂からなり、
    前記第1ビアは、前記第1貫通孔の側壁から突出された前記第1補強材の端部全面を被覆するように形成され、
    前記第2ビアは、前記第2貫通孔の側壁から突出された前記第2補強材の端部全面を被覆するように形成され、
    前記第3ビアは、前記第3貫通孔の側壁から突出された前記第3補強材の端部全面を被覆するように形成されていることを特徴とする請求項2に記載の配線基板。
  5. 第1絶縁層と、前記第1絶縁層の下面に形成された第1金属箔と、前記第1絶縁層の上面に形成された第2金属箔とを有する構造体を準備する第1工程と、
    レーザ加工法により、前記第2金属箔に第1開口部を形成するとともに、前記第1開口部に連通し前記第1絶縁層を貫通して前記第1金属箔の上面を露出する第1貫通孔を形成し、前記第1貫通孔の上部において前記第1貫通孔の内側に突出する第1突出部を前記第2金属箔に形成する第2工程と、
    前記第1貫通孔に連通し前記第1貫通孔の前記第1金属箔側の開口端の径よりも大径である第1凹部を前記第1金属箔の上面に形成する第3工程と、
    前記第1金属箔の下面を被覆する第1シード層を形成するとともに、前記第1突出部の側面及び下面と、前記第1貫通孔の側壁と、前記第1凹部の内面とを被覆する第2シード層を形成する第4工程と、
    所望の形状にパターニングされた前記第1金属箔と、前記第1シード層がパターニングされて形成され、前記第1金属箔の下面全面を被覆する第1金属膜と、前記第1シード層を給電層に利用する電解めっき法により形成され、前記第1金属膜の下面全面を被覆する第1配線パターンとを含む第1配線層を形成する第5工程と、
    前記第2シード層を給電層に利用する電解めっき法により、前記第1開口部と前記第1貫通孔と前記第1凹部とを充填する第1ビアを形成するとともに、所望の形状にパターニングされた前記第2金属箔を含み、前記第1ビアと電気的に接続された第2配線層を前記第1絶縁層上に形成する第6工程と、
    前記第1配線層を被覆する第2絶縁層を前記第1絶縁層の下面に積層するとともに、前記第2絶縁層の下面に第3金属箔を積層する第7工程と、
    レーザ加工法により、前記第3金属箔に第2開口部を形成するとともに、前記第2開口部に連通し前記第2絶縁層を貫通して前記第1配線パターンの下面を露出する第2貫通孔を形成し、前記第2貫通孔の下部において前記第2貫通孔の内側に突出する第2突出部を前記第3金属箔に形成する第8工程と、
    前記第2貫通孔に連通し前記第2貫通孔の前記第1配線パターン側の開口端の径よりも大径である第2凹部を前記第1配線パターンの下面に形成する第9工程と、
    前記第2開口部と前記第2貫通孔と前記第2凹部とを充填する第2ビアを形成するとともに、所望の形状にパターニングされた前記第3金属箔を含み、前記第2ビアと電気的に接続された第3配線層を前記第2絶縁層の下面に形成する第10工程と、
    を有することを特徴とする配線基板の製造方法。
  6. 前記第7工程では、前記第2配線層を被覆する第3絶縁層を前記第1絶縁層の上面に積層するとともに、前記第3絶縁層の上面に第4金属箔を積層し、
    前記第8工程では、レーザ加工法により、前記第4金属箔に第3開口部を形成するとともに、前記第3開口部に連通し前記第3絶縁層を貫通して前記第2配線層の上面を露出する第3貫通孔を形成し、前記第3貫通孔の上部において前記第3貫通孔の内側に突出する第3突出部を前記第4金属箔に形成し、
    前記第9工程では、前記第3貫通孔に連通し前記第3貫通孔の前記第2配線層側の開口端の径よりも大径である第3凹部を前記第2配線層の上面に形成し、
    前記第10工程では、前記第3開口部と前記第3貫通孔と前記第3凹部とを充填する第3ビアを形成するとともに、所望の形状にパターニングされた前記第4金属箔を含み、前記第3ビアと電気的に接続された第4配線層を前記第3絶縁層の上面に形成することを特徴とする請求項5に記載の配線基板の製造方法。
  7. 前記第1絶縁層は、第1補強材入りの絶縁性樹脂からなり、
    前記第2絶縁層は、第2補強材入りの絶縁性樹脂からなり、
    前記第3絶縁層は、第3補強材入りの絶縁性樹脂からなり、
    前記第6工程では、前記第1貫通孔の側壁から突出された前記第1補強材の端部全面を被覆する前記第1ビアを形成し、
    前記第10工程では、前記第2貫通孔の側壁から突出された前記第2補強材の端部全面を被覆する前記第2ビアを形成するとともに、前記第3貫通孔の側壁から突出された前記第3補強材の端部全面を被覆する前記第3ビアを形成することを特徴とする請求項6に記載の配線基板の製造方法。
  8. 前記第2工程の後に、
    前記レーザ加工法により前記第1突出部上に形成されたバリを除去する工程と、
    デスミア処理により、前記第1貫通孔内の樹脂スミア及び前記第1貫通孔の側壁の一部を除去し、前記第1突出部の突出量と前記第1貫通孔の側壁から突出された前記第1補強材の突出量とを大きくする工程と、
    を有することを特徴とする請求項7に記載の配線基板の製造方法。
JP2012284418A 2012-12-27 2012-12-27 配線基板及び配線基板の製造方法 Pending JP2014127623A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012284418A JP2014127623A (ja) 2012-12-27 2012-12-27 配線基板及び配線基板の製造方法
US14/104,282 US9538664B2 (en) 2012-12-27 2013-12-12 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012284418A JP2014127623A (ja) 2012-12-27 2012-12-27 配線基板及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014127623A true JP2014127623A (ja) 2014-07-07
JP2014127623A5 JP2014127623A5 (ja) 2015-11-05

Family

ID=51015867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012284418A Pending JP2014127623A (ja) 2012-12-27 2012-12-27 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9538664B2 (ja)
JP (1) JP2014127623A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017212742A1 (ja) * 2016-06-09 2017-12-14 株式会社村田製作所 弾性波装置
US20190044497A1 (en) * 2016-04-28 2019-02-07 Murata Manufacturing Co., Ltd. Elastic wave device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US9807890B2 (en) * 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
KR102320382B1 (ko) * 2015-01-28 2021-11-02 삼성디스플레이 주식회사 전자 장치
JP2018163918A (ja) * 2017-03-24 2018-10-18 新光電気工業株式会社 配線基板及びその製造方法
JP6943681B2 (ja) * 2017-08-24 2021-10-06 住友電気工業株式会社 プリント配線板
CN111566808B (zh) * 2018-01-24 2023-08-22 京瓷株式会社 布线基板、电子装置以及电子模块
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11212922B2 (en) * 2019-04-23 2021-12-28 Qing Ding Precision Electronics (Huaian) Co., Ltd Circuit board and manufacturing method thereof
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
US10939561B1 (en) * 2019-08-27 2021-03-02 Advanced Semiconductor Engineering, Inc. Wiring structure and method of manufacturing the same
KR20210065347A (ko) * 2019-11-27 2021-06-04 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183535A (ja) * 1998-12-14 2000-06-30 Mitsubishi Gas Chem Co Inc 信頼性に優れたブラインドビア孔を有するプリント配線板用銅張板の製造方法
WO2011122246A1 (ja) * 2010-03-31 2011-10-06 イビデン株式会社 配線板及びその製造方法
WO2012172792A1 (ja) * 2011-06-17 2012-12-20 住友ベークライト株式会社 プリント配線板および製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6280641B1 (en) 1998-06-02 2001-08-28 Mitsubishi Gas Chemical Company, Inc. Printed wiring board having highly reliably via hole and process for forming via hole
US6768064B2 (en) 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
US7190078B2 (en) * 2004-12-27 2007-03-13 Khandekar Viren V Interlocking via for package via integrity
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
TWI293499B (en) * 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
KR100752672B1 (ko) * 2006-09-06 2007-08-29 삼성전자주식회사 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지
JP4620713B2 (ja) 2007-09-28 2011-01-26 日立ビアメカニクス株式会社 プリント配線板の製造方法及びこの製造方法に用いられる電解エッチング処理液
JP5284146B2 (ja) 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板、及びその製造方法
JP5295596B2 (ja) 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
US8188380B2 (en) * 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
TWI390692B (zh) 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
KR101302564B1 (ko) 2009-10-28 2013-09-02 한국전자통신연구원 비아 형성 방법 및 이를 이용하는 적층 칩 패키지의 제조 방법
JP5355380B2 (ja) 2009-12-25 2013-11-27 新光電気工業株式会社 多層配線基板
JP6385635B2 (ja) * 2012-05-28 2018-09-05 新光電気工業株式会社 配線基板の製造方法
JP5990421B2 (ja) * 2012-07-20 2016-09-14 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP6114527B2 (ja) * 2012-10-05 2017-04-12 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183535A (ja) * 1998-12-14 2000-06-30 Mitsubishi Gas Chem Co Inc 信頼性に優れたブラインドビア孔を有するプリント配線板用銅張板の製造方法
WO2011122246A1 (ja) * 2010-03-31 2011-10-06 イビデン株式会社 配線板及びその製造方法
WO2012172792A1 (ja) * 2011-06-17 2012-12-20 住友ベークライト株式会社 プリント配線板および製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190044497A1 (en) * 2016-04-28 2019-02-07 Murata Manufacturing Co., Ltd. Elastic wave device
US11817847B2 (en) * 2016-04-28 2023-11-14 Murata Manufacturing Co., Ltd. Elastic wave device
WO2017212742A1 (ja) * 2016-06-09 2017-12-14 株式会社村田製作所 弾性波装置
US11398809B2 (en) 2016-06-09 2022-07-26 Murata Manufacturing Co., Ltd. Elastic wave device

Also Published As

Publication number Publication date
US9538664B2 (en) 2017-01-03
US20140182920A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
JP2014127623A (ja) 配線基板及び配線基板の製造方法
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20140097009A1 (en) Wiring substrate
US10892216B2 (en) Wiring substrate and semiconductor device
JP6615701B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP6158601B2 (ja) 配線基板及び配線基板の製造方法
JP2019041041A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US20220044990A1 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
US11171080B2 (en) Wiring substrate
JP6343058B2 (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170110