JP5284146B2 - 多層配線基板、及びその製造方法 - Google Patents
多層配線基板、及びその製造方法 Download PDFInfo
- Publication number
- JP5284146B2 JP5284146B2 JP2009059005A JP2009059005A JP5284146B2 JP 5284146 B2 JP5284146 B2 JP 5284146B2 JP 2009059005 A JP2009059005 A JP 2009059005A JP 2009059005 A JP2009059005 A JP 2009059005A JP 5284146 B2 JP5284146 B2 JP 5284146B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- via hole
- fiber material
- conductor
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
- H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明は上記の課題に鑑みてなされたものであり、その目的は、ビア導体の密着強度を高めることができ、製品歩留まりを向上することができる多層配線基板、及び多層配線基板の製造方法を提供することにある。
なお、本発明のコアを有さない多層配線基板とは、「主に同一の層間絶縁層を主体として構成されている多層配線基板」や「同一方向に拡径したビアのみにより各導体層を接続している多層配線基板」を挙げることができる。
図1に示されるように、コアレス配線基板10は、コア基板を有さず、エポキシ樹脂からなる4層の樹脂絶縁層(層間絶縁層)21,22,23,24と銅からなる導体層26とを交互に積層して多層化した配線積層部20(積層構造体)を有している。コアレス配線基板10において、第4層の樹脂絶縁層24の表面(上面)には端子パッド27が設けられている。なお、図1は、コアレス配線基板10の一部を示す断面図であり、コアレス配線基板10の上面には、複数の端子パッド27が例えばアレイ状に配置されている(図2参照)。
(1)コア基板を有さず、導体層及び層間絶縁層を交互に積層して多層化した積層構造体を有し、その主面上に半導体集積回路素子を搭載するための素子搭載領域が設定された多層配線基板において、前記層間絶縁層は高分子材料中に無機繊維を含むものであり、前記層間絶縁層には複数のビア穴が貫通形成され、前記複数のビア穴内には前記導体層間を電気的に接続するフィルドビア導体がそれぞれ形成され、前記ビア穴の内壁面から突出した前記無機繊維の先端が、前記フィルドビア導体の側壁に食い込んでいることを特徴とする多層配線基板。
(2)コア基板を有さず、導体層及び層間絶縁層を交互に積層して多層化した積層構造体を有し、その主面上に半導体集積回路素子を搭載するための素子搭載領域が設定された多層配線基板において、前記層間絶縁層は高分子材料中に有機繊維を含むものであり、前記層間絶縁層には複数のビア穴が貫通形成され、前記複数のビア穴内には前記導体層間を電気的に接続するフィルドビア導体がそれぞれ形成され、前記ビア穴の内壁面から突出した前記有機繊維の先端が、前記フィルドビア導体の側壁に食い込んでいることを特徴とする多層配線基板。
20…積層構造体としての配線積層部
21〜24…層間絶縁層としての樹脂絶縁層
26…導体層
25…素子搭載領域
32…ビア穴
32A…ビア穴の内壁面
33…フィルドビア導体
33A…フィルドビア導体の側壁
35…高分子材料としてのエポキシ樹脂
36…繊維材(無機繊維)としてのガラスクロス
36A…ガラスクロスの先端
43…ビルドアップ材としての絶縁樹脂基材
45…無電解めっき層
Claims (6)
- コア基板を有さず、導体層及び層間絶縁層を交互に積層して多層化した積層構造体を有し、その主面上に半導体集積回路素子を搭載するための素子搭載領域が設定されている多層配線基板において、
前記層間絶縁層には逆円錐台形状であって同一方向に拡径した複数のビア穴が貫通形成され、前記複数のビア穴内にはフィルドビア導体がそれぞれ形成されるとともに、同一方向に拡径した前記フィルドビア導体のみにより前記各導体層間が電気的に接続され、
前記フィルドビア導体は、各ビア穴の内壁面を覆う無電解めっき層と、電解めっき層とによって形成されており、
複数の前記フィルドビア導体は、積層構造体の積層方向に、前記導体層を介して積み重なった状態でそれぞれ形成されており、
前記層間絶縁層は高分子材料中に繊維材を含むものを有し、前記ビア穴の内壁面から突出した前記繊維材の先端は、その表面が前記無電解めっき層で覆われているとともに前記フィルドビア導体の前記電解めっき層に食い込んでいる
ことを特徴とする多層配線基板。 - 前記繊維材の先端は、前記ビア穴の内壁面において直交する2方向から突出していることを特徴とする請求項1に記載の多層配線基板。
- 前記繊維材の先端は、丸みを帯びた形状を呈していることを特徴とする請求項1または2に記載の多層配線基板。
- 最外層の絶縁層は前記繊維材を含まず、それよりも内層に位置する層間絶縁層は前記繊維材を含むことを特徴とする請求項1乃至3のいずれか1項に記載の多層配線基板。
- 前記繊維材は無機繊維であることを特徴とする請求項1乃至4のいずれか1項に記載の多層配線基板。
- コア基板を有さず、導体層及び層間絶縁層を交互に積層して多層化した積層構造体を有し、その主面上に半導体集積回路素子を搭載するための素子搭載領域が設定されている多層配線基板の製造方法において、
高分子材料中に繊維材を含むシート状のビルドアップ材を用いて層間絶縁層を形成する絶縁層形成工程と、
前記層間絶縁層にレーザを照射して、逆円錐台形状であって同一方向に拡径した複数のビア穴を形成するビア穴形成工程と、
前記ビア穴の内壁面における高分子材料を選択的に除去して拡径方向に後退させることにより、前記繊維材の先端を前記ビア穴の内壁面から突出させる先端突出工程と、
無電解めっきを行って前記ビア穴の内壁面及びそこから突出した前記繊維材の先端を覆う無電解めっき層を形成した後、電解めっきを行って前記ビア穴を電解めっき層で埋めるとともに前記無電解めっき層で覆われている前記繊維材の先端を前記フィルドビア導体の前記電解めっき層に食い込ませることで、前記ビア穴内にフィルドビア導体を形成するビア導体形成工程と
を含み、
前記工程を繰り返し実施することにより、同一方向に拡径しかつ積層構造体の積層方向に前記導体層を介して積み重なった状態の複数の前記フィルドビア導体を形成する
ことを特徴とする多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009059005A JP5284146B2 (ja) | 2008-03-13 | 2009-03-12 | 多層配線基板、及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008064985 | 2008-03-13 | ||
JP2008064985 | 2008-03-13 | ||
JP2009059005A JP5284146B2 (ja) | 2008-03-13 | 2009-03-12 | 多層配線基板、及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246357A JP2009246357A (ja) | 2009-10-22 |
JP5284146B2 true JP5284146B2 (ja) | 2013-09-11 |
Family
ID=41087770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009059005A Expired - Fee Related JP5284146B2 (ja) | 2008-03-13 | 2009-03-12 | 多層配線基板、及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8153909B2 (ja) |
JP (1) | JP5284146B2 (ja) |
TW (1) | TWI415544B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5404010B2 (ja) * | 2007-11-22 | 2014-01-29 | 味の素株式会社 | 多層プリント配線板の製造方法及び多層プリント配線板 |
US8242593B2 (en) * | 2008-01-27 | 2012-08-14 | International Business Machines Corporation | Clustered stacked vias for reliable electronic substrates |
JPWO2010024233A1 (ja) * | 2008-08-27 | 2012-01-26 | 日本電気株式会社 | 機能素子を内蔵可能な配線基板及びその製造方法 |
JP2011018873A (ja) * | 2009-05-22 | 2011-01-27 | Sony Ericsson Mobilecommunications Japan Inc | 電磁シールド方法および電磁シールド用フィルム |
JP5566771B2 (ja) | 2010-05-18 | 2014-08-06 | 日本特殊陶業株式会社 | 多層配線基板 |
EP2479337B1 (en) * | 2011-01-24 | 2013-08-07 | Electrolux Home Products Corporation N.V. | Household appliance for drying objects |
WO2012172792A1 (ja) * | 2011-06-17 | 2012-12-20 | 住友ベークライト株式会社 | プリント配線板および製造方法 |
JP2014127623A (ja) | 2012-12-27 | 2014-07-07 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
JP6361906B2 (ja) * | 2013-01-09 | 2018-07-25 | 日立化成株式会社 | 配線基板の製造方法及び支持材付き積層体 |
JP6170832B2 (ja) * | 2013-12-20 | 2017-07-26 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
KR102412612B1 (ko) * | 2015-08-28 | 2022-06-23 | 삼성전자주식회사 | 패키지 기판 및 프리프레그 |
US11785707B2 (en) * | 2021-01-21 | 2023-10-10 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof and electronic device |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1044762C (zh) * | 1993-09-22 | 1999-08-18 | 松下电器产业株式会社 | 印刷电路板及其制造方法 |
US5906042A (en) * | 1995-10-04 | 1999-05-25 | Prolinx Labs Corporation | Method and structure to interconnect traces of two conductive layers in a printed circuit board |
JP3855768B2 (ja) * | 1997-02-03 | 2006-12-13 | イビデン株式会社 | プリント配線板及びその製造方法 |
JP3395621B2 (ja) * | 1997-02-03 | 2003-04-14 | イビデン株式会社 | プリント配線板及びその製造方法 |
JP3149837B2 (ja) * | 1997-12-08 | 2001-03-26 | 松下電器産業株式会社 | 回路形成基板の製造方法とその製造装置および回路形成基板用材料 |
JP2000150647A (ja) * | 1998-11-11 | 2000-05-30 | Sony Corp | 配線構造およびその製造方法 |
JP2000232268A (ja) * | 1999-02-09 | 2000-08-22 | Ibiden Co Ltd | 片面回路基板およびその製造方法 |
US6671951B2 (en) * | 1999-02-10 | 2004-01-06 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board, and method and apparatus for manufacturing the same |
JP3635219B2 (ja) * | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | 半導体装置用多層基板及びその製造方法 |
DE60043337D1 (de) * | 1999-12-15 | 2009-12-31 | Panasonic Corp | Leiterplatte und herstellungsverfahren der leiterplatte |
JP3587457B2 (ja) * | 2000-11-09 | 2004-11-10 | 松下電器産業株式会社 | 回路基板とその製造方法 |
JP2002314254A (ja) * | 2001-04-11 | 2002-10-25 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
US20040089470A1 (en) * | 2002-11-12 | 2004-05-13 | Nec Corporation | Printed circuit board, semiconductor package, base insulating film, and manufacturing method for interconnect substrate |
JP4054269B2 (ja) * | 2003-03-20 | 2008-02-27 | Tdk株式会社 | 電子部品の製造方法および電子部品 |
JP3948624B2 (ja) * | 2003-09-11 | 2007-07-25 | 株式会社メイコー | 多層回路基板の製造方法 |
US7211289B2 (en) * | 2003-12-18 | 2007-05-01 | Endicott Interconnect Technologies, Inc. | Method of making multilayered printed circuit board with filled conductive holes |
JP2005236035A (ja) * | 2004-02-19 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
US7205483B2 (en) * | 2004-03-19 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Flexible substrate having interlaminar junctions, and process for producing the same |
US7737368B2 (en) * | 2005-09-30 | 2010-06-15 | Sanyo Electric Co., Ltd. | Circuit board and method of manufacturing circuit board |
JP4476226B2 (ja) * | 2006-02-24 | 2010-06-09 | 三洋電機株式会社 | 回路基板および回路基板の製造方法 |
JP5404010B2 (ja) * | 2007-11-22 | 2014-01-29 | 味の素株式会社 | 多層プリント配線板の製造方法及び多層プリント配線板 |
-
2009
- 2009-03-12 JP JP2009059005A patent/JP5284146B2/ja not_active Expired - Fee Related
- 2009-03-13 US US12/403,535 patent/US8153909B2/en not_active Expired - Fee Related
- 2009-03-13 TW TW098108183A patent/TWI415544B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2009246357A (ja) | 2009-10-22 |
TW200945990A (en) | 2009-11-01 |
TWI415544B (zh) | 2013-11-11 |
US8153909B2 (en) | 2012-04-10 |
US20090236138A1 (en) | 2009-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5284147B2 (ja) | 多層配線基板 | |
JP5284146B2 (ja) | 多層配線基板、及びその製造方法 | |
JP5290017B2 (ja) | 多層配線基板及びその製造方法 | |
JP5356876B2 (ja) | 多層配線基板及びその製造方法 | |
TWI423754B (zh) | 多層配線基板及其製造方法 | |
JP5566720B2 (ja) | 多層配線基板及びその製造方法 | |
JP5179920B2 (ja) | 多層配線基板 | |
KR101290471B1 (ko) | 다층 배선 기판 및 그 제조방법 | |
JP5504149B2 (ja) | 多層配線基板 | |
JP5172404B2 (ja) | 多層配線基板の製造方法、及び多層配線基板の中間製品 | |
KR101215246B1 (ko) | 다층 배선기판의 제조방법 및 다층 배선기판 | |
JP2011138869A (ja) | 多層配線基板の製造方法及び多層配線基板 | |
JP2012044158A (ja) | 多層配線基板及びその製造方法 | |
JP5566771B2 (ja) | 多層配線基板 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP2011138868A (ja) | 多層配線基板 | |
WO2013161181A1 (ja) | 多層配線基板 | |
US8450622B2 (en) | Multilayer wiring substrate and method of manufacturing the same | |
JP2013149810A (ja) | 多層配線基板の製造方法 | |
JP5340622B2 (ja) | 多層配線基板 | |
JP5350829B2 (ja) | 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板 | |
JP5269757B2 (ja) | 多層配線基板 | |
JP4549691B2 (ja) | 配線基板の製造方法 | |
JP2014154794A (ja) | 多層配線基板製造用の支持基板、多層配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130529 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |