JP5566720B2 - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP5566720B2
JP5566720B2 JP2010031864A JP2010031864A JP5566720B2 JP 5566720 B2 JP5566720 B2 JP 5566720B2 JP 2010031864 A JP2010031864 A JP 2010031864A JP 2010031864 A JP2010031864 A JP 2010031864A JP 5566720 B2 JP5566720 B2 JP 5566720B2
Authority
JP
Japan
Prior art keywords
main surface
surface side
layer
terminal
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010031864A
Other languages
English (en)
Other versions
JP2011171397A (ja
Inventor
真之介 前田
哲夫 鈴木
訓 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2010031864A priority Critical patent/JP5566720B2/ja
Priority to KR1020110011913A priority patent/KR101329896B1/ko
Priority to TW100104842A priority patent/TWI451825B/zh
Priority to CN201110040311.7A priority patent/CN102164451B/zh
Priority to US13/028,545 priority patent/US8772643B2/en
Publication of JP2011171397A publication Critical patent/JP2011171397A/ja
Priority to US14/229,144 priority patent/US20140215782A1/en
Application granted granted Critical
Publication of JP5566720B2 publication Critical patent/JP5566720B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/30—Foil or other thin sheet-metal making or treating
    • Y10T29/301—Method
    • Y10T29/302—Clad or other composite foil or thin metal making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Description

本発明は、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有する一方で、両面にビルドアップ層を順次形成していくいわゆるコア基板を製品として有しない多層配線基板及びその製造方法に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなる半導体パッケージを作製し、その半導体パッケージをマザーボード上に搭載するという手法が採用される。
この種のパッケージを構成するＩＣチップ搭載用配線基板としては、コア基板の表面及び裏面にビルドアップ層を形成した多層配線基板が実用化されている。この多層配線基板においては、コア基板として、例えば、補強繊維に樹脂を含浸させた樹脂基板（ガラスエポキシ基板など）が用いられている。そして、そのコア基板の剛性を利用して、コア基板の表面及び裏面に樹脂絶縁層と導体層とを交互に積層することにより、ビルドアップ層が形成されている。つまり、この多層配線基板において、コア基板は、補強の役割を果たしており、ビルドアップ層と比べて非常に厚く形成されている。また、コア基板には、表面及び裏面に形成されたビルドアップ層間の導通を図るための配線（具体的には、スルーホール導体など）が貫通形成されている。
ところで近年では、半導体集積回路素子の高速化に伴い、使用される信号周波数が高周波帯域となってきている。この場合、コア基板を貫通する配線が大きなインダクタンスとして寄与し、高周波信号の伝送ロスや回路誤動作の発生につながり、高速化の妨げとなってしまう。この問題を解決するために、多層配線基板を、コア基板を有さない基板とすることが提案されている（例えば特許文献１，２参照）。特許文献１，２に記載の多層配線基板は、比較的に厚いコア基板を省略することにより全体の配線長を短くしたものであるため、高周波信号の伝送ロスが低減され、半導体集積回路素子を高速で動作させることが可能となる。
特許文献１に開示されている製造方法では、仮基板の片面に金属箔を配置し、その金属箔の上に複数の導体層及び複数の樹脂絶縁層を交互に積層してなるビルドアップ層を形成する。その後、仮基板から金属箔を分離して、金属箔上にビルドアップ層が形成された構造体を得る。そして、金属箔をエッチングにより除去して、ビルドアップ層の最外層の表面（樹脂絶縁層の表面や複数の接続端子の表面）を露出させることで多層配線基板を製造している。
また、特許文献１には、ビルドアップ層の最外層にソルダーレジストを形成した多層配線基板が開示されている。なお、ソルダーレジストには、ＩＣチップ接続端子の表面を露出させる開口部が形成されている。特許文献２に開示されている多層配線基板でも、ＩＣチップの搭載面側の最外層にソルダーレジストが設けられ、そのソルダーレジストには、ＩＣチップ接続端子の上面を露出させる開口部が形成されている。ソルダーレジストは光硬化性を付与した樹脂絶縁材料の硬化物を主体として形成されており、ソルダーレジストの開口部は、所定のマスクを配置した状態で露光及び現像を行うことで形成される。そして、ソルダーレジストの開口部内にて露出したＩＣチップ接続端子の上面にはんだバンプが形成され、そのはんだバンプを介してＩＣチップが搭載されるようになっている。
特開２００７−１５８１７４号公報 特開２００４−１１１５４４号公報
ところで、上記特許文献１において、比較的面積が大きな接続端子（例えば、マザーボードに接続される母基板接続端子）の表面が最外層の樹脂絶縁層と面一となるよう形成された多層配線基板が開示されている。この多層配線基板では、母基板接続端子と樹脂絶縁層との境界部分に応力が加わる場合がある。このため、図２８に示されるように、母基板接続端子１０１と樹脂絶縁層１０２との境界部分を起点として樹脂絶縁層１０２側にクラック１０３が発生するといった問題が生じてしまう。
この対策として、多層配線基板において母基板接続端子の表面側外周部を被覆するようソルダーレジストを形成すると、母基板接続端子と樹脂絶縁層との境界部分に加わる応力が緩和される。ところが、多層配線基板において、最外層にソルダーレジストを形成する場合、そのソルダーレジストと内層の各樹脂絶縁層とは熱膨張係数が異なるため、それらの熱膨張係数差に応じて基板の反りが発生してしまう。この場合には、その反りを抑えるための構成（例えば、補強板など）が別途必要になり、結果として多層配線基板の製造コストが高くなってしまう。
本発明は上記の課題に鑑みてなされたものであり、その目的は、樹脂絶縁層におけるクラックの発生を防止して信頼性の高い多層配線基板を提供することにある。
そして上記課題を解決するための手段（手段１）としては、同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側に向うに従って拡径したビア導体により接続されている多層配線基板であって、前記複数の樹脂絶縁層は、光硬化性を付与していない樹脂絶縁材料の硬化物を用いて形成され、前記積層構造体の前記第１主面側において露出状態にある最外層の樹脂絶縁層には複数の第１開口部が形成され、前記複数の第１主面側接続端子は端子外面を有するとともに前記複数の第１開口部に対応して配置され、前記端子外面の外周部は前記最外層の樹脂絶縁層により被覆され、前記積層構造体の前記第２主面側において露出状態にある最外層の樹脂絶縁層には複数の第２開口部が形成され、前記複数の第２主面側接続端子は端子外面を有するとともに前記複数の第２開口部に対応して配置され、前記端子外面の外周部は前記最外層の樹脂絶縁層により被覆され、前記複数の第２主面側接続端子は、前記端子外面の中央部に凹部を有するとともに、表面中央部に凹面状箇所を有する銅層と、銅以外の金属からなり前記銅層の前記凹面状箇所を覆うめっき層とにより構成され、前記凹部の外端側が前記最外層の樹脂絶縁層の内側主面よりも外層側に位置し、前記複数の第２主面側接続端子は、前記凹部の外端側が前記開口部の内壁面に接することで、前記最外層の樹脂絶縁層との境界部分が非直線状になっていることを特徴とする多層配線基板がある。
従って、上記手段１に記載の発明によると、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層及び複数の導体層が交互に積層され、コア基板を含まないコアレス配線基板として多層配線基板が形成されている。この多層配線基板において、積層構造体を構成する複数の樹脂絶縁層は、光硬化性を付与していない樹脂絶縁材料の硬化物を主体とした同じビルドアップ材を用いて形成されている。この場合、最外層の樹脂絶縁層が別の樹脂絶縁材料で形成される場合と比較して、積層構造体での熱膨張係数差による影響が軽減される。この結果、多層配線基板の反りを抑えることができる。さらに、各接続端子が形成される最外層の樹脂絶縁層は、内層の樹脂絶縁層と同じ絶縁性に優れたビルドアップ材で形成されるため、各接続端子の間隔を狭くすることができ、多層配線基板の高集積化が可能となる。また、積層構造体の第１主面側において露出状態にある最外層の樹脂絶縁層には複数の第１開口部が形成され、それら第１開口部に対応して複数の第１主面側接続端子が配置されている。そして、第１主面側接続端子の端子外面の外周部は最外層の樹脂絶縁層に被覆されている。つまり、第１主面側接続端子の外周部は最外層の樹脂絶縁層に埋まり込んだ状態となる。従って、第１主面側接続端子の強度を十分に高めることができる。また、積層構造体の第２主面側においても露出状態にある最外層の樹脂絶縁層には複数の第２開口部が形成され、それら第２開口部に対応して第２主面側接続端子が配置されている。そして、第２主面側接続端子の端子外面の外周部は最外層の樹脂絶縁層により被覆されている。つまり、第２主面側接続端子の外周部は最外層の樹脂絶縁層に埋まり込んだ状態となる。従って、第２主面側接続端子の強度を十分に高めることができる。このように各接続端子を形成すると、接続端子と樹脂絶縁層との境界部分に加わる応力を緩和することができ、樹脂絶縁層にクラックが発生するリスクが減る。さらに、第２主面側接続端子には、端子外面の中央部に凹部が形成されている。特に、球面上の凹部を形成した場合は、第２主面側接続端子の端部に応力が集中することが緩和され樹脂絶縁層にクラックが発生を防止でき信頼性が向上する。この端子外面の凹部は、最深部が端子外面の外周部よりも内層側に位置するように形成されることが好ましい。このように凹部を形成すると、端子外面に対するはんだの接触面積が増すため、はんだ接続の強度を高めることができる。
第２主面側接続端子は、エッジが丸くなっている端子内面を有していることが好ましい。このようにすると、端子内面のエッジ部分での応力集中が回避されるため、樹脂絶縁層にクラックが発生するリスクが減り、従来に比べて多層配線基板の信頼性が向上する。なお、第２主面側接続端子は、母基板が接続される主面側に設けられてもよいし、その主面の反対側、例えばＩＣチップが搭載される主面側に設けられてもよい。
第１主面側には、接続対象がＩＣチップであるＩＣチップ接続端子及び接続対象が受動部品でありＩＣチップ接続端子よりも面積の大きい受動部品接続端子の２種類が、複数の第１主面側接続端子として存在するとともに、第２主面側には、接続対象が母基板でありＩＣチップ接続端子及び受動部品接続端子よりも面積の大きい母基板接続端子が、複数の第２主面側接続端子として存在することが好ましい。このようにすると、積層構造体の第１主面側において、面積の小さいＩＣチップ接続端子にＩＣチップを確実に接続できるとともに、面積が大きい受動部品接続端子に受動部品を確実に接続できる。また、積層構造体の第２主面側において、母基板接続端子を母基板に確実に接続することができる。
第１主面側には、接続対象がＩＣチップであるＩＣチップ接続端子が、複数の第１主面側接続端子として存在するとともに、第２主面側には、接続対象が受動部品でありＩＣチップ接続端子よりも面積の大きい受動部品接続端子及び接続対象が母基板でありＩＣチップ接続端子及び受動部品接続端子よりも面積の大きい母基板接続端子の２種類が、複数の第２主面側接続端子として存在していてもよい。このようにしても、積層構造体の第１主面側において、ＩＣチップ接続端子にＩＣチップを確実に接続できる。また、積層構造体の第２主面側において、受動部品接続端子に受動部品を確実に接続できるとともに、母基板接続端子を母基板に確実に接続することができる。
複数の樹脂絶縁層に形成されたビア導体は、いずれも第２主面側から第１主面側に向うに従って拡径した形状を有していてもよい。また逆に、複数の樹脂絶縁層に形成されたビア導体は、いずれも第１主面側から第２主面側に向うに従って拡径した形状を有していてもよい。このようにすると、コア基板を有さないコアレス配線基板を比較的容易に製造することができる。
母基板接続端子、並びに、ＩＣチップ接続端子及び受動部品接続端子のうちの少なくともいずれか一方は、主体をなす銅層の上面のみを銅以外のめっき層で覆った構造を有していてもよい。また、母基板接続端子、ＩＣチップ接続端子及び受動部品接続端子は、主体をなす銅層の上面のみを銅以外のめっき層で覆った構造を有していてもよい。特に、面積が小さなＩＣチップ接続端子について、主体をなす銅層の上面のみを銅以外のめっき層で覆った構造とすることが好ましい。このようにすれば、各接続端子の上面に形成されたはんだが横方向に膨らむことが防止される。このため、各接続端子の上面にはんだをファインピッチで形成することができる。
樹脂絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
なお、本発明において、「同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層」とは、例えば熱硬化性樹脂に含浸させる上記有機繊維等の添加物に違いがあったとしても、主体となる熱硬化性樹脂が同じであれば、その具体例に該当する。
また、上記課題を解決するための別の手段（手段２）としては、同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側に向うに従って拡径したビア導体により接続されている多層配線基板の製造方法であって、金属箔を剥離可能な状態で積層配置してなる基材を準備する基材準備工程と、光硬化性を付与していない樹脂絶縁材料を主体とするビルドアップ材を前記金属箔上に積層して、前記第２主面側の最外層の樹脂絶縁層を形成するとともに、前記第２主面側の最外層の樹脂絶縁層に存在する開口部の内部及び開口縁に金属導体部を形成する絶縁層及び導体部形成工程と、同じ絶縁材からなる複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化することにより積層構造体を形成するとともに、前記第１主面側にあらかじめ前記第１主面側接続端子を形成しておくビルドアップ工程と、前記ビルドアップ工程後、前記基材を除去して前記金属箔を露出させる基材除去工程と、前記金属箔及び前記金属導体部である銅層の少なくとも一部を除去して前記銅層の表面中央部に凹面状箇所を形成し、さらに銅以外の金属によるめっきを行い前記銅層の前記凹面状箇所を覆う前記めっき層を形成することにより、前記端子外面の中央部に凹部を有しかつ前記凹部の外端側が前記最外層の樹脂絶縁層の内側主面よりも外層側に位置し、前記凹部の外端側が前記開口部の内壁面に接することで前記最外層の樹脂絶縁層との境界部分が非直線状になっている前記第２主面側接続端子を形成する接続端子形成工程とを含むことを特徴とする多層配線基板の製造方法がある。
従って、手段２に記載の発明によると、端子外面の外周部が最外層の樹脂絶縁層によって被覆された第２主面側接続端子を確実に形成することができる。また、第２主面側接続端子の端子外面に、最深部が端子外面の外周部よりも内層側に位置するように凹部を形成することができる。このように第２主面側接続端子を形成すると、第２主面側接続端子と樹脂絶縁層との境界部分に加わる応力を緩和することができ、樹脂絶縁層にクラックが発生するリスクが減る。また、端子外面に対するはんだの接触面積が増すため、はんだ接続の強度を高めることができる。さらに、本発明の製造方法では、ビルドアップ工程後において、第２主面側接続端子のパターン形成をする必要がないため、比較的容易に多層配線基板を製造することができる。
絶縁層及び導体部形成工程では、光硬化性を付与していない樹脂絶縁材料を主体とするビルドアップ材を金属箔上に積層して、第２主面側の最外層の樹脂絶縁層を形成する工程、第２主面側の最外層の樹脂絶縁層に対してレーザー穴加工を施すことにより、金属箔の一部を露出させる開口部を形成する工程、第２主面側の最外層の樹脂絶縁層上にめっきレジストを形成するとともに、開口部に対応した位置にてそれよりも面積の大きい別の開口部を形成する工程、電解めっきを行って、金属導体部を２つの開口部内に形成する工程、及び、めっきレジストを除去する工程を順次行うようにしてもよい。このようにすると、第２主面側接続端子となる金属導体部を確実に形成することができる。
また、絶縁層及び導体部形成工程としては、銅めっきを行って、金属導体部の一部をなす金属導体部下層を金属箔上に形成する工程、光硬化性を付与していない樹脂絶縁材料を主体とするビルドアップ材を金属箔及び金属導体部下層の上に積層して、第２主面側の最外層の樹脂絶縁層を形成する工程、金属導体部下層の上端面を第２主面側の最外層の樹脂絶縁層から露出させる工程、第２主面側の最外層の樹脂絶縁層上にめっきレジストを形成するとともに、金属導体部下層の上端面に対応した位置にてそれよりも面積の大きい開口部を形成する工程、銅めっきを行って、開口部内に金属導体部の一部をなす金属導体部上層を形成する工程、及び、めっきレジストを除去する工程を順次行うようにしてもよい。このようにしても、第２主面側接続端子となる金属導体部を確実に形成することができる。
第１の実施の形態における多層配線基板の概略構成を示す断面図。 第１の実施の形態における多層配線基板の概略構成を示す平面図。 第１の実施の形態における多層配線基板の概略構成を示す平面図。 第１の実施の形態における多層配線基板の製造方法を示す説明図。 第１の実施の形態における多層配線基板の製造方法を示す説明図。 第１の実施の形態における多層配線基板の製造方法を示す説明図。 第１の実施の形態における多層配線基板の製造方法を示す説明図。 第１の実施の形態における多層配線基板の製造方法を示す説明図。 第１の実施の形態における多層配線基板の製造方法を示す説明図。 第１の実施の形態における多層配線基板の製造方法を示す説明図。 第１の実施の形態における多層配線基板の製造方法を示す説明図。 第１の実施の形態における多層配線基板の製造方法を示す説明図。 第１の実施の形態における多層配線基板の製造方法を示す説明図。 第１の実施の形態における多層配線基板の製造方法を示す説明図。 第１の実施の形態における多層配線基板の製造方法を示す説明図。 第１の実施の形態における多層配線基板の製造方法を示す説明図。 第２の実施の形態における多層配線基板の製造方法を示す説明図。 第２の実施の形態における多層配線基板の製造方法を示す説明図。 第２の実施の形態における多層配線基板の製造方法を示す説明図。 第２の実施の形態における多層配線基板の製造方法を示す説明図。 第２の実施の形態における多層配線基板の製造方法を示す説明図。 第２の実施の形態における多層配線基板の製造方法を示す説明図。 第２の実施の形態における多層配線基板の製造方法を示す説明図。 別の実施の形態における多層配線基板の概略構成を示す断面図。 別の実施の形態における多層配線基板の概略構成を示す断面図。 別の実施の形態における多層配線基板の概略構成を示す断面図。 別の実施の形態における多層配線基板の概略構成を示す平面図。 従来の多層配線基板を示す拡大断面図。
［第１の実施の形態］
以下、本発明を多層配線基板に具体化した第１の実施の形態を図面に基づき詳細に説明する。図１は、本実施の形態の多層配線基板の概略構成を示す拡大断面図である。また、図２は、上面側から見た多層配線基板の平面図であり、図３は、下面側から見た多層配線基板の平面図である。
図１に示されるように、多層配線基板１０は、コア基板を含まずに形成されたコアレス配線基板であって、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層２０，２１，２２，２３，２４と銅からなる複数の導体層２６とを交互に積層して多層化した配線積層部３０（積層構造体）を有している。各樹脂絶縁層２０〜２４は、光硬化性を付与していない樹脂絶縁材料、具体的には熱硬化性エポキシ樹脂の硬化物を主体としたビルドアップ材を用いて形成されている。多層配線基板１０において、配線積層部３０の上面３１側（第１主面側）には、複数の接続端子４１，４２（第１主面側接続端子）が配置されている。
図１及び図２に示されるように、本実施の形態の多層配線基板１０では、配線積層部３０の上面３１側に配置される複数の接続端子４１，４２として、接続対象がＩＣチップであるＩＣチップ接続端子４１と、接続対象がチップコンデンサであるコンデンサ接続端子４２とが存在している。配線積層部３０の上面３１側において、複数のＩＣチップ接続端子４１は、基板中央部に設けられたチップ搭載領域４３にてアレイ状に配置されている。また、コンデンサ接続端子４２は、ＩＣチップ接続端子４１よりも面積の大きい接続端子であり、チップ搭載領域４３よりも外周側に配置されている。
一方、図１及び図３に示されるように、配線積層部３０の下面３２側（第２主面側）には、接続対象がマザーボード（母基板）であるＬＧＡ（ランドグリッドアレイ）用の複数の接続端子４５（第２主面側接続端子としての母基板接続端子）がアレイ状に配置されている。これら母基板接続端子４５は、上面３１側のＩＣチップ接続端子４１及びコンデンサ接続端子４２よりも面積の大きな接続端子である。
樹脂絶縁層２１，２２，２３，２４には、それぞれビア穴３３及びフィルドビア導体３４が設けられている。各ビア導体３４は、いずれも同一方向に（図１では下面側から上面側に向かうに従って）拡径した形状を有し、各導体層２６、ＩＣチップ接続端子４１、コンデンサ接続端子４２、及び母基板接続端子４５を相互に電気的に接続している。
配線積層部３０の上面３１側において露出状態にある最外層の樹脂絶縁層２４には複数の開口部３５，３６（第１開口部）が形成されており、それら開口部３５，３６に対応してＩＣチップ接続端子４１及びコンデンサ接続端子４２が配置されている。具体的には、ＩＣチップ接続端子４１は、端子外面４１ａの高さが樹脂絶縁層２４の表面よりも低くなるような状態で開口部３５内に配置されており、端子外面４１ａの外周部が最外層の樹脂絶縁層２４により被覆されている。つまり、ＩＣチップ接続端子４１は、開口部３５よりも大きく、端子外面４１ａの外周部が樹脂絶縁層２４内に埋まっている。
また、コンデンサ接続端子４２は、端子外面４２ａの高さが樹脂絶縁層２４の表面よりも低くなるような状態で開口部３６内に配置されており、端子外面４２ａの外周部が最外層の樹脂絶縁層２４により被覆されている。つまり、コンデンサ接続端子４２は、開口部３６よりも大きく、端子外面４２ａの外周部が樹脂絶縁層２４内に埋まっている。ＩＣチップ接続端子４１及びコンデンサ接続端子４２は銅層を主体として構成されている。さらに、ＩＣチップ接続端子４１及びコンデンサ接続端子４２は、開口部３５，３６内に露出する銅層の上面のみを銅以外のめっき層４６，４７（具体的には、ニッケル−金めっき層）で覆った構造を有している。
配線積層部３０の下面３２側において露出状態にある最外層の樹脂絶縁層２０には複数の開口部３７（第２開口部）が形成されており、それら複数の開口部３７に対応して母基板接続端子４５が配置されている。具体的には、母基板接続端子４５は、端子外面４５ａの高さが樹脂絶縁層２０の表面よりも低くなるような状態で開口部３７内に配置されており、端子外面４５ａの外周部が最外層の樹脂絶縁層２０により被覆されている。つまり、母基板接続端子４５は、開口部３７よりも大きく、端子外面４５ａの外周部が樹脂絶縁層２０内に埋まっている。また、母基板接続端子４５は、端子外面４５ａの中央部に凹部４５ｂを有し、凹部４５ｂの最深部は端子外面４５ａの外周部よりも内層側に位置している。本実施の形態では、母基板接続端子４５における端子外面４５ａは、凹部４５ｂの最深部が樹脂絶縁層２０の内側主面２０ａよりも内層側に位置するように形成されている。なおここで、凹部４５ｂの外端側は内側主面２０とほぼ同じ位置となっているが、凹部４５ｂの外端側が内側主面２０ａよりも外層側に位置するように凹部４５ｂを形成してもよい。
また、母基板接続端子４５は、端子内面４５ｃのエッジ４５ｄが丸くなっている。さらに、母基板接続端子４５は、銅層を主体として構成されており、開口部３７内にて露出する銅層の上面のみを銅以外のめっき層４８（具体的には、ニッケル−金めっき層）で覆った構造を有している。そして、母基板接続端子４５上には、図示しないはんだを介してマザーボードが接続されるようになっている。
上記構成の多層配線基板１０は例えば以下の手順で作製される。
先ず、ビルドアップ工程において、十分な強度を有する支持基板（ガラスエポキシ基板など）を準備し、その支持基板上に、樹脂絶縁層２０〜２４及び導体層２６をビルドアップして配線積層部３０を形成する。
詳述すると、図４に示されるように、支持基板５０上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を貼り付けて下地樹脂絶縁層５１を形成することにより、支持基板５０及び下地樹脂絶縁層５１からなる基材５２を得る。そして、図５に示されるように、基材５２の下地樹脂絶縁層５１の上面に、積層金属シート体５４を配置する（基材準備工程）。ここで、下地樹脂絶縁層５１上に積層金属シート体５４を配置することにより、以降の製造工程で積層金属シート体５４が下地樹脂絶縁層５１から剥がれない程度の密着性が確保される。積層金属シート体５４は、２枚の銅箔５５，５６（一対の金属箔）を剥離可能な状態で密着させてなる。具体的には、金属めっき（例えば、クロムめっき、ニッケルめっき、チタンめっき、またはこれらの複合めっき）を介して銅箔５５、銅箔５６が配置された積層金属シート体５４が形成されている。
基材準備工程後、絶縁層及び導体部形成工程を行う。具体的には、図６に示されるように、基材５２上において、積層金属シート体５４を包むようにシート状の樹脂絶縁層２０を配置し、樹脂絶縁層２０を貼り付ける。ここで、樹脂絶縁層２０は、積層金属シート体５４と密着するとともに、その積層金属シート体５４の周囲領域において下地樹脂絶縁層５１と密着することで、積層金属シート体５４を封止する。
そして、図７に示されるように、例えばエキシマレーザーやＵＶレーザーやＣＯ２レーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層２０の所定の位置に銅箔５５の一部を露出させる開口部３７を形成する。その後、無電解銅めっきを行い、開口部３７内及び樹脂絶縁層２０を覆う全面めっき層（図示略）を形成する。
そして、樹脂絶縁層２０の上面にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。この結果、樹脂絶縁層２０上にめっきレジスト５７を形成するとともに、めっきレジスト５７において、樹脂絶縁層２０の開口部３７に対応する位置にそれよりも面積の大きい別の開口部５７ａを形成する（図８参照）。さらに、めっきレジスト５７を形成した状態で選択的に電解銅めっきを行って、積層金属シート体５４の銅箔５５上に金属導体部５８を形成した後、めっきレジスト５７を剥離する（図９参照）。ここで、金属導体部５８は、開口部３７の内部及び開口縁を覆うように形成される。
絶縁層及び導体部形成工程後、樹脂絶縁層２１との密着性を高めるために金属導体部５８表面の粗化（ＣＺ処理）を行う（図１０参照）。このとき、金属導体部５８表面が粗化されるとともに、金属導体部５８のエッジが丸くなる。その後、金属導体部５８が形成された樹脂絶縁層２０の上面にシート状の樹脂絶縁層２１を配置し、樹脂絶縁層２１を貼り付ける。（図１１参照）。
そして、図１２に示されるように、例えばエキシマレーザーやＵＶレーザーやＣＯ２レーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層２１の所定の位置（金属導体部５８の上部の位置）にビア穴３３を形成する。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴３３内のスミアを除去するデスミア工程を行う。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばＯ２プラズマによるプラズマアッシングの処理を行ってもよい。
デスミア工程の後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴３３内にビア導体３４を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことで、樹脂絶縁層２１上に導体層２６をパターン形成する（図１３参照）。
また、他の樹脂絶縁層２２〜２４及び導体層２６についても、上述した樹脂絶縁層２１及び導体層２６と同様の手法によって形成し、樹脂絶縁層２１上に積層していく。そして、最外層の樹脂絶縁層２４に対してレーザー穴加工を施すことにより複数の開口部３５，３６を形成する（図１４参照）。次いで、過マンガン酸カリウム溶液やＯ２プラズマなどにて各開口部３５，３６内のスミアを除去するデスミア工程を行う。
上述したビルドアップ工程によって、基材５２上に積層金属シート体５４、樹脂絶縁層２０〜２４及び導体層２６を積層した配線積層体６０を形成する。なお図１４に示されるように、配線積層体６０において積層金属シート体５４上に位置する領域が、多層配線基板１０の配線積層部３０となる部分である。また、配線積層体６０において複数の開口部３５によって露出される導体層２６の一部がＩＣチップ接続端子４１となり、複数の開口部３６によって露出される導体層２６の一部がコンデンサ接続端子４２となる。
ビルドアップ工程後、配線積層体６０をダイシング装置（図示略）により切断し、配線積層部３０の周囲領域を除去する（切断工程）。この際、図１４に示すように、配線積層部３０とその周囲部６４との境界（図１４では矢印で示す境界）において、配線積層部３０の下方にある基材５２（支持基板５０及び下地樹脂絶縁層５１）ごと切断する。この切断によって、樹脂絶縁層２０にて封止されていた積層金属シート体５４の外縁部が露出した状態となる。つまり、周囲部６４の除去によって、下地樹脂絶縁層５１と樹脂絶縁層２０との密着部分が失われる。この結果、配線積層部３０と基材５２とは積層金属シート体５４のみを介して連結した状態となる。
ここで、図１５に示されるように、積層金属シート体５４における一対の銅箔５５，５６の界面にて剥離することで、配線積層部３０から基材５２を除去して配線積層部３０（樹脂絶縁層２０）の下面３２上にある銅箔５５を露出させる（基材除去工程）。
その後、配線積層部３０の下面３２側において、銅箔５５及び金属導体部５８の一部を除去することによって、凹部４５ｂを有する母基板接続端子４５を形成する（接続端子形成工程）。具体的には、配線積層部３０の上面３１上において、エッチングレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、上面３１の表面全体を覆うエッチングレジストを形成する。この状態で、配線積層部３０に対してエッチングを行うことで、銅箔５５を全体的に除去するとともに、金属導体部５８の下側の一部を除去する。この結果、樹脂絶縁層２４に開口部３７が形成されるとともに、開口部３７内に残った金属導体部５８が母基板接続端子４５となる（図１６参照）。またこのとき、開口部３７内では、金属導体部５８の端部側よりも中央部側の方が効率よくエッチング除去され、母基板接続端子４５の端子外面４５ａに凹部４５ｂが形成される。なお、端子外面４５ａにおける凹部４５ｂの形成度合は、エッチング液の濃度、温度、処理時間などのエッチング条件を変更することで調整される。
その後、ＩＣチップ接続端子４１の表面、コンデンサ接続端子４２の表面、母基板接続端子４５の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施すことにより、ニッケル−金めっき層４６，４７，４８を形成する（めっき工程）。以上の工程を経ることで図１の多層配線基板１０を製造する。
従って、本実施の形態によれば以下の効果を得ることができる。
（１）本実施の形態の多層配線基板１０では、配線積層部３０を構成する複数の樹脂絶縁層２０〜２４は、光硬化性を付与していない樹脂絶縁材料の硬化物を主体とした同じビルドアップ材を用いて形成されている。この場合、最外層の樹脂絶縁層２０，２４が別の樹脂絶縁材料で形成される場合と比較して、配線積層部３０での熱膨張係数差による影響が軽減される。この結果、多層配線基板１０の反りを抑えることができる。さらに、各接続端子４１，４２，４５が形成されている最外層の樹脂絶縁層２０，２４は、内層の樹脂絶縁層２１〜２３と同じ絶縁性に優れたビルドアップ材で形成されるため、各接続端子４１，４２，４５の間隔を狭くすることができ、多層配線基板１０の高集積化が可能となる。
（２）本実施の形態の多層配線基板１０では、配線積層部３０の上面３１側において露出状態にある最外層の樹脂絶縁層２４には複数の開口部３５，３６が形成され、それら開口部３５，３６に対応して複数のＩＣチップ接続端子４１及びコンデンサ接続端子４２が配置されている。そして、各接続端子４１，４２の端子外面４１ａ，４２ａの外周部は最外層の樹脂絶縁層２４に被覆されている。つまり、各接続端子４１，４２は最外層の樹脂絶縁層２４に埋まり込んだ状態となっている。従って、各接続端子４１，４２の強度を十分に高めることができる。また、配線積層部３０の下面３２側においても露出状態にある最外層の樹脂絶縁層２０には複数の開口部３７が形成され、それら開口部３７に対応して母基板接続端子４５が配置されている。そして、母基板接続端子４５の端子外面４５ａの外周部は最外層の樹脂絶縁層２０により被覆されている。つまり、母基板接続端子４５は最外層の樹脂絶縁層２０に埋まり込んだ状態となる。従って、母基板接続端子４５の強度を十分に高めることができる。このように各接続端子４１，４２，４５を形成すると、接続端子４１，４２，４５と樹脂絶縁層２０，２４との境界部分に加わる応力を緩和することができる。また、境界部分が非直線的になることで、各種の薬液などが境界部分を介して基板内部に侵入しにくくなる。以上の結果、樹脂絶縁層２０，２４にクラックが発生するリスクが減り、従来に比べて多層配線基板１０の信頼性が向上する。
（３）本実施の形態の多層配線基板１０では、複数の母基板接続端子４５は端子外面４５ａの中央部に凹部４５ｂを有し、その凹部４５ｂの最深部は端子外面４５ａの外周部よりも内層側に位置している。このように母基板接続端子４５を形成すると、端子外面４５ａに対するはんだの接触面積が増すため、はんだ接続の強度を高めることができる。
（４）本実施の形態の多層配線基板１０では、母基板接続端子４５の端子内面４５ｃは、エッジ４５ｄが丸くなっている。このようにすると、母基板接続端子４５のエッジ部分での応力集中が回避されるため、樹脂絶縁層２０にクラックが発生するリスクが減り、従来に比べて多層配線基板１０の信頼性が向上する。
（５）本実施の形態の多層配線基板１０では、配線積層部３０の上面３１側において、接続対象がＩＣチップであるＩＣチップ接続端子４１及び接続対象がチップコンデンサでありＩＣチップ接続端子４１よりも面積の大きいコンデンサ接続端子４２の２種類が、複数の第１主面側接続端子として存在している。この場合、面積の小さいＩＣチップ接続端子４１にＩＣチップを確実に接続できるとともに、面積が大きいコンデンサ接続端子４２にチップコンデンサを確実に接続できる。また、配線積層部３０の下面３２側において、上面３１側の各接続端子４１，４２よりも面積の大きい母基板接続端子４５が存在しているので、その接続端子４５を母基板に確実に接続することができる。
（６）本実施の形態では、母基板接続端子４５となるべき金属導体部５８を先にパターン形成した後、配線積層部３０における内層の導体層２６が積層されるので、母基板接続端子４５と内層の導体層２６との位置ズレを防止することができる。さらに、基材除去工程後に母基板接続端子４５のパターン形成を行う必要がないため、比較的容易に多層配線基板１０を製造することができる。
［第２の実施の形態］
次に、本実施の形態を具体化した第２の実施の形態を図面に基づき説明する。本実施の形態では、多層配線基板１０の製造方法における絶縁層及び導体部形成工程が第１の実施の形態と異なっている。なお、多層配線基板１０の構成は第１の実施の形態と同じである。
以下、本実施の形態の製造方法について説明する。
本実施の形態の絶縁層及び導体部形成工程では、母基板接続端子４５となるべき金属導体部５８について、面積の小さい下層側と面積の大きい上層側とで別々の工程で形成している。
具体的には、先ず、第１の実施の形態と同様に、基材準備工程（図５参照）の後に無電解銅めっきを行い、積層金属シート体５４や基材５２を覆う全面めっき層（図示略）を形成する。
そして、積層金属シート体５４の上面にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。この結果、母基板接続端子４５に対応した位置に開口部７１ａを有する所定のパターンのめっきレジスト７１を形成する（図１７参照）。そして、めっきレジスト７１を形成した状態で選択的に電解銅めっきを行って、積層金属シート体５４上に金属導体部５８の一部をなす金属導体部下層５８ａを形成した後、めっきレジスト７１を剥離する（図１８参照）。また、樹脂絶縁層２０との密着性を高めるために金属導体部下層５８ａ表面の粗化（ＣＺ処理）を行う。
その後、金属導体部下層５８ａが形成された積層金属シート体５４を包むようにシート状の樹脂絶縁層２０を配置し、樹脂絶縁層２０を貼り付ける。（図１９参照）。ここで、樹脂絶縁層２０は、積層金属シート体５４及び金属導体部下層５８ａと密着するとともに、積層金属シート体５４の周囲領域において下地樹脂絶縁層５１と密着することで、積層金属シート体５４を封止する。
そして、例えばバフ研磨を行うことにより、金属導体部下層５８ａの上端面を樹脂絶縁層２０から露出させる（図２０参照）。その後、過マンガン酸カリウム溶液などのエッチング液を用いて金属導体部下層５８ａ上のスミアを除去するデスミア工程を行う。
デスミア工程の後、無電解銅めっきを行い、樹脂絶縁層２０や金属導体部下層５８ａの上端面を覆う全面めっき層（図示略）を形成する。そして、樹脂絶縁層２０の上面にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。この結果、金属導体部下層５８ａの上端面に対応した位置にそれよりも面積の大きい開口部７４ａを有する所定のパターンのめっきレジスト７４を形成する（図２１参照）。
そして、めっきレジスト７４を形成した状態で選択的に電解銅めっきを行って、開口部７４ａ内に金属導体部５８の一部をなす金属導体部上層５８ｂを形成した後、めっきレジスト７４を剥離する（図２２参照）。その後、エッチングを行い、全面めっき層（図示略）を除去する。以上の工程によって、金属導体部下層５８ａ及び金属導体部上層５８ｂからなる金属導体部５８を形成する。
絶縁層及び導体部形成工程後、表面粗化を行って金属導体部５８表面を粗化するとともに金属導体部５８（金属導体部上層５８ｂの上端面）のエッジを丸くする。その後、第１の実施の形態と同様に、ビルドアップ工程を行い、さらに切断工程を行うことにより、複数の樹脂絶縁層２０〜２４及び複数の導体層２６を積層して多層化した配線積層部３０を得る（図２３参照）。
切断工程後、配線積層部３０の下面３２側において、銅箔５５及び金属導体部５８の一部をエッチング除去することによって、凹部４５ｂを有する母基板接続端子４５を形成する（接続端子形成工程）。なおここで、金属導体部下層５８ａを完全に除去するとともに、金属導体部上層５８ｂの一部を除去する。この結果、最深部が樹脂絶縁層２０の内側主面２０ａよりも内層側に位置するように凹部４５ｂが形成されるとともに、残存する金属導体部上層５８ｂの一部が母基板接続端子４５となる。その後、めっき工程において、ＩＣチップ接続端子４１の表面、コンデンサ接続端子４２の表面、母基板接続端子４５の表面にめっき層４６，４７，４８を形成することで図１の多層配線基板１０を製造する。
本実施の形態のように多層配線基板１０を製造した場合でも、第１の実施の形態と同様の効果を得ることができる。
なお、本発明の各実施の形態は以下のように変更してもよい。
・上記各実施の形態の多層配線基板１０では、母基板接続端子４５の端子外面４５ａにおいて、最深部が樹脂絶縁層２０の内側主面２０ａよりも内層側に位置するように凹部４５ｂを形成していたが、これに限定されるものではない。図２４に示される多層配線基板１０Ａのように、最深部が樹脂絶縁層２０の内側主面２０ａよりも外側に位置するように凹部４５ｂを形成してもよい。
・上記各実施の形態の多層配線基板１０では、第１主面側接続端子としてのＩＣチップ接続端子４１とコンデンサ接続端子４２とが最外層の樹脂絶縁層２４にて被覆され、同じ高さとなるよう各接続端子４１，４２が形成されていたが、これに限定されるものではない。例えば、図２５に示される多層配線基板１０Ｂのように、コンデンサ接続端子４２を最外層の樹脂絶縁層２４よりも高くなるよう形成してもよい。なお、多層配線基板１０Ｂにおいて、コンデンサ接続端子４２は、上面及び側面をめっき層４７で覆った構造を有している。また、図２６に示される多層配線基板１０Ｃのように、ＩＣチップ接続端子４１を最外層の樹脂絶縁層２４よりも高くなるよう形成してもよい。この多層配線基板１０Ｃにおいて、ＩＣチップ接続端子４１は、上面及び側面をめっき層４６で覆った構造を有している。図２５及び図２６の多層配線基板１０Ｂ，１０Ｃのように、ＩＣチップ接続端子４１及びコンデンサ接続端子４２の高さを異ならせることにより、種類の異なる部品（ＩＣチップやチップコンデンサ）を各接続端子４１，４２に確実に接続することができる。
・上記各実施の形態の多層配線基板１０，１０Ａ〜１０Ｃでは、配線積層部３０の上面３１側にＩＣチップ接続端子４１とコンデンサ接続端子４２との２種類が第１主面側接続端子として存在し、配線積層部３０の下面３２側に母基板接続端子４５が第２主面側接続端子として存在していたが、これに限定されるものではない。具体的には、図２７に示す多層配線基板１０Ｄのように、配線積層部３０の下面３２側において、コンデンサ接続端子４２と母基板接続端子４５との２種類が第２主面側接続端子として存在していてもよい。なお、この多層配線基板１０Ｄでは、配線積層部３０の上面３１に、ＩＣチップ接続端子４１のみが第１主面側接続端子として存在している。
・上記第２の実施の形態では、絶縁層及び導体部形成工程において、バフ研磨を行うことにより、金属導体部下層５８ａの上端面を樹脂絶縁層２０から露出させていたが、これに限定されるものではない。バフ研磨以外の表面研磨やレーザーやプラズマを用いた加工を行うことによって、金属導体部下層５８ａの上端面を樹脂絶縁層２０から露出させてもよい。
・上記各実施の形態では、複数の樹脂絶縁層２１〜２４に形成される複数の導体層２６は、下面３２側から上面３１側に向かうに従って拡径したビア導体３４により互いに接続されていたが、これに限定されるものではない。複数の樹脂絶縁層２１〜２４に形成されるビア導体３４は同一方向に拡径した形状であればよく、上面３１側から下面３２側に向かうに従って拡径したビア導体により、複数の導体層２６を互いに接続してもよい。
・上記各実施の形態では、各接続端子４１，４２，４５を被覆するめっき層４６，４７，４８は、ニッケル−金めっき層であったが、銅以外のめっき層であればよく、例えば、ニッケル−パラジウム−金めっき層などの他のめっき層に変更してもよい。
次に、前述した各実施の形態によって把握される技術的思想を以下に列挙する。
（１）同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側に向うに従って拡径したビア導体により接続されている多層配線基板であって、前記複数の樹脂絶縁層は、光硬化性を付与していない樹脂絶縁材料の硬化物を用いて形成され、前記積層構造体の前記第１主面側において露出状態にある最外層の樹脂絶縁層には複数の第１開口部が形成され、前記複数の第１主面側接続端子は端子外面を有するとともに前記複数の第１開口部に対応して配置され、前記端子外面の外周部は前記最外層の樹脂絶縁層により被覆され、前記積層構造体の前記第２主面側において露出状態にある最外層の樹脂絶縁層には複数の第２開口部が形成され、前記複数の第２主面側接続端子は端子外面を有するとともに前記複数の第２開口部に対応して配置され、前記端子外面の外周部は前記最外層の樹脂絶縁層により被覆され、前記複数の第２主面側接続端子は前記端子外面の中央部に凹部を有し、その凹部の最深部は前記端子外面の外周部よりも内層側に位置する端子であり、前記第２主面側接続端子としての母基板接続端子、並びに、前記第１主面側接続端子としてのＩＣチップ接続端子及び前記受動部品接続端子のうちの少なくともいずれか一方は、主体をなす銅層の上面のみを銅以外のめっき層で覆った構造を有していることを特徴とする多層配線基板。
（２）技術的思想（１）において、前記母基板接続端子、前記ＩＣチップ接続端子及び前記受動部品接続端子は、主体をなす銅層の上面のみを銅以外のめっき層で覆った構造を有していることを特徴とする多層配線基板。
（３）技術的思想（１）または(２)において、前記第２主面側接続端子における端子外面は、前記凹部の最深部が最外層の樹脂絶縁層の内側主面よりも内層側に位置するように形成されていることを特徴とする多層配線基板。
１０，１０Ａ〜１０Ｄ…多層配線基板
２０〜２４…樹脂絶縁層
２６…導体層
３０…積層構造体としての配線積層部
３１…第１主面としての上面
３２…第２主面としての下面
３４…ビア導体
３５，３６…第１開口部としての開口部
３７…第２開口部としての開口部
４１…ＩＣチップ接続端子
４１ａ…端子外面
４２…受動部品接続端子としてのコンデンサ接続端子
４２ａ…端子外面
４５…母基板接続端子
４５ａ…端子外面
４５ｂ…凹部
４５ｃ…端子内面
４５ｄ…エッジ
５２…基材
５５…金属箔としての銅箔
５７，７４…めっきレジスト
５７ａ，７４ａ…開口部
５８…金属導体部
５８ａ…金属導体部下層
５８ｂ…金属導体部上層

Claims (9)

  1. 同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側に向うに従って拡径したビア導体により接続されている多層配線基板であって、
    前記複数の樹脂絶縁層は、光硬化性を付与していない樹脂絶縁材料の硬化物を用いて形成され、
    前記積層構造体の前記第１主面側において露出状態にある最外層の樹脂絶縁層には複数の第１開口部が形成され、前記複数の第１主面側接続端子は端子外面を有するとともに前記複数の第１開口部に対応して配置され、前記端子外面の外周部は前記最外層の樹脂絶縁層により被覆され、
    前記積層構造体の前記第２主面側において露出状態にある最外層の樹脂絶縁層には複数の第２開口部が形成され、前記複数の第２主面側接続端子は端子外面を有するとともに前記複数の第２開口部に対応して配置され、前記端子外面の外周部は前記最外層の樹脂絶縁層により被覆され、
    前記複数の第２主面側接続端子は、前記端子外面の中央部に凹部を有するとともに、表面中央部に凹面状箇所を有する銅層と、銅以外の金属からなり前記銅層の前記凹面状箇所を覆うめっき層とにより構成され、前記凹部の外端側が前記最外層の樹脂絶縁層の内側主面よりも外層側に位置し、
    前記複数の第２主面側接続端子は、前記凹部の外端側が前記開口部の内壁面に接することで、前記最外層の樹脂絶縁層との境界部分が非直線状になっている
    ことを特徴とする多層配線基板。
  2. 前記端子外面の凹部の最深部は前記端子外面の外周部よりも内層側に位置することを特徴とする請求項１に記載の多層配線基板。
  3. 前記複数の第２主面側接続端子は、エッジが丸くなっている端子内面を有していることを特徴とする請求項１または２に記載の多層配線基板。
  4. 前記第１主面側には、接続対象がＩＣチップであるＩＣチップ接続端子及び接続対象が受動部品であり前記ＩＣチップ接続端子よりも面積の大きい受動部品接続端子の２種類が、前記複数の第１主面側接続端子として存在するとともに、
    前記第２主面側には、接続対象が母基板であり前記ＩＣチップ接続端子及び前記受動部品接続端子よりも面積の大きい母基板接続端子が、前記複数の第２主面側接続端子として存在する
    ことを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板。
  5. 前記第１主面側には、接続対象がＩＣチップであるＩＣチップ接続端子が、前記複数の第１主面側接続端子として存在するとともに、
    前記第２主面側には、接続対象が受動部品であり前記ＩＣチップ接続端子よりも面積の大きい受動部品接続端子及び接続対象が母基板であり前記ＩＣチップ接続端子及び前記受動部品接続端子よりも面積の大きい母基板接続端子の２種類が、前記複数の第２主面側接続端子として存在する
    ことを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板。
  6. 前記複数の樹脂絶縁層に形成された前記ビア導体は、いずれも前記第２主面側から前記第１主面側に向うに従って拡径した形状を有することを特徴とする請求項１乃至５のいずれか１項に記載の多層配線基板。
  7. 同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側に向うに従って拡径したビア導体により接続されている多層配線基板の製造方法であって、
    金属箔を剥離可能な状態で積層配置してなる基材を準備する基材準備工程と、
    光硬化性を付与していない樹脂絶縁材料を主体とするビルドアップ材を前記金属箔上に積層して、前記第２主面側の最外層の樹脂絶縁層を形成するとともに、前記第２主面側の最外層の樹脂絶縁層に存在する開口部の内部及び開口縁に金属導体部を形成する絶縁層及び導体部形成工程と、
    同じ絶縁材からなる複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化することにより積層構造体を形成するとともに、前記第１主面側にあらかじめ前記第１主面側接続端子を形成しておくビルドアップ工程と、
    前記ビルドアップ工程後、前記基材を除去して前記金属箔を露出させる基材除去工程と、
    前記金属箔及び前記金属導体部である銅層の少なくとも一部を除去して前記銅層の表面中央部に凹面状箇所を形成し、さらに銅以外の金属によるめっきを行い前記銅層の前記凹面状箇所を覆う前記めっき層を形成することにより、前記端子外面の中央部に凹部を有しかつ前記凹部の外端側が前記最外層の樹脂絶縁層の内側主面よりも外層側に位置し、前記凹部の外端側が前記開口部の内壁面に接することで前記最外層の樹脂絶縁層との境界部分が非直線状になっている前記第２主面側接続端子を形成する接続端子形成工程と
    を含むことを特徴とする多層配線基板の製造方法。
  8. 前記絶縁層及び導体部形成工程では、
    光硬化性を付与していない樹脂絶縁材料を主体とするビルドアップ材を前記金属箔上に積層して、前記第２主面側の最外層の樹脂絶縁層を形成する工程、
    前記第２主面側の最外層の樹脂絶縁層に対してレーザー穴加工を施すことにより、前記金属箔の一部を露出させる開口部を形成する工程、
    前記第２主面側の最外層の樹脂絶縁層上にめっきレジストを形成するとともに、前記開口部に対応した位置にてそれよりも面積の大きい別の開口部を形成する工程、
    電解めっきを行って、前記金属導体部を前記２つの開口部内に形成する工程、及び、
    前記めっきレジストを除去する工程
    を順次行うことを特徴とする請求項７に記載の多層配線基板の製造方法。
  9. 前記絶縁層及び導体部形成工程では、
    銅めっきを行って、前記金属導体部の一部をなす金属導体部下層を前記金属箔上に形成する工程、
    光硬化性を付与していない樹脂絶縁材料を主体とするビルドアップ材を前記金属箔及び前記金属導体部下層の上に積層して、前記第２主面側の最外層の樹脂絶縁層を形成する工程、
    前記金属導体部下層の上端面を前記第２主面側の最外層の樹脂絶縁層から露出させる工程、
    前記第２主面側の最外層の樹脂絶縁層上にめっきレジストを形成するとともに、前記金属導体部下層の上端面に対応した位置にてそれよりも面積の大きい開口部を形成する工程、
    銅めっきを行って、前記開口部内に前記金属導体部の一部をなす金属導体部上層を形成する工程、及び、
    前記めっきレジストを除去する工程
    を順次行うことを特徴とする請求項７に記載の多層配線基板の製造方法。
JP2010031864A 2010-02-16 2010-02-16 多層配線基板及びその製造方法 Expired - Fee Related JP5566720B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010031864A JP5566720B2 (ja) 2010-02-16 2010-02-16 多層配線基板及びその製造方法
KR1020110011913A KR101329896B1 (ko) 2010-02-16 2011-02-10 다층 배선기판 및 그 제조방법
TW100104842A TWI451825B (zh) 2010-02-16 2011-02-15 多層配線基板及其製造方法
CN201110040311.7A CN102164451B (zh) 2010-02-16 2011-02-16 多层布线基板及其制造方法
US13/028,545 US8772643B2 (en) 2010-02-16 2011-02-16 Multilayer wiring substrate, and method of manufacturing the same
US14/229,144 US20140215782A1 (en) 2010-02-16 2014-03-28 Multilayer wiring substrate, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010031864A JP5566720B2 (ja) 2010-02-16 2010-02-16 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011171397A JP2011171397A (ja) 2011-09-01
JP5566720B2 true JP5566720B2 (ja) 2014-08-06

Family

ID=44368848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010031864A Expired - Fee Related JP5566720B2 (ja) 2010-02-16 2010-02-16 多層配線基板及びその製造方法

Country Status (5)

Country Link
US (2) US8772643B2 (ja)
JP (1) JP5566720B2 (ja)
KR (1) KR101329896B1 (ja)
CN (1) CN102164451B (ja)
TW (1) TWI451825B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504149B2 (ja) * 2009-12-28 2014-05-28 日本特殊陶業株式会社 多層配線基板
US9661763B2 (en) * 2011-10-11 2017-05-23 Hitachi Chemical Company, Ltd. Structure containing conductor circuit, method for manufacturing same, and heat-curable resin composition
JP5964658B2 (ja) * 2012-05-29 2016-08-03 京セラ株式会社 薄膜配線基板
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
US9275967B2 (en) * 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9418928B2 (en) 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9508637B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
CN205726710U (zh) * 2014-02-07 2016-11-23 株式会社村田制作所 树脂多层基板及元器件模块
JP6298722B2 (ja) * 2014-06-10 2018-03-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6324876B2 (ja) * 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2017045820A (ja) * 2015-08-26 2017-03-02 京セラ株式会社 集合基板
US10685922B2 (en) 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10950535B2 (en) 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
TWI685284B (zh) * 2018-12-11 2020-02-11 欣興電子股份有限公司 封裝結構及其製造方法
US10178755B2 (en) 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
US10714448B2 (en) * 2017-05-09 2020-07-14 Unimicron Technology Corp. Chip module with porous bonding layer and stacked structure with porous bonding layer
US11404310B2 (en) * 2018-05-01 2022-08-02 Hutchinson Technology Incorporated Gold plating on metal layer for backside connection access
JP6701261B2 (ja) * 2018-05-08 2020-05-27 矢崎総業株式会社 筐体、電気接続箱及びワイヤハーネス
JP7289620B2 (ja) * 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
JP7198154B2 (ja) * 2019-05-22 2022-12-28 新光電気工業株式会社 配線基板、及び配線基板の製造方法
TWI720847B (zh) * 2020-03-17 2021-03-01 欣興電子股份有限公司 晶片封裝結構及其製作方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674017B1 (en) * 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same
JP4899265B2 (ja) 2000-11-16 2012-03-21 凸版印刷株式会社 多層配線基板及びその製造方法、並びにレーザードリル装置
EP1791410B1 (en) * 2001-03-14 2009-05-13 Ibiden Co., Ltd. Multilayer printed circuit board
JP2002290022A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
US7129158B2 (en) * 2001-09-28 2006-10-31 Ibiden Co., Ltd. Printed wiring board and production method for printed wiring board
JP2003133711A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
US8076782B2 (en) * 2002-04-01 2011-12-13 Ibiden Co., Ltd. Substrate for mounting IC chip
JP2004111544A (ja) 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd 多層配線基板
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
WO2005052666A1 (ja) * 2003-11-27 2005-06-09 Ibiden Co., Ltd. Ｉｃチップ実装用基板、マザーボード用基板、光通信用デバイス、ｉｃチップ実装用基板の製造方法、および、マザーボード用基板の製造方法
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP2006086219A (ja) * 2004-09-14 2006-03-30 Nitto Denko Corp 配線回路基板
CN1873935B (zh) * 2005-05-31 2010-06-16 新光电气工业株式会社 配线基板的制造方法及半导体器件的制造方法
JP2007109902A (ja) * 2005-10-14 2007-04-26 Ibiden Co Ltd 多層プリント配線板の製造方法およびそれに用いる感光性ドライフィルム
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5172404B2 (ja) * 2008-03-13 2013-03-27 日本特殊陶業株式会社 多層配線基板の製造方法、及び多層配線基板の中間製品
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
JP5179920B2 (ja) 2008-03-28 2013-04-10 日本特殊陶業株式会社 多層配線基板
JP5284235B2 (ja) * 2008-09-29 2013-09-11 日本特殊陶業株式会社 半導体パッケージ
JP5289996B2 (ja) * 2009-02-16 2013-09-11 日本特殊陶業株式会社 補強材付き配線基板
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
JP2011138869A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
JP5504149B2 (ja) * 2009-12-28 2014-05-28 日本特殊陶業株式会社 多層配線基板
JP5436259B2 (ja) * 2010-02-16 2014-03-05 日本特殊陶業株式会社 多層配線基板の製造方法及び多層配線基板
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板

Also Published As

Publication number Publication date
CN102164451A (zh) 2011-08-24
US20140215782A1 (en) 2014-08-07
KR101329896B1 (ko) 2013-11-15
TWI451825B (zh) 2014-09-01
CN102164451B (zh) 2014-07-30
KR20110095146A (ko) 2011-08-24
TW201206293A (en) 2012-02-01
US8772643B2 (en) 2014-07-08
JP2011171397A (ja) 2011-09-01
US20110198114A1 (en) 2011-08-18

Similar Documents

Publication Publication Date Title
JP5566720B2 (ja) 多層配線基板及びその製造方法
JP5504149B2 (ja) 多層配線基板
JP5436259B2 (ja) 多層配線基板の製造方法及び多層配線基板
JP5623308B2 (ja) 多層配線基板及びその製造方法
JP5566771B2 (ja) 多層配線基板
US20140202740A1 (en) Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate
KR101281410B1 (ko) 다층 배선기판
TWI488558B (zh) 多層配線基板之製造方法
JP2012094662A (ja) 多層配線基板の製造方法
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
JP5638269B2 (ja) 多層配線基板
JP5269757B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140618

R150 Certificate of patent or registration of utility model

Ref document number: 5566720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees