KR20110095146A - 다층 배선기판 및 그 제조방법 - Google Patents

다층 배선기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110095146A
KR20110095146A KR1020110011913A KR20110011913A KR20110095146A KR 20110095146 A KR20110095146 A KR 20110095146A KR 1020110011913 A KR1020110011913 A KR 1020110011913A KR 20110011913 A KR20110011913 A KR 20110011913A KR 20110095146 A KR20110095146 A KR 20110095146A
Authority
KR
South Korea
Prior art keywords
main surface
resin insulating
layer
insulating layer
terminal
Prior art date
Application number
KR1020110011913A
Other languages
English (en)
Other versions
KR101329896B1 (ko
Inventor
신노스케 마에다
데츠오 스즈키
사토시 히라노
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20110095146A publication Critical patent/KR20110095146A/ko
Application granted granted Critical
Publication of KR101329896B1 publication Critical patent/KR101329896B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/30—Foil or other thin sheet-metal making or treating
    • Y10T29/301—Method
    • Y10T29/302—Clad or other composite foil or thin metal making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(과제) 수지 절연층에 있어서의 크랙의 발생을 방지하여 신뢰성이 높은 다층 배선기판을 제공하는 것.
(해결수단) 배선 적층부(30)의 상면(31)측의 수지 절연층(24)에는 복수의 개구부(35,36)가 형성되고, 하면(32)측의 수지 절연층(20)에는 복수의 개구부(37)가 형성된다. 각 개구부(35,36,37)에 대응하여 복수의 접속단자(41,42,45)가 배치된다. 접속단자(41,42)의 단자 외면(41a,42a)의 외주부는 수지 절연층(24)에 의해서 피복되고, 접속단자(45)의 단자 외면(45a)의 외주부는 수지 절연층(20)에 의해서 피복된다. 제 2 주면측 접속단자(45)는 단자 외면(45a)의 중앙부에 오목부(45b)를 가지며, 이 오목부(45b)의 최심부는 단자 외면(45a)의 외주부보다도 내층 측에 위치한다.

Description

다층 배선기판 및 그 제조방법{Multilayer Wiring Substrate, and Method of Manufacturing the Same}
본 발명은 같은 수지 절연재료를 주체로 한 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지는 한편으로 양면에 빌드업층을 순차적으로 형성하여 가는 이른바 코어기판을 제품으로서 가지지 않는 다층 배선기판 및 그 제조방법에 관한 것이다.
컴퓨터의 마이크로 프로세서 등으로서 사용되는 반도체 집적회로소자(IC칩)는 최근 더욱더 고속화, 고기능화되고 있으며, 이것에 부수하여 단자의 개수가 증가하여 단자 간의 피치도 좁아지게 되는 경향에 있다. 일반적으로 IC칩의 저면에는 다수의 단자가 밀집되어 어레이 형상으로 배치되어 있으며, 이러한 단자 군(群)은 마더보드 측의 단자 군에 대해서 플립 칩의 형태로 접속된다. 다만, IC칩 측의 단자 군과 마더보드 측의 단자 군에서는 단자 간의 피치에 큰 차이가 있는 점에서 IC칩을 마더보드 상에 직접적으로 접속하는 것이 곤란하다. 그래서, 통상은 IC칩을 IC칩 탑재용 배선기판 상에 탑재하여 이루어지는 반도체 패키지를 제작하고, 이 반도체 패키지를 마더보드 상에 탑재한다는 수법이 채용된다.
이러한 종류의 패키지를 구성하는 IC칩 탑재용 배선기판으로서는 코어기판의 표면 및 이면에 빌드업층을 형성한 다층 배선기판이 실용화되어 있다. 이 다층 배선기판 에 있어서는 코어기판으로서 예를 들면 보강 섬유에 수지를 함침시킨 수지 기판(유리 에폭시 기판 등)이 사용되고 있다. 그리고, 이 코어기판의 강성을 이용하여 코어기판의 표면 및 이면에 수지 절연층과 도체층을 교호로 적층함으로써 빌드업층이 형성되어 있다. 즉, 이 다층 배선기판에 있어서 코어기판은 보강의 역할을 하고 있으며, 빌드업층에 비해서 매우 두껍게 형성되어 있다. 또, 코어기판에는 표면 및 이면에 형성된 빌드업층 간의 도통을 도모하기 위한 배선(구체적으로는 스루홀 도체 등)이 관통 형성되어 있다.
그런데, 근래에는 반도체 집적회로소자의 고속화에 수반하여, 사용되는 신호 주파수가 고주파 대역으로 되어 가고 있다. 이 경우, 코어기판을 관통하는 배선이 큰 인덕턴스로서 기여하여 고주파 신호의 전달 로스나 회로 오동작의 발생으로 이어져서 고속화의 방해가 된다. 이 문제를 해결하기 위해서 다층 배선기판을 코어기판을 가지지 않는 기판으로 하는 것이 제안되어 있다(예를 들면, 특허문헌 1, 2 참조). 특허문헌 1, 2에 기재된 다층 배선기판은 비교적 두꺼운 코어기판을 생략함으로써 전체의 배선 길이를 짧게 한 것이기 때문에, 고주파 신호의 전달 로스가 저감되어 반도체 집적회로소자를 고속으로 동작시키는 것이 가능하게 된다.
특허문헌 1에 개시되어 있는 제조방법에서는 임시 기판의 편면에 금속박을 배치하고, 이 금속박 상에 복수의 도체층 및 복수의 수지 절연층을 교호로 적층하여 이루어지는 빌드업층을 형성한다. 그 후, 임시 기판으로부터 금속박을 분리하여 금속박 상에 빌드업층이 형성된 구조체를 얻는다. 그리고, 금속박을 에칭에 의해 제거함에 의해서 빌드업층의 최외층의 표면(수지 절연층의 표면이나 복수의 접속단자의 표면)을 노출시킴으로써 다층 배선기판을 제조하고 있다.
또, 특허문헌 1에는 빌드업층의 최외층에 솔더 레지스트를 형성한 다층 배선기판이 개시되어 있다. 또한, 솔더 레지스트에는 IC칩 접속단자의 표면을 노출시키는 개구부가 형성되어 있다. 특허문헌 2에 개시되어 있는 다층 배선기판에서도 IC칩의 탑재면 측의 최외층에 솔더 레지스트가 형성되며, 이 솔더 레지스트에는 IC칩 접속단자의 상면을 노출시키는 개구부가 형성되어 있다. 솔더 레지스트는 광경화성을 부여한 수지 절연재료의 경화물을 주체로 하여 형성되어 있으며, 솔더 레지스트의 개구부는 소정의 마스크를 배치한 상태에서 노광 및 현상을 실시함에 의해서 형성된다. 그리고, 솔더 레지스트의 개구부 내에서 노출된 IC칩 접속단자의 상면에 솔더 범프가 형성되며, 이 솔더 범프를 통해서 IC칩이 탑재되도록 되어 있다.
특허문헌 1 : 일본국 특개 2007-158174호 공보 특허문헌 2 : 일본국 특개 2004-111544호 공보
그런데, 상기 특허문헌 1에 있어서, 비교적 면적이 큰 접속단자(예를 들면, 마더보드에 접속되는 마더기판 접속단자)의 표면이 최외층의 수지 절연층의 표면과 일치되도록 형성된 다층 배선기판이 개시되어 있다. 이 다층 배선기판에서는 마더기판 접속단자와 수지 절연층의 경계부분에 응력이 가해지는 경우가 있다. 이 때문에, 도 28에 나타낸 바와 같이 마더기판 접속단자(101)와 수지 절연층(102)의 경계부분을 기점으로 하여 수지 절연층(102) 측으로 크랙(103)이 발생한다는 문제가 생긴다.
그 대책으로서, 다층 배선기판에 있어서 마더기판 접속단자의 표면측 외주부를 피복하도록 솔더 레지스트를 형성하면, 마더기판 접속단자와 수지 절연층의 경계부분에 가해지는 응력이 완화된다. 그런데, 다층 배선기판에 있어서 최외층에 솔더 레지스트를 형성할 경우, 이 솔더 레지스트와 내층의 각 수지 절연층은 열팽창계수가 다르기 때문에, 이것들의 열팽창계수의 차이에 의해서 기판에 뒤틀림이 발생한다. 이 경우에는 상기 뒤틀림을 억제하기 위한 구성(예를 들면, 보강판 등)이 별도로 필요하게 되며, 그 결과로서 다층 배선기판의 제조원가가 높아지게 된다.
본 발명은 상기한 과제를 감안하여 이루어진 것으로서, 그 목적은 수지 절연층에 있어서의 크랙의 발생을 방지하여 신뢰성이 높은 다층 배선기판을 제공하는 것에 있다.
그리고, 상기 과제를 해결하기 위한 수단(제 1 수단)으로서는, 같은 수지 절연재료를 주체로 하는 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되고, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 도체층은 상기 복수의 수지 절연층에 형성되며 상기 제 1 주면측 또는 상기 제 2 주면측으로 향함에 따라서 직경이 확대되는 비아 도체에 의해서 접속되어 있는 다층 배선기판으로서, 상기 복수의 수지 절연층은 광경화성을 부여하지 않은 수지 절연재료의 경화물을 사용하여 형성되고, 상기 적층 구조체의 상기 제 1 주면측에 있어서 노출 상태에 있는 최외층의 수지 절연층에는 복수의 제 1 개구부가 형성되고, 상기 복수의 제 1 주면측 접속단자는 단자 외면을 가짐과 아울러 상기 복수의 제 1 개구부에 대응하여 배치되며, 상기 단자 외면의 외주부는 상기 최외층의 수지 절연층에 의해서 피복되고, 상기 적층 구조체의 상기 제 2 주면측에 있어서 노출 상태에 있는 최외층의 수지 절연층에는 복수의 제 2 개구부가 형성되고, 상기 복수의 제 2 주면측 접속단자는 단자 외면을 가짐과 아울러 상기 복수의 제 2 개구부에 대응하여 배치되며, 상기 단자 외면의 외주부는 상기 최외층의 수지 절연층에 의해서 피복되고, 상기 복수의 제 2 주면측 접속단자는 상기 단자 외면의 중앙부에 오목부를 가지는 것을 특징으로 하는 다층 배선기판이 있다.
따라서, 상기 제 1 수단에 기재된 발명에 의하면, 같은 수지 절연재료를 주체로 한 복수의 수지 절연층 및 복수의 도체층이 교호로 적층되되 코어기판을 포함하지 않는 코어리스 배선기판으로서 다층 배선기판이 형성되어 있다.
이 다층 배선기판에 있어서, 적층 구조체를 구성하는 복수의 수지 절연층은 광경화성을 부여하지 않은 수지 절연재료의 경화물을 주체로 한 같은 빌드업 재료를 사용하여 형성되어 있다. 이 경우, 최외층의 수지 절연층이 다른 수지 절연재료에 의해서 형성되는 경우에 비해서 적층 구조체에서의 열팽창계수의 차이에 의한 영향이 경감된다. 이 결과, 다층 배선기판의 뒤틀림을 억제할 수 있다.
또한, 각 접속단자가 형성되는 최외층의 수지 절연층은 내층의 수지 절연층과 같은 절연성이 우수한 빌드업 재료에 의해서 형성되기 때문에, 각 접속단자의 간격을 좁게 할 수 있어 다층 배선기판의 고집적화가 가능하게 된다.
또, 적층 구조체의 제 1 주면측에 있어서 노출 상태에 있는 최외층의 수지 절연층에는 복수의 제 1 개구부가 형성되고, 이들 제 1 개구부에 대응하여 복수의 제 1 주면측 접속단자가 배치 되어 있다. 그리고, 제 1 주면측 접속단자의 단자 외면의 외주부는 최외층의 수지 절연층에 의해서 피복되어 있다. 즉, 제 1 주면측 접속단자의 외주부는 최외층의 수지 절연층에 매립된 상태가 된다. 따라서, 제 1 주면측 접속단자의 강도를 충분히 높일 수 있다.
또, 적층 구조체의 제 2 주면측에 있어서도 노출 상태에 있는 최외층의 수지 절연층에는 복수의 제 2 개구부가 형성되고, 이들 제 2 개구부에 대응하여 제 2 주면측 접속단자가 배치되어 있다. 그리고, 제 2 주면측 접속단자의 단자 외면의 외주부는 최외층의 수지 절연층에 의해서 피복되어 있다. 즉, 제 2 주면측 접속단자의 외주부는 최외층의 수지 절연층에 매립된 상태가 된다. 따라서, 제 2 주면측 접속단자의 강도를 충분히 높일 수 있다. 이와 같이 각 접속단자를 형성하면, 접속단자와 수지 절연층의 경계부분에 가해지는 응력을 완화시킬 수 있어 수지 절연층에 크랙이 발생할 가능성이 줄어들게 된다.
또한, 제 2 주면측 접속단자에는 단자 외면의 중앙부에 오목부가 형성되어 있다. 특히, 반구면상(半球面狀)의 오목부를 형성한 경우에는 제 2 주면측 접속단자의 단부에 응력이 집중하는 것이 완화되어 수지 절연층에 크랙의 발생을 방지할 수 있어 신뢰성이 향상된다.
상기 단자 외면의 오목부는 최심부(最深部)가 단자 외면의 외주부보다도 내층 측에 위치하도록 형성되는 것이 바람직하다. 이와 같이 오목부를 형성하면, 단자 외면에 대한 솔더의 접촉 면적이 증가하기 때문에, 솔더의 접속 강도를 높일 수 있다.
제 2 주면측 접속단자는 에지가 둥글게 되어 있는 단자 내면을 가지고 있는 것이 바람직하다. 이와 같이 하면, 단자 내면의 에지부분에서의 응력 집중이 회피되기 때문에, 수지 절연층에 크랙이 발생할 가능성이 줄어들게 되어 종래에 비해서 다층 배선기판의 신뢰성이 향상된다. 또한, 제 2 주면측 접속단자는 마더기판이 접속되는 주면측에 형성되어도 좋고, 이 주면의 반대측 예를 들면 IC칩이 탑재되는 주면측에 형성되어도 좋다.
제 1 주면측에는 접속대상이 IC칩인 IC칩 접속단자 및 접속대상이 수동부품이며 IC칩 접속단자보다도 면적이 큰 수동부품 접속단자의 2종류가 복수의 제 1 주면측 접속단자로서 존재함과 아울러, 제 2 주면측에는 접속대상이 마더기판이며 IC칩 접속단자 및 수동부품 접속단자보다도 면적이 큰 마더기판 접속단자가 복수의 제 2 주면측 접속단자로서 존재하는 것이 바람직하다. 이와 같이 하면, 적층 구조체의 제 1 주면측에 있어서, 면적이 작은 IC칩 접속단자에 IC칩을 확실하게 접속할 수 있음과 아울러 면적이 큰 수동부품 접속단자에 수동부품을 확실하게 접속할 수 있다. 또, 적층 구조체의 제 2 주면측에 있어서, 마더기판 접속단자를 마더기판에 확실하게 접속할 수 있다.
제 1 주면측에는 접속대상이 IC칩인 IC칩 접속단자가 복수의 제 1 주면측 접속단자로서 존재함과 아울러, 제 2 주면측에는 접속대상이 수동부품이며 IC칩 접속단자보다도 면적이 큰 수동부품 접속단자 및 접속대상이 마더기판이며 IC칩 접속단자 및 수동부품 접속단자보다도 면적이 큰 마더기판 접속단자의 2종류가 복수의 제 2 주면측 접속단자로서 존재하고 있어도 좋다. 이와 같이 하여도, 적층 구조체의 제 1 주면측에 있어서, IC칩 접속단자에 IC칩을 확실하게 접속할 수 있다. 또, 적층 구조체의 제 2 주면측에 있어서, 수동부품 접속단자에 수동부품을 확실하게 접속할 수 있음과 아울러 마더기판 접속단자를 마더기판에 확실하게 접속할 수 있다.
복수의 수지 절연층에 형성된 비아 도체는 모두 제 2 주면측에서 제 1 주면측으로 향함에 따라서 직경이 확대된 형상을 가지고 있어도 좋다. 또, 반대로 복수의 수지 절연층에 형성된 비아 도체는 모두 제 1 주면측에서 제 2 주면측으로 향함에 따라서 직경이 확대된 형상을 가지고 있어도 좋다. 이와 같이 하면, 코어기판을 가지지 않은 코어리스 배선기판을 비교적 용이하게 제조할 수 있다.
마더기판 접속단자, IC칩 접속단자 및 수동부품 접속단자 중 적어도 어느 하나는 주체를 이루는 구리층의 상면만을 구리 이외의 도금층으로 덮은 구조를 가지고 있어도 좋다. 또, 마더기판 접속단자, IC칩 접속단자 및 수동부품 접속단자는 주체를 이루는 구리층의 상면만을 구리 이외의 도금층으로 덮은 구조를 가지고 있어도 좋다. 특히 면적이 작은 IC칩 접속단자에 대해서 주체를 이루는 구리층의 상면만을 구리 이외의 도금층으로 덮은 구조로 하는 것이 바람직하다. 이와 같이 하면, 각 접속단자의 상면에 형성된 솔더 범프가 가로방향으로 팽창하는 것이 방지된다. 따라서, 각 접속단자의 상면에 솔더 범프를 파인 피치(fine pitch)로 형성할 수 있다.
수지 절연층의 형성재료의 최적한 예로서는 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등의 열경화성 수지, 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지, 폴리프로필렌 수지 등의 열가소성 수지 등을 들 수 있다. 그 외에 상기한 수지와 유리 섬유(유리 직포나 유리 부직포)나 폴리아미드 섬유 등의 유기 섬유와의 복합재료, 혹은 연속 다공질 PTFE 등의 삼차원 망상 불소계 수지 기재에 에폭시 수지 등의 열경화성 수지를 함침시킨 수지-수지 복합재료 등을 사용하여도 좋다.
또한, 본 발명에 있어서 "같은 수지 절연재료를 주체로 하는 복수의 수지 절연층"이란, 예를 들면 열경화성 수지에 함침시키는 상기 유기 섬유 등의 첨가물에 차이가 있다 하더라도 주체가 되는 열경화성 수지가 같으면 그 구체적인 예에 해당한다.
또, 상기 과제를 해결하기 위한 다른 수단(제 2 수단)으로서는, 같은 수지 절연재료를 주체로 하는 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되고, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 도체층은 상기 복수의 수지 절연층에 형성되며 상기 제 1 주면측 또는 상기 제 2 주면측으로 향함에 따라서 직경이 확대된 비아 도체에 의해서 접속되어 있는 다층 배선기판의 제조방법으로서, 금속박을 박리 가능한 상태로 적층 배치하여 이루어지는 기재를 준비하는 기재 준비공정과; 광경화성을 부여하지 않은 수지 절연재료를 주체로 하는 빌드업 재료를 상기 금속박 상에 적층하여 상기 제 2 주면측의 최외층의 수지 절연층을 형성함과 아울러, 상기 제 2 주면측의 최외층의 수지 절연층에 존재하는 개구부의 내부 및 개구연부(開口緣部)에 금속 도체부를 형성하는 절연층 및 도체부 형성공정과; 같은 절연재료로 이루어지는 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화함에 의해서 적층 구조체를 형성함과 아울러, 상기 제 1 주면측에 미리 상기 제 1 주면측 접속단자를 형성하여 두는 빌드업 공정과; 상기 빌드업 공정 후, 상기 기재를 제거하여 상기 금속박을 노출시키는 기재 제거공정과; 상기 금속박 및 상기 금속 도체부의 적어도 일부를 제거함에 의해서 오목부를 가지는 상기 제 2 주면측 접속단자를 형성하는 접속단자 형성공정;을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법이 있다.
따라서, 제 2 수단에 기재된 발명에 의하면, 단자 외면의 외주부가 최외층의 수지 절연층에 의해서 피복된 제 2 주면측 접속단자를 확실하게 형성할 수 있다. 또, 제 2 주면측 접속단자의 단자 외면에 최심부가 단자 외면의 외주부보다도 내층 측에 위치하도록 오목부를 형성할 수 있다. 이와 같이 제 2 주면측 접속단자를 형성하면, 제 2 주면측 접속단자와 수지 절연층의 경계부분에 가해지는 응력을 완화시킬 수 있어 수지 절연층에 크랙이 발생할 가능성이 줄어들게 된다. 또, 단자 외면에 대한 솔더의 접촉 면적이 증가하기 때문에, 솔더의 접속 강도를 높일 수 있다. 또한, 본 발명의 제조방법에서는, 빌드업 공정 후에 있어서, 제 2 주면측 접속단자의 패턴을 형성할 필요가 없기 때문에, 비교적 용이하게 다층 배선기판을 제조할 수 있다.
절연층 및 도체부 형성공정에서는, 광경화성을 부여하지 않은 수지 절연재료를 주체로 하는 빌드업 재료를 금속박 상에 적층하여 제 2 주면측의 최외층의 수지 절연층을 형성하는 공정; 제 2 주면측의 최외층의 수지 절연층에 대해서 레이저 드릴가공을 실시함에 의해서 금속박의 일부를 노출시키는 개구부를 형성하는 공정; 제 2 주면측의 최외층의 수지 절연층 상에 도금 레지스트를 형성함과 아울러, 개구부에 대응한 위치에서 이것보다도 면적이 큰 다른 개구부를 형성하는 공정; 전해 도금을 실시하여 금속 도체부를 2개의 개구부 내에 형성하는 공정; 및 도금 레지스트를 제거하는 공정;을 순차적으로 실시하도록 하여도 좋다. 이와 같이 하면, 제 2 주면측 접속단자가 되는 금속 도체부를 확실하게 형성할 수 있다.
또, 절연층 및 도체부 형성공정에서는, 구리도금을 실시하여 금속 도체부의 일부를 이루는 금속 도체부 하층을 금속박 상에 형성하는 공정; 광경화성을 부여하지 않은 수지 절연재료를 주체로 하는 빌드업 재료를 금속박 및 금속 도체부 하층 상에 적층하여 제 2 주면측의 최외층의 수지 절연층을 형성하는 공정; 금속 도체부 하층의 상단면을 제 2 주면측의 최외층의 수지 절연층(20)으로부터 노출시키는 공정; 제 2 주면측의 최외층의 수지 절연층 상에 도금 레지스트를 형성함과 아울러, 금속 도체부 하층의 상단면에 대응한 위치에서 이것보다도 면적이 큰 개구부를 형성하는 공정; 구리도금을 실시하여 개구부 내에 금속 도체부의 일부를 이루는 금속 도체부 상층을 형성하는 공정, 및 도금 레지스트를 제거하는 공정;을 순차적으로 실시하도록 하여도 좋다. 이와 같이 하여도, 제 2 주면측 접속단자가 되는 금속 도체부를 확실하게 형성할 수 있다.
도 1은 제 1 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
도 2는 제 1 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 평면도
도 3은 제 1 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 평면도
도 4는 제 1 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 5는 제 1 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 6은 제 1 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 7은 제 1 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 8은 제 1 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 9는 제 1 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 10은 제 1 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 11은 제 1 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 12는 제 1 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 13은 제 1 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 14는 제 1 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 15는 제 1 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 16은 제 1 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 17은 제 2 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 18은 제 2 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 19는 제 2 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 20은 제 2 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 21은 제 2 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 22는 제 2 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도.
도 23은 제 2 실시형태에 있어서의 다층 배선기판의 제조방법을 나타내는 설명도
도 24는 다른 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
도 25는 다른 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
도 26은 다른 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
도 27은 다른 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 평면도
도 28은 종래의 다층 배선기판을 나타내는 확대 단면도
[제 1 실시형태]
이하, 본 발명을 다층 배선기판에 구체화한 제 1 실시형태를 도면에 의거하여 상세하게 설명한다. 도 1은 본 실시형태의 다층 배선기판의 개략 구성을 나타내는 확대 단면도이다. 또, 도 2는 상면측에서 본 다층 배선기판의 평면도이고, 도 3은 하면측에서 본 다층 배선기판의 평면도이다.
도 1에 나타낸 바와 같이 다층 배선기판(10)은 코어기판을 포함하지 않고 형성된 코어리스 배선기판으로서, 같은 수지 절연재료를 주체로 한 복수의 수지 절연층(20,21,22,23,24)과 구리로 이루어지는 복수의 도체층(26)을 교호로 적층하여 다층화한 배선 적층부(적층 구조체)(30)를 가지고 있다. 각 수지 절연층(20∼24)은 광경화성을 부여하지 않은 수지 절연재료, 구체적으로는 열경화성 에폭시 수지의 경화물을 주체로 한 빌드업 재료를 사용하여 형성되어 있다. 다층 배선기판(10)에 있어서, 배선 적층부(30)의 상면(31)측(제 1 주면측)에는 복수의 접속단자(제 1 주면측 접속단자)(41,42)가 배치되어 있다.
도 1 및 도 2에 나타낸 바와 같이, 본 실시형태의 다층 배선기판(10)에서는 배선 적층부(30)의 상면(31)측에 배치되는 복수의 접속단자(41,42)로서 접속대상이 IC칩인 IC칩 접속단자(41)와 접속대상이 칩 콘덴서인 콘덴서 접속단자(42)가 존재하고 있다. 배선 적층부(30)의 상면(31)측에 있어서, 복수의 IC칩 접속단자(41)는 기판 중앙부에 형성된 칩 탑재영역(43)에서 어레이 형상으로 배치되어 있다. 또, 콘덴서 접속단자(42)는 IC칩 접속단자(41)보다도 면적이 큰 접속단자이며, 칩 탑재영역(43)보다도 기판의 외주측에 배치되어 있다.
한편 도 1 및 도 3에 나타낸 바와 같이, 배선 적층부(30)의 하면(32)측(제 2 주면측)에는 접속대상이 마더보드(마더기판)인 LGA(land grid array)용의 복수의 접속단자(제 2 주면측 접속단자로서의 마더기판 접속단자)(45)가 어레이 형상으로 배치되어 있다. 이들 마더기판 접속단자(45)는 상면(31)측의 IC칩 접속단자(41) 및 콘덴서 접속단자(42)보다도 면적이 큰 접속단자이다.
수지 절연층(21,22,23,24)에는 각각 비아 홀(33) 및 필드 비아 도체(34)가 형성되어 있다. 각 비아 도체(34)는 모두 동일한 방향으로(도 1에서는 하면측에서 상면측으로 향함에 따라서) 직경이 확대되는 형상을 가지며, 각 도체층(26), IC칩 접속단자(41), 콘덴서 접속단자(42) 및 마더기판 접속단자(45)를 서로 전기적으로 접속하고 있다.
배선 적층부(30)의 상면(31)측에 있어서 노출 상태에 있는 최외층의 수지 절연층(24)에는 복수의 개구부(35,36)(제 1 개구부)가 형성되어 있으며, 이들 개구부(35,36)에 대응하여 IC칩 접속단자(41) 및 콘덴서 접속단자(42)가 배치되어 있다. 구체적으로는, IC칩 접속단자(41)는 단자 외면(41a)의 높이가 수지 절연층(24)의 표면보다도 낮게 되는 상태로 개구부(35)에 대응하여 배치되어 있으며, 단자 외면(41a)의 외주부가 최외층의 수지 절연층(24)에 의해서 피복되어 있다. 즉, IC칩 접속단자(41)는 개구부(35)보다도 크며, 단자 외면(41a)의 외주부가 수지 절연층(24) 내에 매립되어 있다.
또, 콘덴서 접속단자(42)는 단자 외면(42a)의 높이가 수지 절연층(24)의 표면보다도 낮게 되는 상태로 개구부(36)에 대응하여 배치되어 있으며, 단자 외면(42a)의 외주부가 최외층의 수지 절연층(24)에 의해서 피복되어 있다. 즉, 콘덴서 접속단자(42)는 개구부(36)보다 크며, 단자 외면(42a)의 외주부가 수지 절연층(24) 내에 매립되어 있다. IC칩 접속단자(41) 및 콘덴서 접속단자(42)는 구리층을 주체로 하여 구성되어 있다. 또한, IC칩 접속단자(41) 및 콘덴서 접속단자(42)는 개구부(35,36) 내에서 노출되는 구리층의 상면만을 구리 이외의 도금층(46,47)(구체적으로는 니켈-금 도금층)으로 덮은 구조를 가지고 있다.
배선 적층부(30)의 하면(32)측에 있어서 노출 상태에 있는 최외층의 수지 절연층(20)에는 복수의 개구부(37)(제 2 개구부)가 형성되어 있으며, 이들 복수의 개구부(37)에 대응하여 마더기판 접속단자(45)가 배치되어 있다. 구체적으로는, 마더기판 접속단자(45)는 단자 외면(45a)의 높이가 수지 절연층(20)의 표면보다도 낮게 되는 상태로 개구부(37)에 대응하여 배치되어 있으며, 단자 외면(45a)의 외주부가 최외층의 수지 절연층(20)에 의해서 피복되어 있다. 즉, 마더기판 접속단자(45)는 개구부(37)보다도 크며, 단자 외면(45a)의 외주부가 수지 절연층(20) 내에 매립되어 있다. 또, 마더기판 접속단자(45)는 단자 외면(45a)의 중앙부에 오목부(45b)를 가지고 있으며, 오목부(45b)의 최심부(最深部)는 단자 외면(45a)의 외주부보다도 내층 측에 위치하고 있다. 본 실시형태에서는, 마더기판 접속단자(45)에 있어서의 단자 외면(45a)은 그 오목부(45b)의 최심부가 수지 절연층(20)의 내측 주면(主面)(20a)보다도 내층 측에 위치하도록 형성되어 있다. 또한 여기서, 오목부(45b)의 외단측은 내측 주면(20a)과 거의 같은 위치로 되어 있으나, 오목부(45b)의 외단측이 내측 주면(20a)보다도 외층 측에 위치하도록 오목부(45b)를 형성하여도 좋다.
또, 마더기판 접속단자(45)는 단자 내면(45c)의 에지(45d)가 둥글게 되어 있다. 또한, 마더기판 접속단자(45)는 구리층을 주체로 하여 구성되어 있으며, 개구부(37) 내에서 노출되는 구리층의 상면만을 구리 이외의 도금층(48)(구체적으로는 니켈-금 도금층)으로 덮은 구조를 가지고 있다. 그리고, 마더기판 접속단자(45) 상에는 도시하지 않은 솔더를 통해서 마더보드가 접속되도록 되어 있다.
상기 구성의 다층 배선기판(10)은 예를 들면 이하의 순서로 제작된다.
우선 빌드업 공정에 있어서, 충분한 강도를 가지는 지지기판(유리 에폭시 기판 등)(50)을 준비하고, 이 지지기판(50) 상에 수지 절연층(20∼24) 및 도체층(26)을 빌드업하여 배선 적층부(30)를 형성한다.
상세하게 설명하면, 도 4에 나타낸 바와 같이 지지기판(50) 상에 에폭시 수지로 이루어지는 시트형상의 절연 수지 기재를 붙여서 하지(下地) 수지 절연층(51)을 형성함으로써, 지지기판(50) 및 하지 수지 절연층(51)으로 이루어지는 기재(基材)(52)를 얻는다. 그리고, 도 5에 나타낸 바와 같이 기재(52)의 하지 수지 절연층(51)의 상면에 적층 금속 시트체(54)를 배치한다(기재 준비공정).
여기서, 하지 수지 절연층(51) 상에 적층 금속 시트체(54)를 배치함으로써, 이후의 제조공정에서 적층 금속 시트체(54)가 하지 수지 절연층(51)으로부터 박리되지 않을 정도의 밀착성이 확보된다. 적층 금속 시트체(54)는 2장의 동박(55,56)(1쌍의 금속박)을 박리 가능한 상태로 밀착시켜서 이루어진다. 구체적으로는 금속 도금(예를 들면, 크롬 도금, 니켈 도금, 티탄 도금, 또는 이것들의 복합 도금)을 사이에 두고서 동박(55)과 동박(56)이 배치된 적층 금속 시트체(54)가 형성되어 있다.
기재 준비공정 후, 절연층 및 도체부 형성공정을 실시한다. 구체적으로는 도 6에 나타낸 바와 같이 기재(52) 상에 있어서, 적층 금속 시트체(54)를 에워싸도록 시트형상의 수지 절연층(20)을 배치하고서 이 수지 절연층(20)을 붙인다. 여기서, 수지 절연층(20)은 적층 금속 시트체(54)와 밀착됨과 아울러, 이 적층 금속 시트체(54)의 주위 영역에 있어서 하지 수지 절연층(51)과 밀착됨으로써 적층 금속 시트체(54)를 밀봉한다.
그리고, 도 7에 나타낸 바와 같이, 예를 들면 엑시머 레이저나 UV 레이저나 CO2 레이저 등을 사용하여 레이저 가공을 실시함에 의해서 수지 절연층(20)의 소정 위치에 동박(55)의 일부를 노출시키는 개구부(37)를 형성한다. 그 후, 무전해 동도금을 실시하여 개구부(37) 내 및 수지 절연층(20)을 덮는 전면(全面) 도금층(도시생략)을 형성한다.
그리고, 수지 절연층(20)의 상면에 도금 레지스트 형성용의 드라이 필름을 적층하고, 이 드라이 필름에 대해서 노광 및 현상을 실시한다. 이 결과, 수지 절연층(20) 상에 도금 레지스트(57)가 형성됨과 아울러, 도금 레지스트(57)에 있어서 수지 절연층(20)의 개구부(37)에 대응하는 위치에 이것보다도 면적이 큰 다른 개구부(57a)가 형성된다(도 8 참조).
또한, 도금 레지스트(57)를 형성한 상태에서 선택적으로 전해 동도금을 실시하여 적층 금속 시트체(54)의 동박(55) 상에 금속 도체부(58)를 형성한 후, 도금 레지스트(57)를 박리한다(도 9 참조). 여기서, 금속 도체부(58)는 개구부(37)의 내부 및 개구연부(開口緣部)를 덮도록 형성된다.
절연층 및 도체부 형성공정 후, 수지 절연층(21)과의 밀착성을 높이기 위해서 금속 도체부(58) 표면의 조화(粗化)(CZ처리)를 실시한다(도 10 참조). 이 때, 금속 도체부(58) 표면이 조화됨과 아울러 금속 도체부(58)의 에지가 둥글게 된다. 그 후, 금속 도체부(58)가 형성된 수지 절연층(20)의 상면에 시트형상의 수지 절연층(21)을 배치하고서 이 수지 절연층(21)을 붙인다(도 11 참조).
그리고, 도 12에 나타낸 바와 같이, 예를 들면 엑시머 레이저나 UV 레이저나 CO2 레이저 등을 사용하여 레이저 가공을 실시함에 의해서 수지 절연층(21)의 소정 위치{금속 도체부(58)의 상부 위치}에 비어 홀(33)을 형성한다. 이어서, 과망간산칼륨 용액 등의 에칭액을 사용하여 각 비어 홀(33) 내의 스미어를 제거하는 디스미어(desmear) 공정을 실시한다. 또한, 디스미어 공정으로서는 에칭액를 사용한 처리 이외에, 예를 들면 02 플라즈마에 의한 플라즈마 애싱의 처리를 실시하여도 좋다.
디스미어 공정 후, 종래의 공지 수법에 따라서 무전해 동도금 및 전해 동도금을 실시함에 의해서 각 비어 홀(33) 내에 비아 도체(34)를 형성한다. 또한, 종래의 공지 수법(예를 들면 세미 애디티브법)에 따라서 에칭을 실시함에 의해서 수지 절연층(21) 상에 도체층(26)을 패턴 형성한다(도 13 참조).
또, 다른 수지 절연층(22∼24) 및 도체층(26)에 대해서도 상술한 수지 절연층(21) 및 도체층(26)과 같은 수법에 따라서 수지 절연층(21) 상에 적층하여 간다. 그리고, 최외층의 수지 절연층(24)에 대해서 레이저 드릴가공을 실시함에 의해서 복수의 개구부(35,36)를 형성한다(도 14 참조). 이어서, 과망간산칼륨 용액이나 02 플라즈마 등으로 각 개구부(35,36) 내의 스미어를 제거하는 디스미어 공정을 실시한다.
상기한 빌드업 공정에 의해서 기재(52) 상에 적층 금속 시트체(54), 수지 절연층(20∼24) 및 도체층(26)을 적층한 배선 적층체(60)를 형성한다. 또한, 도 14에 나타낸 바와 같이, 배선 적층체(60)에 있어서 적층 금속 시트체(54) 상에 위치하는 영역이 다층 배선기판(10)의 배선 적층부(30)가 되는 부분이다. 또, 배선 적층체(60)에 있어서 복수의 개구부(35)에 의해서 노출되는 도체층(26)의 일부가 IC칩 접속단자(41)가 되고, 복수의 개구부(36)에 의해서 노출되는 도체층(26)의 일부가 콘덴서 접속단자(42)가 된다.
빌드업 공정 후, 배선 적층체(60)를 다이싱 장치(도시생략)로 절단하여 배선 적층부(60)의 주위 영역을 제거한다(절단공정). 이 때, 도 14에 나타낸 바와 같이 배선 적층부(60)와 그 주위부(64)의 경계(도 14에서는 화살표로 나타내는 경계)에 있어서, 배선 적층부(60)의 하부에 있는 기재(52){지지기판(50) 및 하지 수지 절연층(51)}와 함께 절단한다. 이 절단에 의해서 수지 절연층(20)에 의해 밀봉되어 있던 적층 금속 시트체(54)의 외연부가 노출된 상태로 된다. 즉, 주위부(64)의 제거에 의해서 하지 수지 절연층(51)과 수지 절연층(20)의 밀착부분이 없어지게 된다. 이 결과, 배선 적층부(60)와 기재(52)는 적층 금속 시트체(54)만을 통해서 연결된 상태가 된다.
여기서, 도 15에 나타낸 바와 같이 적층 금속 시트체(54)에 있어서의 1쌍의 동박(55,56)을 그 계면에서 박리함으로써, 배선 적층부(30)로부터 기재(52)를 제거하여 배선 적층부(30){수지 절연층(20)}의 하면(32) 상에 있는 동박(55)를 노출시킨다(기재 제거공정).
그 후, 배선 적층부(30)의 하면(32)측에 있어서 동박(55) 및 금속 도체부(58)의 일부를 제거함에 의해서 오목부(45b)를 가지는 마더기판 접속단자(45)를 형성한다(접속단자 형성공정).
구체적으로는, 배선 적층부(30)의 상면(31) 상에 에칭 레지스트 형성용의 드라이 필름을 적층하고, 이 드라이 필름에 대해서 노광 및 현상을 실시함에 의해서 상면(31)의 표면 전체를 덮는 에칭 레지스터를 형성한다. 이 상태에서 배선 적층부(30)에 대해서 에칭을 실시함에 의해서 동박(55)을 전체적으로 제거함과 아울러 금속 도체부(58)의 하측의 일부를 제거한다. 이 결과, 수지 절연층(20)에 개구부(37)가 형성됨과 아울러 잔존하는 금속 도체부(58)가 마더기판 접속단자(45)가 된다(도 16 참조). 또 이 때, 개구부(37) 내에서는 금속 도체부(58)의 단부측보다도 중앙부측이 효율좋게 에칭 제거됨으로써 마더기판 접속단자(45)의 단자 외면(45a)에 오목부(45b)가 형성된다. 또한, 단자 외면(45a)에 있어서의 오목부(45b)의 형성 정도는 에칭액의 농도, 온도, 처리시간 등의 에칭 조건을 변경함에 의해서 조정된다.
그 후, IC칩 접속단자(41)의 표면, 콘덴서 접속단자(42)의 표면, 마더기판 접속단자(45)의 표면에 대해서 무전해 니켈 도금, 무전해 금 도금을 순자적으로 실시함에 의해서 니켈-금 도금층(46,47,48)을 형성한다(도금공정). 이상의 공정을 거침으로써 도 1의 다층 배선기판(10)이 제조된다.
따라서, 본 실시형태에 의하면 이하의 효과를 얻을 수 있다.
(1) 본 실시형태의 다층 배선기판(10)에서는, 배선 적층부(30)를 구성하는 복수의 수지 절연층(20∼24)이 광경화성을 부여하지 않은 수지 절연재료의 경화물을 주체로 한 같은 빌드업 재료를 사용하여 형성되어 있다. 이 경우, 최외층의 수지 절연층(20,24)이 다른 수지 절연재료로 형성되는 경우에 비해서 배선 적층부(30)에서의 열팽창 계수의 차이에 의한 영향이 경감된다. 이 결과, 다층 배선기판(10)의 뒤틀림을 억제할 수 있다. 또한, 각 접속단자(41,42,45)가 형성되어 있는 최외층의 수지 절연층(20,24)은 내층의 수지 절연층(21∼23)과 같은 절연성이 우수한 빌드업 재료로 형성되기 때문에, 각 접속단자(41,42,45)의 간격을 좁게 할 수 있어 다층 배선기판(10)의 고집적화가 가능하게 된다.
(2) 본 실시형태의 다층 배선기판(10)에서는, 배선 적층부(30)의 상면(31)측에 있어서 노출 상태에 있는 최외층의 수지 절연층(24)에는 복수의 개구부(35,36)가 형성되고, 이들 개구부(35,36)에 대응하여 복수의 IC칩 접속단자(41) 및 콘덴서 접속단자(42)가 배치되어 있다. 그리고, 각 접속단자(41,42)의 단자 외면(41a,42a)의 외주부는 최외층의 수지 절연층(24)에 의해서 피복되어 있다. 즉, 각 접속단자(41,42)는 최외층의 수지 절연층(24)에 매립된 상태로 되어 있다. 따라서, 각 접속단자(41,42)의 강도를 충분히 높일 수 있다. 또, 배선 적층부(30)의 하면(32)측에 있어서도 노출 상태에 있는 최외층의 수지 절연층(20)에는 복수의 개구부(37)가 형성되고, 이들 개구부(37)에 대응하여 마더기판 접속단자(45)가 배치되어 있다. 그리고, 마더기판 접속단자(45)의 단자 외면(45a)의 외주부는 최외층의 수지 절연층(20)에 의해서 피복되어 있다. 즉, 마더기판 접속단자(45)는 최외층의 수지 절연층(20)에 매립된 상태로 되어 있다. 따라서, 마더기판 접속단자(45)의 강도를 충분히 높일 수 있다. 이와 같이 각 접속단자(41,42,45)를 형성하면, 접속단자(41,42,45)와 수지 절연층(20,24)의 경계부분에 가해지는 응력을 완화시킬 수 있다. 또, 경계부분이 비직선적으로 됨으로써 각종의 약액(藥液) 등이 경계부분을 통해서 기판 내부로 침입하기 어려워지게 된다. 이상의 결과, 수지 절연층(20,24)에 크랙이 발생할 가능성이 줄어들게 되어 종래에 비해서 다층 배선기판(10)의 신뢰성이 향상된다.
(3) 본 실시형태의 다층 배선기판(10)에서는, 복수의 마더기판 접속단자(45)가 단자 외면(45a)의 중앙부에 오목부(45b)를 가지고 있으며, 이 오목부(45b)의 최심부가 단자 외면(45a)의 외주부보다도 내층 측에 위치하고 있다. 이와 같이 마더기판 접속단자(45)를 형성하면, 단자 외면(45a)에 대한 솔더의 접촉면적이 증가하기 때문에, 솔더의 접속 강도를 높일 수 있다.
(4) 본 실시형태의 다층 배선기판(10)에서는, 마더기판 접속단자(45)의 단자 내면(45c)의 에지(45d)가 둥글게 되어 있다. 이와 같이 하면, 마더기판 접속단자(45)의 에지부분에서의 응력 집중이 회피되기 때문에, 수지 절연층(20)에 크랙이 발생할 가능성이 줄어들게 되어 종래에 비해서 다층 배선기판(10)의 신뢰성이 향상된다.
(5) 본 실시형태의 다층 배선기판(10)에서는, 배선 적층부(30)의 상면(31)측에 있어서, 접속대상이 IC칩인 IC칩 접속단자(41) 및 접속대상이 칩 콘덴서이며 IC칩 접속단자(41)보다도 면적이 큰 콘덴서 접속단자(42)의 2종류가 복수의 제 1 주면측 접속단자로서 존재하고 있다. 이 경우, 면적이 작은 IC칩 접속단자(41)에 IC칩을 확실하게 접속할 수 있음과 아울러, 면적이 큰 콘덴서 접속단자(42)에 칩 콘덴서를 확실하게 접속할 수 있다. 또, 배선 적층부(30)의 하면(32)측에 있어서, 상면(31)측의 각 접속단자(41,42)보다도 면적이 큰 마더기판 접속단자(45)가 존재하고 있기 때문에, 이 접속단자(45)를 마더기판에 확실하게 접속할 수 있다.
(6) 본 실시형태에서는 마더기판 접속단자(45)가 될 금속 도체부(58)를 먼저 패턴 형성한 후, 배선 적층부(30)에 있어서의 내층의 도체층(26)이 적층되기 때문에, 마더기판 접속단자(45)와 내층의 도체층(26)과의 위치 어긋남을 방지할 수 있다. 또한, 기재 제거공정 후에 마더기판 접속단자(45)의 패턴을 형성할 필요가 없기 때문에, 비교적 용이하게 다층 배선기판(10)을 제조할 수 있다.
[제 2 실시형태]
계속해서, 본 실시형태를 구체화한 제 2 실시형태를 도면에 의거하여 설명한다. 본 실시형태에서는 다층 배선기판(10)의 제조방법에 있어서의 절연층 및 도체부 형성공정이 제 1 실시형태와 다르다. 또한, 다층 배선기판(10)의 구성은 제 1 실시형태와 같다.
이하, 본 실시형태의 제조방법에 대해서 설명한다.
본 실시형태의 절연층 및 도체부 형성공정에서는 마더기판 접속단자(45)가 될 금속 도체부(58)에 대해서, 면적이 작은 하층측과 면적이 큰 상층측에서 각각의 공정에 의해서 형성하고 있다.
구체적으로는, 우선 제 1 실시형태와 마찬가지로 기재 준비공정(도 5 참조) 후에 무전해 동도금을 실시하여 적층 금속 시트체(54)나 기재(52)를 덮는 전면 도금층(도시생략)을 형성한다.
그리고, 적층 금속 시트체(54)의 상면에 도금 레지스트 형성용의 드라이 필름을 적층하고, 이 드라이 필름에 대해서 노광 및 현상을 실시한다. 이 결과, 마더기판 접속단자(45)에 대응한 위치에 개구부(71a)를 가지는 소정 패턴의 도금 레지스트(71)가 형성된다(도 17 참조). 그리고, 도금 레지스트(71)가 형성된 상태에서 선택적으로 전해 동도금을 실시하여, 적층 금속 시트체(54) 상에 금속 도체부(58)의 일부를 이루는 금속 도체부 하층(58a)을 형성한 후, 도금 레지스트(71)를 박리한다(도 18 참조). 또, 수지 절연층(20)과의 밀착성을 높이기 위해서 금속 도체부 하층(58a) 표면의 조화(CZ처리)를 실시한다.
그 후, 금속 도체부 하층(58a)이 형성된 적층 금속 시트체(54)를 에워싸도록 시트형상의 수지 절연층(20)을 배치하고서 이 수지 절연층(20)을 붙인다(도 19 참조). 여기서, 수지 절연층(20)은 적층 금속 시트체(54) 및 금속 도체부 하층(58a)과 밀착됨과 아울러, 이 적층 금속 시트체(54)의 주위 영역에 있어서 하지 수지 절연층(51)과 밀착됨으로써 적층 금속 시트체(54)를 밀봉한다.
그리고, 예를 들면 버프 연마를 실시함에 의해서 금속 도체부 하층(58a)의 상단면을 수지 절연층(20)으로부터 노출시킨다(도 20 참조). 그 후, 과망간산칼륨 용액 등의 에칭액를 사용하여 금속 도체부 하층(58a) 상의 스미어를 제거하는 디스미어 공정을 실시한다.
디스미어 공정 후, 무전해 동도금을 실시하여 수지 절연층(20)이나 금속 도체부 하층(58a)의 상단면을 덮는 전면 도금층(도시생략)을 형성한다. 그리고, 수지 절연층(20)의 상면에 도금 레지스트 형성용의 드라이 필름을 적층하고, 이 드라이 필름에 대해서 노광 및 현상을 실시한다. 이 결과, 금속 도체부 하층(58a)의 상단면에 대응한 위치에 이것보다도 면적이 큰 개구부(74a)를 가지는 소정 패턴의 도금 레지스트(74)가 형성된다(도 21 참조).
그리고, 도금 레지스트(74)가 형성된 상태에서 선택적으로 전해 동도금을 실시하여 개구부(74a) 내에 금속 도체부(58)의 일부를 이루는 금속 도체부 상층(58b)을 형성한 후, 도금 레지스트(74)를 박리한다(도 22 참조). 그 후, 에칭을 실시하여 전면 도금층(도시생략)을 제거한다. 이상의 공정에 의해서 금속 도체부 하층(58a) 및 금속 도체부 상층(58b)으로 이루어지는 금속 도체부(58)를 형성한다.
절연층 및 도체부 형성공정 후, 표면 조화를 실시하여 금속 도체부(58)의 표면을 조화함과 아울러 금속 도체부(58){금속 도체부 상층(58b)의 상단면}의 에지를 둥글게 한다. 그 후, 제 1 실시형태와 마찬가지로 빌드업 공정을 실시하고, 또한 절단공정을 실시함에 의해서 복수의 수지 절연층(20∼24) 및 복수의 도체층(26)을 적층하여 다층화한 배선 적층부(30)를 얻는다(도 23 참조).
절단공정 후, 배선 적층부(30)의 하면(32)측에 있어서 동박(55) 및 금속 도체부(58)의 일부를 에칭 제거함에 의해서 오목부(45b)를 가지는 마더기판 접속단자(45)를 형성한다(접속단자 형성공정). 또한 여기서, 금속 도체부 하층(58a)을 완전히 제거함과 아울러 금속 도체부 상층(58b)의 일부를 제거한다. 이 결과, 최심부가 수지 절연층(20)의 내측 주면(20a)보다도 내층 측에 위치하도록 오목부(45b)가 형성됨과 아울러, 잔류하는 금속 도체부 상층(58b)의 일부가 마더기판 접속단자(45)가 된다.
그 후, 도금공정에 있어서 IC칩 접속단자(41)의 표면, 콘덴서 접속단자(42)의 표면, 마더기판 접속단자(45)의 표면에 도금층(46,47,48)을 형성함에 의해서 도 1의 다층 배선기판(10)이 제조된다.
본 실시형태와 같이 다층 배선기판(10)을 제조한 경우에서도 제 1 실시형태와 같은 효과를 얻을 수 있다.
또한, 본 발명의 각 실시형태는 이하에 나타낸 바와 같이 변경하여도 좋다.
◎ 상기 각 실시형태의 다층 배선기판(10)에서는, 마더기판 접속단자(45)의 단자 외면(45a)에 있어서, 최심부가 수지 절연층(20)의 내측 주면(20a)보다도 내층 측에 위치하도록 오목부(45b)를 형성하였으나 이것에 한정되는 것이 아니다. 도 24에 나타내는 다층 배선기판(10A)과 같이 최심부가 수지 절연층(20)의 내측 주면(20a)보다도 외측에 위치하도록 오목부(45b)를 형성하여도 좋다.
◎ 상기 각 실시형태의 다층 배선기판(10)에서는, 제 1 주면측 접속단자로서의 IC칩 접속단자(41)와 콘덴서 접속단자(42)가 최외층의 수지 절연층(24)에 의해서 피복되어 같은 높이가 되도록 각 접속단자(41,42)를 형성하였으나 이것에 한정되는 것이 아니다. 예를 들면 도 25에 나타내는 다층 배선기판(10B)과 같이 콘덴서 접속단자(42)를 최외층의 수지 절연층(24)보다도 높게 되도록 형성하여도 좋다. 또한, 다층 배선기판(10B)에 있어서, 콘덴서 접속단자(42)는 상면 및 측면을 도금층(47)으로 덮은 구조를 가지고 있다. 또, 도 26에 나타내는 다층 배선기판(10C)과 같이 IC칩 접속단자(41)를 최외층의 수지 절연층(24)보다도 높게 되도록 형성하여도 좋다. 이 다층 배선기판(10C)에 있어서, IC칩 접속단자(41)는 상면 및 측면을 도금층(46)으로 덮은 구조를 가지고 있다. 도 25 및 도 26의 다층 배선기판(10B,10C)과 같이 IC칩 접속단자(41) 및 콘덴서 접속단자(42)의 높이를 다르게 함으로써 종류가 다른 부품(IC칩이나 칩 콘덴서)을 각 접속단자(41,42)에 확실하게 접속할 수 있다.
◎ 상기 각 실시형태의 다층 배선기판(10,10A∼10C)에서는 배선 적층부(30)의 상면(31)측에 IC칩 접속단자(41)와 콘덴서 접속단자(42)의 2종류가 제 1 주면측 접속단자로서 존재하고, 배선 적층부(30)의 하면(32)측에 마더기판 접속단자(45)가 제 2 주면측 접속단자로서 존재하고 있으나 이것에 한정되는 것이 아니다. 구체적으로는, 도 27에 나타내는 다층 배선기판(10D)과 같이 배선 적층부(30)의 하면(32)측에 있어서 콘덴서 접속단자(42)와 마더기판 접속단자(45)의 2종류가 제 2 주면측 접속단자로서 존재하고 있어도 좋다. 또한, 이 다층 배선기판(10D)에서는 배선 적층부(30)의 상면(31)에 IC칩 접속단자(41)만이 제 1 주면측 접속단자로서 존재하고 있다.
◎ 상기 제 2 실시형태에서는 절연층 및 도체부 형성공정에 있어서 버프 연마를 실시함에 의해서 금속 도체부 하층(58a)의 상단면을 수지 절연층(20)으로부터 노출시켰으나 이것에 한정되는 것이 아니다. 버프 연마 이외의 표면 연마나 레이저나 플라즈마를 사용한 가공을 실시함에 의해서 금속 도체부 하층(58a)의 상단면을 수지 절연층(20)으로부터 노출시켜도 좋다.
◎ 상기 각 실시형태에서는 복수의 수지 절연층(21∼24)에 형성되는 복수의 도체층(26)은 하면(32)측에서 상면(31)측으로 향함에 따라서 직경이 확대되는 비아 도체(34)에 의해서 서로 접속되어 있으나 이것에 한정되는 것이 아니다. 복수의 수지 절연층(21∼24)에 형성되는 비아 도체(34)는 동일 방향으로 직경이 확대되는 형상이면 되기 때문에, 상면(31)측에서 하면(32)측으로 향함에 따라서 직경이 확대되는 비아 도체에 의해서 복수의 도체층(26)을 서로 접속하여도 좋다.
◎ 상기 각 실시형태에서는 각 접속단자(41,42,45)를 피복하는 도금층(46,47,48)이 니켈-금 도금층이었으나 구리 이외의 도금층이면 되기 때문에, 예를 들면 니켈-팔라듐-금 도금층 등의 다른 도금층으로 변경하여도 좋다
이어서, 상술한 각 실시형태에 의해서 파악되는 기술적 사상을 이하에 열거한다.
(1) 같은 수지 절연재료를 주체로 하는 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되고, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 도체층은 상기 복수의 수지 절연층에 형성되며 상기 제 1 주면측 또는 상기 제 2 주면측으로 향함에 따라서 직경이 확대되는 비아 도체에 의해서 접속되어 있는 다층 배선기판으로서,
상기 복수의 수지 절연층은 광경화성을 부여하지 않은 수지 절연재료의 경화물을 사용하여 형성되고,
상기 적층 구조체의 상기 제 1 주면측에 있어서 노출 상태에 있는 최외층의 수지 절연층에는 복수의 제 1 개구부가 형성되고, 상기 복수의 제 1 주면측 접속단자는 단자 외면을 가짐과 아울러 상기 복수의 제 1 개구부에 대응하여 배치되며, 상기 단자 외면의 외주부는 상기 최외층의 수지 절연층에 의해서 피복되고,
상기 적층 구조체의 상기 제 2 주면측에 있어서 노출 상태에 있는 최외층의 수지 절연층에는 복수의 제 2 개구부가 형성되고, 상기 복수의 제 2 주면측 접속단자는 단자 외면을 가짐과 아울러 상기 복수의 제 2 개구부에 대응하여 배치되며, 상기 단자 외면의 외주부는 상기 최외층의 수지 절연층에 의해서 피복되고,
상기 복수의 제 2 주면측 접속단자는 상기 단자 외면의 중앙부에 오목부를 가지며, 상기 오목부의 최심부는 상기 단자 외면의 외주부보다도 내층 측에 위치하는 단자이고,
상기 제 2 주면측 접속단자로서의 마더기판 접속단자 및 상기 제 1 주면측 접속단자로서의 IC칩 접속단자 및 상기 수동부품 접속단자 중 적어도 어느 한 쪽은 주체를 이루는 구리층의 상면만을 구리 이외의 도금층으로 덮은 구조를 가지고 있는 것을 특징으로 하는 다층 배선기판.
(2) 기술적 사상 (1)에 있어서, 상기 마더기판 접속단자, 상기 IC칩 접속단자 및 상기 수동부품 접속단자는 주체를 이루는 구리층의 상면만을 구리 이외의 도금층으로 덮은 구조를 가지고 있는 것을 특징으로 하는 다층 배선기판.
(3) 기술적 사상 (1) 또는 (2)에 있어서, 상기 제 2 주면측 접속단자에 있어서의 단자 외면은 상기 오목부의 최심부가 최외층의 수지 절연층의 내측 주면보다도 내층 측에 위치하도록 형성되어 있는 것을 특징으로 하는 다층 배선기판.
10,10A∼10D - 다층 배선기판 20∼24 - 수지 절연층
26 - 도체층 30 - 적층 구조체로서의 배선 적층부
31 - 제 1 주면으로서의 상면 32 - 제 2 주면으로서의 하면
34 - 비아 도체 35,36 - 제 1 개구부로서의 개구부
37 - 제 2 개구부로서의 개구부 41 - IC칩 접속단자
41a - 단자 외면
42 - 수동부품 접속단자로서의 콘덴서 접속단자
42a - 단자 외면 45 - 마더기판 접속단자
45a - 단자 외면 45b - 오목부
45c - 단자 내면 45d - 에지
52 - 기재 55 - 금속박으로서의 동박
57,74 - 도금 레지스트 57a,74a - 개구부
58 - 금속 도체부 58a - 금속 도체부 하층
58b - 금속 도체부 상층

Claims (9)

  1. 같은 수지 절연재료를 주체로 하는 복수의 수지 절연층(20∼24) 및 복수의 도체층(26)을 교호로 적층하여 다층화한 적층 구조체(30)를 가지되, 상기 적층 구조체(30)의 제 1 주면(31)측에는 복수의 제 1 주면측 접속단자(41,42)가 배치되고, 상기 적층 구조체(30)의 제 2 주면(32)측에는 복수의 제 2 주면측 접속단자(45)가 배치되고, 상기 복수의 도체층(26)은 상기 복수의 수지 절연층(21∼24)에 형성되며 상기 제 1 주면(31) 측 또는 상기 제 2 주면(32) 측으로 향함에 따라서 직경이 확대되는 비아 도체(34)에 의해서 접속되어 있는 다층 배선기판으로서,
    상기 복수의 수지 절연층(20∼24)은 광경화성을 부여하지 않은 수지 절연재료의 경화물을 사용하여 형성되고,
    상기 적층 구조체(30)의 상기 제 1 주면(31)측에 있어서 노출 상태에 있는 최외층의 수지 절연층(24)에는 복수의 제 1 개구부(35,36)가 형성되고, 상기 복수의 제 1 주면측 접속단자(41,42)는 단자 외면(41a,42a)을 가짐과 아울러 상기 복수의 제 1 개구부(35,36)에 대응하여 배치되며, 상기 단자 외면(41a,42a)의 외주부는 상기 최외층의 수지 절연층(24)에 의해서 피복되고,
    상기 적층 구조체(30)의 상기 제 2 주면(32)측에 있어서 노출 상태에 있는 최외층의 수지 절연층(20)에는 복수의 제 2 개구부(37)가 형성되고, 상기 복수의 제 2 주면측 접속단자(45)는 단자 외면(45a)을 가짐과 아울러 상기 복수의 제 2 개구부(37)에 대응하여 배치되며, 상기 단자 외면(45a)의 외주부는 상기 최외층의 수지 절연층(20)에 의해서 피복되고,
    상기 복수의 제 2 주면측 접속단자(45)는 상기 단자 외면(45a)의 중앙부에 오목부(45b)를 가지는 것을 특징으로 하는 다층 배선기판.
  2. 청구항 1에 있어서,
    상기 단자 외면(45a)의 오목부(45b)의 최심부(最深部)는 상기 단자 외면(45a)의 외주부보다도 내층 측에 위치하는 것을 특징으로 하는 다층 배선기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 복수의 제 2 주면측 접속단자(45)는 에지(45d)가 둥글게 되어 있는 단자 내면(45c)을 가지고 있는 것을 특징으로 하는 다층 배선기판.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 제 1 주면(31)측에는 접속대상이 IC칩인 IC칩 접속단자(41) 및 접속대상이 수동부품이며 상기 IC칩 접속단자(41)보다도 면적이 큰 수동부품 접속단자(42)의 2종류가 상기 복수의 제 1 주면측 접속단자로서 존재함과 아울러,
    상기 제 2 주면(32)측에는 접속대상이 마더기판이며 상기 IC칩 접속단자(41) 및 상기 수동부품 접속단자(42)보다도 면적이 큰 마더기판 접속단자(45)가 상기 복수의 제 2 주면측 접속단자로서 존재하는 것을 특징으로 하는 다층 배선기판.
  5. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 제 1 주면(31)측에는 접속대상이 IC칩인 IC칩 접속단자(41)가 상기 복수의 제 1 주면측 접속단자로서 존재함과 아울러,
    상기 제 2 주면(32)측에는 접속대상이 수동부품이며 상기 IC칩 접속단자(41)보다도 면적이 큰 수동부품 접속단자(42) 및 접속대상이 마더기판이며 상기 IC칩 접속단자(41) 및 상기 수동부품 접속단자(42)보다도 면적이 큰 마더기판 접속단자(45)의 2종류가 상기 복수의 제 2 주면측 접속단자로서 존재하는 것을 특징으로 하는 다층 배선기판.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 복수의 수지 절연층(21∼24)에 형성된 상기 비아 도체(34)는 모두 상기 제 2 주면(32)측에서 상기 제 1 주면(31)측으로 향함에 따라서 직경이 확대된 형상을 가지는 것을 특징으로 하는 다층 배선기판.
  7. 같은 수지 절연재료를 주체로 하는 복수의 수지 절연층(20∼24) 및 복수의 도체층(26)을 교호로 적층하여 다층화한 적층 구조체(30)를 가지되, 상기 적층 구조체(30)의 제 1 주면(31)측에는 복수의 제 1 주면측 접속단자(41,42)가 배치되고, 상기 적층 구조체(30)의 제 2 주면(32)측에는 복수의 제 2 주면측 접속단자(45)가 배치되고, 상기 복수의 도체층(26)은 상기 복수의 수지 절연층(21∼24)에 형성되며 상기 제 1 주면(31)측 또는 상기 제 2 주면(32)측으로 향함에 따라서 직경이 확대된 비아 도체(34)에 의해서 접속되어 있는 다층 배선기판의 제조방법으로서,
    금속박(55)을 박리 가능한 상태로 적층 배치하여 이루어지는 기재(52)를 준비하는 기재 준비공정과,
    광경화성을 부여하지 않은 수지 절연재료를 주체로 하는 빌드업 재료를 상기 금속박(55) 상에 적층하여 상기 제 2 주면(32)측의 최외층의 수지 절연층(20)을 형성함과 아울러, 상기 제 2 주면(32)측의 최외층의 수지 절연층(20)에 존재하는 개구부(37)의 내부 및 개구연부(開口緣部)에 금속 도체부(58)를 형성하는 절연층 및 도체부 형성공정과,
    같은 절연재료로 이루어지는 복수의 수지 절연층(21∼24) 및 복수의 도체층(26)을 교호로 적층하여 다층화함에 의해서 적층 구조체(30)를 형성함과 아울러, 상기 제 1 주면(31)측에 미리 상기 제 1 주면측 접속단자(41,42)를 형성하여 두는 빌드업 공정과,
    상기 빌드업 공정 후, 상기 기재(52)를 제거하여 상기 금속박(55)을 노출시키는 기재 제거공정과,
    상기 금속박(55) 및 상기 금속 도체부(58)의 적어도 일부를 제거함에 의해서 오목부(45b)를 가지는 상기 제 2 주면측 접속단자(45)를 형성하는 접속단자 형성공정을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 절연층 및 도체부 형성공정에서는,
    광경화성을 부여하지 않은 수지 절연재료를 주체로 하는 빌드업 재료를 상기 금속박(55) 상에 적층하여 상기 제 2 주면(32)측의 최외층의 수지 절연층(20)을 형성하는 공정,
    상기 제 2 주면(32)측의 최외층의 수지 절연층(20)에 대해서 레이저 드릴가공을 실시함에 의해서 상기 금속박(55)의 일부를 노출시키는 개구부(37)를 형성하는 공정,
    상기 제 2 주면(32)측의 최외층의 수지 절연층(20) 상에 도금 레지스트(57)를 형성함과 아울러, 상기 개구부(37)에 대응한 위치에서 이것보다도 면적이 큰 다른 개구부(57a)를 형성하는 공정,
    전해 도금을 실시하여 상기 금속 도체부(58)를 상기 2개의 개구부(37,57a) 내에 형성하는 공정, 및
    상기 도금 레지스트(57)를 제거하는 공정을 순차적으로 실시하는 것을 특징으로 하는 다층 배선기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 절연층 및 도체부 형성공정에서는,
    구리도금을 실시하여 상기 금속 도체부(58)의 일부를 이루는 금속 도체부 하 층(58a)을 상기 금속박(55) 상에 형성하는 공정,
    광경화성을 부여하지 않은 수지 절연재료를 주체로 하는 빌드업 재료를 상기 금속박(55) 및 상기 금속 도체부 하층(58a) 상에 적층하여 상기 제 2 주면(32)측의 최외층의 수지 절연층(20)을 형성하는 공정,
    상기 금속 도체부 하층(58a)의 상단면을 상기 제 2 주면(32)측의 최외층의 수지 절연층(20)으로부터 노출시키는 공정,
    상기 제 2 주면(32)측의 최외층의 수지 절연층(20) 상에 도금 레지스트(74)를 형성함과 아울러, 상기 금속 도체부 하층(58a)의 상단면에 대응한 위치에서 이것보다도 면적이 큰 개구부(74a)를 형성하는 공정,
    구리도금을 실시하여 상기 개구부(74a) 내에 상기 금속 도체부(58)의 일부를 이루는 금속 도체부 상층(58b)을 형성하는 공정, 및
    상기 도금 레지스트(74)를 제거하는 공정을 순차적으로 실시하는 것을 특징으로 하는 다층 배선기판의 제조방법.
KR1020110011913A 2010-02-16 2011-02-10 다층 배선기판 및 그 제조방법 KR101329896B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010031864A JP5566720B2 (ja) 2010-02-16 2010-02-16 多層配線基板及びその製造方法
JPJP-P-2010-031864 2010-02-16

Publications (2)

Publication Number Publication Date
KR20110095146A true KR20110095146A (ko) 2011-08-24
KR101329896B1 KR101329896B1 (ko) 2013-11-15

Family

ID=44368848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110011913A KR101329896B1 (ko) 2010-02-16 2011-02-10 다층 배선기판 및 그 제조방법

Country Status (5)

Country Link
US (2) US8772643B2 (ko)
JP (1) JP5566720B2 (ko)
KR (1) KR101329896B1 (ko)
CN (1) CN102164451B (ko)
TW (1) TWI451825B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504149B2 (ja) * 2009-12-28 2014-05-28 日本特殊陶業株式会社 多層配線基板
CN106922088A (zh) 2011-10-11 2017-07-04 日立化成株式会社 具有导体电路的结构体及其制造方法以及热固化性树脂组合物
JP5964658B2 (ja) * 2012-05-29 2016-08-03 京セラ株式会社 薄膜配線基板
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
US9418928B2 (en) 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9275967B2 (en) 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9508637B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
JP6123915B2 (ja) * 2014-02-07 2017-05-10 株式会社村田製作所 樹脂多層基板
JP6298722B2 (ja) * 2014-06-10 2018-03-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6324876B2 (ja) 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2017045820A (ja) * 2015-08-26 2017-03-02 京セラ株式会社 集合基板
TWI685284B (zh) * 2018-12-11 2020-02-11 欣興電子股份有限公司 封裝結構及其製造方法
US10178755B2 (en) 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
US10685922B2 (en) 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10950535B2 (en) 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
US10714448B2 (en) * 2017-05-09 2020-07-14 Unimicron Technology Corp. Chip module with porous bonding layer and stacked structure with porous bonding layer
US11404310B2 (en) * 2018-05-01 2022-08-02 Hutchinson Technology Incorporated Gold plating on metal layer for backside connection access
JP6701261B2 (ja) * 2018-05-08 2020-05-27 矢崎総業株式会社 筐体、電気接続箱及びワイヤハーネス
JP7289620B2 (ja) * 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
JP7198154B2 (ja) * 2019-05-22 2022-12-28 新光電気工業株式会社 配線基板、及び配線基板の製造方法
TWI720847B (zh) * 2020-03-17 2021-03-01 欣興電子股份有限公司 晶片封裝結構及其製作方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674017B1 (en) * 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same
JP4899265B2 (ja) 2000-11-16 2012-03-21 凸版印刷株式会社 多層配線基板及びその製造方法、並びにレーザードリル装置
KR100882664B1 (ko) * 2001-03-14 2009-02-06 이비덴 가부시키가이샤 다층 프린트 배선판
JP2002290022A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
WO2003030600A1 (en) * 2001-09-28 2003-04-10 Ibiden Co., Ltd. Printed wiring board and production method for printed wiring board
JP2003133711A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
WO2003083543A1 (fr) * 2002-04-01 2003-10-09 Ibiden Co., Ltd. Substrat support de puce a circuit integre, procede de fabrication de substrat support de puce a circuit integre, dispositif de communication optique et procede de fabrication de dispositif de communication optique
JP2004111544A (ja) 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd 多層配線基板
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
JP3811680B2 (ja) 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
EP1688770B1 (en) * 2003-11-27 2012-11-14 Ibiden Co., Ltd. Ic chip mounting board, substrate for mother board, device for optical communication, method for manufacturing substrate for mounting ic chip thereon, and method for manufacturing substrate for mother board
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP2006086219A (ja) * 2004-09-14 2006-03-30 Nitto Denko Corp 配線回路基板
CN1873935B (zh) * 2005-05-31 2010-06-16 新光电气工业株式会社 配线基板的制造方法及半导体器件的制造方法
JP2007109902A (ja) * 2005-10-14 2007-04-26 Ibiden Co Ltd 多層プリント配線板の製造方法およびそれに用いる感光性ドライフィルム
JP4334005B2 (ja) 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5172404B2 (ja) * 2008-03-13 2013-03-27 日本特殊陶業株式会社 多層配線基板の製造方法、及び多層配線基板の中間製品
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
JP5179920B2 (ja) 2008-03-28 2013-04-10 日本特殊陶業株式会社 多層配線基板
TWI475932B (zh) * 2008-09-29 2015-03-01 Ngk Spark Plug Co 帶有補強材之配線基板
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5289996B2 (ja) * 2009-02-16 2013-09-11 日本特殊陶業株式会社 補強材付き配線基板
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
JP5504149B2 (ja) * 2009-12-28 2014-05-28 日本特殊陶業株式会社 多層配線基板
JP2011138869A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
JP5436259B2 (ja) * 2010-02-16 2014-03-05 日本特殊陶業株式会社 多層配線基板の製造方法及び多層配線基板
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板

Also Published As

Publication number Publication date
CN102164451A (zh) 2011-08-24
US20110198114A1 (en) 2011-08-18
TW201206293A (en) 2012-02-01
TWI451825B (zh) 2014-09-01
JP5566720B2 (ja) 2014-08-06
KR101329896B1 (ko) 2013-11-15
CN102164451B (zh) 2014-07-30
US20140215782A1 (en) 2014-08-07
US8772643B2 (en) 2014-07-08
JP2011171397A (ja) 2011-09-01

Similar Documents

Publication Publication Date Title
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101323541B1 (ko) 다층 배선기판
KR101281410B1 (ko) 다층 배선기판
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
KR101290471B1 (ko) 다층 배선 기판 및 그 제조방법
KR101580343B1 (ko) 다층 배선기판의 제조방법
US8847082B2 (en) Multilayer wiring substrate
JP2006253189A (ja) 多層回路基板及びその製造方法
KR20120043649A (ko) 다층 배선기판의 제조방법
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
US8658905B2 (en) Multilayer wiring substrate
JP5269757B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee