TWI720847B - 晶片封裝結構及其製作方法 - Google Patents

晶片封裝結構及其製作方法 Download PDF

Info

Publication number
TWI720847B
TWI720847B TW109108752A TW109108752A TWI720847B TW I720847 B TWI720847 B TW I720847B TW 109108752 A TW109108752 A TW 109108752A TW 109108752 A TW109108752 A TW 109108752A TW I720847 B TWI720847 B TW I720847B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
flat structure
pads
patterned circuit
Prior art date
Application number
TW109108752A
Other languages
English (en)
Other versions
TW202137341A (zh
Inventor
林溥如
郭季海
楊凱銘
柯正達
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW109108752A priority Critical patent/TWI720847B/zh
Priority to US16/846,429 priority patent/US11476234B2/en
Priority to CN202010391870.1A priority patent/CN113410183B/zh
Application granted granted Critical
Publication of TWI720847B publication Critical patent/TWI720847B/zh
Publication of TW202137341A publication Critical patent/TW202137341A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種晶片封裝結構的製作方法，其包括以下步驟。提供一載板。載板上已形成有一第一圖案化線路層以及覆蓋第一圖案化線路層與載板的一第一介電層。形成一平坦結構層於第一介電層上。形成一第二介電層於第一介電層上且覆蓋平坦結構層與部分第一介電層。形成一第二圖案化線路層於第二介電層上。第二圖案化線路層包括多個接墊。平坦結構層於載板上的正投影重疊於接墊於載板上的正投影。配置多個晶片於接墊上。形成一封裝膠體以覆蓋第二介電層且包覆晶片與接墊。

Description

晶片封裝結構及其製作方法
本發明是有關於一種封裝結構及其製作方法，且特別是有關於一種晶片封裝結構及其製作方法。
在扇出型面板級封裝（Fan-out panel level package, FOPLP）的製作過程中，若是先製作重配置線路層於基板上，則線路增層結構是由粗線路增層至細線路。由於是使用液態介電材料來作為絕緣層，因此於塗佈增層後，易造成表面不平整，進而導致接墊的共平面性大於10微米，而無法使經由巨量轉移過來的微型發光二極體晶片順利地組裝於基板的接墊上。
本發明提供一種晶片封裝結構，具有較佳的結構可靠度。
本發明還提供一種晶片封裝結構的製作方法，用以製作上述的晶片封裝結構，具有較佳的製程良率。
本發明的一種晶片封裝結構的製作方法，其包括以下步驟。提供一載板。載板上已形成有一第一圖案化線路層以及覆蓋第一圖案化線路層與載板的一第一介電層。形成一平坦結構層於第一介電層上。形成一第二介電層於第一介電層上且覆蓋平坦結構層與部分第一介電層。形成一第二圖案化線路層於第二介電層上。第二圖案化線路層包括多個接墊。平坦結構層於載板上的正投影重疊於接墊於載板上的正投影。配置多個晶片於接墊上。形成一封裝膠體以覆蓋第二介電層且包覆晶片與接墊。
在本發明的一實施例中，上述的晶片封裝結構的製作方法，更包括：於形成平坦結構層於第一介電層上之前，形成至少一第一開口於第一介電層。第一開口暴露出部分第一圖案化線路層。形成至少一第一導電通孔於至少一第一開口內。至少一第一導電通孔與第一圖案化線路層電性連接。於形成第二介電層以覆蓋於平坦結構層上之後，且於形成第二圖案化線路層於第二介電層上之前，形成至少一第二開口於第二介電層。第二開口暴露出部分平坦結構層。形成至少一第二導電通孔於第二開口內，其中第二導電通孔與平坦結構層電性連接。
在本發明的一實施例中，上述的平坦結構層包括彼此分離的多個平坦結構部。平坦結構部至少其中的一個與第一導電通孔及第二導電通孔電性連接。晶片透過接墊與第二導電通孔電性連接。
在本發明的一實施例中，上述的平坦結構層於載板上的正投影面積等於或大於接墊於載板上的正投影面積。
在本發明的一實施例中，上述的晶片封裝結構的製作方法，還包括：於形成第二圖案化線路層於第二介電層上之後，且於配置晶片於接墊上之前，形成一表面處理層於第二圖案化線路層上。
在本發明的一實施例中，上述的晶片包括至少一紅色微型發光元件、至少一綠色微型發光元件以及至少一藍色微型發光元件。
在本發明的一實施例中，上述的接墊的共平面性（Coplanarity）小於0.5微米。
本發明的一種晶片封裝結構，其包括一載板、一第一介電層、一平坦結構層、一第二介電層、一第二圖案化線路層、多個晶片以及一封裝膠體。第一圖案化線路層配置於載板上。第一介電層覆蓋第一圖案化線路層與載板。平坦結構層配置於第一介電層上。第二介電層配置於第一介電層上且覆蓋平坦結構層與部分第一介電層。第二圖案化線路層配置於第二介電層上，且包括多個接墊。平坦結構層於載板上的正投影重疊於接墊於載板上的正投影。晶片配置於接墊上。封裝膠體覆蓋第二介電層且包覆晶片與接墊。
在本發明的一實施例中，上述的晶片封裝結構，更包括：至少一第一導電通孔以及至少一第二導電通孔。第一介電層具有至少一第一開口，而第一導電通孔位於第一開口內，其中第一導電通孔與第一圖案化線路層電性連接。第二介電層具有至少一第二開口，而第二導電通孔位於第二開口內，其中第二導電通孔與平坦結構層電性連接。
在本發明的一實施例中，上述的平坦結構層包括彼此分離的多個平坦結構部。平坦結構部至少其中的一個與第一導電通孔及第二導電通孔電性連接。晶片透過接墊與第二導電通孔電性連接。
在本發明的一實施例中，上述的平坦結構層於載板上的正投影面積等於或大於接墊於載板上的正投影面積。
在本發明的一實施例中，上述的晶片封裝結構，還包括：一表面處理層，配置於第二圖案化線路層上。
在本發明的一實施例中，上述的晶片包括至少一紅色微型發光元件、至少一綠色微型發光元件以及至少一藍色微型發光元件。
在本發明的一實施例中，上述的接墊的共平面性小於0.5微米。
基於上述，在本發明的晶片封裝結構的設計中，平坦結構層於載板上的正投影重疊於接墊於載板上的正投影。即，於接墊下方設置平坦結構層，以利於控制第二介電層的平整性，進而得到後續共平面性的組裝接墊，可提高後續晶片與接墊對接時的良率。如此一來，本發明的晶片封裝結構可具有較佳的結構可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1H是依照本發明的一實施例的一種晶片封裝結構的製作方法的剖面示意圖。圖2是圖1G中的晶片、接墊及平坦結構層的局部俯視示意圖。
關於本實施例的晶片封裝結構的製作方法，首先，請先參考圖1A，提供一載板110，其中載板110例如印刷電路板或沒有電性功能的暫時基板，但不以此為限。
接著，請再參考圖1A，形成一第一圖案化線路層120於載板110上，其中第一圖案化線路層120位於載板110的表面112上，且暴露出部分表面112。
接著，請參考圖1B，形成一第一介電層130於載板110的表面112上，其中第一介電層130覆蓋第一圖案化線路層120與載板110的部分表面112。此處，第一介電層130例如是透過液態介電材料以塗佈的方式形成在載板110上。
接著，請再參考圖1B，形成至少一第一開口（示意地繪示二個第一開口132）於第一介電層130，其中第一開口132暴露出部分第一圖案化線路層120。
接著，請參考圖1C，形成至少一第一導電通孔（示意地繪示二個第一導電通孔125）於第一開口132內，其中第一導電通孔125與第一圖案化線路層120電性連接。
接著，請再參考圖1C，形成一平坦結構層140於第一介電層130上，其中平坦結構層140覆蓋第一導電通孔127以及部分第一介電層130。此處，平坦結構層140包括彼此分離的多個平坦結構部142、144，其中平坦結構部142、144至少其中的一個與第一導電通孔125電性連接。也就是說，平坦結構層140可視為一圖案化平坦結構層。
接著，請參考圖1D，形成一第二介電層135於第一介電層130上，其中第二介電層135覆蓋平坦結構層140與部分第一介電層130。此處，第一介電層130例如是透過液態介電材料以塗佈的方式形成在載板110上。
接著，請再參考圖1D，形成至少一第二開口（示意地繪示二個第二開口137）於第二介電層135，其中第二開口137暴露出部分平坦結構層140。
接著，請參考圖1E，形成至少一第二導電通孔（示意地繪示三個第二導電通孔127）於第二開口137內，其中第二導電通孔127與平坦結構層140電性連接。如圖1E所示，本實施例的平坦結構部142、144至少其中的一個與第一導電通125及第二導電通孔127電性連接，但不以此為限。
接著，請再參考圖1E，形成一第二圖案化線路層150於第二介電層135上，其中第二圖案化線路層150包括多個接墊152。特別是，平坦結構層140於載板110上的正投影重疊於接墊152於載板110上的正投影。於一實施例中，平坦結構層140的材質可與第一圖案化線路層120的材質與第二圖案化線路層150的材質相同。
請同時參考圖1E與圖2，由於本實施例是於接墊152下方設置平坦結構層140，因此可有效地控制第二介電層135的平整性，進而得到較佳共平面性的接墊152，可提高後續晶片160a、160b、160c（請參考圖1G）與接墊152對接時的良率。較佳地，本實施例的接墊152的共平面性（Coplanarity）小於0.5微米。此處，平坦結構層140於載板110上的正投影面積大於接墊152於載板110上的正投影面積，但不以此為限。
接著，請參考圖1F，形成一表面處理層155於第二圖案化線路層150上，其中表面處理層155覆蓋第二圖案化線路層150，且與第二圖案化線路層150共形設置。
之後，請參考圖1G，配置多個晶片160a、160b、160c、於接墊152上，其中晶片160a、160b、160c透過接墊152與第二導電通孔127電性連接。此處，晶片160a例如為一紅色微型發光元件，而晶片160b例如為一綠色微型發光元件，且晶片160c例如為一藍色微型發光元件，但不以此為限。
最後，請參考圖1H，形成一封裝膠體170以覆蓋第二介電層135且包覆晶片160a、160b、160c與接墊152。至此，已完成晶片封裝結構100的製作。
在結構上，請再參考圖1H，本實施例的晶片封裝結構100包括載板110、第一介電層130、平坦結構層140、第二介電層135、第二圖案化線路層150、多個晶片160a、160b、160c以及封裝膠體170。第一圖案化線路層120配置於載板110上。第一介電層130覆蓋第一圖案化線路層120與載板110。平坦結構層140配置於第一介電層130上，其中平坦結構層140包括彼此分離的平坦結構部142、144。第二介電層135配置於第一介電層130上且覆蓋平坦結構層140與部分第一介電層130。第二圖案化線路層150配置於第二介電層135上，且包括多個接墊152。特別是，平坦結構層140於載板110上的正投影重疊於接墊152於載板110上的正投影。此處，平坦結構層140於載板110上的正投影面積大於接墊152於載板110上的正投影面積。晶片160a、160b、160c配置於接墊152上，其中晶片160a例如為一紅色微型發光元件，而晶片160b例如為一綠色微型發光元件，且晶片160c例如為一藍色微型發光元件，但不以此為限。封裝膠體170覆蓋第二介電層135且包覆晶片160a、160b、160c與接墊152。
再者，本實施例的晶片封裝結構100還包括第一導電通孔125以及第二導電通孔127。第一介電層130具有第一開口132，而第一導電通孔125位於第一開口132內，其中第一導電通孔125與第一圖案化線路層120電性連接。第二介電層135具有第二開口137，而第二導電通孔127位於第二開口137內，其中平坦結構部142、144與第一導電通孔125及第二導電通孔127電性連接。晶片160a、160b、160c透過接墊152、第二導電通孔127、平坦結構部142、144、第一導電通孔125而與第一圖案化線路層120電性連接。此外，本實施例的晶片封裝結構100還包括表面處理層155，其中表面處理層155配置於第二圖案化線路層150上。
簡言之，由於本實施例的平坦結構層140於載板110上的正投影重疊於接墊152於載板110上的正投影。即，於接墊152下方設置平坦結構層140，以利於控制第二介電層135的平整性，進而得到後續共平面性的組裝接墊152，可提高後續晶片160a、160b、160c與接墊152對接時的良率。如此一來，本實施例的晶片封裝結構100可具有較佳的結構可靠度。此外，在本實施例的晶片封裝結構100的製作方法中，無需轉板程序，因而可簡化製程步驟且具有較佳的製程良率及較低的生產成本。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖3是依照本發明的一實施例的一種晶片封裝結構的剖面示意圖。請同時參考圖1H以及圖3，本實施例的晶片封裝結構100a與圖1H的晶片封裝結構100相似，兩者的差異在於：本實施例的平坦結構層140a於載板110上的正投影面積大於接墊152於載板110上的正投影面積。此處，平坦結構層140a為一連續結構層。
圖4是依照本發明的另一實施例的一種晶片封裝結構的剖面示意圖。請同時參考圖1H以及圖4，本實施例的晶片封裝結構100b與圖1H的晶片封裝結構100相似，兩者的差異在於：本實施例的平坦結構層140b於載板110上的正投影面積等於接墊152於載板110上的正投影面積。此處，平坦結構層140b包括彼此分離的多個平坦結構部142b，其中平坦結構部142b以一對一的方式與接墊152對應設置。意即，平坦結構層140b可視為一圖案化平坦結構層。
綜上所述，在本發明的晶片封裝結構的設計中，平坦結構層於載板上的正投影重疊於接墊於載板上的正投影。即，於接墊下方設置平坦結構層，以利於控制第二介電層的平整性，進而得到後續共平面性的組裝接墊，可提高後續晶片與接墊對接時的良率。如此一來，本發明的晶片封裝結構可具有較佳的結構可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a、100b:晶片封裝結構 110:載板 112:表面 120:第一圖案化線路層 125:第一導電通孔 127:第二導電通孔 130:第一介電層 132:第一開口 135:第二介電層 137:第二開口 140、140a、140b:平坦結構層 142、142b、144、146:平坦結構部 150:第二圖案化線路層 152:接墊 155:表面處理層 160a、160b、160c:晶片 170:封裝膠體
圖1A至圖1H是依照本發明的一實施例的一種晶片封裝結構的製作方法的剖面示意圖。 圖2是圖1G中的晶片、接墊及平坦結構層的局部俯視示意圖。 圖3是依照本發明的一實施例的一種晶片封裝結構的剖面示意圖。 圖4是依照本發明的另一實施例的一種晶片封裝結構的剖面示意圖。
100:晶片封裝結構
110:載板
120:第一圖案化線路層
125:第一導電通孔
127:第二導電通孔
130:第一介電層
132:第一開口
135:第二介電層
137:第二開口
140:平坦結構層
142、144:平坦結構部
150:第二圖案化線路層
152:接墊
155:表面處理層
160a、160b、160c:晶片
170:封裝膠體

Claims (12)

  1. 一種晶片封裝結構的製作方法，包括：提供一載板，該載板上已形成有一第一圖案化線路層以及覆蓋該第一圖案化線路層與該載板的一第一介電層；形成一平坦結構層於該第一介電層上；形成一第二介電層於該第一介電層上且覆蓋該平坦結構層與部分該第一介電層；形成一第二圖案化線路層於該第二介電層上，該第二圖案化線路層包括多個接墊，其中該平坦結構層於該載板上的正投影重疊於該些接墊於該載板上的正投影，且該平坦結構層於該載板上的正投影面積等於或大於該些接墊於該載板上的正投影面積；配置多個晶片於該些接墊上；以及形成一封裝膠體以覆蓋該第二介電層且包覆該些晶片與該些接墊。
  2. 如請求項1所述的晶片封裝結構的製作方法，更包括：於形成該平坦結構層於該第一介電層上之前，形成至少一第一開口於該第一介電層，其中該至少第一開口暴露出部分該第一圖案化線路層；形成至少一第一導電通孔於該至少一第一開口內，其中該至少一第一導電通孔與該第一圖案化線路層電性連接；於形成該第二介電層以覆蓋於該平坦結構層上之後，且於形成該第二圖案化線路層於該第二介電層上之前，形成至少一第二 開口於該第二介電層，其中該至少一第二開口暴露出部分該平坦結構層；以及形成至少一第二導電通孔於該至少一第二開口內，其中該至少一第二導電通孔與該平坦結構層電性連接。
  3. 如請求項2所述的晶片封裝結構的製作方法，其中該平坦結構層包括彼此分離的多個平坦結構部，該些平坦結構部至少其中的一個與該至少一第一導電通孔及該至少一第二導電通孔電性連接，而該些晶片透過該些接墊與該至少一第二導電通孔電性連接。
  4. 如請求項1所述的晶片封裝結構的製作方法，還包括：於形成該第二圖案化線路層於該第二介電層上之後，且於配置該些晶片於該些接墊上之前，形成一表面處理層於該第二圖案化線路層上。
  5. 如請求項1所述的晶片封裝結構的製作方法，其中該些晶片包括至少一紅色微型發光元件、至少一綠色微型發光元件以及至少一藍色微型發光元件。
  6. 如請求項1所述的晶片封裝結構的製作方法，其中該些接墊的共平面性小於0.5微米。
  7. 一種晶片封裝結構，包括：一載板；一第一圖案化線路層，配置於該載板上；一第一介電層，覆蓋該第一圖案化線路層與該載板； 一平坦結構層，配置於該第一介電層上；一第二介電層，配置於該第一介電層上且覆蓋該平坦結構層與部分該第一介電層；一第二圖案化線路層，配置於該第二介電層上，且包括多個接墊，其中該平坦結構層於該載板上的正投影重疊於該些接墊於該載板上的正投影，且該平坦結構層於該載板上的正投影面積等於或大於該些接墊於該載板上的正投影面積；多個晶片，配置於該些接墊上；以及一封裝膠體，覆蓋該第二介電層且包覆該些晶片與該些接墊。
  8. 如請求項7所述的晶片封裝結構，更包括：至少一第一導電通孔，該第一介電層具有至少一第一開口，而該至少一第一導電通孔位於該至少一第一開口內，其中該至少一第一導電通孔與該第一圖案化線路層電性連接；以及至少一第二導電通孔，該第二介電層具有至少一第二開口，而該至少一第二導電通孔位於該至少一第二開口內，其中該至少一第二導電通孔與該平坦結構層電性連接。
  9. 如請求項8所述的晶片封裝結構，其中該平坦結構層包括彼此分離的多個平坦結構部，該些平坦結構部至少其中的一個與該至少一第一導電通孔及該至少一第二導電通孔電性連接，而該些晶片透過該些接墊與該至少一第二導電通孔電性連接。
  10. 如請求項7所述的晶片封裝結構，還包括：一表面處理層，配置於該第二圖案化線路層上。
  11. 如請求項7所述的晶片封裝結構，其中該些晶片包括至少一紅色微型發光元件、至少一綠色微型發光元件以及至少一藍色微型發光元件。
  12. 如請求項7所述的晶片封裝結構，其中該些接墊的共平面性(Coplanarity)小於0.5微米。
TW109108752A 2020-03-17 2020-03-17 晶片封裝結構及其製作方法 TWI720847B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109108752A TWI720847B (zh) 2020-03-17 2020-03-17 晶片封裝結構及其製作方法
US16/846,429 US11476234B2 (en) 2020-03-17 2020-04-13 Chip package structure and manufacturing method thereof
CN202010391870.1A CN113410183B (zh) 2020-03-17 2020-05-11 芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109108752A TWI720847B (zh) 2020-03-17 2020-03-17 晶片封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI720847B true TWI720847B (zh) 2021-03-01
TW202137341A TW202137341A (zh) 2021-10-01

Family

ID=76035716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109108752A TWI720847B (zh) 2020-03-17 2020-03-17 晶片封裝結構及其製作方法

Country Status (3)

Country Link
US (1) US11476234B2 (zh)
CN (1) CN113410183B (zh)
TW (1) TWI720847B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130062761A1 (en) * 2011-09-09 2013-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Structures for Semiconductor Devices
US20160343695A1 (en) * 2015-05-21 2016-11-24 Mediatek Inc. Semiconductor package assembly and method for forming the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI245381B (en) * 2003-08-14 2005-12-11 Via Tech Inc Electrical package and process thereof
CN101236944A (zh) * 2007-02-01 2008-08-06 日月光半导体制造股份有限公司 光电芯片的增层封装构造及方法
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP6324876B2 (ja) * 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10069050B2 (en) * 2015-09-25 2018-09-04 Lg Innotek Co., Ltd. Light emitting device, light emitting device package including the device, and lighting apparatus including the package
TWI582921B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
TWI590407B (zh) * 2015-12-11 2017-07-01 南茂科技股份有限公司 半導體封裝結構及其製作方法
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
TWI665797B (zh) 2018-02-14 2019-07-11 同泰電子科技股份有限公司 微發光二極體模組及其製法
TWI693874B (zh) * 2018-06-08 2020-05-11 欣興電子股份有限公司 線路載板結構及其製作方法
CN110858575B (zh) * 2018-08-23 2021-07-27 欣兴电子股份有限公司 散热基板及其制作方法与芯片封装结构
US11824040B2 (en) * 2019-09-27 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package component, electronic device and manufacturing method thereof
US11282779B2 (en) * 2019-09-27 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and fabricating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130062761A1 (en) * 2011-09-09 2013-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Structures for Semiconductor Devices
US20160343695A1 (en) * 2015-05-21 2016-11-24 Mediatek Inc. Semiconductor package assembly and method for forming the same

Also Published As

Publication number Publication date
CN113410183A (zh) 2021-09-17
US11476234B2 (en) 2022-10-18
TW202137341A (zh) 2021-10-01
CN113410183B (zh) 2024-07-30
US20210296291A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
TWI688068B (zh) 整合扇出型封裝及其製造方法
US20220359361A1 (en) Semiconductor substrate and method for manufacturing the same
TWI496254B (zh) 嵌埋半導體元件之封裝結構及其製法
KR100780692B1 (ko) 칩 스택 패키지
TWI473552B (zh) 具有元件設置區之基板結構及其製程
JP2016167603A (ja) 積層可能なモールディングされたマイクロ電子パッケージ
KR20020058216A (ko) 스택형 반도체패키지 및 이에 이용되는 가요성 배선기판의제조방법
JP5801685B2 (ja) 配線基板、発光装置及び配線基板の製造方法
US9324580B2 (en) Process for fabricating a circuit substrate
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
TW202021058A (zh) 發光二極體封裝及其製作方法
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
WO2009101904A1 (ja) 半導体装置及びその製造方法
TWI692802B (zh) 線路載板結構及其製作方法與晶片封裝結構
TWI591739B (zh) 封裝堆疊結構之製法
TWI550744B (zh) 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
US9775246B2 (en) Circuit board and manufacturing method thereof
TWI720847B (zh) 晶片封裝結構及其製作方法
TWI758756B (zh) 封裝載板及其製作方法
TWI720687B (zh) 晶片封裝結構及其製作方法
US9955578B2 (en) Circuit structure
WO2009153912A1 (ja) 半導体装置及び半導体装置の製造方法
TWI759095B (zh) 封裝結構及其製作方法
TWI544846B (zh) 封裝載板及其製作方法
TW202137424A (zh) 發光二極體封裝結構及其製作方法