CN101236944A - 光电芯片的增层封装构造及方法 - Google Patents

光电芯片的增层封装构造及方法 Download PDF

Info

Publication number
CN101236944A
CN101236944A CNA2007100079615A CN200710007961A CN101236944A CN 101236944 A CN101236944 A CN 101236944A CN A2007100079615 A CNA2007100079615 A CN A2007100079615A CN 200710007961 A CN200710007961 A CN 200710007961A CN 101236944 A CN101236944 A CN 101236944A
Authority
CN
China
Prior art keywords
layer
photoelectric chip
dielectric layer
chip
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100079615A
Other languages
English (en)
Inventor
王建皓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNA2007100079615A priority Critical patent/CN101236944A/zh
Publication of CN101236944A publication Critical patent/CN101236944A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明公开了一种光电芯片的增层封装构造，其主要包含透明电路载板、至少一光电芯片以及增层封装结构的至少一介电层与至少一线路层。该光电芯片倒装焊接合至该透明电路载板。而该增层封装结构形成于该透明电路载板上，其中该介电层覆盖该光电芯片并具有多个通孔，该线路层形成于该介电层上并经由该通孔电学连接至该透明电路载板的基板线路层。因此该光电芯片的增层封装构造能薄化光电产品并能增进被内埋光电芯片的散热性、密封度与电学密集度。

Description

光电芯片的增层封装构造及方法
技术领域
本发明涉及光电芯片的封装技术，特别涉及一种光电芯片的增层封装构造及方法。
背景技术
光电芯片应用于视讯电子产品，实现图像感测、图像显示、照明、光储存、光输出或光输入等各种功能。由于以往的光电芯片的封装尺寸较大，因此会占据视讯电子产品的组装空间，且其电学传递路径亦相当长，容易有串扰效应(cross-talk effect)。
请参阅图1，一种图像传感器的光电芯片封装构造100主要包含板110、光电芯片120、多个焊线130以及透光片140。该基板110具有上表面111以及下表面112，其包含电学导通该上表面111与该下表面112的线路结构(图未示出)，通常该基板110为多层印刷电路板。在该基板110的该上表面111结合有环壁113，以使该基板110与环壁113构成容芯穴114。该光电芯片120为图像感测芯片，其是以黏贴方式设置于该基板110的上表面111而位于该容芯穴114。而在该光电芯片120的有源面形成感测区121以及多个焊垫122。该焊线130以引线形成于该容芯穴114内，其电学连接该光电芯片120的该焊垫122与该基板110。该透光片140设置于该环墙113上，以气闭密封该光电芯片120与该焊线130。在上述的光电芯片封装构造100中，该光电芯片120通过该焊线130、该基板110以电学传导至在外部电路板的数字信号处理器芯片(图未示出)，其传导路径较长而无法快速地进行图像处理且容易引发串扰效应(cross-talk effect)。
中国台湾专利第M246808号“图像传感器的增层结构”揭露，图像传感器封装构造包含线路增层结构，图像感测芯片容置于载板的芯穴内且其感测区朝上，该线路增层结构形成于该载板且在该图像感测芯片上，由于该线路增层结构形成于该图像感测芯片的有源面，且该线路增层结构必须具有窗口，该窗口不可遮盖至该感测区，因此该线路增层结构内的导电线路配置受到限制，而无法密集化。此外，该线路增层结构需预留该窗口导致制造成本增加。
发明内容
本发明的主要目的在于提供一种光电芯片的增层封装构造及方法，其将光电芯片倒装焊接合至透明电路载板，且增层封装结构的介电层与线路层形成于该透明电路载板上，其中该介电层覆盖该光电芯片，该线路层电学连接至该透明电路载板的基板线路层，因此该介电层与该线路层不会影响该光电芯片的光电作动区，并且该线路层可以密集化。本发明能薄化光电产品并能增进被内埋光电芯片的电学互连与密封度。藉以提升组装性、互连可靠度(interconnection reliability)与电学效能、增加后续封装密度以及降低串扰效应(cross-talk effect)。
本发明的另一目的在于提供一种光电芯片的增层封装构造及方法，其中介电层形成于该透明电路载板上且厚于该光电芯片，该介电层并覆盖至该光电芯片的背面与多个侧面，使得形成于该介电层上的线路层具有多个可延伸至该光电芯片背面上方的线路，以使线路密集化。
本发明的再一目的在于提供一种光电芯片的增层封装构造及方法，其中至少集成电路芯片设置于该增层封装结构的线路层上，以电学互连至该光电芯片，可以缩短电学传导路径，加快光电作动速率。
依据本发明，一种光电芯片的增层封装构造主要包含透明电路载板、至少一光电芯片、介电层以及线路层。该透明电路载板具有一基板线路层。该光电芯片倒装焊接合至该透明电路载板并电学连接至该基板线路层。该介电层形成于该透明电路载板上并覆盖该光电芯片，该介电层具有多个通孔，以贯通至该透明电路载板的该基板线路层。该线路层形成于该介电层上，该线路层经由该通孔电学连接至该基板线路层。
附图说明
图1为现有图像传感器的光电芯片封装构造的截面示意图。
图2为依据本发明具体实施例，一种光电芯片的增层封装构造的截面示意图。
图3A至3H为依据本发明第一具体实施例，该光电芯片的增层封装构造于制程中的截面示意图。
附图标记说明
100光电芯片封装构造    110基板
111上表面              112下表面
113环墙                114容芯穴
120光电芯片            121感测区
122焊垫                130焊线
140透光片              200光电芯片的增层封装构造
210透明电路载板        211基板线路层
212接合物质            220光电芯片
221有源面              222背面
223侧面                224凸块
225光电作动区          230第一介电层
231通孔                232外表面
240第一线路层          241线路
251第二介电层          252第二线路层
253第三介电层          254第三线路层
255连接垫              256散热片部
260集成电路芯片        261电极
262侧面                270焊罩层
280电镀层              310取放装置
320热压合装置
具体实施方式
请参阅图2，一种光电芯片的增层封装构造200主要包含透明电路载板210、至少一个光电芯片220、第一介电层230以及第一线路层240。其中，该光电芯片220倒装焊接合至该透明电路载板210，该第一介电层230与该第一线路层240以增层方式逐一形成于该透明电路载板210上，其中该第一介电层230覆盖该光电芯片220，该第一线路层240形成于该第一介电层230上。
该透明电路载板210具有基板线路层211。通常该透明电路载板210可为玻璃基板，该基板线路层211选用ITO(氧化锡铟)导电线路层或其它金属线路层。该基板线路层211的多个线路两端形成可电学导接该光电芯片220的连接指以及可电学导接至该第一线路层240的连接垫(图未示出)。
该光电芯片220具有有源面221、相对的背面222以及多个在该有源面221与该背面222之间的侧面223。该有源面221包含光电作动区224。在本实施例中，该光电芯片220为CMOS图像感测芯片，该光电作动区224内设置有像素等光感测组件。此外，多个凸块224设置于该有源面221上。该光电芯片220倒装焊接合至该透明电路载板210，其通过该凸块224电学连接至该基板线路层211。该光电芯片220的倒装焊接合方式可选用焊料或凸块的回焊、超声热压键合、各向异性导电或非导电颗粒导电的其中的一种方法达成。
该第一介电层230形成于该透明电路载板210上，该第一介电层230的材质可为如PI或PET等电绝缘性物质。该第一介电层230并具有多个通孔231，该通孔231贯通至该基板线路层211的对外连接垫。优选地，该第一介电层230厚于该光电芯片220，即该第一介电层230由该透明电路载板210的上表面至该第一介电层230的外表面232之间的厚度大于该光电芯片220由有源面221至该背面222之间的厚度，故该第一介电层230能覆盖该光电芯片220的该背面222与该侧面223。该第一线路层240形成于该第一介电层230的该外表面232上，且经由该第一介电层230的该通孔231电学连接至该基板线路层211的对外连接垫。其中，该第一线路层240可具有多个延伸至该光电芯片220上方的线路241，以使线路密集化，可降低增层封装结构所需要形成的线路层数。
因此，本发明将增层封装结构的介电层与线路层反向形成于该已设置有该光电芯片220的透明电路载板210上，不会影响该光电芯片220在该有源面221内的该光电作动区225并且其线路层可以密集化设计。因此能薄化光电产品并能增进被内埋光电芯片220的电学互连与密封度。藉以提升组装性、互连可靠度(interconnection reliability)与电学效能、增加后续封装密度以及降低串扰效应(cross-talk effect)，特别适用于多芯片的光电封装。
此外，依线路需要，在该透明电路载板210上的增层封装结构可还包含至少第二介电层251以及至少第二线路层252，该第二介电层251形成于该第一线路层240上，该第二线路层252形成于该第二介电层251上，并且该第二线路层252与该第一线路层240电学连接。在本实施例中，该光电芯片的增层封装构造200为整合型多芯片光电封装产品，其还包含至少集成电路芯片260，例如数字信号处理器(Digital Signal Processor，DSP)芯片，其设置于该第二线路层252上，可运用倒装焊接合方式使该集成电路芯片260的多个电极261电学接合至该第二线路层252，该集成电路芯片260通过该第一线路层240与该第二线路层252电学连接该光电芯片220，因此由该光电芯片220接收的图像能在极短电学传导路径下快速处理，并能降低串扰效应(cross-talk effect)。
在本实施例中，该增层封装结构可还包含至少第三介电层253，其形成于该第二线路层252上。其中，该第三介电层253覆盖该集成电路芯片260的多个侧面262，使得该集成电路芯片260为嵌埋型态，以增进其保护性。此外，第三线路层254可形成于该第三介电层253上，其具有多个对外连接垫255。优选地，该第三线路层254另具有散热片部256，其贴附于该集成电路芯片260的外露表面，以增进散热性并防止该集成电路芯片260被碰撞，或者可另行贴附散热片于该集成电路芯片260的外露表面(图未示出)。此外，该光电芯片的增层封装构造200可还包含焊罩层270，其形成于该第三线路层254与该第三介电层253上，以覆盖并保护该第三线路层254的线路，该焊罩层270并显露出该连接垫255与该散热片部256，以使该连接垫255与该散热片部256具有显露表面。优选地，电镀层280(例如镍金)可形成于该连接垫255与该散热片部256的该显露表面，以防止该连接垫255与该散热片部256被氧化。
关于该光电芯片的增层封装构造200的制造方法请参照图3A至3H。首先，请参阅图3A，提供该透明电路载板210，该基板线路层211形成于该透明电路载板210的上表面。之后，请参阅图3B，该光电芯片220倒装焊接合至该透明电路载板210，并通过该凸块224使该光电芯片220电学连接至该基板线路层211。在本实施例中，倒装焊接合方式为各向异性导电连接，在倒装焊接合过程，该光电芯片220由取放装置310移动对准并往下压接，在该透明电路载板210上涂附形成接合物质212，其为各向异性导电膜(Antisotropic Conductive Film，ACF)或是各向异性导电胶(AntisotropicConductive Paste，ACP)，在较低压合温度与胶固化温度下，使该接合物质212固化形成并接合该光电芯片220，利用该接合物质212的导电粒子达到该凸块224与该基板线路层211间的电学连接，其中该压合温度与胶固化温度可控制在不超过两百摄氏度，以避免损伤该光电芯片220内部组件。
接着，请参阅图3C，利用数字喷墨印刷(digital inkjet printing)或是钢版印刷方式在该透明电路载板210上形成该第一介电层230，其中该第一介电层230覆盖该光电芯片220的该侧面223与该背面222，并且该第一介电层230的该个通孔231贯通至该透明电路载板210的该基板线路层211。其中以数字喷墨印刷方式形成该第一介电层230为优选，可使该第一介电层230达到各式图案变化并能控制该第一介电层230在不同区域的厚度差，例如该第一介电层230在该光电芯片220上的厚度可较薄，而在该透明电路载板210上的厚度可较厚，并可在适当位置显露该基板线路层211。
接着，请参阅图3D，可运用电镀方式形成第一线路层240于该第一介电层230上，该第一线路层240经由该通孔231电学连接至该基板线路层211，该第一线路层240的部分线路241可延伸至该光电芯片220的该背面222上方。如图3E所示，依续将该第二介电层251形成于该第一线路层240上，之后，将该第二线路层252形成于该第二介电层251上。接着，如图3F所示，在该第三介电层253形成于该第二线路层252上之后，由热压合装置320为该集成电路芯片260提供接合压力与温度，使得该集成电路芯片260倒装焊接合至该第二线路层252。之后请参阅图3G，优选地，形成该第三介电层253于该第二线路层252上，并使该集成电路芯片260嵌埋于该第三介电层253内。之后，请参阅图3H所示，可将该第三线路层254形成于该第三介电层253上，该第三线路层254具有多个连接垫255以及贴附于该集成电路芯片260的该散热片部256。最后，可将该焊罩层270形成于该第三线路层254与该第三介电层253上，该焊罩层270并显露出该连接垫255与该散热片部256，以使该连接垫255与该散热片部256具有显露表面，并形成该电镀层280于该连接垫255与该散热片部256的该显露表面，以形成如图2所示的光电芯片的增层封装构造200。
本发明的保护范围当视后附的权利要求所界定者为准，本领域技术人员在不脱离本发明的精神和范围内所作的任何变化与修改，均属于本发明的保护范围。

Claims (10)

1. 一种光电芯片的增层封装构造，其特征在于包含：
透明电路载板，其具有基板线路层；
至少一光电芯片，其倒装焊接合至该透明电路载板并电学连接至该基板线路层；
第一介电层，其形成于该透明电路载板上并覆盖该光电芯片，该第一介电层具有多个通孔，该通孔贯通至该透明电路载板的该基板线路层；以及
第一线路层，其形成于该第一介电层上，该第一线路层经由该通孔电学连接至该基板线路层。
2. 权利要求1所述的光电芯片的增层封装构造，其中该第一介电层厚于该光电芯片，并覆盖该光电芯片的背面与多个侧面，该第一线路层具有多个延伸至该光电芯片上方的线路。
3. 权利要求1所述的光电芯片的增层封装构造，还包含至少一第二介电层至少一第二线路层以及至少一集成电路芯片，该第二介电层形成于该第一线路层上，该第二线路层形成于该第二介电层上，该集成电路芯片该设置于该第二线路层上。
4. 权利要求3所述的光电芯片的增层封装构造，还包含至少一第三介电层以及至少一第三线路层，该第三介电层形成于该第二线路层上，该第三线路层形成于该第三介电层上。
5. 权利要求4所述的光电芯片的增层封装构造，还包含焊罩层，其形成于该第三线路层与该第三介电层上，其中该第三线路层具有多个连接垫以及散热片部，该焊罩层并显露出该连接垫与该散热片部，以使该连接垫与该散热片部具有显露表面。
6. 一种光电芯片的增层封装构造的制造方法，包含：
提供透明电路载板，其具有基板线路层；
倒装焊接合至少一光电芯片至该透明电路载板，并使该光电芯片电学连接至该基板线路层；
形成第一介电层于该透明电路载板上，其中该第一介电层覆盖该光电芯片，且该第一介电层具有多个通孔，该通孔贯通至该透明电路载板的该基板线路层；以及
形成第一线路层于该第一介电层上，该第一线路层经由该通孔电学连接至该基板线路层。
7. 权利要求6所述的光电芯片的增层封装构造的制造方法，其中该第一介电层厚于该光电芯片，并覆盖该光电芯片的背面与多个侧面，该第一线路层具有多个延伸至该光电芯片上方的线路。
8. 权利要求6所述的光电芯片的增层封装构造的制造方法，还包含：
形成至少一第二介电层于该第一线路层上；
形成至少一第二线路层于该第二介电层上；以及
设置至少一集成电路芯片于该第二线路层上。
9. 权利要求8所述的光电芯片的增层封装构造的制造方法，还包含：
设置至少一第三介电层于该第二线路层上；
形成第三线路层于该第三介电层上；以及
形成焊罩层于该第三线路层与该第三介电层上。
10. 权利要求9所述的光电芯片的增层封装构造的制造方法，还包含：形成焊罩层于该第三线路层与该第三介电层上，其中该第三线路层具有多个连接垫以及散热片部，该焊罩层并显露出该连接垫与该散热片部，以使该连接垫与该散热片部具有显露表面。
CNA2007100079615A 2007-02-01 2007-02-01 光电芯片的增层封装构造及方法 Pending CN101236944A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100079615A CN101236944A (zh) 2007-02-01 2007-02-01 光电芯片的增层封装构造及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100079615A CN101236944A (zh) 2007-02-01 2007-02-01 光电芯片的增层封装构造及方法

Publications (1)

Publication Number Publication Date
CN101236944A true CN101236944A (zh) 2008-08-06

Family

ID=39920435

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100079615A Pending CN101236944A (zh) 2007-02-01 2007-02-01 光电芯片的增层封装构造及方法

Country Status (1)

Country Link
CN (1) CN101236944A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214615A (zh) * 2010-04-02 2011-10-12 日月光半导体制造股份有限公司 具扇出且具堆栈用连接组件的半导体装置封装件及其制法
CN102336389A (zh) * 2010-07-22 2012-02-01 财团法人工业技术研究院 微机电元件与电路芯片的整合装置及其制造方法
TWI395309B (zh) * 2009-05-18 2013-05-01 Advanced Semiconductor Eng 具有嵌入式連接基板之可堆疊式封裝結構及其製造方法
CN103597596A (zh) * 2011-06-06 2014-02-19 英特尔公司 使用贯穿基板过孔的信号路径
US8809972B2 (en) 2010-06-30 2014-08-19 Industrial Technology Research Institute Apparatus integrating microelectromechanical system device with circuit chip and methods for fabricating the same
CN106653790A (zh) * 2017-02-20 2017-05-10 苏州晶方半导体科技股份有限公司 一种虹膜识别成像模组封装结构及其封装方法
CN107170769A (zh) * 2017-07-06 2017-09-15 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法
CN108615772A (zh) * 2018-05-17 2018-10-02 中国科学院微电子研究所 传感器的封装结构与其制作方法
CN108633180A (zh) * 2017-03-17 2018-10-09 南昌欧菲生物识别技术有限公司 超声波指纹传感装置的制造方法和超声波指纹传感装置
WO2019007412A1 (zh) * 2017-07-06 2019-01-10 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法
CN111834232A (zh) * 2020-06-12 2020-10-27 珠海越亚半导体股份有限公司 一种无特征层结构的转接载板及其制造方法
CN113410183A (zh) * 2020-03-17 2021-09-17 欣兴电子股份有限公司 芯片封装结构及其制作方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI395309B (zh) * 2009-05-18 2013-05-01 Advanced Semiconductor Eng 具有嵌入式連接基板之可堆疊式封裝結構及其製造方法
CN102214615B (zh) * 2010-04-02 2013-04-17 日月光半导体制造股份有限公司 具扇出且具堆栈用连接组件的半导体装置封装件及其制法
CN102214615A (zh) * 2010-04-02 2011-10-12 日月光半导体制造股份有限公司 具扇出且具堆栈用连接组件的半导体装置封装件及其制法
US8809972B2 (en) 2010-06-30 2014-08-19 Industrial Technology Research Institute Apparatus integrating microelectromechanical system device with circuit chip and methods for fabricating the same
US9227841B2 (en) 2010-06-30 2016-01-05 Industrial Technology Research Institute Apparatus integrating microelectromechanical system device with circuit chip and methods for fabricating the same
CN102336389A (zh) * 2010-07-22 2012-02-01 财团法人工业技术研究院 微机电元件与电路芯片的整合装置及其制造方法
CN102336389B (zh) * 2010-07-22 2014-05-28 财团法人工业技术研究院 微机电元件与电路芯片的整合装置及其制造方法
CN103597596B (zh) * 2011-06-06 2018-06-29 英特尔公司 使用贯穿基板过孔的信号路径
CN103597596A (zh) * 2011-06-06 2014-02-19 英特尔公司 使用贯穿基板过孔的信号路径
CN106653790A (zh) * 2017-02-20 2017-05-10 苏州晶方半导体科技股份有限公司 一种虹膜识别成像模组封装结构及其封装方法
CN106653790B (zh) * 2017-02-20 2024-03-12 苏州晶方半导体科技股份有限公司 一种虹膜识别成像模组封装结构及其封装方法
CN108633180A (zh) * 2017-03-17 2018-10-09 南昌欧菲生物识别技术有限公司 超声波指纹传感装置的制造方法和超声波指纹传感装置
CN107170769A (zh) * 2017-07-06 2017-09-15 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法
WO2019007412A1 (zh) * 2017-07-06 2019-01-10 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法
US11049899B2 (en) 2017-07-06 2021-06-29 China Wafer Level Csp Co., Ltd. Encapsulation structure of image sensing chip, and encapsulation method therefor
CN107170769B (zh) * 2017-07-06 2023-09-08 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法
CN108615772A (zh) * 2018-05-17 2018-10-02 中国科学院微电子研究所 传感器的封装结构与其制作方法
CN113410183A (zh) * 2020-03-17 2021-09-17 欣兴电子股份有限公司 芯片封装结构及其制作方法
CN111834232A (zh) * 2020-06-12 2020-10-27 珠海越亚半导体股份有限公司 一种无特征层结构的转接载板及其制造方法

Similar Documents

Publication Publication Date Title
CN101236944A (zh) 光电芯片的增层封装构造及方法
CN100438023C (zh) 摄像模块及其制造方法
US9019421B2 (en) Method of manufacturing a miniaturization image capturing module
CN107170769B (zh) 一种影像传感芯片的封装结构及其封装方法
JP2020503606A (ja) 指紋感知モジュール及びその方法
US8605211B2 (en) Low rise camera module
US20070164449A1 (en) Build-up package of optoelectronic chip
US7436680B2 (en) Multi-chip build-up package of optoelectronic chip
US6696738B1 (en) Miniaturized image sensor
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
CN101630668B (zh) 化合物半导体元件及光电元件的封装结构及其制造方法
CN101026148A (zh) 光电芯片的多芯片增层封装构造及其制造方法
JP2002043554A (ja) Ｃｃｄパッケージ・モジュール
JP2011035361A (ja) イメージセンサパッケージ構造
CN109844944B (zh) 改善视觉外观性及加工性的层压石墨的膜上芯片型半导体封装
US9542598B2 (en) Package structure and fabrication method thereof
KR20130114352A (ko) 반도체 패키지 및 그 제조 방법
CN103531488A (zh) 半导体设备、制造半导体设备的方法和照相机
TWM264652U (en) Structure of image sensor package
KR20170073796A (ko) 반도체 패키지 및 패키지 제조 방법
WO2017174007A1 (zh) 一种芯片封装结构、终端设备及方法
TWI559464B (zh) 封裝模組及其基板結構
WO2019007412A1 (zh) 一种影像传感芯片的封装结构及其封装方法
CN105428378A (zh) 影像传感芯片封装结构及其封装方法
KR20130137993A (ko) 이미지 센서 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080806