TWI475932B - 帶有補強材之配線基板 - Google Patents

帶有補強材之配線基板 Download PDF

Info

Publication number
TWI475932B
TWI475932B TW098132638A TW98132638A TWI475932B TW I475932 B TWI475932 B TW I475932B TW 098132638 A TW098132638 A TW 098132638A TW 98132638 A TW98132638 A TW 98132638A TW I475932 B TWI475932 B TW I475932B
Authority
TW
Taiwan
Prior art keywords
substrate
resin
main surface
reinforcing material
wiring board
Prior art date
Application number
TW098132638A
Other languages
English (en)
Other versions
TW201021636A (en
Inventor
Shinnosuke Maeda
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201021636A publication Critical patent/TW201021636A/zh
Application granted granted Critical
Publication of TWI475932B publication Critical patent/TWI475932B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

帶有補強材之配線基板
本發明係關於帶有補強材之配線基板，其具備防止樹脂配線基板之彎曲用的補強材。
近年來，作為電腦之微處理器等使用的半導體積體電路元件(IC晶片)變得越來越高速化、高功能化，且隨著此變化而有端子數增加、端子間間距亦變窄的傾向。一般而言，在IC晶片之底面呈矩陣狀密集地配置有複數個端子，此種端子群係以覆晶之形態連接於母板側的端子群。但是，在IC晶片側之端子群與母板側的端子群中，各端子之間存在有較大的間距差，所以，直接將IC晶片連接於母板上會有困難。因此，通常採用製作一種半導體封裝，然後將此半導體封裝搭載於母板上的方法(例如，參照專利文獻1)，該半導體封裝係將IC晶片搭載於IC晶片搭載用配線基板上而構成。
又，IC晶片一般係使用熱膨脹係數為2.0ppm/℃～5.0ppm/℃左右之半導體材料(例如、矽等)所形成。另一方面，IC晶片搭載用配線基板多為樹脂配線基板，該樹脂配線基板樹脂配線基板係使用熱膨脹係數比IC晶片之熱膨脹係數大很多的樹脂材料等所形成。作為此樹脂配線基板之一例，實際採用在芯基板之表面及背面形成增層者。在此樹脂配線基板中，例如使用將樹脂浸透於補強纖維中之樹脂基板(玻璃環氧基板等)作為芯基板。然後，利用此芯基板之剛性，在芯基板之表面及背面交互地積層樹脂絕緣層與導體層，藉以形成增層。總之，在此樹脂配線基板中，芯基板係發揮補強之功能，其與增層相比被形成為非常厚。另外，在芯基板上穿通式地形成有配線(具體而言，為通孔導體等)，該配線用以取得形成於芯基板表面及背面之增層間的導通。
然而，近年來隨著半導體積體電路元件之高速化，所使用之信號頻率亦變成為高頻波段。在此情況下，穿通芯基板之配線會貢獻大的電感，從而招致了高頻信號的傳輸損失或電路誤動作的發生，乃至成為高速化之障礙。為了解決此問題，提出一種將樹脂配線基板設計成不具有芯基板的基板的方案(例如，參照專利文獻2)。藉由省去較厚之芯基板，可縮短基板整體之配線長度，所以，可減少高頻信號的傳送損失，使得半導體積體電路元件能以高速動作。
但是，當省去芯基板時，樹脂配線基板亦相應地變薄，所以，無法避免樹脂配線基板之剛性的降低。在此情況下，當用於覆晶連接之焊料冷卻時，受到晶片材料與基板材料之熱膨脹係數差所引起的熱應力的影響，使得容易在樹脂配線基板的晶片搭載面側發生彎曲。其結果，在晶片結合部分發生裂紋，容易發生開口不良等。亦即，在使用上述IC晶片來構成半導體封裝的情況，會發生無法實現高良率及高可靠度的問題。
為了解決上述課題，提出一種在樹脂配線基板101之一面(基板主表面102或基板背面103)貼附環狀金屬製加強板105的半導體封裝100(參照第18及19圖)。若是上述構成，藉由金屬製加強板105可抑制樹脂配線基板101之彎曲，使得難以在樹脂配線基板101與IC晶片106之接合部分發生裂紋，所以，可提高良率，增加可靠度。
[專利文獻1]日本特開2002-26500號公報(第1圖等)
[專利文獻2]日本特開2002-26171號公報(第5圖等)
然而，金屬製加強板105係透過黏著劑104接合於樹脂配線基板101之基板主表面102上。具體而言，金屬製加強板105係以150℃左右進行加熱處理(烘烤)後將黏著劑104固化，藉以接合於樹脂配線基板101之基板主表面102上。因此，在加熱處理後之冷卻時，受到加強板材料與基板材料之熱膨脹係數差所引起的熱應力的影響，會有樹脂配線基板101(具體而言，從金屬製加強板105之開口部露出的區域)容易發生彎曲的問題。
本發明係鑒於上述課題而提出並完成發明者，其目的在於提供一種帶有補強材之配線基板，藉由防止補強材接合時之樹脂配線基板的彎曲，可提高可靠度。
作為解決上述課題用之手段，具有一種帶有補強材之配線基板，該配線基板具有：不具芯基板之樹脂配線基板，其具有基板主表面及基板背面並積層有樹脂絕緣層及導體層，在該基板主表面上配置有可連接晶片部件的複數個主表面側連接端子；及補強材，與該基板主表面接合，並穿通式地形成有使該複數個主表面側連接端子露出的開口部，其特徵為：該補強材係由樹脂材料中含有無機材料的複合材料所形成。
根據上述手段之發明，補強材係由樹脂材料中含有無機材料的複合材料所形成，所以，可使補強材之熱膨脹係數接近於與補強材同樣由樹脂材料所形成的樹脂配線基板之熱膨脹係數。藉此，與由金屬形成補強材之情況比較，補強材與樹脂配線基板之熱膨脹係數差變小，所以，可抑制例如、補強材結合時(加熱處理後的冷卻時)之樹脂配線基板的彎曲。尤其是，若該補強材之熱膨脹係數與該樹脂配線基板的熱膨脹係數之差為0ppm/℃以上、10.0ppm/℃以下，即可更確實地抑制樹脂配線基板的彎曲。結果，可防止樹脂配線基板之彎曲所引起的不良因素，可提高帶有補強材之配線基板的可靠度。
在此，補強材及樹脂配線基板的「熱膨脹係數」，係指與厚度方向(Z方向)垂直之方向(XY方向)的熱膨脹係數，且是以0℃～100℃之間的TMA(熱機械分析裝置)所測定之值。「TMA」係稱為熱機械性分析，是指例如由JPCA-BU01所規定者。
構成該帶有補強材之配線基板的該樹脂配線基板，可在考慮成本性、加工性、絕緣性、機械強度等的基礎上適宜選擇。作為樹脂配線基板，係使用不具芯基板之構造，該構造具有基板主表面及基板背面並積層有樹脂絕緣層及導體層，在該基板主表面上配置有可連接晶片部件的複數個主表面側連接端子。亦即，樹脂配線基板係將相同之該樹脂絕緣層形成作為主體，並僅藉由在同一方向擴徑之通孔部來連接該各個導體層之無芯配線基板。
樹脂絕緣層可在考慮絕緣性、耐熱性、耐濕性等之基礎上適宜選擇。作為形成樹脂絕緣層用之高分子材料的較佳例子，可列出環氧樹脂、苯酚樹脂、氨基甲酸乙酯樹脂、矽樹脂、聚醯亞胺樹脂等的熱硬化性樹脂；聚碳酸酯樹脂、丙烯酸樹脂、聚縮醛樹脂、聚丙烯樹脂等的熱可塑性樹脂等。此外，亦可使用此等樹脂與玻璃纖維(玻璃織布或玻璃不織布)、聚醯胺纖維等之有機纖維的複合材料、或者使環氧樹脂等之熱硬化性樹脂浸透於連續多孔質PTFE等的三維網眼狀氟系樹脂基材中而得的樹脂-樹脂複合材料等。
另外，為了在樹脂絕緣層形成層間連接用之通孔導體，亦可預先形成通孔。例如，亦可在該基板背面上配設母板連接用之背面側連接端子，且使設於該樹脂絕緣層之通孔部(通孔導體及通孔)隨著朝向該基板背面側而逐漸擴大孔徑。
該導體層及該主表面側連接端子主要由銅構成，並藉由所謂減除法、半加成法、全加成法等公知方法所形成。具體而言，可應用例如、銅箔之蝕刻、無電解鍍銅或電解鍍銅等的方法。又，亦可藉由濺鍍或CVD等的方法形成薄膜後，再利用蝕刻形成導體層、主表面側連接端子，或者藉由導電性糊膏等的印刷來形成導體層、主表面側連接端子。
作為較佳之該晶片部件，可列舉電容器、半導體積體電路元件(IC晶片)、由半導體製程所製造之MEMS(Micro Electro Mechanical Systems)元件等。又，作為IC晶片，可列舉DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等。在此，「半導體積體電路元件」係指主要用作為電腦之微處理器等的元件。另外，作為晶片部件，可列舉晶片電晶體、晶片二極體、晶片電阻、晶片電容器、晶片線圈等。
構成該帶有補強材之配線基板的補強材係以剛性比構成該樹脂配線基板之樹脂材料的剛性還高為較佳，例如，以楊氏模量比構成樹脂配線基板之樹脂材料的楊氏模量還高為較佳。其理由係因為若對補強材本身提供高剛性，利用將其面接合可對樹脂配線基板提供高剛性，從而可更進一步地增強對抗來自外部的應力之緣故。另外，若為具有高剛性之補強材，即使將補強材形成為較薄，仍可對樹脂配線基板提供充分高之剛性，所以，不會妨礙到帶有補強材之配線基板整體的薄型化。
作為構成該補強材的樹脂材料之較佳例子，可列出環氧樹脂、聚丁烯樹脂、聚醯胺樹脂、聚丁烯對苯二甲酸酯樹脂、對聚苯硫樹脂、聚醯亞胺樹脂、雙馬來酰亞胺三嗪樹脂、聚碳酸酯樹脂、聚苯醚樹脂、丙烯腈-丁二烯-苯二烯共聚物(ABS樹脂)等。此外，亦可使用此等樹脂與玻璃纖維(玻璃織布或玻璃不織布)、聚醯胺纖維等之有機纖維的複合材料等。
另外，作為構成該補強材的無機材料之較佳例子，可列出陶瓷材料、金屬材料、玻璃材料等。作為陶瓷材料等，例如，具有氧化鋁、玻璃陶瓷、結晶化玻璃等的低溫燒結材料、氮化鋁、碳化矽、氮化矽等。另外，作為金屬材料，具有鐵、金、銀、銅、銅合金、鐵鎳合金、矽、神化鎵等。又，若無機材料為金屬材料，可藉由補強材屏蔽來自靜電或雜訊源的電磁波。另外，該無機材料可為無機粒子，亦可為由無機纖維構成之片材，但以由無機纖維構成之片材為較佳。若是此種構成，即可藉由補強材本身提供高的剛性。在此，作為無機纖維，可列舉玻璃纖維(玻璃織布或玻璃不織布)、聚醯胺纖維、金屬纖維、紙等。
另外，該補強材係接合於該基板主表面上。對補強材之形狀等，並無特別限定，可為任意形狀，但可具有與該基板主表面接觸之接觸面、及位於該接觸面相反側的非接觸面。若是此種構成，藉由補強材與樹脂配線基板之面接合，即可提高帶有補強材之配線基板的剛性，所以，可提高帶有補強材之配線基板的手工操作性。
該補強材係接合於樹脂配線基板之基板主表面上，但接合方法並未被特別限定，可採用符合形成補強材之材料的性質、形狀等之周知方法。例如，以透過黏著劑將補強材之該接觸面接合於該基板主表面為較佳。若是此種構成，可確實容易地將補強材接合於樹脂配線基板上。又，作為黏著劑，可列舉丙烯酸系黏著劑、環氧系黏著劑、氰基丙烯酸鹽黏著劑、橡膠系黏著劑等。
又，在該補強材具有與該基板主表面接觸之接觸面及位於該接觸面相反側的非接觸面的情況下，可在該接觸面及非接觸面中至少一方貼附金屬箔。若是此種構成，即可利用貼附金屬箔，藉補強材提供高的剛性。另外，可透過金屬箔來釋放蓄積於開口部內之熱量。在此，作為金屬箔，例如，可列舉由銀、金、白金、銅、鈦、鋁、鈀、鎳、鎢之任一方構成者。尤其是以金屬箔係由銅構成為較佳。若是此種構成，比起金屬箔由其他之材料構成的情況，可達成金屬箔之低電阻化，並可提高金屬箔之散熱性及導電性。
另外，以對補強材之該開口部的內側面施以粗面化加工，並可在該開口部內充填底部填充材為較佳。若是此種構成，樹脂配線基板與連接於開口部內所露出之複數個主表面側連接端子的晶片部件之間的間隙，可藉由底部填充材所封閉。而且，因開口部的內側面被施以粗面化加工，所以，可提高補強材與底部填充材的密接強度。因此，可藉由樹脂配線基板穩定地支撐晶片部件。又，以對樹脂配線基板之該基板主表面上從該開口部露的之區域施以粗面化加工為較佳。若是此種構成，除了補強材與底部填充材的密接強度外，還可提高樹脂配線基板與底部填充材的密接強度。因此，可藉樹脂配線基板穩定地支撐晶片部件。
又，當在補強材與底部填充材之間發生裂紋時，因應力之釋放而會在樹脂配線基板上發生彎曲。在此，可將該底部填充材充填於該晶片部件與該樹脂配線基板之間隙、及該晶片部件與該補強材之間隙內，並且由該底部填充材來覆被該晶片部件之該非接觸面側的端面。若是此種構成，補強材與底部填充材的接觸面積增大，兩者之密接強度增高，所以，可抑制在底部填充材-補強材之間發生裂紋。結果，可抑制因應力之釋放而造成的樹脂配線基板之彎曲，所以，可防止樹脂配線基板之彎曲引起的晶片部件的破損。
在此，作為底部填充材的形成材料之較佳例子，可列出環氧樹脂、苯酚樹脂、氨基甲酸乙酯樹脂、矽樹脂、聚醯亞胺樹脂等。又，以該樹脂配線基板、該補強材及該底部填充材係由實質上相同組成之樹脂材料所形成為較佳。若是此種構成，樹脂配線基板、補強材及底部填充材之間的密接強度增高。另外，樹脂配線基板、補強材及底部填充材之間的熱膨脹係數差變小，所以，可防止樹脂配線基板之彎曲等引起的不良因素。藉此，可進一步提高帶有補強材之配線基板的可靠度。
以下，參照圖面詳細說明本發明之具體實施形態。
如第1至3圖所示，本實施形態之半導體封裝10係BGA(球柵陣列)，其由帶有加強板之配線基板11(帶有補強材之配線基板)及屬半導體積體電路元件的IC晶片21(晶片部件)所構成。又，半導體封裝10之形態不只限定於BGA，例如，亦可為PGA(針柵陣列)或LGA(基板柵格陣列)等。IC晶片21係長15.0mm×寬15.0mm×厚0.8mm之矩形平板狀，且由熱膨脹係數為4.2ppm/℃的矽所構成。
另一方面，帶有加強板之配線基板11具備：樹脂配線基板40及作為補強材之配線基板用加強板(以下稱為「加強板」)31。本實施形態之樹脂配線基板40係俯視呈長50.0mm×寬50.0mm×厚0.4mm之大致矩形形狀。另外，樹脂配線基板40係不具有芯基板，而具有交互地積層由環氧樹脂構成之4層樹脂絕緣層43,44,45,46及由銅構成之導體層51的構造之配線基板。本實施形態中，樹脂絕緣層43～46之熱膨脹係數約為30ppm/℃，導體層51之熱膨脹係數約為17ppm/℃。另外，樹脂配線基板40整體之熱膨脹係數約為20ppm/℃。又，熱膨脹係數係指0℃～玻璃轉移溫度(Tg)間的測定值之平均值。
如第1、第3圖所示，在樹脂配線基板40之基板主表面41上(第4層之樹脂絕緣層46的表面上)，陣列狀地配置有端子焊墊52(主表面側連接端子)。又，在端子焊墊52的表面上配置有複數個主表面側焊料凸塊54。各主表面側焊料凸塊54係電性連接於該IC晶片21之面連接端子22。亦即，IC晶片21係搭載於樹脂配線基板40之基板主表面41側。又，形成有各端子焊墊52及各主表面側焊料凸塊54之區域係可搭載IC晶片21之IC晶片搭載區域23。
另一方面，在樹脂配線基板40之基板背面42上(第1層之樹脂絕緣層43的下面上)陣列狀地配置有BGA用焊墊53(背面側連接端子)。另外，在BGA用焊墊53的表面上配置有母板(母板)連接用之複數個背面側焊料凸塊55，樹脂配線基板40係藉由各背面側焊料凸塊55而被安裝於未圖示之母板上。
如第1、第3圖所示，在各樹脂絕緣層43～46上分別設有通孔56及通孔導體57。各通孔56係形成為圓錐台形，由採用YAG雷射或碳酸氣體雷射對各樹脂絕緣層43～46實施之開孔加工而形成。各通孔導體57係隨著朝向基板背面42側(第1圖中下方向)而擴徑的導體，各導體層51、該端子焊墊52及BGA用焊墊53相互電性連接。
如第1～第3圖所示，該加強板31係俯視呈長50.0mm×寬50.0mm×厚2.0mm之大致矩形形狀。又，如第3圖所示，加強板31係由在樹脂材料(本實施形態中為環氧樹脂)中含有由無機纖維構成之片材(本實施形態中為玻璃布37)的複合材料所形成。另外，加強板31係形成為比樹脂配線基板40還厚，所以，其剛性比構成樹脂配線基板40之樹脂材料(本實施形態中為環氧樹脂)的剛性還高。具體而言，加強板31之楊氏模量成為比樹脂配線基板40的楊氏模量(約為30GPa)還大的值，設定為約50GPa。又，加強板31之熱膨脹係數成為比樹脂配線基板40的熱膨脹係數(約20ppm/℃)還小的值，具體而言，係設定為約16ppm/℃。亦即，在本實施形態中，加強板31之熱膨脹係數與樹脂配線基板40的熱膨脹係數之差成為4.0ppm/℃左右。
如第1～第3圖所示，該加強板31具有接觸面32、及位於接觸面32相反側的非接觸面33。接觸面32係形成為可面接觸於基板主表面41的外周部(亦即，在基板主表面41中除了該IC晶片搭載區域23以外之區域)。另外，在整個非接觸面33上貼附有銅箔34(金屬箔)。在本實施形態中，銅箔34之熱膨脹係數約為17ppm/℃。又，銅箔34不與該導體層51、該端子焊墊52、該BGA用焊墊53及通孔導體57電性連接，亦就是被稱為虛假導體層者。
另外，在加強板31上穿通式地形成有在接觸面32之中央部及非接觸面33的中央部開口之俯視呈矩形的開口部35。開口部35用以使端子焊墊52及該主表面側焊料凸塊54露出。具體而言，開口部35係長20mm×寬20mm，且在四個角邊具有半徑為1.5mm之圓弧的截面大致為正方形狀的孔。
另外，如第1、第3圖所示，加強板31之接觸面32係透過黏著劑30面接合於(接合固定)基板主表面41的外周部。又，本實施形態之黏著劑30，係熱膨脹係數約為20ppm/℃的環氧系黏著劑。
另外，開口部35之內側面36及在基板主表面41上從開口部35露出的區域係以表面粗度Ra成為0.4μm的方式被實施粗面化加工。另外，在該開口部35內充填形成有由環氧樹脂構成之底部填充材61。具體而言，底部填充材61係充填於該IC晶片21與該樹脂配線基板40之間隙及該IC晶片21與加強板31之間隙內。亦即，樹脂配線基板40、加強板31及底部填充材61係由實質上相同組成之樹脂材料(環氧樹脂)所形成。另外，在本實施形態中，底部填充材61之熱膨脹係數約為25ppm/℃。
其次，針對帶有加強板之配線基板11的製造方法進行說明。
在基板準備步驟中，製作並預先準備如第13圖所示之多個裁取用基板91。多個裁取用基板91係以如下方式所製作。首先，如第4圖所示，準備玻璃環氧基板等之具有充分強度的支撐基板70。其次，在支撐基板70上貼附由環氧樹脂構成之片狀的絕緣樹脂基材而形成襯底樹脂絕緣層71，藉此，可獲得由支撐基板70及襯底樹脂絕緣層71構成之基材69。然後，如第5圖所示，在基材69之一面(具體而言，襯底樹脂絕緣層71的上面)配置積層金屬片體72。在此，於襯底樹脂絕緣層71上配置積層金屬片體72，藉此，可確保在以後之製造步驟中不會將積層金屬片體72從襯底樹脂絕緣層71剝離之程度的密接性。積層金屬片體72係使二片銅箔73,74以能剝離之狀態密接而形成。具體而言，利用透過金屬電鍍(例如，鍍鉻)來積層各銅箔73,74，可形成積層金屬片體72。
然後，如第6圖所示，在積層金屬片體72上積層片狀之絕緣樹脂基材75，使用真空壓合熱壓力機(省略圖示)在真空下進行加壓加熱，以使絕緣樹脂基材75硬化而形成第4層之樹脂絕緣層46(積層步驟)。然後，如第7圖所示，藉由施以雷射加工，在樹脂絕緣層46之預定位置上形成通孔56，接著，進行除去各通孔56內之污點之除污處理。然後，藉由以往公知之方法，進行無電解鍍銅及電解鍍銅，在各通孔56內形成通孔導體57。另外，藉由以往公知之方法(例如，半加成法)進行蝕刻，在樹脂絕緣層46上圖案加工形成導體層51(參照第8圖)。
另外，有關第1層～第3層之樹脂絕緣層43～45及導體層51，亦可藉由與上述第4層之樹脂絕緣層46及導體層51相同的方法來形成，並積層於樹脂絕緣層46上。藉由以上之製造步驟，形成在支撐基板70上積層有積層金屬片體72、樹脂絕緣層43～46及導體層51的積層體80(參照第9圖)。又，如第9圖所示，積層體80上之位於積層金屬片體72上的區域成為應作為多個裁取用基板91之配線積層部81。
然後，從積層體80上除去基材69，以使銅箔73露出(基材除去步驟)。具體而言，在積層金屬片體72中之2片銅箔73,74的界面進行剝離，使配線積層部81(多個裁取用基板91)從支撐基板70分離(參照第10圖)。又，如第13圖所示，多個裁取用基板91係由基板形成部93及包圍基板形成部93周圍的框部94所構成。在基板形成部93上沿平面方向配置有複數個(本實施形態中為5個)應作為樹脂配線基板40之正方形的基板形成區域92。另外，在框部94之四個角邊設有圓形的導引孔95。
然後，如第11圖所示，藉由蝕刻對處於配線積層部81(樹脂絕緣層46)下面上之銅箔73進行圖案處理，在最表層之樹脂絕緣層46中的基板形成區域92形成端子焊墊52(連接端子形成步驟)。另外，藉由對銅箔73進行圖案處理，在框部94之四個角邊且導引孔95的附近分別形成圓形之對準標記96(參照第13圖)。
接著，於焊料凸塊形成步驟中，在形成於最表層之樹脂絕緣層46的複數個端子焊墊52上形成IC晶片連接用之主表面側焊料凸塊54(參照第12圖)。具體而言，在使用未圖示之焊球搭載裝置配置焊球於各端子焊墊52上後，將焊球加熱至預定溫度進行迴焊，藉以在各端子焊墊52上形成主表面側焊料凸塊54。同樣，在形成於樹脂絕緣層43上之複數個BGA用焊墊53上形成背面側焊料凸塊55。
在加強板準備步驟中，製作並預先準備多個板狀之裁取用加強板111。又，如第14、第15圖所示，多個裁取用加強板111具有接觸面32及非接觸面33，且沿平面方向配置有複數個(本實施形態中為5個)應作為加強板31之正方形的加強板形成區域112。另外，在多個裁取用加強板111上預先設有複數個(本實施形態中為5個)開口部35。又，開口部35係使用鍃孔刀、機械鑚頭、衝孔裝置、YAG雷射、碳酸氣體雷射等，對加強板31進行開孔加工，而預先形成於預定位置上。
接著，於接合步驟中，在對多個裁取用基板91及多個裁取用加強板111進行定位之狀態下，將多個裁取用加強板111接合於多個裁取用基板91之基板主表面41上。詳細而言，首先，由未圖示之支撐構件來支撐多個裁取用基板91。此時，藉由從支撐構件突出之導引銷(省略圖示)插入導引孔95內，將多個裁取用基板91定位於支撐構件上。另外，控制裝置(省略圖示)進行由CCD相機(省略圖示)拍攝形成於框部94之4個角邊的對準標記96之控制，並根據拍攝到之對準標記96的位置來檢測接合於基板主表面41上之多個裁取用加強板111的位置。然後，將黏著劑30塗布於多個裁取用加強板111之接觸面32，並根據檢測出之多個裁取用加強板111的位置，將多個裁取用加強板111配置於基板主表面41上，並使接觸面32與基板主表面41接觸。在此狀態下，例如，若以150℃左右進行加熱處理(烘烤)而使黏著劑30固化，黏著劑30即在加熱處理後被冷卻至室溫，同時透過黏著劑30將多個裁取用加強板111接合固定於基板主表面41上(參照第14圖)。又，如第15圖所示，多個裁取用加強板111之外形尺寸設定為比多個裁取用基板91之外形尺寸還小，設定為可辨識導引孔95及對準標記96之大小。但是，多個裁取用加強板111之外形尺寸並不受本實施形態所限定，例如，亦可設定為比多個裁取用基板91之外形尺寸還大，或是設定為與多個裁取用基板91之外形尺寸相等。
接著，在粗面化步驟中，對加強板31之開口部35的內側面36及在基板主表面41上從開口部35露出的區域同時進行粗面化加工，具體而言，在本實施形態中，藉由塗布以往公知之粗化液，對內側面36及在基板主表面41上從開口部35露出的區域進行粗面化處理。又，粗化液係以採用不會侵蝕銅或焊料者為較佳。另外，亦可取代粗化液之塗布，而藉由噴砂進行粗面化處理。其結果，粗面化步驟後之表面粗度Ra，成為0.4μm。
接著，在基板分割步驟中，使用以往周知之切斷裝置等，從基板形成部93切斷除去框部94。與此同時，沿預定切斷線122，將多個裁取用基板91及多個裁取用加強板111切斷，該預定切斷線122係沿基板形成區域92之外形線120(參照第13圖)及加強板形成區域112的外形線121(參照第15圖)設定。藉此，可獲得複數個樹脂配線基板40之切斷端面與加強板31的切斷端面一致之帶有加強板的配線基板11(參照第1圖)。又，用以相互分割各基板形成區域92彼此(各加強板形成區域112彼此)之預定切斷線122設定於相鄰之基板形成區域92之外形線120彼此(相鄰之加強板形成區域112的外形線121彼此)之間。另外，從該基板形成部93分離出框部94用之預定切斷線122設定於基板形成部93與框部94之境界部分。
然後，將IC晶片21載置於樹脂配線基板40之IC晶片搭載區域23。此時，對IC晶片21側之面連接端子22與樹脂配線基板40之主表面側焊料凸塊54進行定位。然後，藉由加熱後對各主表面側焊料凸塊54進行迴焊，將面連接端子22與主表面側焊料凸塊54接合，並於樹脂配線基板40上搭載IC晶片21。然後，在開口部35內充填作為底部填充材61之熱硬化性樹脂，並使其熱硬化。
根據本實施形態，可獲得以下效果。
(1)根據本實施形態之帶有加強板之配線基板11，加強板31之熱膨脹係數(約16ppm/℃)與樹脂配線基板40之熱膨脹係數(約20ppm/℃)成為接近之值。藉此，加強板31與樹脂配線基板40之熱膨脹係數差變小，所以，可確實地抑制加強板31接合時(加熱處理後的冷卻時)之樹脂配線基板40的彎曲。結果，可防止樹脂配線基板40之彎曲所引起的不利因素，可提高帶有加強板之配線基板11的可靠度。又，因樹脂配線基板40不容易彎曲，使得基板背面42亦變得平坦，所以，可確實地將半導體封裝10安裝於母板上。
(2)在本實施形態中，因加強板31中含有玻璃布37，所以，即使加強板31係由強度比金屬材料低之環氧樹脂所形成，仍可提高加強板31之強度。因此，藉由加強板31與樹脂配線基板40之接合，可增加帶有加強板之配線基板11的剛性，所以，可提高帶有加強板之配線基板11的手工操作性。
又，本實施形態亦可變更如下。
如第16圖所示，亦可為在基板主表面41上且在加強板31之接觸面32所接觸的區域形成有金屬層131之帶有加強板之配線基板132。若是此種構成，即可提高加強板31與樹脂配線基板40之密接強度，所以，可提高帶有加強板之配線基板132的可靠度。又，金屬層131係藉由在連接端子形成步驟中進行對銅箔73之圖案處理所形成。
上述實施形態之加強板31係由環氧樹脂中含有玻璃布37的複合材料所形成。但亦可使用在環氧樹脂中含有玻璃布而成的基材之一面貼附有銅箔之貼銅積層板來作為加強板。
在上述實施形態之加強板31上，僅於非接觸面33貼附有銅箔34，但亦可僅於接觸面32貼附有銅箔34，亦可於接觸面32及非接觸面33雙方貼附有銅箔34。另外，銅箔34亦可設於加強板31內。
在上述實施形態中，利用蝕刻對銅箔73進行圖案處理，藉以形成端子焊墊52(參照第11圖)。但亦可在基材除去步驟之後進行藉由蝕刻完全除去銅箔73之金屬箔除去步驟，並在金屬箔除去步驟之後藉由以往公知之方法(例如，半加成法)進行蝕刻，而另外形成端子焊墊52。
上述實施形態中，在粗面化步驟中，對加強板31之開口部35的內側面36及在基板主表面41上從開口部35露出的區域同時進行粗面化加工。但亦能以不同之時間進行內側面36之粗面化加工及在基板主表面41上從開口部35露出的區域的粗面化加工。例如，在連接端子形成步驟之後且焊料凸塊形成步驟之前，進行將基板主表面41上從開口部35露出的區域粗面化之基板主表面粗面化步驟，並在加強板準備步驟之後且接合步驟之前，進行將內側面36粗面化之內側面粗面化步驟。又，在基板主表面粗面化步驟中，除了在基板主表面41上從開口部35露出的區域以外，亦可將基板主表面41上接合有加強板31的區域加以粗面化。
上述實施形態之黏著劑30係環氧系黏著劑，但亦可使用構成絕緣樹脂層43～46之環氧樹脂作為黏著劑。
上述實施形態中，在樹脂配線基板40之基板主表面41上或基板背面42上，除IC晶片21外，亦可安裝電子部件。作為電子部件，例如，具有在背面或側面具有複數個端子之部件(例如，電晶體、二極體、電阻、晶片電容器、線圈等)等。
在上述實施形態之半導體封裝10中，僅於IC晶片21與樹脂配線基板40之間隙及IC晶片21與加強板31之間隙內，充填有底部填充材61，但IC晶片221之非接觸面233側的表面222被外露。如第17圖所示之半導體封裝210除了於IC晶片221與樹脂配線基板240之間隙、及IC晶片221與加強板231之間隙內充填有底部填充材261以外，亦可由底部填充材261來完全被覆IC晶片221之表面222。若是此種構成，底部填充材261之被覆表面222部分的容積即增大，所以，可藉由底部填充材261來確實地補強加強板231。而且，加強板231與底部填充材261之接觸面積增大，使得兩者之密接強度增高，所以，可抑制在底部填充材261-加強板231之間發生裂紋。結果，可抑制因應力之釋放而造成的樹脂配線基板240之彎曲，所以，可防止樹脂配線基板240之彎曲引起的IC晶片221的破損。
又，在第17圖所示半導體封裝210中，底部填充材261上從開口部235露出的露出面262，係位於與非接觸面233相同之高度。但底部填充材261之露出面262亦可位於比加強板231之非接觸面233還高的位置。亦即，底部填充材261之一部分，亦可從非接觸面233突出至開口部235之外部。另外，露出面262亦可位於比非接觸面233還低的位置(且，比IC晶片221之表面222還高的位置)。
又，在使底部填充材261之露出面262位於與非接觸面233為相同高度的情況下，只要在將作為底部填充材261之熱硬化性樹脂填充至與非接觸面233為相同高度後，進行熱硬化即可。另外，亦可在將熱硬化性樹脂填充至從開口部235突出並使其硬化後，機械性地除去從開口部235突出之部分。
其次，列舉根據上述實施形態所把握之技術思想如下。
(1)一種帶有補強材之配線基板，具有：不具芯基板之樹脂配線基板，其具有基板主表面及基板背面並積層有樹脂絕緣層及導體層，在該基板主表面上配置有可連接晶片部件的複數個主表面側連接端子；及補強材，與該基板主表面接合，並穿通式地形成有使該複數個主表面側連接端子露出的開口部，其特徵為：該補強材係由樹脂材料中含有無機材料的複合材料所形成，並具有與該基板主表面接觸之接觸面、及位於該接觸面相反側的非接觸面，在該接觸面與該非接觸面之至少任一方的面上貼附有金屬箔，該接觸面係透過黏著劑接合於該基板主表面上。
(2)一種帶有補強材之配線基板，具有：不具芯基板之樹脂配線基板，其具有基板主表面及基板背面並積層有樹脂絕緣層及導體層，在該基板主表面上配置有可連接晶片部件的複數個主表面側連接端子；及補強材，與該基板主表面接合，並穿通式地形成有使該複數個主表面側連接端子露出的開口部，其特徵為：該補強材係由樹脂材料中含有無機材料的複合材料所形成，該開口部之內側面係以表面粗度Ra成為0.3μm以上、0.8μm以下的方式被實施粗面化加工，並且，可在該開口部內充填底部填充材。
11、132．．．作為帶有補強材之配線基板的帶有加強板之配線基板
21、221．．．作為晶片部件之IC晶片
31、231．．．作為補強材之加強板
32．．．接觸面
33、233．．．非接觸面
34．．．作為金屬箔之銅箔
35、235．．．開口部
36．．．開口部之內側面
37．．．作為無機材料及片材之玻璃布
40、240．．．樹脂配線基板
41．．．基板主表面
42．．．基板背面
43、44、45、46．．．樹脂絕緣層
51．．．導體層
52．．．作為主表面側連接端子之端子焊墊
53．．．作為背面側連接端子之BGA用焊墊
56．．．作為通孔部之通孔
57．．．作為通孔部之通孔導體
61、261．．．底部填充材
第1圖為顯示本實施形態之半導體封裝的概略構成之概略剖視圖。
第2圖為顯示半導體封裝之概略俯視圖。
第3圖為顯示帶有加強板之配線基板的要部剖視圖。
第4圖為顯示帶有加強板之配線基板的製造方法之說明圖。
第5圖為顯示帶有加強板之配線基板的製造方法之說明圖。
第6圖為顯示帶有加強板之配線基板的製造方法之說明圖。
第7圖為顯示帶有加強板之配線基板的製造方法之說明圖。
第8圖為顯示帶有加強板之配線基板的製造方法之說明圖。
第9圖為顯示帶有加強板之配線基板的製造方法之說明圖。
第10圖為顯示帶有加強板之配線基板的製造方法之說明圖。
第11圖為顯示帶有加強板之配線基板的製造方法之說明圖。
第12圖為顯示帶有加強板之配線基板的製造方法之說明圖。
第13圖為顯示多個裁取用基板之概略俯視圖。
第14圖為顯示帶有加強板之配線基板的製造方法之說明圖。
第15圖為顯示將多個裁取用加強板接合於多個裁取用基板上之構造的概略俯視圖。
第16圖為顯示另一實施形態之帶有加強板之配線基板的要部剖視圖。
第17圖為顯示另一實施形態之半導體封裝的概略構成之概略剖視圖。
第18圖為顯示習知技術之半導體封裝的概略立體圖。
第19圖為顯示相同半導體封裝的概略俯視圖。
1．．．配線基板
23．．．IC晶片搭載區域
30．．．黏著劑
31．．．加強板
32．．．接觸面
33．．．非接觸面
34．．．作為金屬箔之銅箔
35．．．開口部
36．．．開口部之內側面
37．．．玻璃布
40．．．脂配線基板
41．．．基板主表面
42．．．基板背面
43、44、45、46．．．樹脂絕緣層
51．．．導體層
52．．．端子焊墊
53．．．BGA用焊墊
56．．．通孔
57．．．通孔導體

Claims (20)

  1. 一種帶有補強材之配線基板，具有：不具芯基板之樹脂配線基板，其具有基板主表面及基板背面並具有積層有樹脂絕緣層及導體層之構造，在該基板主表面上配置有可連接晶片部件的複數個主表面側連接端子；及補強材，與該基板主表面接合，並穿通形成有使該複數個主表面側連接端子露出的開口部，其特徵為：該補強材係由樹脂材料中含有無機材料的複合材料所形成，其中該開口部之內側面係被粗化，並可在該開口部內充填有底部填充材。
  2. 如申請專利範圍第1項之帶有補強材之配線基板，其中該無機材料係由無機纖維構成之片材。
  3. 如申請專利範圍第1項之帶有補強材之配線基板，其中該補強材之熱膨脹係數與該樹脂配線基板的熱膨脹係數之差為0ppm/℃以上、10.0ppm/℃以下。
  4. 如申請專利範圍第1至3項中任一項之帶有補強材之配線基板，其中該補強材具有與該基板主表面接觸之接觸面及位於該接觸面相反側的非接觸面，在該接觸面與該非接觸面之至少一者上貼附有金屬箔。
  5. 如申請專利範圍第1項之帶有補強材之配線基板，其中該基板主表面上從該開口部露出之區域係被粗化。
  6. 如申請專利範圍第1項之帶有補強材之配線基板，其中 該樹脂配線基板、該補強材及該底部填充材係由實質上相同組成之樹脂材料所形成。
  7. 如申請專利範圍第1至3項中任一項之帶有補強材之配線基板，其中在該基板背面上設有母板連接用之背面側連接端子，並且，設於該樹脂絕緣層之通孔係隨著朝向該基板背面側而擴大孔徑。
  8. 一種半導體裝置，其特徵為具備：不具芯基板之樹脂配線基板，其具有基板主表面及基板背面並具有積層有樹脂絕緣層及導體層之構造，在該基板主表面上配置有複數個主表面側連接端子；補強材，與該基板主表面接合，並穿通形成有使該複數個主表面側連接端子露出的開口部；及晶片部件，連接於該主表面側連接端子，其中該補強材係由樹脂材料中含有無機材料的複合材料所形成，該樹脂配線基板之該基板主表面中的從該開口部露出的區域被粗化，且將底部填充材充填在該開口部內。
  9. 如申請專利範圍第8項之半導體裝置，其中該無機材料係由無機纖維構成之片材。
  10. 如申請專利範圍第8項之半導體裝置，其中該補強材之熱膨脹係數與該樹脂配線基板的熱膨脹係數之差為0ppm/℃以上、10.0ppm/℃以下。
  11. 如申請專利範圍第8至10項中任一項之半導體裝置，其 中該補強材具有與該基板主表面接觸之接觸面、及位於該接觸面相反側的非接觸面，在該接觸面與該非接觸面之至少一者上貼附有金屬箔。
  12. 如申請專利範圍第8至10項中任一項之半導體裝置，其中在該基板背面上設有母板連接用之背面側連接端子，並且，設於該樹脂絕緣層之通孔係隨著朝向該基板背面側而擴大孔徑。
  13. 一種半導體裝置，其特徵為具備：樹脂配線基板，其具有基板主表面及基板背面並具有積層有樹脂絕緣層及導體層之構造，在該基板主表面上配置有複數個主表面側連接端子；補強材，與該基板主表面接合，並穿通形成有使該複數個主表面側連接端子露出的開口部；及晶片部件，連接於該主表面側連接端子，其中該開口部之內側面係被粗化，並在該開口部內係充填有底部填充材。
  14. 如申請專利範圍第13項之半導體裝置，其中該基板主表面上從該開口部露出之區域係被粗化。
  15. 如申請專利範圍第13項之半導體裝置，其中該樹脂配線基板、該補強材及該底部填充材係由實質上相同組成之樹脂材料所形成。
  16. 如申請專利範圍第13至15項中任一項之半導體裝置， 其中在該基板背面上設有母板連接用之背面側連接端子，並且，設於該樹脂絕緣層之通孔係隨著朝向該基板背面側而擴大孔徑。
  17. 如申請專利範圍第13至15項中任一項之半導體裝置，其中該補強材係由樹脂材料中含有無機材料的複合材料所形成。
  18. 如申請專利範圍第17項之半導體裝置，其中該無機材料係由無機纖維構成之片材。
  19. 如申請專利範圍第13至15項中任一項之半導體裝置，其中該補強材之熱膨脹係數與該樹脂配線基板的熱膨脹係數之差為0ppm/℃以上、10.0ppm/℃以下。
  20. 如申請專利範圍第13至15項中任一項之半導體裝置，其中該底部填充材係充填於該晶片部件與該樹脂配線基板之間隙、及該晶片部件與該補強材之間隙內，並且覆蓋該晶片部件的表面。
TW098132638A 2008-09-29 2009-09-28 帶有補強材之配線基板 TWI475932B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008249548 2008-09-29

Publications (2)

Publication Number Publication Date
TW201021636A TW201021636A (en) 2010-06-01
TWI475932B true TWI475932B (zh) 2015-03-01

Family

ID=42056502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132638A TWI475932B (zh) 2008-09-29 2009-09-28 帶有補強材之配線基板

Country Status (3)

Country Link
US (1) US8129828B2 (zh)
JP (1) JP5284235B2 (zh)
TW (1) TWI475932B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513792B2 (en) * 2009-04-10 2013-08-20 Intel Corporation Package-on-package interconnect stiffener
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
JP5079059B2 (ja) * 2010-08-02 2012-11-21 日本特殊陶業株式会社 多層配線基板
JPWO2012029549A1 (ja) * 2010-08-30 2013-10-28 住友ベークライト株式会社 半導体パッケージおよび半導体装置
JPWO2012029579A1 (ja) * 2010-08-30 2013-10-28 住友ベークライト株式会社 半導体パッケージおよび半導体装置
JPWO2012029526A1 (ja) * 2010-08-30 2013-10-28 住友ベークライト株式会社 半導体パッケージおよび半導体装置
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置
KR101216926B1 (ko) * 2011-07-12 2012-12-28 삼성전기주식회사 캐리어 부재와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
WO2013047848A1 (ja) * 2011-09-30 2013-04-04 京セラ株式会社 配線基板、部品内蔵基板および実装構造体
JP5449413B2 (ja) * 2012-01-16 2014-03-19 日本特殊陶業株式会社 多層配線基板
US8742553B2 (en) * 2012-02-28 2014-06-03 Ibiden Co., Ltd. Printed wiring board
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
JP5815483B2 (ja) * 2012-07-27 2015-11-17 富士フイルム株式会社 放射線画像撮影装置
CN103681373A (zh) * 2012-09-12 2014-03-26 景硕科技股份有限公司 芯片及载板的封装方法
CN103681518A (zh) * 2012-09-12 2014-03-26 景硕科技股份有限公司 芯片及载板的封装结构
US9202782B2 (en) * 2013-01-07 2015-12-01 Intel Corporation Embedded package in PCB build up
US20140295623A1 (en) * 2013-03-29 2014-10-02 Kinsus Interconnect Technology Corp. Method of packaging a chip and a substrate
US9607951B2 (en) 2013-08-05 2017-03-28 Mediatek Singapore Pte. Ltd. Chip package
US9768038B2 (en) * 2013-12-23 2017-09-19 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of making embedded wafer level chip scale packages
JP2015130443A (ja) * 2014-01-08 2015-07-16 富士通株式会社 部品内蔵基板の製造方法
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) * 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9917068B2 (en) 2014-03-14 2018-03-13 Taiwan Semiconductor Manufacturing Company Package substrates, packaged semiconductor devices, and methods of packaging semiconductor devices
TWI553793B (zh) * 2014-07-24 2016-10-11 光頡科技股份有限公司 陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法
JP2016082163A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板
US20160172313A1 (en) * 2014-12-16 2016-06-16 Nantong Fujitsu Microelectronics Co., Ltd. Substrate with a supporting plate and fabrication method thereof
JP2018085353A (ja) * 2015-03-24 2018-05-31 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US10109588B2 (en) * 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
JP6555663B2 (ja) * 2015-09-24 2019-08-07 エヌ・ティ・ティ・アドバンステクノロジ株式会社 解析装置
US10115648B2 (en) * 2015-11-23 2018-10-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and electronic device including the same
US20170170087A1 (en) 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
US9609746B1 (en) * 2015-12-14 2017-03-28 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US11217445B2 (en) * 2016-08-05 2022-01-04 Mitsubishi Gas Chemical Company, Inc. Supporting substrate, supporting substrate-attached laminate and method for manufacturing a package substrate for mounting a semiconductor device
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
KR20190027579A (ko) * 2017-09-07 2019-03-15 삼성전기주식회사 인쇄회로기판
US10396003B2 (en) * 2017-10-18 2019-08-27 Micron Technology, Inc. Stress tuned stiffeners for micro electronics package warpage control
KR102039710B1 (ko) 2017-10-19 2019-11-01 삼성전자주식회사 유기 인터포저를 포함하는 반도체 패키지
JP7173728B2 (ja) 2017-10-26 2022-11-16 日東電工株式会社 撮像素子実装基板
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US20190206753A1 (en) * 2017-12-30 2019-07-04 Intel Corporation Bicontinuous porous ceramic composite for semiconductor package applications
JP2019121763A (ja) * 2018-01-11 2019-07-22 イビデン株式会社 プリント配線板およびその製造方法
US10636746B2 (en) * 2018-02-26 2020-04-28 International Business Machines Corporation Method of forming an electronic package
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
CN111599687B (zh) * 2019-02-21 2022-11-15 奥特斯科技(重庆)有限公司 具有高刚度的超薄部件承载件及其制造方法
KR20210020198A (ko) 2019-08-13 2021-02-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
JP2021093435A (ja) * 2019-12-10 2021-06-17 イビデン株式会社 プリント配線板
US11094649B2 (en) * 2020-01-21 2021-08-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
WO2023127725A1 (ja) * 2021-12-28 2023-07-06 京セラ株式会社 スティフナ付き配線基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040053489A1 (en) * 2002-09-17 2004-03-18 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of producing same
US20040150118A1 (en) * 2003-02-03 2004-08-05 Nec Electronics Corporation Warp-suppressed semiconductor device
US20060214281A1 (en) * 2005-03-25 2006-09-28 Intel Corporation Stress absorption layer and cylinder solder joint method and apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0451582A (ja) * 1990-06-20 1992-02-20 Nec Corp 混成集積回路装置
JPH11111894A (ja) * 1997-10-02 1999-04-23 Fujitsu Ltd フリップチップ実装用基板
KR20090059173A (ko) * 1998-09-17 2009-06-10 이비덴 가부시키가이샤 다층빌드업배선판
JP2001196747A (ja) * 2000-01-11 2001-07-19 Toshiba Chem Corp ビルドアップ多層板およびビルドアップ多層板の製造方法
JP2002026500A (ja) 2000-07-05 2002-01-25 Ngk Spark Plug Co Ltd 配線基板
JP4427874B2 (ja) 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板
JP2005183687A (ja) * 2003-12-19 2005-07-07 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4342366B2 (ja) * 2004-04-09 2009-10-14 日本特殊陶業株式会社 配線基板の製造方法
JP4538373B2 (ja) * 2005-05-23 2010-09-08 日本特殊陶業株式会社 コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040053489A1 (en) * 2002-09-17 2004-03-18 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of producing same
US20040150118A1 (en) * 2003-02-03 2004-08-05 Nec Electronics Corporation Warp-suppressed semiconductor device
US20060214281A1 (en) * 2005-03-25 2006-09-28 Intel Corporation Stress absorption layer and cylinder solder joint method and apparatus

Also Published As

Publication number Publication date
JP2010103516A (ja) 2010-05-06
JP5284235B2 (ja) 2013-09-11
US8129828B2 (en) 2012-03-06
TW201021636A (en) 2010-06-01
US20100078786A1 (en) 2010-04-01

Similar Documents

Publication Publication Date Title
TWI475932B (zh) 帶有補強材之配線基板
TWI423754B (zh) 多層配線基板及其製造方法
JP5289996B2 (ja) 補強材付き配線基板
TWI461117B (zh) 多層配線基板
TWI414221B (zh) 多層配線基板及其製造方法
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US9253897B2 (en) Wiring substrate and method for manufacturing the same
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
TW200945991A (en) Multi-layer wiring board and method of manufacturing the same
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JP5260215B2 (ja) 補強材付き配線基板の製造方法
JP4460341B2 (ja) 配線基板およびその製造方法
JP5306879B2 (ja) 補強材付き配線基板
JP5129783B2 (ja) 補強材付き配線基板及びその製造方法
JP5340622B2 (ja) 多層配線基板
JP5350829B2 (ja) 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板
JP2001007236A (ja) ウェハー状積層体および半導体素子パッケージならびにウェハー状積層体の製造方法
JP2008098202A (ja) 多層配線基板、多層配線基板構造体
JP4711757B2 (ja) 配線基板
JP5356883B2 (ja) 補強材付き配線基板の製造方法
JP5449413B2 (ja) 多層配線基板
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2007149718A (ja) ビアアレイキャパシタ内蔵配線基板及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees