CN109564899B - 支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法 - Google Patents

支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法 Download PDF

Info

Publication number
CN109564899B
CN109564899B CN201780048479.8A CN201780048479A CN109564899B CN 109564899 B CN109564899 B CN 109564899B CN 201780048479 A CN201780048479 A CN 201780048479A CN 109564899 B CN109564899 B CN 109564899B
Authority
CN
China
Prior art keywords
layer
resin layer
laminate
peeling
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780048479.8A
Other languages
English (en)
Other versions
CN109564899A (zh
Inventor
平野俊介
加藤祯启
小柏尊明
川下和晃
中岛洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Publication of CN109564899A publication Critical patent/CN109564899A/zh
Application granted granted Critical
Publication of CN109564899B publication Critical patent/CN109564899B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/34—Imagewise removal by selective transfer, e.g. peeling away
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

一种半导体元件搭载用封装基板的制造方法，其包括如下工序：第1层叠体准备工序，准备第1层叠体，所述第1层叠体具有：树脂层、设置于前述树脂层的至少一面侧并且具备剥离单元的粘接层、和设置于前述粘接层上的第1金属层；第1布线形成工序，对前述第1金属层进行蚀刻，在前述第1层叠体形成第1布线导体；第2层叠体形成工序，在前述第1层叠体的设置有前述第1布线导体的面依次层叠绝缘树脂层和第2金属层，形成第2层叠体；第2布线形成工序，在前述绝缘树脂层形成到达至前述第1布线导体的非贯通孔，对形成有前述非贯通孔的前述绝缘树脂层实施电镀和/或化学镀，在前述绝缘树脂层上形成第2布线导体；和、剥离工序，从形成有前述第2布线导体的前述第2层叠体将至少前述树脂层剥离。

Description

支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装 基板的制造方法
技术领域
本发明涉及支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法。
背景技术
电子设备、通信设备、及个人电脑等中广泛使用的半导体封装体的高功能化及小型化近年来正在日益加速。随之寻求半导体封装体中的印刷电路板及半导体元件搭载用封装基板的薄型化。通常，印刷电路板及半导体元件搭载用封装基板是在支撑基板上层叠作为电路图案的层(以下，也简称为“布线导体”。)和绝缘材料而制作的。
作为这样的半导体元件搭载用封装基板的制造方法，例如公开了如下方法：使用在带有载体箔的极薄铜箔的载体箔面设置第1绝缘树脂而成的电路形成用支撑基板，通过图案电镀铜形成第1布线导体，进而层叠第2绝缘树脂，其后形成第2布线导体(例如，参照下述专利文献1。)。
现有技术文献
专利文献
专利文献1：日本特开2005-101137号公报
发明内容
发明要解决的问题
根据上述的专利文献1的半导体元件搭载用封装基板的制造方法，第1布线导体是使用具有化学研磨、抗蚀层贴附、曝光、显影、干燥、水清洗、酸清洗、电镀、干燥、抗蚀层剥离、干燥等大量工时的“图案镀覆工序”而制造的。作为这样的方法，例如，有如上所述使用对绝缘层表面贴附有薄铜箔的层叠板进行图案镀覆的“M-SAP法”的方法；使用在不使用铜箔而对绝缘层表面直接进行图案镀覆的“SAP法”的方法。但是，对于这样的图案镀覆工序，存在工时多、密合的抗蚀层因物理冲击等而有被剥离的可能性、再该工序中混入异物的可能性，因此为容易引起半导体搭载用封装基板的电路形成不良的工序。因此，要求工时少、能够效率良好地形成电路、不易引起电路形成不良的成品率良好的方法。
为了解决上述问题，本发明的目的在于，提供生产效率良好、成品率高的半导体元件搭载用封装基板的制造方法以及其中使用的支撑基板及带有支撑基板的层叠体。
用于解决问题的方案
<1>一种半导体元件搭载用封装基板的制造方法，其包括如下工序：
第1层叠体准备工序，准备第1层叠体，所述第1层叠体具有：树脂层、设置于前述树脂层的至少一面侧并且具备剥离单元的粘接层、和设置于前述粘接层上的第1金属层；
第1布线形成工序，对前述第1金属层进行蚀刻，在前述第1层叠体形成第1布线导体；
第2层叠体形成工序，在前述第1层叠体的设置有前述第1布线导体的面依次层叠绝缘树脂层和第2金属层，形成第2层叠体；
第2布线形成工序，在前述绝缘树脂层形成到达至前述第1布线导体的非贯通孔，对形成有前述非贯通孔的前述绝缘树脂层实施电镀和/或化学镀，在前述绝缘树脂层上形成第2布线导体；和
剥离工序，从形成有前述第2布线导体的前述第2层叠体将至少前述树脂层剥离。
<2>根据前述<1>所述的半导体元件搭载用封装基板的制造方法，其中，前述第1布线形成工序包括如下工序：
在前述第1层叠体的前述第1金属层上层叠抗蚀层的工序；
通过光刻对前述抗蚀层进行显影而在前述第1金属层上形成布线电路图案的工序；和
使用蚀刻液对前述第1金属层进行图案化，将经前述图案化的前述第1金属层上的前述布线电路图案去除，在前述粘接层上形成第1布线导体的工序。
<3>根据前述<1>或<2>所述的半导体元件搭载用封装基板的制造方法，其中，前述第2层叠体形成工序中，对前述第1布线导体上实施粗糙化处理，对前述绝缘树脂层和第2金属层进行加热加压并依次层叠于设置有实施了前述粗糙化处理的前述第1布线导体的面。
<4>根据前述<1>～<3>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述第2布线形成工序中，通过前述电镀和/或化学镀连接前述非贯通孔的内壁，并且通过减成法或半添加法形成前述第2布线导体。
<5>根据前述<1>～<4>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，对通过前述第2布线形成工序在前述绝缘树脂层上形成有前述第2布线导体的前述第2层叠体，进而重复进行n次与前述第2层叠体形成工序及前述第2布线形成工序相同的工序，形成具备含有(n+2)层布线导体的积层结构的第n层叠体，
前述剥离工序中，从前述第n层叠体将至少前述树脂层剥离。
<6>根据前述<1>～<5>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述第2布线形成工序中，利用激光形成前述非贯通孔。
<7>根据前述<1>～<6>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述剥离工序中，利用物理手段将至少前述树脂层剥离。
<8>根据前述<1>～<7>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述树脂层的厚度为1μm以上。
<9>根据前述<1>～<8>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述第1金属层的厚度为100μm以下。
<10>根据前述<1>～<9>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述粘接层的厚度为100μm以下。
<11>根据前述<1>～<10>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述第1层叠体的厚度为30～300μm。
<12>根据前述<1>～<11>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述绝缘树脂层的厚度为5～100μm。
<13>根据前述<1>～<12>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述剥离工序中包括从至少剥离了前述树脂层的前述第2层叠体将至少前述粘接层去除的工序。
<14>根据前述<13>所述的半导体元件搭载用封装基板的制造方法，其中，前述剥离工序中，使用蚀刻液或除污液进行前述去除。
<15>根据前述<13>所述的半导体元件搭载用封装基板的制造方法，其中，前述剥离工序中，通过等离子体处理进行前述去除。
<16>根据前述<1>～<15>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述剥离单元为包含载体层及厚度5μm以下的金属膜且设置于前述粘接层与前述树脂层之间的中间层，前述载体层被配置在前述树脂层侧。
<17>根据前述<16>所述的半导体元件搭载用封装基板的制造方法，其中，前述剥离工序中，从前述第2层叠体将前述树脂层及前述载体层剥离。
<18>根据前述<1>～<15>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述剥离单元为包含氟系树脂且设置于前述粘接层与前述树脂层之间的中间层。
<19>根据前述<18>所述的半导体元件搭载用封装基板的制造方法，其中，前述剥离工序中，从前述第2层叠体将前述树脂层及前述中间层剥离。
<20>根据前述<1>～<15>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述剥离单元为热膨胀性颗粒，前述粘接层在与前述第1金属层的界面侧包含前述热膨胀性颗粒。
<21>根据前述<20>所述的半导体元件搭载用封装基板的制造方法，其中，前述剥离工序中，从前述第2层叠体将至少前述树脂层及前述粘接层剥离。
<22>根据前述<1>～<15>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述剥离单元为包含剥离层和厚度1μm以上的金属膜且设置于前述粘接层与前述树脂层之间的中间层。
<23>根据前述<22>所述的半导体元件搭载用封装基板的制造方法，其中，前述剥离工序中，从前述第2层叠体将前述树脂层及前述中间层剥离。
<24>根据前述<16>～<18>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述剥离工序还包括将前述中间层去除的工序。
<25>根据前述<16>～<19>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述中间层的厚度为1μm以上。
<26>一种支撑基板，其具有：
树脂层；
设置于前述树脂层的至少一面侧并且具备剥离单元的粘接层；和
设置于前述粘接层上的金属层。
<27>根据前述<26>所述的支撑基板，其中，前述剥离单元为包含载体层及厚度5μm以下的金属膜且设置于前述粘接层与前述树脂层之间的中间层，前述载体层被配置在前述树脂层侧。
<28>根据前述<26>所述的支撑基板，其中，前述剥离单元为包含氟系树脂且设置于前述粘接层与前述树脂层之间的中间层。
<29>根据前述<26>所述的支撑基板，其中，前述剥离单元为热膨胀性颗粒，前述粘接层在与前述金属层的界面侧包含前述热膨胀性颗粒。
<30>根据前述<26>所述的支撑基板，其中，前述剥离单元为包含剥离层和厚度1μm以上的金属膜且设置于前述粘接层与前述树脂层之间的中间层。
<31>根据前述<26>～<30>中任一项所述的支撑基板，其中，在前述树脂层的两面分别配置有前述粘接层及前述金属层。
<32>一种带有支撑基板的层叠体，其具有：
树脂层；
设置于前述树脂层的至少一面侧并且具备剥离单元的粘接层；
设置于前述粘接层上的绝缘树脂层；
埋设于前述绝缘树脂层的第1布线导体；和
设置于前述绝缘树脂层上的第2金属层。
发明的效果
根据本发明的半导体元件搭载用封装基板的制造方法，能够提供生产效率良好、成品率高的半导体元件搭载用封装基板的制造方法以及其中使用的支撑基板及带有支撑基板的层叠体。
附图说明
图1为说明第1层叠体(支撑基板)的构成的一方式的示意图。
图2为示出本实施方式的制造方法的一方式(使用包含载体层和厚度5μm以下的金属膜的层作为中间层的方式)的流程的说明图。
图3为示出使用包含氟系树脂的层作为中间层的方式的本实施方式的制造方法的流程的说明图。
图4为示出使用热膨胀性颗粒作为剥离单元的方式的本实施方式的制造方法的流程的说明图。
图5为示出使用带有剥离层的铜箔作为剥离单元的方式的本实施方式的制造方法的流程的说明图。
图6为示出具有积层结构的半导体元件搭载用封装基板的说明图。
具体实施方式
以下，以实施方式为例对本发明进行说明。但是，本发明的方式不限定于以下说明的实施方式。
本实施方式的半导体元件搭载用封装基板的制造方法(以下，有时简称为《本实施方式的制造方法》。)包括如下工序：
第1层叠体准备工序，准备第1层叠体，所述第1层叠体具有：树脂层、设置于前述树脂层的至少一面侧并且具备剥离单元的粘接层、和设置于前述粘接层上的第1金属层；
第1布线形成工序，对前述第1金属层进行蚀刻，在前述第1层叠体形成第1布线导体；
第2层叠体形成工序，在前述第1层叠体的设置有前述第1布线导体的面依次层叠绝缘树脂层和第2金属层，形成第2层叠体；
第2布线形成工序，在前述绝缘树脂层形成到达至前述第1布线导体的非贯通孔，对形成有前述非贯通孔的前述绝缘树脂层实施电镀和/或化学镀，在前述绝缘树脂层上形成第2布线导体；和
剥离工序，从形成有前述第2布线导体的前述第2层叠体将至少前述树脂层剥离。
根据本实施方式的半导体元件搭载用封装基板的制造方法，第1层叠体准备工序中，作为第1层叠体，使用树脂层上依次具有具备剥离单元的粘接层和(第1)金属层的层叠体(支撑基板)。该支撑基板由于金属层形成于粘接层上，因此在形成第1布线导体时，能够对第1金属层实施蚀刻处理。因此，在形成第1布线导体时不必使用图案镀覆工序而能仅通过减成法制作半导体元件搭载用封装基板。
此处，“减成法”是指通过蚀刻进行电路形成的方法，例如，可以贴附抗蚀层薄膜并通过蚀刻形成电路。另外，减成法可以具有例如化学研磨、抗蚀层贴附、曝光、显影、水清洗、蚀刻、水清洗、抗蚀层剥离、水清洗、干燥、内层粗糙化处理等工时。
本实施方式的制造方法中可以使用的本实施方式的支撑基板具有：树脂层、设置于前述树脂层的至少一面侧并且具备剥离单元的粘接层、和设置于前述粘接层上的金属层。前述金属层相当于本实施方式的制造方法中的“第1金属层”，前述支撑基板可以作为本实施方式的制造方法中的“第1层叠体”使用。关于剥离单元在后面进行叙述，例如，可以使用设置于粘接层与树脂层之间的中间层作为剥离单元、或使粘接层含有热膨胀性颗粒等剥离单元。
本实施方式的半导体元件搭载用封装基板的制造方法中，制作带有支撑基板的层叠体作为中间制品，所述带有支撑基板的层叠体具有：树脂层、设置于前述树脂层的至少一面侧并且具备剥离单元的粘接层、设置于前述粘接层上的绝缘树脂层、埋设于前述绝缘树脂层的第1布线导体、和设置于前述绝缘树脂层上的第2金属层。本实施方式的带有支撑基板的层叠体例如相当于通过本实施方式的制造方法中的第2层叠体形成工序形成的“第2层叠体”。通过从该带有支撑基板的层叠体将至少树脂层剥离，能够制成半导体元件搭载用封装基板。
以下，根据需要参照附图对本实施方式详细地进行说明，但本发明不限定于下述本实施方式。本发明可以在不脱离其主旨的范围内进行各种变形。需要说明的是，附图中，对同一要素标记同一符号，省略重复的说明。另外，对于上下左右等位置关系，只要没有特殊说明，就基于附图所示的位置关系。进而，附图的尺寸比率不限于图示的比率。需要说明的是，本说明书中，各层叠体中，各层彼此粘接，该各层也可以根据需要能彼此剥离。
《半导体元件搭载用封装基板的制造方法》
如上所述本实施方式的制造方法至少包括第1层叠体准备工序、第1布线形成工序、第2层叠体形成工序、第2布线形成工序和剥离工序。本实施方式的制造方法根据需要可以适宜包含其他工序等。
[第1层叠体准备工序]
第1层叠体准备工序为准备第1层叠体的工序，所述第1层叠体具有：树脂层、设置于前述树脂层的至少一面侧并且具备剥离单元的粘接层、和设置于前述粘接层上的第1金属层。可以如后述在树脂层与粘接层之间设置中间层作为剥离单元等。
(第1层叠体(支撑基板))
首先，对本工序中准备的第1层叠体进行说明。图1为说明第1层叠体(支撑基板)的构成的一方式的示意图。如图1所示，本实施方式中的第1层叠体10在树脂层1的两面依次设置有中间层2、粘接层3、和第1金属层4。本实施方式中的第1层叠体(支撑基板)在树脂层1与粘接层3之间设置有中间层2作为粘接层3的剥离单元。
例如，若第1金属层4的正下方的层为带有载体铜箔的极薄铜箔等金属层，则在蚀刻时第1金属层4和其正下方的层这两者会被去除。该情况下，在层叠工序中将绝缘树脂层等层叠于金属层上时，有时树脂层1的表面会从去除了正下方的层的区域露出。因此，后述的绝缘树脂层6与树脂层1粘贴，在继其后的工序中，不能将以树脂层1为中心的构件组从第2层叠体去除。
与此相对，本实施方式中的第1层叠体(支撑基板)中，第1金属层4的正下方的层为粘接层3，进而在与树脂层1之间设置有中间层2作为剥离单元。因此，对于本实施方式中的第1层叠体(支撑基板)，在蚀刻时粘接层3不会与第1金属层4一起被去除，能够防止如上所述的树脂层1与绝缘树脂层的粘接等。另外，由于粘接层3具备中间层2等剥离单元，因此即使在将第1金属层4制成第1布线导体后，也能够将第1布线导体和以树脂层1为中心的构件组在之后的工序中从第2层叠体容易地分离。
如图1所示，在第1层叠体10中，树脂层1的两端部可以具有覆盖中间层2及粘接层3的两端部的溢出部分1A。对于溢出部分1A，例如使用后述的预浸料作为树脂层的情况下，为预浸料中的树脂熔融从而在加热加压时溢出而形成的部分。本实施方式中的第1层叠体10中，溢出部分1A不是必需的构成，但具有溢出部分1A的情况下，例如能够防止各工序中使用的化学溶液渗入至中间层与粘接层的层间、树脂层与中间层的层间。需要说明的是，后述的图2～图4中，省略溢出部分1A的图示。
第1层叠体准备工序中，作为半导体元件搭载用封装基板的制造方法的一工序，可以包括形成第1层叠体的工序，也可以另行准备完成的第1层叠体(即，本实施方式的支撑基板)，使用该第1层叠体来实施本实施方式的半导体元件搭载用封装基板的制造方法。
-树脂层-
树脂层为发挥作为第1层叠体的载体基板的作用的层，为在后述的剥离工序中被剥离的层。作为前述树脂层，没有特别限定，可以使用使热固化性树脂等绝缘性的树脂材料(绝缘材料)浸渗于通常的玻璃布等基材而成的预浸料、绝缘性的薄膜材料等。
此处，“预浸料”是指将树脂组合物等绝缘材料浸渗或涂布于基材而成者。
作为前述基材，没有特别限定，可以适宜使用各种电绝缘材料用层叠板中使用的周知的基材。前述基材的材质没有特别限定，例如，可列举出E玻璃、D玻璃、S玻璃或Q玻璃等无机物纤维；聚酰亚胺、聚酯或四氟乙烯等有机纤维；及它们的混合物等。另外，前述基材的形状没有特别限定，例如，可以适宜使用织布、无纺布、粗纱、短玻璃丝毡、表面毡等具有形状的基材。其中，前述基材的材质及形状根据目标成形物的用途、性能来选择，根据需要也可以单独使用或使用2种以上材质及形状。
前述基材的厚度没有特别限制，通常可以使用0.015～0.5mm左右的基材。另外，作为前述基材，也可以使用以硅烷偶联剂等进行了表面处理的基材、实施了机械开纤处理的基材，这些基材从耐热性、耐湿性、加工性的方面出发是适当的。
作为前述绝缘材料，可以适宜选定作为印刷电路板的绝缘材料使用的公知的树脂组合物而使用。作为前述树脂组合物，可以使用耐热性、耐化学试剂性良好的热固化性树脂作为基础。作为前述热固化性树脂，没有特别限定，可以例示出酚醛树脂、环氧树脂、氰酸酯树脂、马来酰亚胺树脂、异氰酸酯树脂、苯并环丁烯树脂、乙烯基树脂等。前述热固化性树脂可以单独使用1种，也可以混合使用2种以上。
热固化性树脂中，环氧树脂由于耐热性、耐化学试剂性、电特性优异、且比较廉价，因此可以适当地用作绝缘树脂。作为环氧树脂，例如，可列举出双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、脂环式环氧树脂、脂肪族链状环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、双酚A酚醛清漆型环氧树脂、联苯酚的二缩水甘油醚化物、萘二醇的二缩水甘油醚化物、酚类的二缩水甘油醚化物、醇类的二缩水甘油醚化物、及它们的烷基取代物、卤化物、氢化物等。环氧树脂可以单独使用1种，也可以混合使用2种以上。另外，与该环氧树脂一起使用的固化剂只要会使环氧树脂固化，就可以没有限定地使用，例如，可列举出多官能酚类、多官能醇类、胺类、咪唑化合物、酸酐、有机磷化合物及它们的卤化物等。这些环氧树脂固化剂可以单独使用1种，也可以混合使用2种以上。
前述氰酸酯树脂为通过加热生成以三嗪环为重复单元的固化物的树脂，固化物的介电特性优异。因此，特别适合于要求高频特性的情况等。作为前述氰酸酯树脂，例如，可列举出2,2-双(4-氰氧苯基)丙烷、双(4-氰氧苯基)乙烷、2,2-双(3,5二甲基-4-氰氧苯基)甲烷、2,2-(4-氰氧苯基)-1,1,1,3,3,3-六氟丙烷、α,α’-双(4-氰氧苯基)-间二异丙基苯、苯酚酚醛清漆及烷基苯酚酚醛清漆的氰酸酯酯化物等。其中，2,2-双(4-氰氧苯基)丙烷由于固化物的介电特性与固化性的平衡特别良好、成本也廉价，因此优选。另外，氰酸酯酯化合物等氰酸酯树脂可以单独使用1种，也可以混合使用2种以上。另外，前述氰酸酯酯化合物可以预先将一部分低聚物化成为三聚体、五聚体。
进而，也可以对氰酸酯树脂组合使用固化催化剂、固化促进剂。作为固化催化剂，例如，可以使用锰、铁、钴、镍、铜、锌等金属类，具体而言，可列举出2-乙基己酸盐、辛酸盐等有机金属盐、乙酰丙酮络合物等有机金属络合物。前述固化催化剂可以单独使用1种，也可以混合使用2种以上。
另外，作为前述固化促进剂，优选使用酚类，可以使用壬基苯酚、对枯基苯酚等单官能酚、双酚A、双酚F、双酚S等二官能酚、或苯酚酚醛清漆、甲酚酚醛清漆等多官能酚等。前述固化促进剂可以单独使用1种，也可以混合使用2种以上。
考虑到介电特性、耐冲击性、薄膜加工性等，作为前述绝缘材料使用的树脂组合物中也可以混合热塑性树脂。作为前述热塑性树脂，没有特别限定，例如，可列举出氟树脂、聚亚苯基醚、改性聚亚苯基醚、聚亚苯基硫醚、聚碳酸酯、聚醚酰亚胺、聚醚醚酮、聚丙烯酸酯、聚酰胺、聚酰胺酰亚胺、聚丁二烯等。前述热塑性树脂可以单独使用1种，也可以混合使用2种以上。
热塑性树脂中，从能够提高固化物的介电特性的观点出发，配混聚亚苯基醚及改性聚亚苯基醚而使用是有用的。作为聚亚苯基醚及改性聚亚苯基醚，例如，可列举出聚(2,6-二甲基-1,4-亚苯基)醚、聚(2,6-二甲基-1,4-亚苯基)醚与聚苯乙烯的合金化聚合物、聚(2,6二甲基-1,4-亚苯基)醚与苯乙烯-丁二烯共聚物的合金化聚合物、聚(2,6-二甲基-1,4-亚苯基)醚与苯乙烯-马来酸酐共聚物的合金化聚合物、聚(3,6-二甲基-1,4-亚苯基)醚与聚酰胺的合金化聚合物、聚(2,6-二甲基-1,4-亚苯基)醚与苯乙烯-丁二烯-丙烯腈共聚物的合金化聚合物等。另外，为了对聚亚苯基醚赋予反应性、聚合性，可以向聚合物链末端导入胺基、环氧基、羧基、苯乙烯基等官能团、或向聚合物链侧链导入胺基、环氧基、羧基、苯乙烯基、甲基丙烯酰基等官能团。
前述热塑性树脂中，从耐湿性优异、进而对金属的粘接性良好的观点出发，聚酰胺酰亚胺树脂是有用的。聚酰胺酰亚胺树脂的原料没有特别限定，作为酸性成分，可列举出偏苯三酸酐、偏苯三酸酐单酰氯，作为胺成分，可列举出间苯二胺、对苯二胺、4,4’-二氨基二苯基醚、4,4’-二氨基二苯基甲烷、双[4-(氨基苯氧基)苯基]砜、2,2’-双[4-(4-氨基苯氧基)苯基]丙烷等。对于前述聚酰胺酰亚胺树脂，为了提高干燥性，可以进行硅氧烷改性，该情况下，可以使用硅氧烷二胺作为氨基成分。对于前述聚酰胺酰亚胺树脂，若考虑薄膜加工性，则优选使用分子量5万以上的聚酰胺酰亚胺树脂。
对于上述热塑性树脂，主要采用预浸料中使用的绝缘材料进行了说明，但这些热塑性树脂不限定于作为预浸料的使用。例如，可以将使用上述的热塑性树脂进行薄膜加工而成者用作本实施方式中的树脂层。
作为绝缘材料使用的树脂组合物中可以混合有无机填料。作为前述无机填料，可列举出氧化铝、氢氧化铝、氢氧化镁、粘土、滑石、三氧化锑、五氧化锑、氧化锌、熔融二氧化硅、玻璃粉、石英粉、火山灰球等。这些无机填料可以单独使用，也可以混合使用2种以上。
作为绝缘材料使用的树脂组合物可以含有有机溶剂。作为前述有机溶剂，根据期望可以组合使用苯、甲苯、二甲苯、三甲基苯之类的芳香族烃系溶剂；丙酮、甲乙酮、甲基异丁基酮之类的酮系溶剂；四氢呋喃之类的醚系溶剂；异丙醇、丁醇之类的醇系溶剂；2-甲氧基乙醇、2-丁氧基乙醇之类的醚醇溶剂；N-甲基吡咯烷酮、N,N-二甲基甲酰胺、N,N-二甲基乙酰胺之类的酰胺系溶剂等。需要说明的是，制作预浸料时的清漆中的溶剂量相对于树脂组合物整体优选设为40～80质量％的范围。另外，前述清漆的粘度理想的为20～100cP(20～100mPa·s)的范围。
作为绝缘材料使用的树脂组合物可以含有阻燃剂。作为前述阻燃剂，没有特别限定，例如，可以使用十溴二苯基醚、四溴双酚A、四溴苯二甲酸酐、三溴苯酚等溴化合物、磷酸三苯酯、磷酸三(二甲苯)酯、磷酸甲苯二苯酯等磷化合物、氢氧化镁、氢氧化铝等金属氢氧化物、红磷及其改性物、三氧化锑、五氧化锑等锑化合物、三聚氰胺、氰脲酸、氰脲酸三聚氰胺等三嗪化合物等公知惯例的阻燃剂。
可以根据需要进而对作为绝缘材料使用的树脂组合物添加上述的固化剂、固化促进剂、以及、热塑性颗粒、着色剂、紫外线不透过剂、抗氧化剂、还原剂等各种添加剂、填充剂。
对于前述预浸料，例如，以树脂组合物相对于上述基材的附着量以干燥后的预浸料中的树脂含有率计成为20～90质量％的方式，将树脂组合物(包含清漆)浸渗或涂布于基材后，在100～200℃的温度下进行1～30分钟加热干燥，由此可以作为半固化状态(B阶状态)的预浸料而得到。作为这样的预浸料，例如，可以使用三菱瓦斯化学制的厚度0.1mm的预浸料(商品名：A-IT56)。本实施方式的第1层叠体的准备工序中，例如，可以以将该预浸料以成为期望的树脂层的厚度的方式重叠1～20张，并在其两面配置三菱瓦斯化学制的厚度0.1mm的预浸料(商品名：A-IT56)而成的构成进行加热加压。作为预浸料的成形方法，可以应用通常的方法，例如，可以使用多级压制、多级真空压制、连续成形、高压釜成形机等，通常在温度100～250℃、压力2～100kg/cm2、加热时间0.1～5小时的范围进行成形，或使用真空层压装置等在层压条件50～200℃、0.1～10MPs的条件下、在真空或大气压的条件下进行。
-粘接层-
粘接层设置于树脂层的至少一面侧，并具备剥离单元。对于剥离单元在后面进行叙述，例如，可列举出设置于树脂层与粘接层之间的中间层等。
本实施方式中，“粘接层”是指包含树脂且能够与金属层粘接的非金属层。另外，构成粘接层的树脂可以适当地使用：在之后的工序中在蚀刻金属层时对随着所述蚀刻处理的工序中使用的化学溶液的耐性高的物质。前述粘接层为非金属层，因此在蚀刻时不会与第1布线导体一起被去除、树脂层与绝缘树脂层不会熔接。另外，粘接层为非金属层，因此在剥离工序或去除工序中能够容易地从第1布线导体剥离或去除。
作为构成前述粘接层的树脂，没有特别限定，例如，可以为热固化性树脂或热塑性树脂中任意者，优选为绝缘材料。作为前述绝缘材料，可以使用上述的树脂层中可以使用的热固化性树脂、热塑性树脂，例如，从耐热性、耐化学试剂性、电特性的观点出发，可以适当地使用环氧树脂。作为环氧树脂，没有特别限定，例如，可列举出双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、脂环式环氧树脂、脂肪族链状环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、双酚A酚醛清漆型环氧树脂、联苯酚的二缩水甘油醚化物、萘二醇的二缩水甘油醚化物、酚类的二缩水甘油醚化物、醇类的二缩水甘油醚化物、及它们的烷基取代物、卤化物、氢化物等。环氧树脂可以单独使用1种，也可以混合使用2种以上。另外，与该环氧树脂一起使用的固化剂只要会使环氧树脂固化，就可以没有限定地使用，例如，可列举出多官能酚类、多官能醇类、胺类、咪唑化合物、酸酐、有机磷化合物及它们的卤化物等。这些环氧树脂固化剂可以单独使用1种，也可以混合使用2种以上。
-剥离单元-
粘接层具备剥离单元。此处“剥离单元”是指用于使粘接层与作为对象的层的剥离容易的单元，包含例如：使用可剥离的中间层从而用于使与作为对象的层的剥离容易的单元、降低与邻接的层的粘接力从而使粘接层与作为对象的层的剥离容易的单元等。没有特别限定，作为前述剥离单元，可例示出以下的方式。
(1)剥离单元为包含载体层及厚度5μm以下的金属膜且设置于前述粘接层与前述树脂层之间的中间层，前述载体层被配置在前述树脂层侧的方式
(2)剥离单元为包含氟系树脂且设置于前述粘接层与前述树脂层之间的中间层的方式
(3)剥离单元为热膨胀性颗粒，前述粘接层在与前述第1金属层的界面侧包含前述热膨胀性颗粒的方式
(4)剥离单元为包含剥离层和厚度1μm以上的金属膜且设置于前述粘接层与前述树脂层之间的中间层的方式
需要说明的是，中间层除了例如可以用作粘接层的剥离单元以外，还可以出于任意目的而设置。
作为自前述树脂层侧起依次包含前述载体层和厚度5μm以下的金属膜的中间层，例如，可以使用带有载体金属箔的金属箔。此处，“带有载体金属箔的金属箔”是指具有载体金属箔作为载体层、进而具备比该载体金属箔薄的金属箔(以下，有时称为“薄金属箔”。)的层叠体片。更详细而言，带有载体金属箔的金属箔为在载体金属箔根据需要隔着其它薄膜、以薄金属箔可剥离的状态层叠而成的层叠片，可以为市售的金属箔。
前述中间层为将载体金属箔和薄金属箔层叠而成的层叠片的情况下，通常，在载体金属箔与薄金属箔之间会剥离。载体金属箔的厚度没有特别限定，若考虑处理性和经济性，则优选9～70μm、进一步优选12～35μm。对薄金属箔的厚度也没有特别限定，若考虑经济性及层叠体的生产率，则优选5μm以下、进一步优选1～5μm。前述薄金属箔的金属的种类没有特别限定，例如，可以使用选自金、银、铜、铝、及由这些中的2种以上金属形成的合金中的至少1种。其中，从热膨胀率、导电性及经济性的方面出发，可以适当地使用铜。
对载体金属箔与薄金属箔的界面的剥离强度没有特别限定，从抑制各工序中的化学溶液的浸入、剥离工序中的剥离不均的观点出发，优选为1～50N/m、更优选为3～40N/m、进一步优选为5～20N/m。剥离强度的测定方法可以适宜使用公知的手段，例如，可以使用自动仪(autograph)或弹簧秤并进行剥离，将此时的剥离强度设为测定值。需要说明的是，对于载体金属箔与薄金属箔的剥离强度，为了使在剥离工序中在载体金属箔与薄金属箔的界面能够剥离，优选比载体金属箔与树脂层间的粘接强度、薄金属箔与粘接层间的粘接强度等小。
作为前述包含氟系树脂的中间层中所含的氟系树脂，没有特别限定，可列举出聚四氟乙烯、聚偏氟乙烯、聚氯三氟乙烯等。前述中间层包含氟系树脂的情况下，该包含氟系树脂的(中间)层根据需要也可以包含其他热塑性树脂、热固化性树脂。组合使用其他树脂和氟系树脂的情况下，没有特别限定，中间层中的氟系树脂的含量相对于中间层的总质量优选为10质量％以上、优选为50质量％以上、优选为90质量％以上。作为前述包含氟系树脂的层，没有特别限定，例如，可以适当地使用市售品的Teflon(注册商标)片等。
虽没有特别限定，在使用包含氟系树脂的中间层的情况下，可以以在中间层与粘接层的界面会剥离的方式构成。该情况下，包含氟系树脂的中间层与粘接层的界面的剥离强度没有特别限定，从抑制剥离工序中的剥离不均等的观点出发，优选为1～100N/m、更优选为1～70N/m、进一步优选为1～50N/m。剥离强度的测定方法可以适宜使用公知的手段，例如，可以使用自动仪或弹簧秤并进行剥离，将此时的剥离强度设为测定值。需要说明的是，对于包含氟系树脂的中间层与粘接层的剥离强度，为了使剥离工序中在中间层与粘接层的界面能够剥离，优选比中间层与树脂层间的粘接强度、粘接层与第1布线导体间的粘接强度等小。
前述粘接层包含热膨胀性颗粒作为剥离单元的情况下，作为前述热膨胀性颗粒，没有特别限定，例如，可以使用以容易气化从而显示出热膨胀性的化合物(例如，异丁烷、丙烷、戊烷等)作为芯、作为核使用了例如偏氯乙烯-丙烯腈共聚物、聚乙烯醇、聚乙烯基缩丁醛、聚甲基丙烯酸甲酯、聚丙烯腈、聚偏氯乙烯、聚砜等热熔融性物质、因热膨胀而破坏的物质而成的微胶囊等。对于热膨胀性颗粒的体积膨胀没有特别限定，例如可以设为5倍以上。进而，热膨胀性颗粒的膨胀温度也没有特别限定，可以适宜设定以使在想要维持前述第1金属层与粘接层的粘接性的工序中粘接强度不降低、在之后的工序中可剥离的方式。进而，使用的热膨胀性颗粒的平均粒径也可以适宜设定，例如，可以设为1～50μm。
粘接层中包含前述热膨胀性颗粒作为剥离单元的情况下，可以使热膨胀性颗粒在想降低粘接层的粘接力的面侧不均匀存在。但是，本发明不限定于该构成，例如，可以使热膨胀性颗粒在树脂层侧不均匀存在，也可以使热膨胀性颗粒在粘接层内均匀分散。
使用前述热膨胀性颗粒的情况下，例如，作为粘接层的基础聚合物，可以使用热塑性树脂。作为前述热塑性树脂，可列举出作为赋予一定的温度时会软化从而显示出增塑性、冷却时则会固化的树脂的、例如聚乙烯、聚丙烯、聚苯乙烯、聚氯乙烯等乙烯基系聚合物、聚酯，聚酰胺等缩合系聚合物等。
前述粘接层包含热膨胀性颗粒作为剥离单元的情况下，例如，可以在前述树脂层上涂布包含热膨胀性颗粒的粘接层用组合物从而形成粘接层，也可以使用在聚酯薄膜等支撑体上形成有包含热膨胀性颗粒的粘接层的薄膜等。后者的情况下，例如，可以以将支撑体作为中间层并配置于前述树脂层侧、在粘接层侧配置前述第1金属层的方式来构成。作为这样的薄膜，可以适宜使用公知的薄膜，例如，可以适宜使用作为在聚酯基材形成有剥离层的市售品的、电子部件工序用热剥离片(日东电工株式会社制、商品名：Revalpha(产品编号31950E))等。
使用包含剥离层和厚度1μm以上的金属膜的中间层作为剥离单元的情况下，该中间层以剥离层位于粘接层侧、金属膜位于树脂层侧的方式配置于粘接层与树脂层之间。作为剥离层中所含的材料，没有特别限定，例如，可以使用硅烷化合物等硅化合物。进而，剥离层中根据需要还可以使用公知的热固化性树脂等。作为这样的中间层，例如，可以使用市售的带剥离层的金属箔等。
使用带剥离层的金属箔作为前述中间层的情况下，对剥离工序中剥离的部位没有特别限定，通常，优选在粘接层与剥离层之间剥离。剥离层的厚度没有特别限定，优选5nm～100nm、进一步优选10nm～80nm、特别优选20nm～60nm。
另外，前述中间层中使用的膜厚1μm以上的金属膜的金属的种类没有特别限定，例如，可以使用选自金、银、铜、铝、及由这些中的2种以上金属形成的合金中的至少1种。其中，从热膨胀率、导电性及经济性的方面出发，可以适当地使用铜。另外，该金属膜的膜厚为1μm以上，若考虑处理性、经济性，则优选9μm～70μm、进一步优选12μm～35μm。
-第1金属层-
前述第1金属层的金属的种类没有特别限定，例如，可以使用选自金、银、铜、铝、及由这些中的2种以上金属形成的合金中的至少1种。其中，从热膨胀率、导电性及经济性的方面出发，可以适当地使用铜。
-各层的厚度-
前述第1层叠体的厚度可以根据期望来适宜设定，没有特别限定，例如，从层叠时的处理的观点出发，优选30μm～300μm、进一步优选40μm～200μm。
前述树脂层的厚度可以根据期望来适宜设定，没有特别限定，例如，从绝缘可靠性的观点出发，优选为1μm以上、优选5μm～200μm、进一步优选5μm～100μm。
前述中间层的厚度没有特别限定，从通过蚀刻形成第1布线导体的观点、以及经济的观点及生产率的观点出发，优选1μm以上、优选100μm以下、更优选1μm～50μm。
前述粘接层的厚度没有特别限定，例如，从在之后的除污工序中进行去除的观点出发，优选100μm以下、优选80μm以下、更优选1μm～50μm。
前述第1金属层的厚度没有特别限定，从通过蚀刻形成第1布线导体的观点、以及经济的观点及生产率的观点出发，优选100μm以下、优选20μm以下、更优选5μm～20μm。
[第1布线形成工序]
第1布线形成工序为对前述第1金属层进行蚀刻，在前述第1层叠体形成第1布线导体的工序。
对第1金属层进行蚀刻而形成第1布线导体的方法没有特别限定，例如，包括如下工序：在前述第1层叠体的前述第1金属层上层叠抗蚀层的工序；通过光刻对前述抗蚀层进行显影而在前述第1金属层上形成布线电路图案的工序；和使用蚀刻液对前述第1金属层进行图案化，将经前述图案化的前述第1金属层上的前述布线电路图案去除，在前述粘接层上形成第1布线导体的工序(所谓减成法)，由此能够由第1金属层形成第1布线导体。通过前述减成法形成第1布线导体的方法没有特别限定，通常，可以使用多层印刷电路板的制造中进行的公知的方法。
上述的抗蚀层没有特别限定，例如可以适宜选定市售的干膜抗蚀层等公知的物质而使用。另外，布线电路图案的形成时的光刻(包括曝光、显影、抗蚀层的去除)的条件等没有特别限定，可以使用公知的手段及装置来实施。
第1布线导体的图案宽度没有特别限定，可以根据用途来适宜选定其宽度，例如，可以设为5～100μm、优选可以设为10～30μm左右。
例如，虽没有特别限定，可以如下利用减成法由第1金属层形成第1布线导体。首先，使用MEC COMPANY LTD.制CZ-8100(商品名)等过氧化氢-硫酸系的软蚀刻液，对铜箔(金属层)表面进行1～2μm蚀刻(粗糙化处理)，接着，在该铜箔表面在温度110±10℃、压力0.50±0.02MPa下层压干膜(日立化成制RD-1225)。接着，使用掩模曝光机以对准位置用的孔为基准进行曝光，用1％碳酸钠水溶液对干膜抗蚀层进行显影，其后，用氯化亚铜水溶液将未覆盖蚀刻抗蚀层的部分的铜箔去除，最终用胺系的抗蚀层剥离液将干膜抗蚀层剥离，由此能够形成第1布线导体。
[第2层叠体形成工序]
第2层叠体形成工序为在前述第1层叠体的设置有前述第1布线导体的面依次层叠绝缘树脂层和第2金属层，形成第2层叠体的工序。另外，前述第2层叠体形成工序中，可以对前述第1布线导体上实施粗糙化处理，对前述绝缘树脂层和第2金属层加热加压并依次层叠于设置有实施了前述粗糙化处理的前述第1布线导体的面。通过实施前述粗糙化处理，能够提高第1布线导体与前述绝缘树脂的粘接强度。前述粗糙化处理可以适宜使用公知的方法，例如，可以采用氧化处理、还原处理、进行蚀刻等的粗糙化处理。
(绝缘树脂层)
作为前述绝缘树脂层，可以使用与上述的树脂层同样的材料(例如，预浸料)。另外，前述绝缘树脂层的厚度可以根据期望来适宜设定，没有特别限定，例如，从绝缘可靠性的观点出发，优选5μm～100μm、进一步优选20μm～90μm。
(第2金属层)
作为前述第2金属层，例如，可以使用与上述的第1金属层、极薄铜箔同样的金属。前述第2金属层例如可以使用带有载体的极薄铜箔。该情况下，对于前述载体，将极薄铜箔的面配置于前述绝缘树脂层上，通过加热加压层叠后被剥离，剥离了载体后的极薄铜箔成为第2金属层。
在设置有前述第1布线导体的面配置前述绝缘树脂层和第2金属层后的加热加压的方法没有特别限定，例如，可列举出真空(减压)热压、及真空(减压)层压等公知的手段。
例如，使用预浸料作为前述绝缘树脂层的情况下，从进一步提高粘接强度的观点出发，可以适当地采用真空(减压)热压。对加热加压时的加热温度没有特别限定，例如，从进一步提高粘接强度的观点出发，优选160～230℃、进一步优选180～220℃。另外，加压压力也没有特别限定，例如，从进一步提高粘接强度的观点出发，优选1～4MPa、进一步优选2.5～3.5MPa。进而，加热及加压处理的时间也没有特别限定，例如，从进一步提高粘接强度的观点出发，优选60～300分钟、进一步优选120～180分钟。其中，所述加热温度、加压压力以及加热和加压的处理时间根据使用的材料来适宜选定。
[第2布线形成工序]
第2布线形成工序为在前述绝缘树脂层形成到达至前述第1布线导体的非贯通孔，对形成有前述非贯通孔的前述绝缘树脂层实施电镀和/或化学镀，在前述绝缘树脂层上形成第2布线导体的工序。没有特别限定，例如，前述第2布线形成工序中，可以通过前述电镀和/或化学镀连接前述非贯通孔的内壁，并且通过减成法或半添加法形成前述第2布线导体。需要说明的是，没有特别限定，从工序数、成品率的提高的观点出发，前述第2布线导体的形成方法优选使用减成法。
(非贯通孔)
形成非贯通孔的手段没有特别限定，例如，可以使用二氧化碳激光等激光、钻机等公知的手段。非贯通孔隔着金属层而形成于前述绝缘树脂层上，是为了将本工序中形成的第2布线导体和第1布线导体电连接而设置的。非贯通孔的数量、尺寸可以根据期望来适宜选定。另外，可以在形成非贯通孔后使用高锰酸钠水溶液等实施除污处理。
第2布线形成工序中，形成非贯通孔后，实施电镀铜和/或化学镀铜，在非贯通孔的内壁形成铜镀覆膜，并将第1布线导体和第2金属层电连接。前述电镀铜和/或化学镀铜可以采用公知的方法。该铜镀覆可以为电镀铜及化学镀铜中任一者，优选实施电镀铜及化学镀铜这两者。
(第2布线导体的形成)
第2布线形成工序中，在电镀和/或化学镀处理后形成第2布线导体。第2布线导体的形成方法没有特别限定，可以适宜采用减成法、半添加法等公知的手段。第2布线形成工序中的减成法没有特别限定，例如，可以对第2金属层的整面实施，层压干膜抗蚀层等，进而，粘贴负型掩模后，利用曝光机对电路图案进行烘烤，用显影液对干膜抗蚀层进行显影，形成蚀刻抗蚀层。其后实施蚀刻处理，用氯化亚铁水溶液等将蚀刻抗蚀层不存在的部分的金属(例如，铜)去除后，将抗蚀层去除，由此能够形成第2布线导体。
[剥离工序]
剥离工序为从形成有前述第2布线导体的前述第2层叠体将至少前述树脂层剥离的工序。剥离树脂层的手段可以采用物理手段或化学手段中的任意者，优选例如对要剥离的预定的边界面施加物理的力，从而对第1绝缘树脂层进行物理剥离。剥离工序中，通过从形成有前述第2布线导体的前述第2层叠体将至少树脂层剥离，能够制作本实施方式中的半导体元件搭载用封装基板。本实施方式中，根据使用的剥离单元的种类，剥离工序中剥离的层的边界面不同。
前述剥离工序可以包括从至少剥离了前述树脂层的前述第2层叠体将前述中间层及前述粘接层中的至少一者去除的工序(去除工序)。另外，前述剥离工序中，可以使用蚀刻液或除污液将前述中间层及前述粘接层中的至少一者去除。进而，剥离工序中，可以通过等离子体处理将前述中间层及前述粘接层中的至少一者去除。对于所述中间层或粘接层的去除，可以根据使用的材料适宜采用公知的手段。作为前述等离子体处理中使用的等离子体装置，没有特别限定，可以使用March Plasma Systems公司的型号PCB1600E等。另外，没有特别限定，前述等离子体处理中例如可以使用四氟化碳等氟系气体。
[对于本实施方式的制造方法的流程]
以下，利用图对本实施方式的制造方法的流程进行说明。
首先，利用图2，对于使用中间层作为粘接层的剥离单元、并且作为该中间层使用包含载体层和厚度5μm以下的金属膜的层的方式进行说明。图2为示出本实施方式的制造方法的一方式(使用包含载体层和厚度5μm以下的金属膜的层作为中间层的方式)的流程的说明图。
如图2的(A)所示，第1层叠体准备工序中，准备具有树脂层1并且在树脂层1的两面分别具有中间层2、粘接层3和第1金属层4的第1层叠体10。图2的(A)中，中间层2具有自树脂层1侧起载体层2A与厚度5μm以下的极薄铜箔层2B层叠而成的结构。需要说明的是，图2的(A)所示的第1层叠体10相当于具有树脂层1、设置于树脂层1的至少一面的中间层2、设置于中间层2上的粘接层3、和设置于粘接层3上的金属层(第1金属层4)的本实施方式的支撑基板。
如图2的(B)所示，第1布线形成工序中，对第1金属层4进行蚀刻，从而在第1层叠体10形成第1布线导体5。如上所述，第1布线导体5可以通过如下工序来形成：在第1层叠体10的第1金属层4上层叠抗蚀层的工序；通过光刻对前述抗蚀层进行显影而在第1金属层4上形成布线电路图案的工序；和对形成有前述布线电路图案的第1金属层4实施减成法，由此在粘接层3上形成第1布线导体5的工序。
如图2的(C)所示，第2层叠体形成工序中，在第1层叠体10的设置有第1布线导体5的面依次层叠绝缘树脂层6和第2金属层7，形成第2层叠体20。第2层叠体形成工序中，通过对第1布线导体5实施粗糙化处理而设置实施了粗糙化处理的第1布线导体5，从而能够提高第1布线导体5与绝缘树脂层6的粘接强度。粗糙化处理后，对绝缘树脂层6和第2金属层7进行加热加压并依次层叠于第1布线导体5上。需要说明的是，图2的(D)所示的第2层叠体20相当于具有树脂层1、设置于树脂层1的至少一面的中间层2、设置于中间层2上的粘接层3、设置于前述粘接层3上的绝缘树脂层6、埋设于绝缘树脂层6的第1布线导体(金属层)5、和设置于绝缘树脂层6上的第2金属层7的本实施方式的带有支撑基板的层叠体。
如图2的(D)所示，第2布线形成工序中，首先在绝缘树脂层6形成到达至第1布线导体5的非贯通孔8。前述非贯通孔8如上所述例如可以通过激光等形成。另外，形成非贯通孔8后，根据期望实施除污处理。接着，对形成有非贯通孔8的绝缘树脂层6实施电镀和/或化学镀，由此连接非贯通孔的内壁，将第1布线导体5与第2金属层7电连接。需要说明的是，本实施方式中，以第1布线导体5与第2金属层7电连接的方式构成，但本发明并不限定于该实施方式，不必在全部的非贯通孔中使第1布线导体5与第2金属层7电连接，也可以存在第1布线导体5与第2金属层7未电连接的部位。
接着，如图2的(E)所示，第2布线形成工序中，例如，通过减成法或半添加法形成第2布线导体9。没有特别限定，从工序数、成品率的提高的观点出发，前述第2布线导体9的形成方法优选减成法。需要说明的是，如后述那样，形成具有积层结构的半导体元件搭载用封装基板的情况下，可以对通过第2布线形成工序在绝缘树脂层6上形成有第2布线导体9的第2层叠体20，进而重复进行n次与第2层叠体形成工序及第2布线形成工序相同的工序。由此，能够形成具备含有(n+2)层布线导体的积层结构的第2层叠体20。
如图2的(F)所示，剥离工序中，从形成有第2布线导体9的第2层叠体20将至少树脂层1剥离。图2的(F)中，第2层叠体20以在设置于树脂层1的两面的载体层2A与极薄铜箔层2B的边界面剥离的方式构成。本实施方式中，由于在树脂层1的两面分别层叠有各层，因此能够由一个第2层叠体20得到二个半导体元件搭载用封装基板。
如图2的(G)所示，去除工序中，从剥离了树脂层1和载体层2A的第2层叠体20将粘接层3和作为中间层的残留的极薄铜箔层2B去除。极薄铜箔层2B及粘接层3的去除可以使用上述的蚀刻液或除污液。
通过经过以上的工序，能够得到本实施方式中的半导体元件搭载用封装基板30。根据本实施方式的制造方法，能够在不使用镀覆图案法下容易且成品率良好地形成半导体元件搭载用封装基板30。
接着，对于作为粘接层的剥离单元使用中间层、并且作为该中间层使用包含氟系树脂的层的方式的本实施方式的制造方法的流程进行说明。图3为示出使用包含氟系树脂的层作为中间层的方式的本实施方式的制造方法的流程的说明图。需要说明的是，对于与上述的图2的工序重复的构件标记同一编号，对同样的工序省略其说明。
如图3的(A)所示，第1层叠体准备工序中，准备具有树脂层1且在树脂层1的两面分别具有中间层2C、粘接层3和第1金属层4的第1层叠体10。图3的(A)中，作为中间层，使用例如Teflon(注册商标)片等包含氟系树脂的中间层2C。
作为中间层，使用包含氟系树脂的中间层2C的情况下，如图3的(F)所示，剥离工序中，第2层叠体20以在设置于树脂层1的两面的中间层2C与粘接层3的边界面剥离的方式构成。
如图3的(G)所示，去除工序中，从剥离了树脂层1和中间层2C的第2层叠体20将粘接层3去除。粘接层3的去除可以使用上述的除污液或等离子体处理。
通过经过以上的工序，能够得到本实施方式中的半导体元件搭载用封装基板30。根据本实施方式的制造方法，能够在不使用镀覆图案法下容易且成品率良好地形成半导体元件搭载用封装基板30。
接着，对使用热膨胀性颗粒作为剥离单元的方式(使用了热剥离片的方式)的本实施方式的制造方法的流程进行说明。该方式中，热剥离片由包含热膨胀性颗粒的粘接层和支撑体构成，该支撑体成为图4中的中间层。图4为示出使用热膨胀性颗粒作为剥离单元的方式的本实施方式的制造方法的流程的说明图。需要说明的是，对于与上述的图2的工序重复的构件标记同一编号，对同样的工序省略其说明。
如图4的(A)所示，第1层叠体准备工序中，准备具有树脂层1且在树脂层1的两面分别具有中间层2D、粘接层3和第1金属层4的第1层叠体10。图4的(A)中，粘接层3包含省略图示的热膨胀性颗粒。另外，该热膨胀性颗粒不均匀地存在于粘接层3的第1金属层4侧。另外，作为中间层，热剥离片的支撑体直接用作中间层2D。
如上所述使用热膨胀性颗粒作为剥离单元的情况下，如图4的(F)所示，剥离工序中，第2层叠体20以在设置于树脂层1的两侧的粘接层3与第1布线导体5的边界面剥离的方式构成。图4中，由于粘接层3与树脂层1一起被剥离，因此不必进行去除工序。但是，例如，也有粘接层3的一部分残存于第1布线导体5的表面的可能性，因此可以任意使用上述的除污液或等离子体处理来进行去除工序。
通过经过以上的工序，能够得到本实施方式中的半导体元件搭载用封装基板30。根据本实施方式的制造方法，也能够在不使用镀覆图案法下容易且成品率良好地形成半导体元件搭载用封装基板30。
接着，对作为剥离单元使用中间层、并且使用剥离层和厚度1μm以上的金属膜的层叠体作为该中间层的方式的本实施方式的制造方法的流程进行说明。该方式中，以使用具备包含硅化合物的剥离层作为中间层的带有剥离层的铜箔的情况为例进行说明。图5为示出使用带有剥离层的铜箔作为剥离单元的方式的本实施方式的制造方法的流程的说明图。需要说明的是，对于与上述的图2的工序重复的构件标记同一编号，对同样的工序省略其说明。
如图5的(A)所示，第1层叠体准备工序中，准备具有树脂层1且在树脂层1的两面分别具有中间层2E、粘接层3和第1金属层4的第1层叠体10。图5的(A)中，中间层2E具有自树脂层1侧起厚度1μm以下的铜箔12与剥离层13层叠而成的结构。需要说明的是，图5的(A)所示的第1层叠体10相当于具有树脂层1、设置于树脂层1的至少一面的中间层2E、设置于中间层2E上的粘接层3、和设置于粘接层3上的金属层(第1金属层4)的本实施方式的支撑基板。
如上所述，使用具备包含硅化合物的剥离层作为剥离单元的带有剥离层的铜箔的情况下，如图5的(F)所示，剥离工序中，第2层叠体20以在粘接层3与剥离层13的边界面剥离的方式构成。接着，如图5的(G)所示，去除工序中，从树脂层1和中间层2E被剥离的第2层叠体20将粘接层3去除。粘接层3的去除中可以使用上述的除污液。
通过经过以上的工序，能够得到本实施方式中的半导体元件搭载用封装基板30。根据本实施方式的制造方法，能够在不使用镀覆图案法下容易且成品率良好地形成半导体元件搭载用封装基板30。
[具有积层结构的层叠体]
如上所述，本实施方式的制造方法也可以制作具有积层结构的半导体元件搭载用封装基板。例如，对通过第2布线形成工序在绝缘树脂层上形成有第2布线导体的第2层叠体，进而重复进行n次与第2层叠体形成工序及第2布线形成工序相同的工序，形成具备含有(n+2)层布线导体的积层结构的第n层叠体，剥离工序中，从第n层叠体将至少树脂层剥离，由此能够制作具有积层结构的半导体元件搭载用封装基板。
作为该具有积层结构的半导体元件搭载用封装基板，例如，可列举出图6所示的半导体元件搭载用封装基板30A及30B。
以上，详细地对本发明的实施方式进行了说明，但本发明不限定于上述的实施方式。
实施例
以下，在实施例中具体地对本发明的制造方法进行说明。
[实施例1]
(第1层叠体准备工序)
作为第1层叠体准备工序(以下，有时称为“工序1”。)，在厚度0.1mm的预浸料(树脂层；三菱瓦斯化学株式会社制、商品名：A-IT56)的两面，预先在极薄铜箔侧面将环氧树脂涂布/干燥，使设置有粘接层(厚度3μm)的带有载体的极薄铜箔(三井金属矿业株式会社制、商品名：MTEx、载体厚度：18μm、极薄铜箔厚度：3μm)以载体铜箔面与预浸料接触的方式重叠。本实施例中，作为剥离单元，使用“带有载体的极薄铜箔”作为中间层。进而，在其两侧(粘接层面)配置铜箔(第1金属层；三井金属矿业株式会社制、商品名：3EC-VLP、厚度12μm)，在真空下、温度220℃、压制压力3MPa下进行60分钟压制处理，制作第1层叠体(以下，有时称为“支撑基板”。)。
(第1布线形成工序)
作为第1布线形成工序(以下，有时称为“工序2”。)，在工序1中制作的支撑基板的两面层压感光性干膜抗蚀层(日立化成株式会社制、商品名：RD-1225)。其后，沿规定的电路图案进行曝光、显影处理，进而进行蚀刻处理及抗蚀层剥离，在基板表面形成第1布线导体(以下，有时称为“第1电路图案层”。)。本工序中，图案形成所需的时间为5分钟左右。
(第2层叠体形成工序)
作为第2层叠体形成工序(以下，有时称为“工序3”。)，首先，为了提高第1电路图案层与本工序中层叠的预浸料的粘接强度，使用三菱瓦斯化学株式会社制Clean EtchEMREMR-5100进行第1电路图案层的表面铜的粗糙化处理。接着，将厚度0.080mm的预浸料(绝缘树脂层；三菱瓦斯化学株式会社制、商品名：SH65)和带有载体的极薄铜箔(三井金属矿业株式会社制、商品名：MT18Ex、载体厚度：18μm、极薄铜箔厚度：2μm)以载体铜箔面成为最外层的方式配置于形成有第1电路图案层的支撑基板的两面，在真空下、温度220℃、压制压力3MPa下进行120分钟压制处理。
接着，使用X射线钻孔装置，形成对准位置用的孔。其后，对基板的最外层的载体铜箔进行物理剥离，形成第2层叠体。剥离了载体铜箔后的极薄铜箔相当于第2金属层。
(第2布线形成工序)
作为第2布线形成工序(以下，有时称为“工序4”。)，首先，利用二氧化碳激光加工机(三菱电机株式会社制ML605GTWIII-H)，形成到达至支撑基板的第1电路图案层的孔径100μm的非贯通孔。为了去除非贯通孔的沾污，进行除污处理。对于除污处理，首先，在奥野制药株式会社制的除污用溶胀液PTH-B103中在65℃浸渍5分钟而使其溶胀后，在奥野制药株式会社制除污处理液PTH1200+PTH1200NA中在80℃浸渍8分钟，最后在奥野制药株式会社制的除污用中和液PTH-B303中在45℃浸渍5分钟来进行。
接着，通过化学镀形成0.4～0.8μm的厚度的镀层后，通过电镀形成15～30μm的镀层。由此，支撑基板与外层(第2金属层)通过非贯通孔的镀覆部分电连接。
其后，通过在表面层压感光性干膜抗蚀层(日立化成株式会社制、商品名：RD-1225)后，与上述的对准位置用的孔相对准，对规定的电路图案进行曝光、显影处理、进而进行蚀刻处理、抗蚀层剥离的减成法，在基板表面形成第2布线导体(以下，有时称为“第2电路图案层”。)。
(剥离工序)
作为剥离工序(以下，有时称为“工序5”。)，对上述的工序1中层叠压制的、形成有粘接层的带有载体的极薄铜箔的载体铜箔与极薄铜箔的边界部施加物理的力，从第2层叠体将树脂层与载体铜箔一起剥离。其后，利用过硫酸系的软蚀刻液将极薄铜箔去除，进而用除污处理液将残留于第2层叠体表面的树脂(粘接层)去除，得到半导体元件搭载用封装基板(半导体元件搭载用基板)。
[实施例2]
(第1层叠体准备工序)
作为工序1，在厚度0.1mm的预浸料(树脂层；三菱瓦斯化学株式会社制、商品名：A-IT56)的两面，预先将环氧树脂涂布/干燥，将设置有粘接层(厚度3μm)的Teflon(注册商标)薄膜(厚度：100μm)以Teflon(注册商标)薄膜面与预浸料接触的方式粘贴。接着，在其两侧(粘接层面)配置铜箔(第1金属层；三井金属矿业株式会社制、商品名：3EC-VLP、厚度12μm)，在真空下、温度160℃、压制压力3MPa下进行60分钟压制处理，制作支撑基板(第1层叠体)。本实施例中，作为剥离单元，使用“Teflon(注册商标)薄膜”作为中间层。
(第1布线形成工序)
作为工序2，在工序1中制作的支撑基板的两面层压感光性干膜抗蚀层(日立化成株式会社制、商品名：RD-1225)。其后，沿规定的电路图案进行曝光、显影处理，进而进行蚀刻处理、抗蚀层剥离，在基板表面形成电路图案层(第1布线导体)。
(第2层叠体形成工序)
其后，作为工序3，首先，为了提高第1电路图案层与本工序中层叠的预浸料的粘接强度，使用三菱瓦斯化学株式会社制Clean Etch EMREMR-5100进行第1电路图案层的表面铜的粗糙化处理。接着，将厚度0.080mm的预浸料(绝缘树脂层；三菱瓦斯化学株式会社制、商品名：SH65)和带有载体的极薄铜箔(三井金属矿业株式会社制、商品名：MT18Ex、载体厚度：18μm、极薄铜箔厚度：2μm)以载体铜箔面成为最外层的方式配置于形成有第1电路图案层的支撑基板的两面，在真空下、温度160℃、压制压力3MPa下进行120分钟压制处理。
接着，使用X射线钻孔装置，形成对准位置用的孔。其后，对基板的最外层的载体铜箔进行物理剥离，形成第2层叠体。剥离了载体铜箔后的极薄铜箔相当于第2金属层。
(第2布线形成工序)
作为工序4，首先，利用二氧化碳激光加工机(三菱电机株式会社制ML605GTWIII-H)，形成到达至支撑基板的第1电路图案层的孔径100μm的非贯通孔。为了去除非贯通孔的沾污，进行除污处理。对于除污处理，首先，在奥野制药株式会社制的除污用溶胀液PTH-B103中在65℃浸渍5分钟而使其溶胀后，在奥野制药株式会社制除污处理液PTH1200+PTH1200NA中在80℃浸渍8分钟，最后在奥野制药株式会社制的除污用中和液PTH-B303中在45℃浸渍5分钟来进行。
接着，通过化学镀形成0.4～0.8μm的厚度的镀层后，通过电镀形成15～30μm的镀层。由此，支撑基板与外层(第2金属层)通过非贯通孔的镀覆部分电连接。
其后，通过在表面层压感光性干膜抗蚀层(日立化成株式会社制、商品名：RD-1225)后，与上述的对准位置用的孔相对准，对规定的电路图案进行曝光、显影处理、进而进行蚀刻处理、抗蚀层剥离的减成法，在基板表面形成第2电路图案层(第2布线导体)。
(剥离工序)
接着，作为工序5，对上述的工序1中层叠压制的、带有粘接层的Teflon(注册商标)薄膜的、粘接层与Teflon(注册商标)薄膜的边界部施加物理的力，从第2层叠体将树脂层与Teflon(注册商标)薄膜一起剥离。进而用除污处理液将残留于第2层叠体表面的树脂(粘接层)去除，得到半导体元件搭载用封装基板(半导体元件搭载用基板)。
[实施例3]
(第1层叠体准备工序)
作为工序1，在厚度0.1mm的预浸料(树脂层；三菱瓦斯化学株式会社制、商品名：A-IT56)的两面，粘贴电子部件工序用热剥离片(日东电工株式会社制、商品名：Revalpha(产品编号31950E)，(厚度96μm))。该电子部件工序用热剥离片具备粘接层和支撑体(中间层)、并且包含热膨胀性颗粒。本实施例中，该电子部件工序用热剥离片的粘接层相当于本发明的粘接层。另外，将前述电子部件工序用热剥离片以中间层侧与预浸料接触的方式粘贴。接着，在其两侧(粘接层面)配置铜箔(三井金属矿业株式会社制、商品名：3EC-VLP、厚度12μm)，在真空下、温度160℃、压制压力3MPa下进行60分钟压制处理，制作支撑基板。
(第1布线形成工序)
作为工序2，在工序1中制作的支撑基板的两面层压感光性干膜抗蚀层(日立化成株式会社制、商品名：RD-1225)。其后，沿规定的电路图案进行曝光、显影处理，进而进行蚀刻处理、抗蚀层剥离，在基板表面形成电路图案层(第1布线导体)。
(第2层叠体形成工序)
其后，作为工序3，首先，为了提高支撑基板的电路图案层与本工序中层叠的预浸料的粘接强度，使用三菱瓦斯化学株式会社制Clean Etch EMREMR-5100进行第1电路图案层的表面铜的粗糙化处理。接着，将公称厚度0.080mm的预浸料(绝缘树脂层；三菱瓦斯化学株式会社制、商品名：SH65)和带有载体的极薄铜箔(三井金属矿业株式会社制、商品名：MT18Ex、厚度2μm)以载体铜箔面成为最外层的方式配置于形成有第1电路图案层的支撑基板的两面，在真空下、温度160℃、压制压力3MPa下进行120分钟压制处理。
接着，使用X射线钻孔装置，形成对准位置用的孔。其后，对基板的最外层的载体铜箔进行物理剥离，形成第2层叠体。剥离了载体铜箔后的极薄铜箔相当于第2金属层。
(第2布线形成工序)
作为工序4，首先，利用二氧化碳激光加工机(三菱电机株式会社制ML605GTWIII-H)，形成到达至支撑基板的第1电路图案层的孔径100μm的非贯通孔。为了去除非贯通孔的沾污，进行除污处理。对于除污处理，首先，在奥野制药株式会社制的除污用溶胀液PTH-B103中在65℃浸渍5分钟而使其溶胀后，在奥野制药株式会社制除污处理液PTH1200+PTH1200NA中在80℃浸渍8分钟，最后在奥野制药株式会社制的除污用中和液PTH-B303中在45℃浸渍5分钟来进行。
接着，通过化学镀形成0.4～0.8μm的厚度的镀层后，通过电镀形成15～30μm的镀层。由此，支撑基板与外层(第2金属层)通过非贯通孔的镀覆部分电连接。
其后，通过在表面层压感光性干膜抗蚀层(日立化成株式会社制、商品名：RD-1225)后，与上述的对准位置用的孔相对准，对规定的电路图案进行曝光、显影处理、进而进行蚀刻处理、抗蚀层剥离的减成法，在基板表面形成第2电路图案层(第2布线导体)。
(剥离工序)
接着，作为工序5，进行200℃、1分钟的加热处理，从第2层叠体将树脂层与电子部件工序用热剥离片一起剥离，得到半导体元件搭载用封装基板。
[实施例4]
(第1层叠体准备工序)
对作为剥离单元使用“带有剥离层的铜箔”作为中间层的实施例进行说明。
作为工序1，在厚度0.1mm的预浸料(树脂层；三菱瓦斯化学株式会社制、商品名：ST56)的两面将带有剥离层的铜箔(JX日矿日石金属株式会社、商品名：PCS、铜箔的厚度12μm、剥离层的厚度40nm)以与剥离层面相反的一面(即，铜箔侧)与预浸料接触的方式粘贴。接着，在其两侧预先将环氧树脂涂布/干燥，以设置有粘接层(厚度3μm)的铜箔(第1金属层；三井金属矿业株式会社制、商品名：3EC-VLP、厚度12μm)的粘接层面与前述带有剥离层的铜箔的剥离层面接触的方式进行配置，在真空下、温度200℃、压制压力3MPa下进行60分钟压制处理，制作支撑基板(第1层叠体)。
(第1布线形成工序)
作为工序2，在工序1中制作的支撑基板的两面层压感光性干膜抗蚀层(日立化成株式会社制、商品名：RD-1225)。其后，沿规定的电路图案进行曝光、显影处理，进而进行蚀刻处理、抗蚀层剥离，在基板表面形成电路图案层(第1布线导体)。
(第2层叠体形成工序)
其后，作为工序3，首先，为了提高支撑基板的电路图案层与本工序中层叠的预浸料的粘接强度，使用三菱瓦斯化学株式会社制Clean Etch EMREMR-5100进行第1电路图案层的表面铜的粗糙化处理。接着，将公称厚度0.080mm的预浸料(绝缘树脂层；三菱瓦斯化学株式会社制、商品名：SH65)和带有载体的极薄铜箔(三井金属矿业株式会社制、商品名：MT18Ex、厚度2μm)以载体铜箔面成为最外层的方式配置于形成有第1电路图案层的支撑基板的两面，在真空下、温度200℃、压制压力3MPa下进行120分钟压制处理。
接着，使用X射线钻孔装置，形成对准位置用的孔。其后，对基板的最外层的载体铜箔进行物理剥离，形成第2层叠体。剥离了载体铜箔后的极薄铜箔相当于第2金属层。
(第2布线形成工序)
作为工序4，首先，利用二氧化碳激光加工机(三菱电机株式会社制ML605GTWIII-H)，形成到达至支撑基板的第1电路图案层的孔径100μm的非贯通孔。为了去除非贯通孔的沾污，进行除污处理。对于除污处理，首先，在奥野制药株式会社制的除污用溶胀液PTH-B103中在65℃浸渍5分钟而使其溶胀后，在奥野制药株式会社制除污处理液PTH1200+PTH1200NA中在80℃浸渍8分钟，最后在奥野制药株式会社制的除污用中和液PTH-B303中在45℃浸渍5分钟来进行。
接着，通过化学镀形成0.4～0.8μm的厚度的镀层后，通过电镀形成15～30μm的镀层。由此，支撑基板与外层(第2金属层)通过非贯通孔的镀覆部分电连接。
其后，通过在表面层压感光性干膜抗蚀层(日立化成株式会社制、商品名：RD-1225)后，与上述的对准位置用的孔相对准，对规定的电路图案进行曝光、显影处理、进而进行蚀刻处理、抗蚀层剥离的减成法，在基板表面形成第2电路图案层(第2布线导体)。
(剥离工序)
接着，作为工序5，对上述的工序1中层叠压制的、粘接层与剥离层的边界部施加物理的力，从第2层叠体将带有剥离层的铜箔和树脂层(预浸料)剥离。其后，用除污处理液将残留于第2层叠体表面的树脂(粘接层)去除，得到半导体元件搭载用封装基板(半导体元件搭载用基板)。
[比较例1]
实施例1的工序1中，使用不使用涂布有粘接层的带有载体的铜箔而在预浸料(树脂层)上直接设置有第1金属层的支撑基板，除此以外，全部与实施例1同样地操作，制作层叠体，尝试半导体元件搭载用封装基板的分离。其结果，支撑基板与埋入有图案的基板通过预浸料的树脂粘接，不能将基板分离。
[比较例2]
实施例1的工序1中，使用不使用涂布有粘接层的带有载体的铜箔而在预浸料(树脂层)上直接设置有带有载体的极薄铜箔(三井金属矿业株式会社制、商品名：MT18Ex、厚度2μm)的支撑基板，工序2中，用图案镀覆处理来代替蚀刻处理，制作第1布线导体，除此以外，与实施例1同样地制作层叠体。此时，工序2中图案化所需的时间为50分钟左右，与实施例1的工序2相比，需要约10倍的时间。
[比较例3]
实施例1的工序1中，使用不使用涂布有粘接层的带有载体的铜箔而在预浸料(树脂层)上直接设置有带有载体的极薄铜箔(三井金属矿业株式会社制、商品名：MT18Ex、厚度2μm)的支撑基板，除此以外与实施例1同样地制作层叠体，尝试半导体元件搭载用封装基板的分离。其结果，通过工序2的蚀刻处理，带有载体的极薄铜箔与铜箔一起被去除，预浸料的树脂层露出，工序3中预浸料的树脂层与工序1中的预浸料的树脂层熔接，在之后的工序中不能将基板分离。
如上所述，使用了在树脂层(预浸料)与第1金属层之间具有具备剥离单元的粘接层的支撑基板的实施例1～3中，使用减成法形成第1布线导体，由此能够以比使用了图案镀覆工序的制造方法少的工序形成半导体元件搭载用封装基板。进而，实施例中，支撑基板的分离也顺利地进行。另外，得到的半导体元件搭载用封装基板也没有电路形成不良、是良好的。
2016年8月5日申请的日本专利申请2016-154890号的公开及2017年4月25日申请的日本专利申请2017-086338号的公开的全部通过参照被引入本说明书中。
另外，对于说明书中记载的全部文献、专利申请、及技术标准，各个文献、专利申请、及技术标准通过参照被引入的情况与具体的并且个别记载的情况同等程度地通过参照被并入本说明书中。
附图标记说明
1 树脂层
2 中间层
2A 载体层(载体铜箔)
2B 极薄铜箔层(金属膜)
3 粘接层
4 第1金属层
5 第1布线导体
6 绝缘树脂层
7 第2金属层
8 非贯通孔
9 第2布线导体
10 第1层叠体(支撑基板)
20 第2层叠体(带有支撑基板的层叠体)
30 半导体元件搭载用封装基板

Claims (28)

1.一种半导体元件搭载用封装基板的制造方法，其包括如下工序：
第1层叠体准备工序，准备第1层叠体，所述第1层叠体具有：树脂层、设置于所述树脂层的至少一面侧并且具备剥离单元的厚度1μm～3μm的粘接层、和设置于所述粘接层上的第1金属层，所述剥离单元是设置于所述粘接层与所述树脂层之间的中间层，所述树脂层的两端部具有覆盖中间层及粘接层的两端部的溢出部分，所述剥离单元包含载体层及厚度5μm以下的金属膜，所述载体层被配置在所述树脂层侧；
第1布线形成工序，对所述第1金属层进行蚀刻，在所述第1层叠体形成第1布线导体；
第2层叠体形成工序，在所述第1层叠体的设置有所述第1布线导体的面依次层叠绝缘树脂层和第2金属层，形成第2层叠体；
第2布线形成工序，在所述绝缘树脂层形成到达至所述第1布线导体的非贯通孔，对形成有所述非贯通孔的所述绝缘树脂层实施电镀和/或化学镀，在所述绝缘树脂层上形成第2布线导体；和
剥离工序，从形成有所述第2布线导体的所述第2层叠体将至少所述树脂层剥离，
所述粘接层为非金属层，并且所述粘接层与所述第1金属层粘接。
2.一种半导体元件搭载用封装基板的制造方法，其包括如下工序：
第1层叠体准备工序，准备第1层叠体，所述第1层叠体具有：树脂层、设置于所述树脂层的至少一面侧并且具备剥离单元的厚度1μm～3μm的粘接层、和设置于所述粘接层上的第1金属层，所述剥离单元是设置于所述粘接层与所述树脂层之间的中间层，所述树脂层的两端部具有覆盖中间层及粘接层的两端部的溢出部分，所述剥离单元包含氟系树脂；
第1布线形成工序，对所述第1金属层进行蚀刻，在所述第1层叠体形成第1布线导体；
第2层叠体形成工序，在所述第1层叠体的设置有所述第1布线导体的面依次层叠绝缘树脂层和第2金属层，形成第2层叠体；
第2布线形成工序，在所述绝缘树脂层形成到达至所述第1布线导体的非贯通孔，对形成有所述非贯通孔的所述绝缘树脂层实施电镀和/或化学镀，在所述绝缘树脂层上形成第2布线导体；和
剥离工序，从形成有所述第2布线导体的所述第2层叠体将至少所述树脂层剥离，
所述粘接层为非金属层，并且所述粘接层与所述第1金属层粘接。
3.一种半导体元件搭载用封装基板的制造方法，其包括如下工序：
第1层叠体准备工序，准备第1层叠体，所述第1层叠体具有：树脂层、设置于所述树脂层的至少一面侧并且具备剥离单元的厚度1μm～3μm的粘接层、和设置于所述粘接层上的第1金属层，所述剥离单元是设置于所述粘接层与所述树脂层之间的中间层，所述树脂层的两端部具有覆盖中间层及粘接层的两端部的溢出部分，所述剥离单元包含剥离层和厚度1μm以上的金属膜；
第1布线形成工序，对所述第1金属层进行蚀刻，在所述第1层叠体形成第1布线导体；
第2层叠体形成工序，在所述第1层叠体的设置有所述第1布线导体的面依次层叠绝缘树脂层和第2金属层，形成第2层叠体；
第2布线形成工序，在所述绝缘树脂层形成到达至所述第1布线导体的非贯通孔，对形成有所述非贯通孔的所述绝缘树脂层实施电镀和/或化学镀，在所述绝缘树脂层上形成第2布线导体；和
剥离工序，从形成有所述第2布线导体的所述第2层叠体将至少所述树脂层剥离，
所述粘接层为非金属层，并且所述粘接层与所述第1金属层粘接。
4.根据权利要求1～3中任一项所述的半导体元件搭载用封装基板的制造方法，其中，所述第1布线形成工序包括如下工序：
在所述第1层叠体的所述第1金属层上层叠抗蚀层的工序；
通过光刻对所述抗蚀层进行显影而在所述第1金属层上形成布线电路图案的工序；和
使用蚀刻液对所述第1金属层进行图案化，将经所述图案化的所述第1金属层上的所述布线电路图案去除，在所述粘接层上形成第1布线导体的工序。
5.根据权利要求1～3中任一项所述的半导体元件搭载用封装基板的制造方法，其中，所述第2层叠体形成工序中，对所述第1布线导体上实施粗糙化处理，对所述绝缘树脂层和第2金属层进行加热加压并依次层叠于设置有实施了所述粗糙化处理的所述第1布线导体的面。
6.根据权利要求1～3中任一项所述的半导体元件搭载用封装基板的制造方法，其中，所述第2布线形成工序中，通过所述电镀和/或化学镀连接所述非贯通孔的内壁，并且通过减成法或半添加法形成所述第2布线导体。
7.根据权利要求1～3中任一项所述的半导体元件搭载用封装基板的制造方法，其中，对通过所述第2布线形成工序在所述绝缘树脂层上形成有所述第2布线导体的所述第2层叠体，进而重复进行n次与所述第2层叠体形成工序及所述第2布线形成工序相同的工序，形成具备含有(n+2)层布线导体的积层结构的第n层叠体，
所述剥离工序中，从所述第n层叠体将至少所述树脂层剥离。
8.根据权利要求1～3中任一项所述的半导体元件搭载用封装基板的制造方法，其中，所述第2布线形成工序中，利用激光形成所述非贯通孔。
9.根据权利要求1～3中任一项所述的半导体元件搭载用封装基板的制造方法，其中，所述剥离工序中，利用物理手段将至少所述树脂层剥离。
10.根据权利要求1～3中任一项所述的半导体元件搭载用封装基板的制造方法，其中，所述树脂层的厚度为1μm以上。
11.根据权利要求1～3中任一项所述的半导体元件搭载用封装基板的制造方法，其中，所述第1金属层的厚度为100μm以下。
12.根据权利要求1～3中任一项所述的半导体元件搭载用封装基板的制造方法，其中，所述第1层叠体的厚度为30～300μm。
13.根据权利要求1～3中任一项所述的半导体元件搭载用封装基板的制造方法，其中，所述绝缘树脂层的厚度为5～100μm。
14.根据权利要求1～3中任一项所述的半导体元件搭载用封装基板的制造方法，其中，所述剥离工序中包括从至少剥离了所述树脂层的所述第2层叠体将至少所述粘接层去除的工序。
15.根据权利要求14所述的半导体元件搭载用封装基板的制造方法，其中，所述剥离工序中，使用蚀刻液或除污液进行所述去除。
16.根据权利要求14所述的半导体元件搭载用封装基板的制造方法，其中，所述剥离工序中，通过等离子体处理进行所述去除。
17.根据权利要求1所述的半导体元件搭载用封装基板的制造方法，其中，所述剥离工序中，从所述第2层叠体将所述树脂层及所述载体层剥离。
18.根据权利要求2所述的半导体元件搭载用封装基板的制造方法，其中，所述剥离工序中，从所述第2层叠体将所述树脂层及所述中间层剥离。
19.根据权利要求3所述的半导体元件搭载用封装基板的制造方法，其中，所述剥离工序中，从所述第2层叠体将所述树脂层及所述中间层剥离。
20.根据权利要求1所述的半导体元件搭载用封装基板的制造方法，其中，所述剥离工序还包括将所述中间层去除的工序。
21.根据权利要求1所述的半导体元件搭载用封装基板的制造方法，其中，所述中间层的厚度为1μm以上。
22.一种支撑基板，其具有：
树脂层；
设置于所述树脂层的至少一面侧并且具备剥离单元的厚度1μm～3μm的粘接层；和
设置于所述粘接层上的金属层，
所述粘接层为非金属层，并且所述粘接层与所述金属层粘接，
所述剥离单元是设置于所述粘接层与所述树脂层之间的中间层，
所述树脂层的两端部具有覆盖中间层及粘接层的两端部的溢出部分，
所述剥离单元包含载体层及厚度5μm以下的金属膜，所述载体层被配置在所述树脂层侧。
23.一种支撑基板，其具有：
树脂层；
设置于所述树脂层的至少一面侧并且具备剥离单元的厚度1μm～3μm的粘接层；和
设置于所述粘接层上的金属层，
所述粘接层为非金属层，并且所述粘接层与所述金属层粘接，
所述剥离单元是设置于所述粘接层与所述树脂层之间的中间层，
所述树脂层的两端部具有覆盖中间层及粘接层的两端部的溢出部分，
所述剥离单元包含氟系树脂。
24.一种支撑基板，其具有：
树脂层；
设置于所述树脂层的至少一面侧并且具备剥离单元的厚度1μm～3μm的粘接层；和
设置于所述粘接层上的金属层，
所述粘接层为非金属层，并且所述粘接层与所述金属层粘接，
所述剥离单元是设置于所述粘接层与所述树脂层之间的中间层，
所述树脂层的两端部具有覆盖中间层及粘接层的两端部的溢出部分，
所述剥离单元包含剥离层和厚度1μm以上的金属膜。
25.根据权利要求22～24中任一项所述的支撑基板，其中，在所述树脂层的两面分别配置有所述粘接层及所述金属层。
26.一种带有支撑基板的层叠体，其具有：
树脂层；
设置于所述树脂层的至少一面侧并且具备剥离单元的厚度1μm～3μm的粘接层；
设置于所述粘接层上的绝缘树脂层；
埋设于所述绝缘树脂层的第1布线导体；和
设置于所述绝缘树脂层上的第2金属层，
所述粘接层为非金属层，并且所述粘接层与所述第1布线导体粘接，
所述剥离单元是设置于所述粘接层与所述树脂层之间的中间层，
所述树脂层的两端部具有覆盖中间层及粘接层的两端部的溢出部分，
所述剥离单元包含载体层及厚度5μm以下的金属膜，所述载体层被配置在所述树脂层侧。
27.一种带有支撑基板的层叠体，其具有：
树脂层；
设置于所述树脂层的至少一面侧并且具备剥离单元的厚度1μm～3μm的粘接层；
设置于所述粘接层上的绝缘树脂层；
埋设于所述绝缘树脂层的第1布线导体；和
设置于所述绝缘树脂层上的第2金属层，
所述粘接层为非金属层，并且所述粘接层与所述第1布线导体粘接，
所述剥离单元是设置于所述粘接层与所述树脂层之间的中间层，
所述树脂层的两端部具有覆盖中间层及粘接层的两端部的溢出部分，
所述剥离单元包含氟系树脂。
28.一种带有支撑基板的层叠体，其具有：
树脂层；
设置于所述树脂层的至少一面侧并且具备剥离单元的厚度1μm～3μm的粘接层；
设置于所述粘接层上的绝缘树脂层；
埋设于所述绝缘树脂层的第1布线导体；和
设置于所述绝缘树脂层上的第2金属层，
所述粘接层为非金属层，并且所述粘接层与所述第1布线导体粘接，
所述剥离单元是设置于所述粘接层与所述树脂层之间的中间层，
所述树脂层的两端部具有覆盖中间层及粘接层的两端部的溢出部分，
所述剥离单元包含剥离层和厚度1μm以上的金属膜。
CN201780048479.8A 2016-08-05 2017-08-04 支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法 Active CN109564899B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-154890 2016-08-05
JP2016154890 2016-08-05
JP2017-086338 2017-04-25
JP2017086338 2017-04-25
PCT/JP2017/028432 WO2018026004A1 (ja) 2016-08-05 2017-08-04 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法

Publications (2)

Publication Number Publication Date
CN109564899A CN109564899A (zh) 2019-04-02
CN109564899B true CN109564899B (zh) 2023-06-06

Family

ID=61073013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780048479.8A Active CN109564899B (zh) 2016-08-05 2017-08-04 支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法

Country Status (7)

Country Link
US (2) US11217445B2 (zh)
EP (1) EP3496138B1 (zh)
JP (1) JP7172597B2 (zh)
KR (1) KR102396894B1 (zh)
CN (1) CN109564899B (zh)
TW (1) TWI801346B (zh)
WO (1) WO2018026004A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081367B2 (en) 2017-04-27 2021-08-03 Mitsubishi Gas Chemical Company, Inc. Support and method for producing semiconductor device-mounting substrate using the same
US11990349B2 (en) 2018-12-14 2024-05-21 Mitsubishi Gas Chemical Company, Inc. Method for producing package substrate for loading semiconductor device
US12119277B2 (en) * 2018-12-14 2024-10-15 Mitsubishi Gas Chemical Company, Inc. Method for producing package substrate for mounting semiconductor device
WO2020174529A1 (ja) * 2019-02-25 2020-09-03 三菱電機株式会社 半導体素子の製造方法
CN111430299B (zh) * 2020-03-30 2023-05-30 深圳市华星光电半导体显示技术有限公司 微胶囊剥离剂组合物及其用于制备柔性基板的方法
CN113643991A (zh) * 2021-06-29 2021-11-12 华宇华源电子科技（深圳）有限公司 一种新型板级塑封的加工方法及结构
CN113784548B (zh) * 2021-08-10 2024-04-16 深圳市信维通信股份有限公司 三明治胶层制备方法及多层线路板制备方法
TW202336944A (zh) * 2021-09-30 2023-09-16 日商Ｍｇｃ電子科技股份有限公司 半導體元件搭載用封裝基板之製造方法
TW202322225A (zh) * 2021-09-30 2023-06-01 日商Ｍｇｃ電子科技股份有限公司 半導體元件搭載用封裝基板之製造方法及附支撐基板之積層體

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057472A (ja) * 1999-08-18 2001-02-27 Hitachi Chem Co Ltd 多層印刷配線板の製造方法
JP2005101137A (ja) * 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2009032918A (ja) * 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法
WO2015076373A1 (ja) * 2013-11-22 2015-05-28 三井金属鉱業株式会社 回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050064183A1 (en) * 2003-09-23 2005-03-24 3M Innovative Properties Company Adhesive articles including a nanoparticle primer and methods for preparing same
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
TW200804626A (en) * 2006-05-19 2008-01-16 Mitsui Mining & Smelting Co Copper foil provided with carrier sheet, method for fabricating copper foil provided with carrier sheet, surface-treated copper foil provided with carrier sheet, and copper-clad laminate using the surface-treated copper foil provided with carrier she
JP2007335698A (ja) 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
US8129828B2 (en) * 2008-09-29 2012-03-06 Ngk Spark Plug Co., Ltd. Wiring substrate with reinforcement
JP4533449B2 (ja) * 2008-10-16 2010-09-01 新光電気工業株式会社 配線基板の製造方法
TWI365026B (en) 2009-06-11 2012-05-21 Unimicron Technology Corp Method for fabricating packaging substrate and base therefor
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
KR101043540B1 (ko) * 2009-10-01 2011-06-21 삼성전기주식회사 인쇄회로기판의 제조방법
KR20110077403A (ko) * 2009-12-30 2011-07-07 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP5896200B2 (ja) 2010-09-29 2016-03-30 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法
JP5903337B2 (ja) * 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
JP6063183B2 (ja) * 2012-08-31 2017-01-18 パナソニックＩｐマネジメント株式会社 剥離可能銅箔付き基板及び回路基板の製造方法
JP5897486B2 (ja) 2013-03-14 2016-03-30 株式会社東芝 半導体装置
TWI621381B (zh) * 2014-04-02 2018-04-11 Jx Nippon Mining & Metals Corp Laminated body with metal foil with carrier
US9756735B2 (en) * 2014-10-17 2017-09-05 Ibiden Co., Ltd. Method for manufacturing printed wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057472A (ja) * 1999-08-18 2001-02-27 Hitachi Chem Co Ltd 多層印刷配線板の製造方法
JP2005101137A (ja) * 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2009032918A (ja) * 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法
WO2015076373A1 (ja) * 2013-11-22 2015-05-28 三井金属鉱業株式会社 回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板

Also Published As

Publication number Publication date
US20190181000A1 (en) 2019-06-13
KR102396894B1 (ko) 2022-05-11
EP3496138A1 (en) 2019-06-12
EP3496138B1 (en) 2024-01-17
KR20190035616A (ko) 2019-04-03
WO2018026004A1 (ja) 2018-02-08
JPWO2018026004A1 (ja) 2019-06-06
TW201807750A (zh) 2018-03-01
EP3496138A4 (en) 2019-10-09
CN109564899A (zh) 2019-04-02
US11217445B2 (en) 2022-01-04
US20210257207A1 (en) 2021-08-19
TWI801346B (zh) 2023-05-11
JP7172597B2 (ja) 2022-11-16

Similar Documents

Publication Publication Date Title
CN109564899B (zh) 支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法
KR102394519B1 (ko) 반도체 소자 탑재용 패키지 기판의 제조 방법 및 반도체 소자 실장 기판의 제조 방법
TWI830797B (zh) 半導體元件搭載用封裝基板之製造方法
TWI801684B (zh) 半導體元件搭載用封裝基板之製造方法
JP7145403B2 (ja) 支持体及びそれを用いた半導体素子実装基板の製造方法
CN118020150A (zh) 半导体元件搭载用封装基板的制造方法
TW202239288A (zh) 基板及配線基板之製造方法
CN118043958A (zh) 半导体元件搭载用封装基板的制造方法和带支撑基板的层叠体
CN118339932A (zh) 带支撑体的布线基板、带支撑体的布线基板的制造方法和电子部件安装基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant