KR102396894B1 - 지지 기판, 지지 기판이 부착된 적층체 및 반도체 소자 탑재용 패키지 기판의 제조 방법 - Google Patents

지지 기판, 지지 기판이 부착된 적층체 및 반도체 소자 탑재용 패키지 기판의 제조 방법 Download PDF

Info

Publication number
KR102396894B1
KR102396894B1 KR1020187035950A KR20187035950A KR102396894B1 KR 102396894 B1 KR102396894 B1 KR 102396894B1 KR 1020187035950 A KR1020187035950 A KR 1020187035950A KR 20187035950 A KR20187035950 A KR 20187035950A KR 102396894 B1 KR102396894 B1 KR 102396894B1
Authority
KR
South Korea
Prior art keywords
layer
resin layer
manufacturing
substrate
peeling
Prior art date
Application number
KR1020187035950A
Other languages
English (en)
Other versions
KR20190035616A (ko
Inventor
슌스케 히라노
šœ스케 히라노
요시히로 가토
다카아키 오가시와
가즈아키 가와시타
요우이치 나카지마
Original Assignee
미츠비시 가스 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시 가스 가가쿠 가부시키가이샤 filed Critical 미츠비시 가스 가가쿠 가부시키가이샤
Publication of KR20190035616A publication Critical patent/KR20190035616A/ko
Application granted granted Critical
Publication of KR102396894B1 publication Critical patent/KR102396894B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/34—Imagewise removal by selective transfer, e.g. peeling away
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Laminated Bodies (AREA)
  • Die Bonding (AREA)

Abstract

수지층과, 상기 수지층의 적어도 일방의 면측에 형성되고 또한 박리 수단을 구비한 접착층과, 상기 접착층 상에 형성된 제 1 금속층을 갖는 제 1 적층체를 준비하는 제 1 적층체 준비 공정과, 상기 제 1 금속층을 에칭하여, 상기 제 1 적층체에 제 1 배선 도체를 형성하는 제 1 배선 형성 공정과, 상기 제 1 적층체의 상기 제 1 배선 도체가 형성된 면에, 절연 수지층과 제 2 금속층을 이 순서로 적층하여, 제 2 적층체를 형성하는 제 2 적층체 형성 공정과, 상기 절연 수지층에 상기 제 1 배선 도체에 이르는 비관통공을 형성하고, 상기 비관통공이 형성된 상기 절연 수지층에 전해 도금 및/또는 무전해 도금을 실시하여, 상기 절연 수지층 상에 제 2 배선 도체를 형성하는 제 2 배선 형성 공정과, 상기 제 2 배선 도체가 형성된 상기 제 2 적층체로부터, 적어도 상기 수지층을 박리하는 박리 공정을 포함하는 반도체 소자 탑재용 패키지 기판의 제조 방법.

Description

지지 기판, 지지 기판이 부착된 적층체 및 반도체 소자 탑재용 패키지 기판의 제조 방법
본 발명은, 지지 기판, 지지 기판이 부착된 적층체 및 반도체 소자 탑재용 패키지 기판의 제조 방법에 관한 것이다.
전자 기기, 통신 기기, 및 퍼스널 컴퓨터 등에 널리 사용되는 반도체 패키지의 고기능화 및 소형화는, 최근 더욱더 가속되고 있다. 그것에 수반하여, 반도체 패키지에 있어서의 프린트 배선판 및 반도체 소자 탑재용 패키지 기판의 박형화가 요구되고 있다. 통상, 프린트 배선판 및 반도체 소자 탑재용 패키지 기판은, 지지 기판 상에 회로 패턴이 되는 층 (이하, 간단히 「배선 도체」라고도 한다.) 과 절연 재료를 적층시켜 제작된다.
이와 같은 반도체 소자 탑재용 패키지 기판의 제조 방법으로는, 예를 들어 캐리어박이 부착된 극박 동박의 캐리어박면에 제 1 절연 수지를 형성하여 이루어지는 회로 형성용 지지 기판을 이용하고, 패턴 전해 구리 도금에 의해 제 1 배선 도체를 형성하고, 또한 제 2 절연 수지를 적층하고, 그 후 제 2 배선 도체를 형성하는 방법이 개시되어 있다 (예를 들어, 하기 특허문헌 1 참조.).
일본 공개특허공보 2005-101137호
상기 서술한 특허문헌 1 의 반도체 소자 탑재용 패키지 기판의 제조 방법에 의하면, 제 1 배선 도체는, 화학 연마, 레지스트 첩부 (貼付), 노광, 현상, 건조, 물 세정, 산 세정, 전기 도금, 건조, 레지스트 박리, 건조와 같은 다수의 공정수를 갖는, 「패턴 도금 공정」을 이용하여 제조되고 있다. 이와 같은 방법으로는, 예를 들어 상기 서술한 바와 같이 절연층 표면에 박동박을 첩부한 적층판을 패턴 도금하는 "M-SAP 법" 을 이용하는 방법이나, 동박을 사용하지 않고, 절연층 표면에 직접 패턴 도금하는 "SAP 법" 을 이용하는 방법이 있다. 그러나, 이와 같은 패턴 도금 공정은, 공정수가 많은 만큼 밀착되어 있던 레지스트가 물리적 충격 등에 의해 박리될 가능성이나, 그 공정 중에 이물질이 혼입해 버릴 가능성이 있기 때문에, 반도체 탑재용 패키지 기판의 회로 형성 불량이 일어나기 쉬운 공정이다. 이 때문에, 공정수가 적어 효율적으로 회로를 형성할 수 있고, 회로 형성 불량이 일어나기 어려운 수율이 양호한 방법이 요구되고 있다.
상기 서술한 과제를 해결하기 위하여 본 발명은, 생산 효율이 양호하고, 수율이 높은 반도체 소자 탑재용 패키지 기판의 제조 방법 그리고 이것에 사용되는 지지 기판 및 지지 기판이 부착된 적층체를 제공하는 것을 목적으로 한다.
＜1＞ 수지층과, 상기 수지층의 적어도 일방의 면측에 형성되고 또한 박리 수단을 구비한 접착층과, 상기 접착층 상에 형성된 제 1 금속층을 갖는 제 1 적층체를 준비하는 제 1 적층체 준비 공정과,
상기 제 1 금속층을 에칭하여, 상기 제 1 적층체에 제 1 배선 도체를 형성하는 제 1 배선 형성 공정과,
상기 제 1 적층체의 상기 제 1 배선 도체가 형성된 면에, 절연 수지층과 제 2 금속층을 이 순서로 적층하여, 제 2 적층체를 형성하는 제 2 적층체 형성 공정과,
상기 절연 수지층에 상기 제 1 배선 도체에 이르는 비관통공을 형성하고, 상기 비관통공이 형성된 상기 절연 수지층에 전해 도금 및/또는 무전해 도금을 실시하여, 상기 절연 수지층 상에 제 2 배선 도체를 형성하는 제 2 배선 형성 공정과,
상기 제 2 배선 도체가 형성된 상기 제 2 적층체로부터, 적어도 상기 수지층을 박리하는 박리 공정
을 포함하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜2＞ 상기 제 1 배선 형성 공정은, 상기 제 1 적층체의 상기 제 1 금속층 상에 레지스트를 적층하는 공정과,
포토리소그래피에 의해 상기 레지스트를 현상하여 상기 제 1 금속층 상에 배선 회로 패턴을 형성하는 공정과,
상기 제 1 금속층을, 에칭액을 사용하여 패터닝하고, 상기 패터닝된 상기 제 1 금속층 상의 상기 배선 회로 패턴을 제거하여, 상기 접착층 상에 제 1 배선 도체를 형성하는 공정
을 포함하는 상기 ＜1＞ 에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜3＞ 상기 제 2 적층체 형성 공정은, 상기 제 1 배선 도체 상에 조화 처리를 실시하고, 상기 조화 처리가 실시된 상기 제 1 배선 도체가 형성된 면에, 상기 절연 수지층과 제 2 금속층을 가열 가압하여 이 순서로 적층하는 상기 ＜1＞ 또는 ＜2＞ 에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜4＞ 상기 제 2 배선 형성 공정은, 상기 전해 도금 및/또는 무전해 도금에 의해 상기 비관통공의 내벽을 접속하고, 또한 서브트랙티브 공법 또는 세미애디티브 공법에 의해 상기 제 2 배선 도체를 형성하는 상기 ＜1＞ ∼ ＜3＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜5＞ 상기 제 2 배선 형성 공정에 의해 상기 절연 수지층 상에 상기 제 2 배선 도체가 형성된 상기 제 2 적층체에 대해, 또한 상기 제 2 적층체 형성 공정 및 상기 제 2 배선 형성 공정과 동일한 공정을 n 회 반복 실시하여 (n ＋ 2) 층의 배선 도체를 갖는 빌드업 구조를 갖는 제 n 적층체를 형성하고,
상기 박리 공정은, 상기 제 n 적층체로부터 적어도 상기 수지층을 박리하는 상기 ＜1＞ ∼ ＜4＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜6＞ 상기 제 2 배선 형성 공정은, 레이저에 의해 상기 비관통공을 형성하는 상기 ＜1＞ ∼ ＜5＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜7＞ 상기 박리 공정은, 적어도 상기 수지층을 물리적 수단에 의해 박리하는 상기 ＜1＞ ∼ ＜6＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜8＞ 상기 수지층의 두께가 1 ㎛ 이상인 상기 ＜1＞ ∼ ＜7＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜9＞ 상기 제 1 금속층의 두께가 100 ㎛ 이하인 상기 ＜1＞ ∼ ＜8＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜10＞ 상기 접착층의 두께가 100 ㎛ 이하인 상기 ＜1＞ ∼ ＜9＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜11＞ 상기 제 1 적층체의 두께가 30 ∼ 300 ㎛ 인 상기 ＜1＞ ∼ ＜10＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜12＞ 상기 절연 수지층의 두께가 5 ∼ 100 ㎛ 인 상기 ＜1＞ ∼ ＜11＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜13＞ 상기 박리 공정에 있어서, 적어도 상기 수지층이 박리된 상기 제 2 적층체로부터, 적어도 상기 접착층을 제거하는 공정을 포함하는 상기 ＜1＞ ∼ ＜12＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜14＞ 상기 박리 공정에 있어서, 에칭액 또는 디스미어액을 사용하여 상기 제거를 실시하는 상기 ＜13＞ 에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜15＞ 상기 박리 공정에 있어서, 플라즈마 처리에 의해 상기 제거를 실시하는 상기 ＜13＞ 에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜16＞ 상기 박리 수단이, 캐리어층 및 두께 5 ㎛ 이하의 금속막을 포함하고 상기 접착층과 상기 수지층 사이에 형성된 중간층이고, 상기 캐리어층이 상기 수지층측에 배치된 상기 ＜1＞ ∼ ＜15＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜17＞ 상기 박리 공정에 있어서, 상기 제 2 적층체로부터, 상기 수지층 및 상기 캐리어층을 박리하는 상기 ＜16＞ 에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜18＞ 상기 박리 수단이, 불소계 수지를 포함하고 상기 접착층과 상기 수지층 사이에 형성된 중간층인 상기 ＜1＞ ∼ ＜15＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜19＞ 상기 박리 공정에 있어서, 상기 제 2 적층체로부터, 상기 수지층 및 상기 중간층을 박리하는 상기 ＜18＞ 에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜20＞ 상기 박리 수단이 열팽창성 입자이고, 상기 접착층이 상기 열팽창성 입자를 상기 제 1 금속층과의 계면측에 포함하는 상기 ＜1＞ ∼ ＜15＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜21＞ 상기 박리 공정에 있어서, 상기 제 2 적층체로부터, 적어도 상기 수지층 및 상기 접착층을 박리하는 상기 ＜20＞ 에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜22＞ 상기 박리 수단이, 박리층과 두께 1 ㎛ 이상의 금속막을 포함하고 상기 접착층과 상기 수지층 사이에 형성된 중간층인 상기 ＜1＞ ∼ ＜15＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜23＞ 상기 박리 공정에 있어서, 상기 제 2 적층체로부터, 상기 수지층 및 상기 중간층을 박리하는 상기 ＜22＞ 의 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜24＞ 상기 박리 공정은, 추가로 상기 중간층을 제거하는 공정을 포함하는 상기 ＜16＞ ∼ ＜18＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜25＞ 상기 중간층의 두께가 1 ㎛ 이상인 상기 ＜16＞ ∼ ＜19＞ 중 어느 하나에 기재된 반도체 소자 탑재용 패키지 기판의 제조 방법.
＜26＞ 수지층과,
상기 수지층의 적어도 일방의 면측에 형성되고 또한 박리 수단을 구비한 접착층과,
상기 접착층 상에 형성된 금속층
을 갖는 지지 기판.
＜27＞ 상기 박리 수단이, 캐리어층 및 두께 5 ㎛ 이하의 금속막을 포함하고 상기 접착층과 상기 수지층 사이에 형성된 중간층이고, 상기 캐리어층이 상기 수지층측에 배치된 상기 ＜26＞ 에 기재된 지지 기판.
＜28＞ 상기 박리 수단이, 불소계 수지를 포함하고 상기 접착층과 상기 수지층 사이에 형성된 중간층인 상기 ＜26＞ 에 기재된 지지 기판.
＜29＞ 상기 박리 수단이 열팽창성 입자이고, 상기 접착층이 상기 열팽창성 입자를 상기 금속층과의 계면측에 포함하는 상기 ＜26＞ 에 기재된 지지 기판.
＜30＞ 상기 박리 수단이, 박리층과 두께 1 ㎛ 이상의 금속막을 포함하고 상기 접착층과 상기 수지층 사이에 형성된 중간층인 상기 ＜26＞ 에 기재된 지지 기판.
＜31＞ 상기 수지층의 양면의 각각에, 상기 접착층 및 상기 금속층이 배치된 상기 ＜26＞ ∼ ＜30＞ 중 어느 하나에 기재된 지지 기판.
＜32＞ 수지층과,
상기 수지층의 적어도 일방의 면측에 형성되고 박리 수단을 구비한 접착층과,
상기 접착층 상에 형성된 절연 수지층과,
상기 절연 수지층에 매설된 제 1 배선 도체와,
상기 절연 수지층 상에 형성된 제 2 금속층
을 갖는 지지 기판이 부착된 적층체.
본 발명의 반도체 소자 탑재용 패키지 기판의 제조 방법에 의하면, 생산 효율이 양호하고, 수율이 높은 반도체 소자 탑재용 패키지 기판의 제조 방법 그리고 이것에 사용되는 지지 기판 및 지지 기판이 부착된 적층체를 제공할 수 있다.
도 1 은 제 1 적층체 (지지 기판) 의 구성의 일 양태를 설명하는 개략도이다.
도 2 는 본 실시형태의 제조 방법의 일 양태 (중간층으로서, 캐리어층과 두께 5 ㎛ 이하의 금속막을 포함하는 층을 사용한 양태) 에 있어서의 흐름을 나타내는 설명도이다.
도 3 은 중간층으로서, 불소계 수지를 포함하는 층을 사용한 양태에 있어서의 본 실시형태의 제조 방법의 흐름을 나타내는 설명도이다.
도 4 는 박리 수단으로서, 열팽창성 입자를 사용한 양태에 있어서의 본 실시형태의 제조 방법의 흐름을 나타내는 설명도이다.
도 5 는 박리 수단으로서 박리층이 부착된 동박을 사용한 양태에 있어서의 본 실시형태의 제조 방법의 흐름을 나타내는 설명도이다.
도 6 은 빌드업 구조를 갖는 반도체 소자 탑재용 패키지 기판을 나타내는 설명도이다.
이하, 본 발명에 대해 실시형태를 예로 설명한다. 단, 본 발명의 양태는 이하에 설명하는 실시형태로 한정되는 것이 아니다.
본 실시형태의 반도체 소자 탑재용 패키지 기판의 제조 방법 (이하, 간단히 『본 실시형태의 제조 방법』이라고 칭하는 경우가 있다.) 은,
수지층과, 상기 수지층의 적어도 일방의 면측에 형성되고 또한 박리 수단을 구비한 접착층과, 상기 접착층 상에 형성된 제 1 금속층을 갖는 제 1 적층체를 준비하는 제 1 적층체 준비 공정과,
상기 제 1 금속층을 에칭하여, 상기 제 1 적층체에 제 1 배선 도체를 형성하는 제 1 배선 형성 공정과,
상기 제 1 적층체의 상기 제 1 배선 도체가 형성된 면에, 절연 수지층과 제 2 금속층을 이 순서로 적층하여, 제 2 적층체를 형성하는 제 2 적층체 형성 공정과,
상기 절연 수지층에 상기 제 1 배선 도체에 이르는 비관통공을 형성하고, 상기 비관통공이 형성된 상기 절연 수지층에 전해 도금 및/또는 무전해 도금을 실시하여, 상기 절연 수지층 상에 제 2 배선 도체를 형성하는 제 2 배선 형성 공정과,
상기 제 2 배선 도체가 형성된 상기 제 2 적층체로부터, 적어도 상기 수지층을 박리하는 박리 공정을 포함한다.
본 실시형태의 반도체 소자 탑재용 패키지 기판의 제조 방법에 의하면, 제 1 적층체 준비 공정에 있어서, 제 1 적층체로서, 수지층 상에 박리 수단을 구비한 접착층과 (제 1) 금속층을 이 순서로 갖는 적층체 (지지 기판) 를 사용한다. 당해 지지 기판은 금속층이 접착층 상에 형성되어 있으므로, 제 1 배선 도체를 형성할 때에, 제 1 금속층에 에칭 처리를 실시할 수 있다. 이 때문에, 제 1 배선 도체를 형성할 때에 패턴 도금 공정을 이용할 필요가 없어, 서브트랙티브법만으로 반도체 소자 탑재용 패키지 기판을 제작할 수 있다.
여기서, 「서브트랙티브법」이란 에칭으로 회로 형성을 실시하는 방법이고, 예를 들어 레지스트 필름을 첩부하여 에칭으로 회로를 형성할 수 있다. 또, 서브트랙티브법은, 예를 들어 화학 연마, 레지스트 첩부, 노광, 현상, 물 세정, 에칭, 물 세정, 레지스트 박리, 물 세정, 건조, 내층 조화 처리와 같은 공정을 가질 수 있다.
본 실시형태의 제조 방법에 사용할 수 있는 본 실시형태의 지지 기판은, 수지층과, 상기 수지층의 적어도 일방의 면측에 형성되고 또한 박리 수단을 구비한 접착층과, 상기 접착층 상에 형성된 금속층을 갖는다. 상기 금속층은, 본 실시형태의 제조 방법에 있어서의 "제 1 금속층" 에 상당하는 것이고, 상기 지지 기판은, 본 실시형태의 제조 방법에 있어서의 "제 1 적층체" 로서 사용할 수 있다. 박리 수단에 대해서는 후술하지만, 예를 들어 접착층과 수지층 사이에 형성된 중간층을 박리 수단으로서 사용하거나, 열팽창성 입자 등의 박리 수단을 접착층에 함유시킬 수 있다.
본 실시형태의 반도체 소자 탑재용 패키지 기판의 제조 방법에 있어서는, 수지층과, 상기 수지층의 적어도 일방의 면측에 형성되고 박리 수단을 구비한 접착층과, 상기 접착층 상에 형성된 절연 수지층과, 상기 절연 수지층에 매설된 제 1 배선 도체와, 상기 절연 수지층 상에 형성된 제 2 금속층을 갖는 지지 기판이 부착된 적층체가 중간 제품으로서 제작된다. 본 실시형태의 지지 기판이 부착된 적층체는, 예를 들어 본 실시형태의 제조 방법에 있어서의 제 2 적층체 형성 공정에 의해 형성되는 "제 2 적층체" 에 상당하는 것이다. 당해 지지 기판이 부착된 적층체로부터 적어도 수지층을 박리함으로써 반도체 소자 탑재용 패키지 기판으로 할 수 있다.
이하, 필요에 따라 도면을 참조하면서 본 실시형태에 대해 상세하게 설명하지만, 본 발명은 하기 본 실시형태로 한정되는 것이 아니다. 본 발명은, 그 요지를 일탈하지 않는 범위에서 여러 가지 변형이 가능하다. 또한, 도면 중 동일 요소에는 동일 부호를 붙이는 것으로 하고, 중복되는 설명은 생략한다. 또, 상하 좌우 등의 위치 관계는, 특별히 기재하지 않는 한 도면에 나타내는 위치 관계에 근거하는 것으로 한다. 또한, 도면의 치수 비율은 도시의 비율로 한정되는 것이 아니다. 또한, 본 명세서에 있어서 각 적층체는, 각 층이 서로 접착된 것이지만, 그 각 층은, 필요에 따라 서로 박리 가능한 것이어도 된다.
《반도체 소자 탑재용 패키지 기판의 제조 방법》
상기 서술한 바와 같이 본 실시형태의 제조 방법은, 적어도 제 1 적층체 준비 공정과, 제 1 배선 형성 공정과, 제 2 적층체 형성 공정과, 제 2 배선 형성 공정과, 박리 공정을 포함한다. 본 실시형태의 제조 방법은, 그 외 필요에 따라 적절히 다른 공정 등을 포함하고 있어도 된다.
[제 1 적층체 준비 공정]
제 1 적층체 준비 공정은, 수지층과, 상기 수지층의 적어도 일방의 면측에 형성되고 박리 수단을 구비한 접착층과, 상기 접착층 상에 형성된 제 1 금속층을 갖는 제 1 적층체를 준비하는 공정이다. 후술과 같이 박리 수단 등으로서 수지층과 접착층 사이에 중간층을 형성할 수 있다.
(제 1 적층체 (지지 기판))
먼저, 본 공정에서 준비되는 제 1 적층체에 대해 설명한다. 도 1 은, 제 1 적층체 (지지 기판) 의 구성의 일 양태를 설명하는 개략도이다. 도 1 에 나타내는 바와 같이, 본 실시형태에 있어서의 제 1 적층체 (10) 는, 수지층 (1) 의 양면에, 중간층 (2) 과, 접착층 (3) 과, 제 1 금속층 (4) 이 이 순서로 형성되어 있다. 본 실시형태에 있어서의 제 1 적층체 (지지 기판) 는, 접착층 (3) 의 박리 수단으로서, 중간층 (2) 이 수지층 (1) 과 접착층 (3) 사이에 형성되어 있다.
예를 들어, 제 1 금속층 (4) 의 바로 아래 층이 캐리어 동박이 부착된 극박 동박 등의 금속층이면, 에칭 시에 제 1 금속층 (4) 과 그 바로 아래 층 양방이 제거되어 버린다. 이 경우, 적층 공정에서 절연 수지층 등을 금속층 상에 적층할 때, 바로 아래 층의 제거된 영역으로부터 수지층 (1) 의 표면이 노출되어 버리는 경우가 있다. 이 때문에, 후술하는 절연 수지층 (6) 과 수지층 (1) 이 부착되어 버리고, 그 후에 이어지는 공정에 있어서 수지층 (1) 을 중심으로 하는 부재군을 제 2 적층체로부터 제거할 수 없게 되어 버린다.
이것에 대해, 본 실시형태에 있어서의 제 1 적층체 (지지 기판) 는, 제 1 금속층 (4) 의 바로 아래 층이 접착층 (3) 이고, 또한 박리 수단으로서, 수지층 (1) 과의 사이에 중간층 (2) 이 형성되어 있다. 이 때문에, 본 실시형태에 있어서의 제 1 적층체 (지지 기판) 는, 에칭 시에 접착층 (3) 이 제 1 금속층 (4) 과 함께 제거되지 않아, 상기 서술한 바와 같은 수지층 (1) 과 절연 수지층의 접착 등을 방지할 수 있다. 또, 접착층 (3) 은 중간층 (2) 등의 박리 수단을 구비하고 있으므로, 제 1 금속층 (4) 을 제 1 배선 도체로 한 후여도, 제 1 배선 도체와, 수지층 (1) 을 중심으로 하는 부재군을, 후의 공정에 있어서 제 2 적층체로부터 용이하게 세퍼레이트할 수 있다.
도 1 에서 나타내는 바와 같이 제 1 적층체 (10) 에 있어서는, 수지층 (1) 의 양단부 (兩端部) 가 중간층 (2) 및 접착층 (3) 의 양단부를 덮는 돌출 부분 (1A) 을 가질 수 있다. 돌출 부분 (1A) 은, 예를 들어 수지층으로서 후술하는 프리프레그를 사용한 경우, 프리프레그 중의 수지가 용융되어 가열 가압 시에 돌출되어 형성되는 부분이다. 본 실시형태에 있어서의 제 1 적층체 (10) 에 있어서 돌출 부분 (1A) 은 필수의 구성은 아니지만, 돌출 부분 (1A) 을 갖는 경우, 예를 들어 중간층과 접착층의 층 간이나 수지층과 중간층의 층 간에 각 공정에서 사용하는 약액이 스며드는 것을 방지할 수 있다. 또한, 후술하는 도 2 ∼ 도 4 에 있어서는, 돌출 부분 (1A) 의 도시를 생략한다.
제 1 적층체 준비 공정에 있어서는, 반도체 소자 탑재용 패키지 기판의 제조 방법의 일 공정으로서, 제 1 적층체를 형성하는 공정이 포함되어 있어도 되고, 별도로, 완성된 제 1 적층체 (즉, 본 실시형태의 지지 기판) 를 준비하고, 당해 제 1 적층체를 사용하여 본 실시형태의 반도체 소자 탑재용 패키지 기판의 제조 방법을 실시해도 된다.
-수지층-
수지층은, 제 1 적층체의 캐리어 기판으로서의 역할을 하는 층이고, 후술하는 박리 공정에 있어서 박리되는 층이다. 상기 수지층으로는, 특별히 한정되지 않지만, 통상적인 유리 클로스 등의 기재에 열경화성 수지 등의 절연성의 수지 재료 (절연 재료) 를 함침시킨 프리프레그나, 절연성의 필름재 등을 사용할 수 있다.
여기서 "프리프레그" 란, 수지 조성물 등의 절연 재료를 기재에 함침 또는 도공하여 이루어지는 것이다.
상기 기재로는, 특별히 한정되는 것은 아니고, 각종 전기 절연 재료용 적층판에 사용되는 주지의 것을 적절히 사용할 수 있다. 상기 기재의 재질은 특별히 한정되는 것은 아니지만, 예를 들어 E 유리, D 유리, S 유리 또는 Q 유리 등의 무기물 섬유 ; 폴리이미드, 폴리에스테르 또는 테트라플루오로에틸렌 등의 유기 섬유 ; 및 그들의 혼합물 등을 들 수 있다. 또, 상기 기재의 형상은 특별히 한정되는 것은 아니지만, 예를 들어 직포, 부직포, 로빙, 촙 스트랜드 매트, 서페이싱 매트 등의 형상을 갖는 것을 적절히 사용할 수 있다. 단, 상기 기재의 재질 및 형상은, 목적으로 하는 성형물의 용도나 성능에 따라 선택되고, 필요에 따라 단독 혹은 2 종류 이상의 재질 및 형상의 사용도 가능하다.
상기 기재의 두께는 특별히 제한은 없지만, 통상 0.015 ∼ 0.5 mm 정도인 것을 사용할 수 있다. 또, 상기 기재로는, 실란 커플링제 등으로 표면 처리한 것이나 기계적으로 개섬 처리를 실시한 것을 사용할 수 있고, 이들 기재는 내열성이나 내습성, 가공성의 면에서 바람직하다.
상기 절연 재료로는, 프린트 배선판의 절연 재료로서 사용되는 공지된 수지 조성물을 적절히 선정하여 사용할 수 있다. 상기 수지 조성물로는, 내열성, 내약품성이 양호한 열경화성 수지를 베이스로서 사용할 수 있다. 상기 열경화성 수지로는, 특별히 한정되는 것은 아니지만, 페놀 수지, 에폭시 수지, 시아네이트 수지, 말레이미드 수지, 이소시아네이트 수지, 벤조시클로부텐 수지, 비닐 수지 등을 예시할 수 있다. 상기 열경화성 수지는, 1 종류의 것을 단독으로 사용해도 되고, 2 종류 이상을 혼합하여 사용해도 된다.
열경화성 수지 중에서도 에폭시 수지는, 내열성, 내약품성, 전기 특성이 우수하고, 비교적 저렴한 점에서 절연 수지로서 바람직하게 사용할 수 있다. 에폭시 수지로는, 예를 들어 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 지환식 에폭시 수지, 지방족 사슬형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 비페놀의 디글리시딜에테르화물, 나프탈렌디올의 디글리시딜에테르화물, 페놀류의 디글리시딜에테르화물, 알코올류의 디글리시딜에테르화물, 및 이들의 알킬 치환체, 할로겐화물, 수소 첨가물 등을 들 수 있다. 에폭시 수지는, 1 종류를 단독으로 사용해도 되고, 2 종류 이상을 혼합하여 사용해도 된다. 또, 이 에폭시 수지와 함께 사용하는 경화제는, 에폭시 수지를 경화시키는 것이면 한정 없이 사용할 수 있고, 예를 들어 다관능 페놀류, 다관능 알코올류, 아민류, 이미다졸 화합물, 산 무수물, 유기 인 화합물 및 이들의 할로겐화물 등을 들 수 있다. 이들 에폭시 수지 경화제는, 1 종류를 단독으로 사용해도 되고, 2 종류 이상을 혼합하여 사용해도 된다.
상기 시아네이트 수지는, 가열에 의해 트리아진 고리를 반복 단위로 하는 경화물을 생성하는 수지이고, 경화물은 유전 특성이 우수하다. 이 때문에, 특히 고주파 특성이 요구되는 경우 등에 바람직하다. 상기 시아네이트 수지로는, 예를 들어 2,2-비스(4-시아나토페닐)프로판, 비스(4-시아나토페닐)에탄, 2,2-비스(3,5디메틸-4-시아나토페닐)메탄, 2,2-(4-시아나토페닐)-1,1,1,3,3,3-헥사플루오로프로판, α,α'-비스(4-시아나토페닐)-m-디이소프로필벤젠, 페놀노볼락 및 알킬페놀노볼락의 시아네이트에스테르화물 등을 들 수 있다. 그 중에서도, 2,2-비스(4-시아나토페닐)프로판은, 경화물의 유전 특성과 경화성의 밸런스가 특히 양호하고, 비용적으로도 저렴하기 때문에 바람직하다. 또 시아네이트에스테르 화합물 등의 시아네이트 수지는, 1 종류를 단독으로 사용해도 되고, 2 종류 이상을 혼합하여 사용해도 된다. 또, 상기 시아네이트에스테르 화합물은 미리 일부가 3 량체나 5 량체로 올리고머화되어 있어도 된다.
또한, 시아네이트 수지에 대해 경화 촉매나 경화 촉진제를 병용할 수도 있다. 경화 촉매로는, 예를 들어 망간, 철, 코발트, 니켈, 구리, 아연 등의 금속류를 사용할 수 있고, 구체적으로는 2-에틸헥산산염, 옥틸산염 등의 유기 금속염이나 아세틸아세톤 착물 등의 유기 금속 착물을 들 수 있다. 상기 경화 촉매는, 1 종류를 단독으로 사용해도 되고, 2 종류 이상을 혼합하여 사용해도 된다.
또, 상기 경화 촉진제로는 페놀류를 사용하는 것이 바람직하고, 노닐페놀, 파라쿠밀페놀 등의 단관능 페놀이나, 비스페놀 A, 비스페놀 F, 비스페놀 S 등의 2 관능 페놀, 또는 페놀노볼락, 크레졸노볼락 등의 다관능 페놀 등을 사용할 수 있다. 상기 경화 촉진제는, 1 종류를 단독으로 사용해도 되고, 2 종류 이상을 혼합하여 사용해도 된다.
상기 절연 재료로서 사용되는 수지 조성물에는, 유전 특성, 내충격성, 필름 가공성 등을 고려하여, 열가소성 수지를 블렌드할 수도 있다. 상기 열가소성 수지로는, 특별히 한정되는 것은 아니지만, 예를 들어 불소 수지, 폴리페닐렌에테르, 변성 폴리페닐렌에테르, 폴리페닐렌술파이드, 폴리카보네이트, 폴리에테르이미드, 폴리에테르에테르케톤, 폴리아크릴레이트, 폴리아미드, 폴리아미드이미드, 폴리부타디엔 등을 들 수 있다. 상기 열가소성 수지는, 1 종류의 것을 단독으로 사용해도 되고, 2 종류 이상을 혼합하여 사용해도 된다.
열가소성 수지 중에서도, 경화물의 유전 특성을 향상시킬 수 있다는 관점에서는, 폴리페닐렌에테르 및 변성 폴리페닐렌에테르를 배합하여 사용하는 것이 유용하다. 폴리페닐렌에테르 및 변성 폴리페닐렌에테르로는, 예를 들어 폴리(2,6-디메틸-1,4-페닐렌)에테르, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 폴리스티렌의 알로이화 폴리머, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 스티렌-부타디엔 코폴리머의 알로이화 폴리머, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 스티렌-무수 말레산 코폴리머의 알로이화 폴리머, 폴리(3,6-디메틸-1,4-페닐렌)에테르와 폴리아미드의 알로이화 폴리머, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 스티렌-부타디엔-아크릴로니트릴 코폴리머의 알로이화 폴리머 등을 들 수 있다. 또, 폴리페닐렌에테르에 반응성이나 중합성을 부여하기 위해서, 폴리머 사슬 말단에 아민기, 에폭시기, 카르복실기, 스티릴기 등의 관능기를 도입하거나, 폴리머 사슬 측사슬에 아민기, 에폭시기, 카르복실기, 스티릴기, 메타크릴기 등의 관능기를 도입해도 된다.
상기 열가소성 수지 중에서도, 내습성이 우수하고, 또한 금속에 대한 접착성이 양호한 관점에서는, 폴리아미드이미드 수지가 유용하다. 폴리아미드이미드 수지의 원료는 특별히 한정되는 것은 아니지만, 산 성분으로는, 무수 트리멜리트산, 무수 트리멜리트산모노클로라이드를 들 수 있고, 아민 성분으로는, 메타페닐렌디아민, 파라페닐렌디아민, 4,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐메탄, 비스[4-(아미노페녹시)페닐]술폰, 2,2'-비스[4-(4-아미노페녹시)페닐]프로판 등을 들 수 있다. 상기 폴리아미드이미드 수지는, 건조성을 향상시키기 위해서 실록산 변성으로 해도 되고, 이 경우 아미노 성분으로서 실록산디아민을 사용할 수 있다. 상기 폴리아미드이미드 수지는, 필름 가공성을 고려하면, 분자량이 5 만 이상인 것을 사용하는 것이 바람직하다.
상기 서술한 열가소성 수지에 대해서는, 주로 프리프레그에 사용되는 절연 재료로서 설명했지만, 이들 열가소성 수지는 프리프레그로서의 사용으로 한정되지 않는다. 예를 들어, 상기 서술한 열가소성 수지를 사용하여 필름 가공한 것을 본 실시형태에 있어서의 수지층으로서 사용해도 된다.
절연 재료로서 사용되는 수지 조성물에는, 무기 필러가 혼합되어 있어도 된다. 상기 무기 필러로는, 알루미나, 수산화알루미늄, 수산화마그네슘, 클레이, 탤크, 삼산화안티몬, 오산화안티몬, 산화아연, 용융 실리카, 유리 분말, 석영 분말, 시라스 벌룬 등을 들 수 있다. 이들 무기 필러는 단독으로 사용해도 되고, 2 종류 이상을 혼합하여 사용해도 된다.
절연 재료로서 사용되는 수지 조성물은, 유기 용매를 함유하고 있어도 된다. 상기 유기 용매로는, 벤젠, 톨루엔, 자일렌, 트리메틸벤젠과 같은 방향족 탄화수소계 용매 ; 아세톤, 메틸에틸케톤, 메틸이소부틸케톤과 같은 케톤계 용매 ; 테트라하이드로푸란과 같은 에테르계 용매 ; 이소프로판올, 부탄올과 같은 알코올계 용매 ; 2-메톡시에탄올, 2-부톡시에탄올과 같은 에테르알코올 용매 ; N-메틸피롤리돈, N,N-디메틸포름아미드, N,N-디메틸아세트아미드와 같은 아미드계 용매 등을, 소망에 따라 병용할 수 있다. 또한, 프리프레그를 제작하는 경우에 있어서의 바니시 중의 용매량은 수지 조성물 전체에 대해 40 ∼ 80 질량％ 의 범위로 하는 것이 바람직하다. 또, 상기 바니시의 점도는 20 ∼ 100 cP (20 ∼ 100 mPa·s) 의 범위가 바람직하다.
절연 재료로서 사용되는 수지 조성물은 난연제를 함유하고 있어도 된다. 상기 난연제로는 특별히 한정되는 것은 아니지만, 예를 들어 데카브로모디페닐에테르, 테트라브로모비스페놀 A, 테트라브로모 무수 프탈산, 트리브로모페놀 등의 브롬 화합물, 트리페닐포스페이트, 트릭실렐포스페이트, 크레질디페닐포스페이트 등의 인 화합물, 수산화마그네슘, 수산화알루미늄 등의 금속 수산화물, 적린 및 그 변성물, 삼산화안티몬, 오산화안티몬 등의 안티몬 화합물, 멜라민, 시아누르산, 시아누르산멜라민 등의 트리아진 화합물 등 공지 관례의 난연제를 사용할 수 있다.
절연 재료로서 사용되는 수지 조성물에 대해, 추가로 필요에 따라 상기 서술한 경화제, 경화 촉진제나, 그 외 열가소성 입자, 착색제, 자외선 불투과제, 산화 방지제, 환원제 등의 각종 첨가제나 충전제를 첨가할 수 있다.
상기 프리프레그는, 예를 들어 상기 서술한 기재에 대한 수지 조성물의 부착량이, 건조 후의 프리프레그에 있어서의 수지 함유율로 20 ∼ 90 질량％ 가 되도록 수지 조성물 (바니시를 포함한다) 을 기재에 함침 또는 도공한 후, 100 ∼ 200 ℃ 의 온도에서 1 ∼ 30 분간 가열 건조시킴으로써, 반경화 상태 (B 스테이지 상태) 의 프리프레그로서 얻을 수 있다. 그러한 프리프레그로는, 예를 들어 미츠비시 가스 화학 제조의 두께 0.1 mm 의 프리프레그 (상품명 : A-IT56) 를 사용할 수 있다. 본 실시형태의 제 1 적층체의 준비 공정에 있어서는, 예를 들어 이 프리프레그를 원하는 수지층의 두께가 되도록 1 ∼ 20 장 겹치고, 그 양면에 미츠비시 가스 화학 제조의 두께 0.1 mm 의 프리프레그 (상품명 : A-IT56) 를 배치한 구성으로 가열 가압할 수 있다. 프리프레그의 성형 방법으로는, 통상적인 수법을 적용할 수 있고, 예를 들어 다단 프레스, 다단 진공 프레스, 연속 성형, 오토클레이브 성형기 등을 사용하고, 통상 온도 100 ∼ 250 ℃, 압력 2 ∼ 100 kg/㎠, 가열 시간 0.1 ∼ 5 시간의 범위에서 성형하거나, 진공 라미네이트 장치 등을 사용하여 라미네이트 조건 50 ∼ 200 ℃, 0.1 ∼ 10 MPs 의 조건으로 진공 또는 대기압의 조건으로 실시할 수가 있다.
-접착층-
접착층은, 수지층의 적어도 일방의 면측에 형성되어 있고, 박리 수단을 구비하고 있다. 박리 수단에 대해서는 후술하지만, 예를 들어 수지층과 접착층 사이에 형성되는 중간층 등을 들 수 있다.
본 실시형태에 있어서 「접착층」은, 수지를 포함하고, 금속층과 접착할 수 있는 비금속층을 의미한다. 또, 접착층을 구성하는 수지는, 후의 공정에서 금속층이 에칭될 때에 이들 에칭 처리에 수반하는 공정에 사용되는 약액에 대한 내성이 높은 것을 바람직하게 사용할 수 있다. 상기 접착층은, 비금속층이기 때문에, 에칭 시에 제 1 배선 도체 모두 제거되지 않아 수지층과 절연 수지층이 용착되지 않는다. 또, 접착층은 비금속층이기 때문에, 박리 공정 또는 제거 공정에 있어서 용이하게 제 1 배선 도체로부터 박리 또는 제거할 수 있다.
상기 접착층을 구성하는 수지로는, 특별히 한정되지 않고, 예를 들어 열경화성 수지 또는 열가소성 수지 중 어느 것이어도 되지만, 절연 재료인 것이 바람직하다. 상기 절연 재료로는, 상기 서술한 수지층에 사용할 수 있는 열경화성 수지나 열가소성 수지를 사용할 수 있지만, 예를 들어 내열성, 내약품성, 전기 특성의 관점에서 에폭시 수지를 바람직하게 사용할 수 있다. 에폭시 수지로는, 특별히 한정되지 않지만, 예를 들어 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 지환식 에폭시 수지, 지방족 사슬형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 비페놀의 디글리시딜에테르화물, 나프탈렌디올의 디글리시딜에테르화물, 페놀류의 디글리시딜에테르화물, 알코올류의 디글리시딜에테르화물, 및 이들의 알킬 치환체, 할로겐화물, 수소 첨가물 등을 들 수 있다. 에폭시 수지는, 1 종류를 단독으로 사용해도 되고, 2 종류 이상을 혼합하여 사용해도 된다. 또, 이 에폭시 수지와 함께 사용하는 경화제는, 에폭시 수지를 경화시키는 것이면 한정 없이 사용할 수 있고, 예를 들어 다관능 페놀류, 다관능 알코올류, 아민류, 이미다졸 화합물, 산 무수물, 유기 인 화합물 및 이들의 할로겐화물 등을 들 수 있다. 이들 에폭시 수지 경화제는, 1 종류를 단독으로 사용해도 되고, 2 종류 이상을 혼합하여 사용해도 된다.
-박리 수단-
접착층은 박리 수단을 구비한다. 여기서 「박리 수단」이란, 접착층과 대상이 되는 층의 박리를 용이하게 하기 위한 수단을 의미하고, 예를 들어 박리 가능한 중간층을 사용하여 대상이 되는 층과의 박리를 용이하게 하기 위한 수단이나 인접하는 층과의 접착력을 저하시켜 접착층과 대상이 되는 층의 박리를 용이하게 하는 수단 등이 포함된다. 특별히 한정되는 것은 아니지만, 상기 박리 수단으로는 이하의 양태가 예시된다.
(1) 박리 수단이, 캐리어층 및 두께 5 ㎛ 이하의 금속막을 포함하고 상기 접착층과 상기 수지층 사이에 형성된 중간층이고, 상기 캐리어층이 상기 수지층측에 배치된 양태
(2) 박리 수단이, 불소계 수지를 포함하고, 상기 접착층과 상기 수지층 사이에 형성된 중간층인 양태
(3) 박리 수단이 열팽창성 입자이고, 상기 접착층이 상기 열팽창성 입자를 상기 제 1 금속층과의 계면측에 포함하는 양태
(4) 박리 수단이, 박리층과 두께 1 ㎛ 이상의 금속막을 포함하고, 상기 접착층과 상기 수지층 사이에 형성된 중간층인 양태
또한, 중간층은 예를 들어 접착층의 박리 수단으로서 사용할 수 있는 외에, 임의의 목적으로 형성할 수 있다.
상기 캐리어층과, 두께 5 ㎛ 이하의 금속막을 상기 수지층측으로부터 이 순서로 포함하는 중간층으로는, 예를 들어 캐리어 금속박이 부착된 금속박을 사용할 수 있다. 여기서, 「캐리어 금속박이 부착된 금속박」이란, 캐리어층으로서 캐리어 금속박을 갖고, 또한 그 캐리어 금속박보다 얇은 금속박 (이하, 「박금속박」이라고 칭하는 경우가 있다.) 을 구비하는 적층체 시트이다. 보다 상세하게는, 캐리어 금속박이 부착된 금속박은, 캐리어 금속박에, 필요에 따라 별도의 필름을 개재하여, 박금속박이 박리 가능한 상태로 적층된 적층 시트이고, 시판되는 것이어도 된다.
상기 중간층이 캐리어 금속박과 박금속박을 적층하여 이루어지는 적층 시트인 경우, 통상 캐리어 금속박과 박금속박 사이에서 박리되게 된다. 캐리어 금속박의 두께는, 특별히 한정되지 않지만 핸들링성과 경제성을 고려하면, 9 ∼ 70 ㎛ 가 바람직하고, 12 ∼ 35 ㎛ 가 더욱 바람직하다. 박금속박의 두께에 대해서도 특별히 한정되는 것은 아니지만, 경제성 및 적층체의 생산성을 고려하면, 5 ㎛ 이하가 바람직하고, 1 ∼ 5 ㎛ 가 더욱 바람직하다. 상기 박금속박의 금속의 종류는 특별히 한정되지 않고, 예를 들어 금, 은, 구리, 알루미늄, 및 이들 중 2 종 이상의 금속으로 이루어지는 합금에서 선택되는 적어도 1 종을 사용할 수 있다. 그 중에서도, 열팽창률, 도전성 및 경제성의 점에서 구리를 바람직하게 사용할 수 있다.
캐리어 금속박과 박금속박의 계면에 있어서의 박리 강도는 특별히 한정되지 않지만, 각 공정에 있어서의 약액의 침입이나, 박리 공정에 있어서의 박리 불균일을 억제하는 관점에서, 1 ∼ 50 N/m 이면 바람직하고, 3 ∼ 40 N/m 이면 보다 바람직하며, 5 ∼ 20 N/m 이면 더욱 바람직하다. 박리 강도의 측정 방법은 공지된 수단을 적절히 이용할 수 있지만, 예를 들어 오토그래프 또는 용수철 저울을 사용하여 박리하고, 그때의 박리 강도를 측정값으로 할 수 있다. 또한, 캐리어 금속박과 박금속박의 박리 강도는, 박리 공정에 있어서 캐리어 금속박 및 박금속박의 계면에서 박리될 수 있도록, 캐리어 금속박 및 수지층 간의 접착 강도나 박금속박 및 접착층 간의 접착 강도 등 보다 작은 것이 바람직하다.
상기 불소계 수지를 포함하는 중간층에 포함되는 불소계 수지로는, 특별히 한정되는 것은 아니지만, 폴리테트라플루오로에틸렌, 폴리비닐리덴플루오라이드, 폴리클로로트리플루오로에틸렌 등을 들 수 있다. 상기 중간층이 불소계 수지를 포함하는 경우, 당해 불소계 수지를 포함하는 (중간)층은, 필요에 따라 다른 열가소성 수지나 열경화성 수지를 포함하고 있어도 된다. 다른 수지와 불소계 수지를 병용하는 경우, 특별히 한정되는 것은 아니지만, 중간층 중의 불소계 수지의 함유량은, 중간층의 전체 질량에 대해 10 질량％ 이상인 것이 바람직하고, 50 질량％ 이상인 것이 바람직하며, 90 질량％ 이상인 것이 바람직하다. 상기 불소계 수지를 포함하는 층으로는, 특별히 한정되는 것은 아니지만, 예를 들어 시판품인 테플론 (등록상표) 시트 등을 바람직하게 사용할 수 있다.
특별히 한정되는 것은 아니지만, 불소계 수지를 포함하는 중간층을 사용하는 경우, 중간층과 접착층의 계면에 있어서 박리되도록 구성할 수 있다. 이 경우, 불소계 수지를 포함하는 중간층과 접착층의 계면에 있어서의 박리 강도는 특별히 한정되지 않지만, 박리 공정에 있어서의 박리 불균일 등을 억제하는 관점에서, 1 ∼ 100 N/m 이면 바람직하고, 1 ∼ 70 N/m 이면 보다 바람직하며, 1 ∼ 50 N/m 이면 더욱 바람직하다. 박리 강도의 측정 방법은 공지된 수단을 적절히 사용할 수 있지만, 예를 들어 오토그래프 또는 용수철 저울을 사용하여 박리하고, 그때의 박리 강도를 측정값으로 할 수 있다. 또한, 불소계 수지를 포함하는 중간층과 접착층의 박리 강도는, 박리 공정에 있어서 중간층 및 접착층의 계면에서 박리될 수 있도록, 중간층 및 수지층 간의 접착 강도나 접착층 및 제 1 배선 도체와의 접착 강도 등보다 작은 것이 바람직하다.
상기 접착층이 박리 수단으로서 열팽창성 입자를 포함하는 경우, 상기 열팽창성 입자로는, 특별히 한정되는 것은 아니지만, 예를 들어 용이하게 가스화하여 열팽창성을 나타내는 화합물 (예를 들어, 이소부탄, 프로판, 펜탄 등) 을 코어로 하고, 쉘에, 예를 들어 염화비닐리덴-아크릴로니트릴 공중합체나 폴리비닐알코올, 폴리비닐부티랄이나 폴리메틸메타크릴레이트, 폴리아크릴로니트릴이나 폴리염화비닐리덴, 폴리술폰 등의 열용융성 물질이나 열팽창에 의해 파괴되는 물질을 사용한 마이크로캡슐 등을 사용할 수 있다. 열팽창성 입자의 체적 팽창은, 특별히 한정되는 것은 아니지만, 예를 들어 5 배 이상으로 할 수 있다. 또한, 열팽창성 입자의 팽창 온도도 특별히 한정되는 것은 아니고, 상기 제 1 금속층과 접착층의 접착성을 유지하고 싶은 공정에서는 접착 강도가 저하하지 않고, 후의 공정에 있어서 박리 가능하도록 적절히 설정할 수 있다. 또한, 사용하는 열팽창성 입자의 평균 입경도, 적절히 설정할 수 있고, 예를 들어 1 ∼ 50 ㎛ 로 할 수 있다.
상기 열팽창성 입자를 박리 수단으로서 접착층에 포함시키는 경우, 접착층의 접착력을 저하시키고 싶은 면측에 열팽창성 입자를 편재시킬 수 있다. 단, 본 발명은 당해 구성으로 한정되지 않고, 예를 들어 수지층측에 열팽창성 입자를 편재시켜도 되고, 접착층 내에 열팽창성 입자를 균일하게 분산시켜도 된다.
상기 열팽창성 입자를 사용한 경우, 예를 들어 접착층의 베이스 폴리머로서 열가소성 수지를 사용할 수 있다. 상기 열가소성 수지로는, 일정한 온도를 부여하면 연화되어 가역성을 나타내고, 냉각하면 고화되는 수지로서, 예를 들어 폴리에틸렌, 폴리프로필렌, 폴리스티렌, 폴리염화비닐 등의 비닐계 폴리머, 폴리에스테르, 폴리아미드 등의 축합계 폴리머 등을 들 수 있다.
상기 접착층이 박리 수단으로서 열팽창성 입자를 포함하는 경우, 예를 들어 상기 수지층 상에 열팽창성 입자를 포함하는 접착층용 조성물을 도포하여 접착층을 형성해도 되고, 폴리에스테르 필름 등의 지지체 상에 열팽창성 입자를 포함하는 접착층이 형성된 필름 등을 사용해도 된다. 후자의 경우, 예를 들어 지지체를 중간층으로서 상기 수지층측에 배치하고, 접착층측에 상기 제 1 금속층을 배치하도록 구성할 수 있다. 이와 같은 필름으로는 공지된 것을 적절히 사용할 수 있지만, 예를 들어 폴리에스테르 기재에 박리층이 형성된 시판품인, 전자 부품 공정용 열 박리 시트 (닛토 전공 주식회사 제조, 상품명 : 리바알파 (품번 31950E)) 등을 적절히 사용할 수 있다.
박리층과, 두께 1 ㎛ 이상의 금속막과, 포함하는 중간층을 박리 수단으로서 사용하는 경우, 당해 중간층은, 박리층이 접착층측, 금속막이 수지층측에 위치하도록 접착층과 수지층 사이에 배치된다. 박리층에 포함되는 재료로는 특별히 한정은 없지만, 예를 들어 실란 화합물 등의 규소 화합물을 사용할 수 있다. 또한, 박리층에는 필요에 따라 공지된 열경화성 수지 등을 사용해도 된다. 이와 같은 중간층으로는, 예를 들어 시판되는 박리층이 부착된 금속박 등을 사용할 수 있다.
상기 중간층으로서 박리층이 부착된 금속박을 사용하는 경우, 박리 공정에 있어서 박리하는 지점은 특별히 한정은 없지만, 통상 접착층과 박리층 사이에서 박리되는 것이 바람직하다. 박리층의 두께는 특별히 한정되는 것은 아니지만, 5 nm ∼ 100 nm 가 바람직하고, 10 nm ∼ 80 nm 가 더욱 바람직하며, 20 nm ∼ 60 nm 가 특히 바람직하다.
또, 상기 중간층에 사용되는 막두께 1 ㎛ 이상의 금속막의 금속의 종류는 특별히 한정되지 않고, 예를 들어 금, 은, 구리, 알루미늄, 및 이들 중 2 종 이상의 금속으로 이루어지는 합금에서 선택되는 적어도 1 종을 사용할 수 있다. 그 중에서도, 열팽창률, 도전성 및 경제성의 점에서 구리를 바람직하게 사용할 수 있다. 또, 당해 금속막의 막두께는 1 ㎛ 이상이고, 핸들링성이나 경제성을 고려하면, 9 ㎛ ∼ 70 ㎛ 가 바람직하고, 12 ㎛ ∼ 35 ㎛ 가 더욱 바람직하다.
-제 1 금속층-
상기 제 1 금속층의 금속의 종류는 특별히 한정되지 않고, 예를 들어 금, 은, 구리, 알루미늄, 및 이들 중 2 종 이상의 금속으로 이루어지는 합금에서 선택되는 적어도 1 종을 사용할 수 있다. 그 중에서도, 열팽창률, 도전성 및 경제성의 점에서 구리를 바람직하게 사용할 수 있다.
-각 층의 두께-
상기 제 1 적층체의 두께는, 소망에 따라 적절히 설정 가능하고 특별히 한정되지 않지만, 예를 들어 적층 시의 취급의 관점에서 30 ㎛ ∼ 300 ㎛ 가 바람직하고, 40 ㎛ ∼ 200 ㎛ 가 더욱 바람직하다.
상기 수지층의 두께는, 소망에 따라 적절히 설정 가능하고 특별히 한정되지 않지만, 예를 들어 절연 신뢰성의 관점에서 1 ㎛ 이상인 것이 바람직하고, 5 ㎛ ∼ 200 ㎛ 가 바람직하며, 5 ㎛ ∼ 100 ㎛ 가 더욱 바람직하다.
상기 중간층의 두께는 특별히 한정되지 않지만, 에칭에 의해 제 1 배선 도체를 형성하는 관점, 그리고 경제적 및 생산성의 관점에서 1 ㎛ 이상이 바람직하고, 100 ㎛ 이하가 바람직하며, 1 ㎛ ∼ 50 ㎛ 가 보다 바람직하다.
상기 접착층의 두께는 특별히 한정되지 않지만, 예를 들어 후의 디스미어 공정에서 제거하는 관점에서 100 ㎛ 이하가 바람직하고, 80 ㎛ 이하가 바람직하며, 1 ㎛ ∼ 50 ㎛ 가 보다 바람직하다.
상기 제 1 금속층의 두께는 특별히 한정되지 않지만, 에칭에 의해 제 1 배선 도체를 형성하는 관점, 그리고 경제적 및 생산성의 관점에서 100 ㎛ 이하가 바람직하고, 20 ㎛ 이하가 바람직하며, 5 ㎛ ∼ 20 ㎛ 가 보다 바람직하다.
[제 1 배선 형성 공정]
제 1 배선 형성 공정은, 상기 제 1 금속층을 에칭하여 상기 제 1 적층체에 제 1 배선 도체를 형성하는 공정이다.
제 1 금속층을 에칭하여 제 1 배선 도체를 형성하는 방법은, 특별히 한정되지 않고, 예를 들어 상기 제 1 적층체의 상기 제 1 금속층 상에 레지스트를 적층하는 공정과, 포토리소그래피에 의해 상기 레지스트를 현상하여 상기 제 1 금속층 상에 배선 회로 패턴을 형성하는 공정과, 상기 제 1 금속층을, 에칭액을 사용하여 패터닝하고, 상기 패터닝된 상기 제 1 금속층 상의 상기 배선 회로 패턴을 제거하여, 상기 접착층 상에 제 1 배선 도체를 형성하는 공정 (소위 서브트랙티브 공법) 을 포함함으로써, 제 1 금속층으로부터 제 1 배선 도체를 형성할 수 있다. 상기 서브트랙티브법에 의해 제 1 배선 도체를 형성하는 방법은, 특별히 한정되는 것은 아니고, 통상 다층 프린트 배선판의 제조에 있어서 실시되고 있는 공지된 방법을 이용할 수 있다.
상기 서술한 레지스트는 특별히 한정되지 않고, 예를 들어 시판되는 드라이 필름 레지스트 등 공지된 것을 적절히 선정하여 사용할 수 있다. 또, 배선 회로 패턴 형성 시에 있어서의 포토리소그래피 (노광, 현상, 레지스트의 제거를 포함한다) 의 조건 등은 특별히 한정되지 않고, 공지된 수단 및 장치를 사용하여 실시할 수 있다.
제 1 배선 도체의 패턴폭은, 특별히 한정은 없고 용도에 따라 적절히 그 폭을 선정할 수 있지만, 예를 들어 5 ∼ 100 ㎛ 로 할 수 있고, 바람직하게는 10 ∼ 30 ㎛ 정도로 할 수 있다.
예를 들어, 특별히 한정되는 것은 아니지만, 서브트랙티브법에 의한 제 1 금속층으로부터의 제 1 배선 도체의 형성은, 이하와 같이 하여 실시할 수 있다. 먼저, 멕 (주) 제조 CZ-8100 (상품명) 등의 과수황산계의 소프트 에칭액을 사용하여, 동박 (금속층) 표면을 1 ∼ 2 ㎛ 에칭 (조화 처리) 하고, 다음으로 그 동박 표면에, 온도 110 ± 10 ℃, 압력 0.50 ± 0.02 MPa 로 드라이 필름 (히타치 화성 제조 RD-1225) 을 라미네이트한다. 이어서, 마스크 노광기를 사용하여 위치 맞춤용의 구멍을 기준으로 노광하고, 1 ％ 탄산나트륨 수용액으로 드라이 필름 레지스트를 현상하고, 그 후 에칭 레지스트로 덮여져 있지 않은 부분의 동박을 염화제2구리 수용액으로 제거하고, 최종적으로 아민계의 레지스트 박리액으로 드라이 필름 레지스트를 박리함으로써 제 1 배선 도체를 형성할 수 있다.
[제 2 적층체 형성 공정]
제 2 적층체 형성 공정은, 상기 제 1 적층체의 상기 제 1 배선 도체가 형성된 면에 절연 수지층과 제 2 금속층을 이 순서로 적층하여, 제 2 적층체를 형성하는 공정이다. 또, 상기 제 2 적층체 형성 공정은, 상기 제 1 배선 도체 상에 조화 처리를 실시하고, 상기 조화 처리가 실시된 상기 제 1 배선 도체가 형성된 면에 상기 절연 수지층과 제 2 금속층을 가열 가압하여 이 순서로 적층할 수 있다. 상기 조화 처리를 실시함으로써, 제 1 배선 도체와 상기 절연 수지의 접착 강도를 높일 수 있다. 상기 조화 처리는 공지된 방법을 적절히 이용할 수 있지만, 예를 들어 산화 처리, 환원 처리, 에칭을 실시하는 등의 조화 처리를 채용할 수 있다.
(절연 수지층)
상기 절연 수지층으로는, 상기 서술한 수지층과 동일한 재료 (예를 들어, 프리프레그) 를 사용할 수 있다. 또, 상기 절연 수지층의 두께는, 소망에 따라 적절히 설정 가능하고 특별히 한정되지 않지만, 예를 들어 절연 신뢰성의 관점에서 5 ㎛ ∼ 100 ㎛ 가 바람직하고, 20 ㎛ ∼ 90 ㎛ 가 더욱 바람직하다.
(제 2 금속층)
상기 제 2 금속층으로는, 예를 들어 상기 서술한 제 1 금속층이나 극박 동박과 동일한 금속을 사용할 수 있다. 상기 제 2 금속층은, 예를 들어 캐리어가 부착된 극박 동박을 사용할 수 있다. 이 경우, 상기 캐리어는, 극박 동박의 면을 상기 절연 수지층 상에 배치하고, 가열 가압에 의해 적층한 후에 박리되고, 캐리어가 박리된 후의 극박 동박이 제 2 금속층이 된다.
상기 제 1 배선 도체가 형성된 면에 상기 절연 수지층과 제 2 금속층을 배치한 후의 가열 가압의 방법은 특별히 한정되지 않지만, 예를 들어 진공 (감압) 핫 프레스, 및 진공 (감압) 라미네이트 등의 공지된 수단을 들 수 있다.
예를 들어, 상기 절연 수지층으로서 프리프레그를 사용한 경우, 접착 강도를 보다 높게 하는 관점에서, 진공 (감압) 핫 프레스를 바람직하게 채용할 수 있다. 가열 가압 시에 있어서의 가열 온도는 특별히 한정되지 않지만, 예를 들어 접착 강도를 보다 높게 하는 관점에서, 160 ∼ 230 ℃ 가 바람직하고, 180 ∼ 220 ℃ 가 더욱 바람직하다. 또, 가압 압력도 특별히 한정되지 않지만, 예를 들어 접착 강도를 보다 높게 하는 관점에서 1 ∼ 4 MPa 가 바람직하고, 2.5 ∼ 3.5 MPa 가 더욱 바람직하다. 또한, 가열 및 가압 처리의 시간도 특별히 한정되지 않지만, 예를 들어 접착 강도를 보다 높게 하는 관점에서 60 ∼ 300 분간이 바람직하고, 120 ∼ 180 분간이 더욱 바람직하다. 단, 이들 가열 온도, 가압 압력 및 가열 및 가압의 처리 시간은 사용하는 재료에 따라 적절히 선정된다.
[제 2 배선 형성 공정]
제 2 배선 형성 공정은, 상기 절연 수지층에 상기 제 1 배선 도체에 이르는 비관통공을 형성하고, 상기 비관통공이 형성된 상기 절연 수지층에 전해 도금 및/또는 무전해 도금을 실시하고, 상기 절연 수지층 상에 제 2 배선 도체를 형성하는 공정이다. 특별히 한정되지 않지만, 예를 들어 상기 제 2 배선 형성 공정은, 상기 전해 도금 및/또는 무전해 도금에 의해 상기 비관통공의 내벽을 접속하고, 또한 서브트랙티브 공법 또는 세미애디티브 공법에 의해 상기 제 2 배선 도체를 형성할 수 있다. 또한, 특별히 한정되는 것은 아니지만, 공정수나 수율률 향상의 관점에서 상기 제 2 배선 도체의 형성 방법은, 서브트랙티브 공법을 이용하는 것이 바람직하다.
(비관통공)
비관통공을 형성하는 수단은 특별히 한정은 없지만, 예를 들어 탄산 가스 레이저 등의 레이저나 드릴 등의 공지된 수단을 이용할 수 있다. 비관통공은 금속층을 개재하여 상기 절연 수지층에 형성되고, 본 공정에서 형성되는 제 2 배선 도체와 제 1 배선 도체를 전기적으로 접속시키기 위해서 형성된다. 비관통공의 수나 사이즈는 소망에 따라 적절히 선정할 수 있다. 또, 비관통공을 형성한 후에 과망간산나트륨 수용액 등을 사용하여 디스미어 처리를 실시할 수 있다.
제 2 배선 형성 공정은, 비관통공을 형성한 후, 전해 구리 도금 및/또는 무전해 구리 도금을 실시하여, 비관통공의 내벽에 구리 도금막을 형성하고, 제 1 배선 도체와 제 2 금속층을 전기적으로 접속한다. 상기 전해 구리 도금 및/또는 무전해 구리 도금은 공지된 방법을 채용할 수 있다. 당해 구리 도금은, 전해 구리 도금 및 무전해 구리 도금은 어느 일방만이어도 되지만, 전해 구리 도금 및 무전해 구리 도금 양방을 실시하는 것이 바람직하다.
(제 2 배선 도체의 형성)
제 2 배선 형성 공정은, 전해 도금 및/또는 무전해 도금 처리 후, 제 2 배선 도체를 형성한다. 제 2 배선 도체의 형성 방법은 특별히 한정되지 않고, 서브트랙티브 공법이나 세미애디티브 공법 등의 공지된 수단을 적절히 채용할 수 있다. 제 2 배선 형성 공정에 있어서의 서브트랙티브 공법은, 특별히 한정되지 않지만, 예를 들어 제 2 금속층의 정면 (整面) 을 실시하고, 드라이 필름 레지스트 등을 라미네이트하고, 또한 네거티브형 마스크를 부착한 후, 노광기로 회로 패턴을 베이킹하고, 현상액으로 드라이 필름 레지스트를 현상하여, 에칭 레지스트를 형성할 수 있다. 그 후 에칭 처리를 실시하고, 에칭 레지스트가 없는 부분의 금속 (예를 들어, 구리) 을 염화제2철 수용액 등으로 제거한 후, 레지스트를 제거함으로써, 제 2 배선 도체를 형성할 수 있다.
[박리 공정]
박리 공정은, 상기 제 2 배선 도체가 형성된 상기 제 2 적층체로부터, 적어도 상기 수지층을 박리하는 공정이다. 수지층을 박리하는 수단은 물리적 수단 또는 화학적 수단 모두 채용할 수 있지만, 예를 들어 박리될 예정의 경계면에 물리적인 힘을 가하여, 물리적으로 제 1 절연 수지층을 박리하는 것이 바람직하다. 박리 공정에 있어서, 상기 제 2 배선 도체가 형성된 상기 제 2 적층체로부터 적어도 수지층을 박리함으로써, 본 실시형태에 있어서의 반도체 소자 탑재용 패키지 기판을 제작할 수 있다. 본 실시형태에 있어서는, 사용하는 박리 수단의 종류에 따라 박리 공정에 있어서 박리되는 층의 경계면이 상이하다.
상기 박리 공정은, 적어도 상기 수지층이 박리된 상기 제 2 적층체로부터, 상기 중간층 및 상기 접착층의 적어도 일방을 제거하는 공정 (제거 공정) 을 포함할 수 있다. 또, 상기 박리 공정에 있어서는, 에칭액 또는 디스미어액을 사용하여 상기 중간층 및 상기 접착층의 적어도 일방을 제거할 수 있다. 또한, 박리 공정은, 플라즈마 처리에 의해 상기 중간층 및 상기 접착층의 적어도 일방을 제거해도 된다. 이들 중간층 또는 접착층의 제거에 대해서는, 사용되는 재료에 따라 공지된 수단을 적절히 채용할 수 있다. 상기 플라즈마 처리에 사용하는 플라즈마 장치로는, 특별히 한정되는 것은 아니지만, March Plasma Systems 사의 모델 번호 PCB1600E 등을 사용할 수 있다. 또, 특별히 한정되는 것은 아니지만, 상기 플라즈마 처리에는, 예를 들어 사불화탄소 등의 불소계 가스를 사용할 수 있다.
[본 실시형태의 제조 방법의 흐름에 대해]
이하, 도면을 이용하여 본 실시형태의 제조 방법의 흐름에 대해 설명한다.
먼저, 도 2 를 이용하여, 접착층의 박리 수단으로서 중간층을 이용하고, 당해 중간층으로서 캐리어층과 두께 5 ㎛ 이하의 금속막을 포함하는 층을 사용한 양태에 대해 설명한다. 도 2 는, 본 실시형태의 제조 방법의 일 양태 (중간층으로서 캐리어층과 두께 5 ㎛ 이하의 금속막을 포함하는 층을 사용한 양태) 에 있어서의 흐름을 나타내는 설명도이다.
도 2(A) 에 나타내는 바와 같이, 제 1 적층체 준비 공정에 있어서는, 수지층 (1) 과, 수지층 (1) 의 양면에 각각 중간층 (2) 과, 접착층 (3) 과, 제 1 금속층 (4) 을 갖는 제 1 적층체 (10) 가 준비된다. 도 2(A) 에 있어서 중간층 (2) 은, 수지층 (1) 측으로부터 캐리어층 (2A) 과 두께 5 ㎛ 이하의 극박 동박층 (2B) 이 적층된 구조를 가지고 있다. 또한, 도 2(A) 에 나타내는 제 1 적층체 (10) 가, 수지층 (1) 과, 수지층 (1) 의 적어도 일방의 면에 형성된 중간층 (2) 과, 중간층 (2) 상에 형성된 접착층 (3) 과, 접착층 (3) 상에 형성된 금속층 (제 1 금속층 (4)) 을 갖는 본 실시형태의 지지 기판에 해당한다.
도 2(B) 에 나타내는 바와 같이, 제 1 배선 형성 공정에 있어서는, 제 1 금속층 (4) 을 에칭하여 제 1 적층체 (10) 에 제 1 배선 도체 (5) 를 형성한다. 상기 서술한 바와 같이, 제 1 배선 도체 (5) 는, 제 1 적층체 (10) 의 제 1 금속층 (4) 상에 레지스트를 적층하는 공정과, 포토리소그래피에 의해 상기 레지스트를 현상하여 제 1 금속층 (4) 상에 배선 회로 패턴을 형성하는 공정과, 상기 배선 회로 패턴이 형성된 제 1 금속층 (4) 에 서브트랙티브 공법을 실시함으로써, 접착층 (3) 상에 제 1 배선 도체 (5) 를 형성하는 공정에 의해 형성할 수 있다.
도 2(C) 에 나타내는 바와 같이, 제 2 적층체 형성 공정에 있어서, 제 1 적층체 (10) 의 제 1 배선 도체 (5) 가 형성된 면에 절연 수지층 (6) 과 제 2 금속층 (7) 을 이 순서로 적층하여, 제 2 적층체 (20) 를 형성한다. 제 2 적층체 형성 공정은, 제 1 배선 도체 (5) 에 조화 처리를 실시하여, 조화 처리가 실시된 제 1 배선 도체 (5) 를 형성함으로써, 제 1 배선 도체 (5) 와 절연 수지층 (6) 의 접착 강도를 높일 수 있다. 조화 처리 후, 제 1 배선 도체 (5) 상에 절연 수지층 (6) 과 제 2 금속층 (7) 을 가열 가압하여 이 순서로 적층한다. 또한, 도 2(D) 에 나타내는 제 2 적층체 (20) 가, 수지층 (1) 과, 수지층 (1) 의 적어도 일방의 면에 형성된 중간층 (2) 과, 중간층 (2) 상에 형성된 접착층 (3) 과, 상기 접착층 (3) 상에 형성된 절연 수지층 (6) 과, 절연 수지층 (6) 에 매설된 제 1 배선 도체 (금속층) (5) 와, 절연 수지층 (6) 상에 형성된 제 2 금속층 (7) 을 갖는 본 실시형태의 지지 기판이 부착된 적층체에 해당한다.
도 2(D) 에 나타내는 바와 같이, 제 2 배선 형성 공정에 있어서, 먼저 절연 수지층 (6) 에 제 1 배선 도체 (5) 에 이르는 비관통공 (8) 이 형성된다. 상기 비관통공 (8) 은, 상기 서술한 바와 같이 예를 들어 레이저 등으로 형성할 수 있다. 또, 비관통공 (8) 을 형성한 후에는 소망에 따라 디스미어 처리가 실시된다. 이어서, 비관통공 (8) 이 형성된 절연 수지층 (6) 에 전해 도금 및/또는 무전해 도금을 실시함으로써, 비관통공의 내벽이 접속되고, 제 1 배선 도체 (5) 와 제 2 금속층 (7) 이 전기적으로 접속된다. 또한, 본 실시형태에 있어서는, 제 1 배선 도체 (5) 와 제 2 금속층 (7) 이 전기적으로 접속되도록 구성했지만, 본 발명은 당해 실시양태로 한정되는 것이 아니고, 모든 비관통공에 있어서 제 1 배선 도체 (5) 와 제 2 금속층 (7) 이 전기적으로 접속되어 있을 필요는 없고 제 1 배선 도체 (5) 와 제 2 금속층 (7) 이 전기적으로 접속되어 있지 않은 지점이 있어도 된다.
이어서, 도 2(E) 에 나타내는 바와 같이, 제 2 배선 형성 공정은, 예를 들어 서브트랙티브 공법 또는 세미애디티브 공법에 의해 제 2 배선 도체 (9) 를 형성한다. 특별히 한정되는 것은 아니지만, 공정수나 수율률 향상의 관점에서, 상기 제 2 배선 도체 (9) 의 형성 방법은, 서브트랙티브 공법이 바람직하다. 또한, 후술하는 바와 같이, 빌드업 구조를 갖는 반도체 소자 탑재용 패키지 기판을 형성하는 경우에는, 제 2 배선 형성 공정에 의해 절연 수지층 (6) 상에 제 2 배선 도체 (9) 가 형성된 제 2 적층체 (20) 에 대해, 또한 제 2 적층체 형성 공정 및 제 2 배선 형성 공정과 동일한 공정을 n 회 반복 실시할 수 있다. 이로써, (n ＋ 2) 층의 배선 도체를 갖는 빌드업 구조를 갖는 제 2 적층체 (20) 를 형성할 수 있다.
도 2(F) 에 나타내는 바와 같이, 박리 공정에 있어서, 제 2 배선 도체 (9) 가 형성된 제 2 적층체 (20) 로부터, 적어도 수지층 (1) 을 박리한다. 도 2(F) 에 있어서는, 제 2 적층체 (20) 가, 수지층 (1) 의 양면에 형성된 캐리어층 (2A) 과 극박 동박층 (2B) 의 경계면에서 박리되도록 구성되어 있다. 본 실시형태에서는 수지층 (1) 의 양면에 각각 각 층이 적층되어 있기 때문에, 1 개의 제 2 적층체 (20) 로부터 2 개의 반도체 소자 탑재용 패키지 기판을 얻을 수 있다.
도 2(G) 에 나타내는 바와 같이, 제거 공정에 있어서, 수지층 (1) 과 캐리어층 (2A) 이 박리된 제 2 적층체 (20) 로부터, 접착층 (3) 과 중간층의 나머지인 극박 동박층 (2B) 을 제거한다. 극박 동박층 (2B) 및 접착층 (3) 의 제거에는, 상기 서술한 에칭액 또는 디스미어액을 사용할 수 있다.
이상의 공정을 거침으로써, 본 실시형태에 있어서의 반도체 소자 탑재용 패키지 기판 (30) 을 얻을 수 있다. 본 실시형태의 제조 방법에 의하면, 도금 패턴법을 이용하지 않고 반도체 소자 탑재용 패키지 기판 (30) 을 용이하게 양호한 수율로 형성할 수 있다.
다음으로, 접착층의 박리 수단으로서, 중간층을 사용하고, 당해 중간층으로서 불소계 수지를 포함하는 층을 사용한 양태에 있어서의 본 실시형태의 제조 방법의 흐름을 설명한다. 도 3 은, 중간층으로서 불소계 수지를 포함하는 층을 사용한 양태에 있어서의 본 실시형태의 제조 방법의 흐름을 나타내는 설명도이다. 또한, 상기 서술한 도 2 의 공정과 중복되는 부재에 대해서는 동일한 번호를 붙이고, 동일한 공정에 대해서는 그 설명을 생략한다.
도 3(A) 에 나타내는 바와 같이, 제 1 적층체 준비 공정에 있어서는, 수지층 (1) 과, 수지층 (1) 의 양면에 각각 중간층 (2C) 과, 접착층 (3) 과, 제 1 금속층 (4) 을 갖는 제 1 적층체 (10) 가 준비된다. 도 3(A) 에 있어서는 중간층으로서, 예를 들어 테플론 (등록상표) 시트 등의 불소계 수지를 포함하는 중간층 (2C) 이 사용되고 있다.
중간층으로서, 불소계 수지를 포함하는 중간층 (2C) 을 사용한 경우, 도 3(F) 에 나타내는 바와 같이 박리 공정에 있어서는, 제 2 적층체 (20) 가, 수지층 (1) 의 양면에 형성된 중간층 (2C) 과 접착층 (3) 의 경계면에서 박리되도록 구성되어 있다.
도 3(G) 에 나타내는 바와 같이, 제거 공정에 있어서는, 수지층 (1) 과 중간층 (2C) 이 박리된 제 2 적층체 (20) 로부터, 접착층 (3) 을 제거한다. 접착층 (3) 의 제거에는, 상기 서술한 디스미어액 또는 플라즈마 처리를 이용할 수 있다.
이상의 공정을 거침으로써, 본 실시형태에 있어서의 반도체 소자 탑재용 패키지 기판 (30) 을 얻을 수 있다. 본 실시형태의 제조 방법에 의해서도, 도금 패턴법을 이용하지 않고 반도체 소자 탑재용 패키지 기판 (30) 을 용이하게 양호한 수율로 형성할 수 있다.
다음으로, 박리 수단으로서 열팽창성 입자를 사용한 양태 (열박리 시트를 사용한 양태) 에 있어서의 본 실시형태의 제조 방법의 흐름을 설명한다. 당해 양태에 있어서, 열박리 시트는, 열팽창성 입자를 포함하는 접착층과 지지체로 구성되어 있고, 당해 지지체가 도 4 에 있어서의 중간층으로 되어 있다. 도 4 는, 박리 수단으로서 열팽창성 입자를 사용한 양태에 있어서의 본 실시형태의 제조 방법의 흐름을 나타내는 설명도이다. 또한, 상기 서술한 도 2 의 공정과 중복되는 부재에 대해서는 동일한 번호를 붙이고, 동일한 공정에 대해서는 그 설명을 생략한다.
도 4(A) 에 나타내는 바와 같이, 제 1 적층체 준비 공정에 있어서는, 수지층 (1) 과, 수지층 (1) 의 양면에 각각 중간층 (2D) 과, 접착층 (3) 과, 제 1 금속층 (4) 을 갖는 제 1 적층체 (10) 가 준비된다. 도 4(A) 에 있어서는, 접착층 (3) 에는 도시를 생략하는 열팽창성 입자가 포함되어 있다. 또, 당해 열팽창성 입자는 접착층 (3) 의 제 1 금속층 (4) 측에 편재하고 있다. 또, 중간층으로서 열박리 시트의 지지체가 중간층 (2D) 으로서 그대로 사용되고 있다.
상기 서술한 바와 같이 박리 수단으로서 열팽창성 입자를 사용한 경우, 도 4(F) 에 나타내는 바와 같이 박리 공정에 있어서는, 제 2 적층체 (20) 가, 수지층 (1) 의 양측에 형성된 접착층 (3) 과 제 1 배선 도체 (5) 의 경계면에서 박리되도록 구성되어 있다. 도 4 에 있어서는, 수지층 (1) 과 함께 접착층 (3) 이 박리되기 때문에 제거 공정을 실시할 필요가 없다. 그러나, 예를 들어 접착층 (3) 의 일부가 제 1 배선 도체 (5) 의 표면에 잔존하고 있을 가능성도 있기 때문에, 임의로 상기 서술한 디스미어액 또는 플라즈마 처리를 이용하여 제거 공정을 실시해도 된다.
이상의 공정을 거침으로써, 본 실시형태에 있어서의 반도체 소자 탑재용 패키지 기판 (30) 을 얻을 수 있다. 본 실시형태의 제조 방법에 의해서도, 도금 패턴법을 사용하지 않고 반도체 소자 탑재용 패키지 기판 (30) 을 용이하게 양호한 수율로 형성할 수 있다.
다음으로, 박리 수단으로서 중간층을 사용하고, 당해 중간층으로서 박리층과 두께 1 ㎛ 이상의 금속막의 적층체를 사용한 양태에 있어서의 본 실시형태의 제조 방법의 흐름을 설명한다. 당해 양태에 있어서는, 중간층으로서 규소 화합물을 포함하는 박리층을 구비한 박리층이 부착된 동박을 사용한 경우를 예로 설명한다. 도 5 는, 박리 수단으로서 박리층이 부착된 동박을 사용한 양태에 있어서의 본 실시형태의 제조 방법의 흐름을 나타내는 설명도이다. 또한, 상기 서술한 도 2 의 공정과 중복되는 부재에 대해서는 동일한 번호를 붙이고, 동일한 공정에 대해서는 그 설명을 생략한다.
도 5(A) 에 나타내는 바와 같이, 제 1 적층체 준비 공정에 있어서는, 수지층 (1) 과, 수지층 (1) 의 양면에 각각 중간층 (2E) 과, 접착층 (3) 과, 제 1 금속층 (4) 을 갖는 제 1 적층체 (10) 가 준비된다. 도 5(A) 에 있어서 중간층 (2E) 은, 수지층 (1) 측으로부터 두께 1 ㎛ 이하의 동박 (12) 과 박리층 (13) 이 적층된 구조를 가지고 있다. 또한, 도 5(A) 에 나타내는 제 1 적층체 (10) 가, 수지층 (1) 과, 수지층 (1) 의 적어도 일방의 면에 형성된 중간층 (2E) 과, 중간층 (2E) 상에 형성된 접착층 (3) 과, 접착층 (3) 상에 형성된 금속층 (제 1 금속층 (4)) 을 갖는 본 실시형태의 지지 기판에 해당한다.
상기 서술한 바와 같이 박리 수단으로서 규소 화합물을 포함하는 박리층을 구비한 박리층이 부착된 동박을 사용한 경우, 도 5(F) 에 나타내는 바와 같이 박리 공정에 있어서는, 제 2 적층체 (20) 가, 접착층 (3) 과 박리층 (13) 의 경계면에서 박리되도록 구성되어 있다. 이어서, 도 5(G) 에 나타내는 바와 같이, 제거 공정에 있어서, 수지층 (1) 과 중간층 (2E) 이 박리된 제 2 적층체 (20) 로부터, 접착층 (3) 을 제거한다. 접착층 (3) 의 제거에는, 상기 서술한 디스미어액을 사용할 수 있다.
이상의 공정을 거침으로써, 본 실시형태에 있어서의 반도체 소자 탑재용 패키지 기판 (30) 을 얻을 수 있다. 본 실시형태의 제조 방법에 의해서도, 도금 패턴법을 사용하지 않고 반도체 소자 탑재용 패키지 기판 (30) 을 용이하게 양호한 수율로 형성할 수 있다.
[빌드업 구조를 갖는 적층체]
상기 서술한 바와 같이, 본 실시형태의 제조 방법은 빌드업 구조를 갖는 반도체 소자 탑재용 패키지 기판을 제작할 수도 있다. 예를 들어, 제 2 배선 형성 공정에 의해 절연 수지층 상에 제 2 배선 도체가 형성된 제 2 적층체에 대해, 또한 제 2 적층체 형성 공정 및 제 2 배선 형성 공정과 동일한 공정을 n 회 반복 실시하여 (n ＋ 2) 층의 배선 도체를 갖는 빌드업 구조를 갖는 제 n 적층체를 형성하고, 박리 공정에 있어서, 제 n 적층체로부터 적어도 수지층을 박리함으로써 빌드업 구조를 갖는 반도체 소자 탑재용 패키지 기판을 제작할 수 있다.
당해 빌드업 구조를 갖는 반도체 소자 탑재용 패키지 기판으로는, 예를 들어 도 6 에 나타내는 반도체 소자 탑재용 패키지 기판 (30A 및 30B) 을 들 수 있다.
이상, 본 발명의 실시형태에 대해 상세하게 설명했지만, 본 발명은 상기 서술한 실시양태로 한정되는 것은 아니다.
실시예
이하, 실시예에 있어서 본 발명의 제조 방법에 대해 구체적으로 설명한다.
[실시예 1]
(제 1 적층체 준비 공정)
제 1 적층체 준비 공정 (이하, 「공정 1」이라고 칭하는 경우가 있다.) 으로서, 두께 0.1 mm 의 프리프레그 (수지층 ; 미츠비시 가스 화학 주식회사 제조, 상품명 : A-IT56) 의 양면에, 미리 극박 동박측의 면에 에폭시 수지를 도포·건조하여 접착층 (두께 3 ㎛) 을 형성한 캐리어가 부착된 극박 동박 (미츠이 금속 광업 (주) 제조, 상품명 : MTEx, 캐리어 두께 : 18 ㎛, 극박 동박 두께 : 3 ㎛) 을, 캐리어 동박면이 프리프레그와 접하도록 겹쳤다. 본 실시예에서는, 박리 수단으로서 "캐리어가 부착된 극박 동박" 을 중간층으로서 사용하였다. 또한, 그 양측 (접착층면) 에 동박 (제 1 금속층 ; 미츠이 금속 광업 (주) 제조, 상품명 : 3EC-VLP, 두께 12 ㎛) 을 배치하고, 진공하, 온도 220 ℃, 프레스 압력 3 MPa 로 60 분간 프레스 처리하여, 제 1 적층체 (이하, 「지지 기판」이라고 칭하는 경우가 있다.) 를 제작하였다.
(제 1 배선 형성 공정)
제 1 배선 형성 공정 (이하, 「공정 2」라고 칭하는 경우가 있다.) 으로서, 공정 1 에서 제작한 지지 기판의 양면에, 감광성 드라이 필름 레지스트 (히타치 화성 (주) 제조, 상품명 : RD-1225) 를 라미네이트하였다. 그 후, 소정의 회로 패턴을 따라 노광, 현상 처리하고, 또한 에칭 처리 및 레지스트 박리를 실시하여, 기판 표면에 제 1 배선 도체 (이하, 「제 1 회로 패턴층」이라고 칭하는 경우가 있다.) 를 형성하였다. 본 공정에 있어서 패턴 형성에 필요한 시간은 5 분간 정도였다.
(제 2 적층체 형성 공정)
제 2 적층체 형성 공정 (이하, 「공정 3」이라고 칭하는 경우가 있다.) 으로서, 먼저 제 1 회로 패턴층과 본 공정에서 적층하는 프리프레그의 접착 강도를 높이기 위해, 미츠비시 가스 화학 (주) 제조 클린 에치 EMR-5100 을 사용하여 제 1 회로 패턴층의 표면 구리의 조화 처리를 실시하였다. 이어서, 두께 0.080 mm 의 프리프레그 (절연 수지층 ; 미츠비시 가스 화학 주식회사 제조, 상품명 : SH65) 와, 캐리어가 부착된 극박 동박 (미츠이 금속 광업 (주) 제조, 상품명 : MT18Ex, 캐리어 두께 : 18 ㎛, 극박 동박 두께 : 2 ㎛) 을 캐리어 동박면이 최외층이 되도록, 제 1 회로 패턴층을 형성한 지지 기판의 양면에 배치하여, 진공하, 온도 220 ℃, 프레스 압력 3 MPa 로 120 분간 프레스 처리하였다.
이어서, X 선 천공 장치를 사용하여, 위치 맞춤용 구멍을 형성하였다. 그 후, 기판의 최외층의 캐리어 동박을 물리적으로 박리하고, 제 2 적층체를 형성하였다. 캐리어 동박이 박리된 후의 극박 동박은 제 2 금속층에 상당한다.
(제 2 배선 형성 공정)
제 2 배선 형성 공정 (이하, 「공정 4」라고 칭하는 경우가 있다.) 으로서, 먼저 탄산 가스 레이저 가공기 (미츠비시 전기 (주) 제조 ML605GTWIII-H) 에 의해, 지지 기판의 제 1 회로 패턴층에 이르는 구멍 직경 100 ㎛ 의 비관통공을 형성하였다. 비관통공의 스미어 제거를 위해, 디스미어 처리를 실시하였다. 디스미어 처리는, 먼저 오쿠노 제약 제조의 디스미어용 팽윤액 PTH-B103 에 65 ℃ 5 분간 담그어 팽윤시킨 후, 오쿠노 제약 제조 디스미어 처리액 PTH1200＋PTH1200NA 에 80 ℃ 8 분간 담그고, 마지막에 오쿠노 제약 제조의 디스미어용 중화액 PTH-B303 에 45 ℃ 에서 5 분간 담그어 실시하였다.
다음으로, 무전해 도금으로 0.4 ∼ 0.8 ㎛ 두께의 도금층을 형성한 후, 전해 도금에 의해 15 ∼ 30 ㎛ 의 도금층을 형성하였다. 이로써, 지지 기판과 외층 (제 2 금속층) 이 비관통공의 도금 부분을 통하여 전기적으로 접속되었다.
그 후, 표면에 감광성 드라이 필름 레지스트 (히타치 화성 (주) 제조, 상품명 : RD-1225) 를 라미네이트한 후, 상기 서술한 위치 맞춤용 구멍에 맞추어, 소정의 회로 패턴을 노광, 현상 처리하고, 또한 에칭 처리, 레지스트 박리를 실시하는 서브트랙티브 공법에 의해, 기판 표면에 제 2 배선 도체 (이하, 「제 2 회로 패턴 층」이라고 칭하는 경우가 있다.) 를 형성하였다.
(박리 공정)
박리 공정 (이하, 「공정 5」라고 칭하는 경우가 있다.) 으로서, 상기 서술한 공정 1 에서 적층 프레스한, 접착층이 형성된 캐리어가 부착된 극박 동박의 캐리어 동박과 극박 동박의 경계부에 물리적인 힘을 가하여, 제 2 적층체로부터, 수지층을 캐리어 동박과 함께 박리하였다. 그 후, 극박 동박을 과황산계의 소프트 에칭액에 의해 제거하고, 또한 제 2 적층체 표면에 남은 수지 (접착층) 를 디스미어 처리액으로 제거하여, 반도체 소자 탑재용 패키지 기판 (반도체 소자 탑재용 기판) 을 얻었다.
[실시예 2]
(제 1 적층체 준비 공정)
공정 1 로서, 두께 0.1 mm 의 프리프레그 (수지층 ; 미츠비시 가스 화학 주식회사 제조, 상품명 : A-IT56) 의 양면에, 미리 에폭시 수지를 도포·건조하여 접착층 (두께 3 ㎛) 을 형성한 테플론 (등록상표) 필름 (두께 : 100 ㎛) 을 테플론 (등록상표) 필름면이 프리프레그와 접하도록 부착하였다. 이어서, 그 양측 (접착층면) 에 동박 (제 1 금속층 ; 미츠이 금속 광업 (주) 제조, 상품명 : 3EC-VLP, 두께 12 ㎛) 을 배치하고, 진공하, 온도 160 ℃, 프레스 압력 3 MPa 로 60 분간 프레스 처리하여, 지지 기판 (제 1 적층체) 을 제작하였다. 본 실시예에서는, 박리 수단으로서 "테플론 (등록상표) 필름" 을 중간층으로서 사용하였다.
(제 1 배선 형성 공정)
공정 2 로서, 공정 1 에서 제작한 지지 기판의 양면에, 감광성 드라이 필름 레지스트 (히타치 화성 (주) 제조, 상품명 : RD-1225) 를 라미네이트하였다. 그 후, 소정의 회로 패턴을 따라 노광, 현상 처리하고, 또한 에칭 처리, 레지스트 박리를 실시하여, 기판 표면에 회로 패턴층 (제 1 배선 도체) 을 형성하였다.
(제 2 적층체 형성 공정)
그 후, 공정 3 으로서, 먼저 제 1 회로 패턴층과 본 공정에서 적층하는 프리프레그의 접착 강도를 높이기 위해, 미츠비시 가스 화학 (주) 제조 클린 에치 EMR-5100 을 사용하여 제 1 회로 패턴층의 표면 구리의 조화 처리를 실시하였다. 이어서, 두께 0.080 mm 의 프리프레그 (절연 수지층 ; 미츠비시 가스 화학 주식회사 제조, 상품명 : SH65) 와, 캐리어가 부착된 극박 동박 (미츠이 금속 광업 (주) 제조, 상품명 : MT18Ex, 캐리어 두께 : 18 ㎛, 극박 동박 두께 : 2 ㎛) 을 캐리어 동박면이 최외층이 되도록, 제 1 회로 패턴층을 형성한 지지 기판의 양면에 배치하여, 진공하, 온도 160 ℃, 프레스 압력 3 MPa 로 120 분간 프레스 처리하였다.
이어서, X 선 천공 장치를 사용하여, 위치 맞춤용 구멍을 형성하였다. 그 후, 기판의 최외층의 캐리어 동박을 물리적으로 박리하여, 제 2 적층체를 형성하였다. 캐리어 동박이 박리된 후의 극박 동박은 제 2 금속층에 상당한다.
(제 2 배선 형성 공정)
공정 4 로서, 먼저 탄산 가스 레이저 가공기 (미츠비시 전기 (주) 제조 ML605GTWIII-H) 에 의해, 지지 기판의 제 1 회로 패턴층에 이르는 구멍 직경 100 ㎛ 의 비관통공을 형성하였다. 비관통공의 스미어 제거를 위해, 디스미어 처리를 실시하였다. 디스미어 처리는, 먼저 오쿠노 제약 제조의 디스미어용 팽윤액 PTH-B103 에 65 ℃ 5 분간 담그어 팽윤시킨 후, 오쿠노 제약 제조 디스미어 처리액 PTH1200＋PTH1200NA 에 80 ℃ 8 분간 담그고, 마지막에 오쿠노 제약 제조의 디스미어용 중화액 PTH-B303 에 45 ℃ 5 분간 담그어 실시하였다.
다음으로, 무전해 도금으로 0.4 ∼ 0.8 ㎛ 두께의 도금층을 형성한 후, 전해 도금에 의해 15 ∼ 30 ㎛ 의 도금층을 형성하였다. 이로써, 지지 기판과 외층 (제 2 금속층) 이 비관통공의 도금 부분을 통하여 전기적으로 접속되었다.
그 후, 표면에 감광성 드라이 필름 레지스트 (히타치 화성 (주) 제조, 상품명 : RD-1225) 를 라미네이트한 후, 상기 서술한 위치 맞춤용 구멍에 맞추어, 소정의 회로 패턴을 노광, 현상 처리하고, 또한 에칭 처리, 레지스트 박리를 실시하는 서브트랙티브 공법에 의해, 기판 표면에 제 2 회로 패턴층 (제 2 배선 도체) 을 형성하였다.
(박리 공정)
다음으로, 공정 5 로서, 상기 서술한 공정 1 에서 적층 프레스한, 접착층이 형성된 테플론 (등록상표) 필름의, 접착층과 테플론 (등록상표) 필름의 경계부에 물리적인 힘을 가하여, 제 2 적층체로부터, 수지층을 테플론 (등록상표) 필름과 함께 박리하였다. 또한 제 2 적층체 표면에 남은 수지 (접착층) 를 디스미어 처리액으로 제거하여, 반도체 소자 탑재용 패키지 기판 (반도체 소자 탑재용 기판) 을 얻었다.
[실시예 3]
(제 1 적층체 준비 공정)
공정 1 로서, 두께 0.1 mm 의 프리프레그 (수지층 ; 미츠비시 가스 화학 주식회사 제조, 상품명 : A-IT56) 의 양면에, 전자 부품 공정용 열박리 시트 (닛토 전공 주식회사 제조, 상품명 : 리바알파 (품번 31950E), (두께 96 ㎛)) 를 부착하였다. 당해 전자 부품 공정용 열박리 시트는 접착층과 지지체 (중간층) 를 구비하고 있고, 열팽창성 입자를 포함하고 있다. 본 실시예에 있어서는 당해 전자 부품 공정용 열박리 시트의 접착층이 본 발명에 있어서의 접착층에 상당한다. 또, 상기 전자 부품 공정용 열박리 시트는 중간층측이 프리프레그와 접하도록 부착하였다. 이어서, 그 양측 (접착층면) 에 동박 (미츠이 금속 광업 (주) 제조, 상품명 : 3EC-VLP, 두께 12 ㎛) 을 배치하고, 진공하, 온도 160 ℃, 프레스 압력 3 MPa 로 60 분간 프레스 처리하여, 지지 기판을 제작하였다.
(제 1 배선 형성 공정)
공정 2 로서, 공정 1 에서 제작한 지지 기판의 양면에, 감광성 드라이 필름 레지스트 (히타치 화성 (주) 제조, 상품명 : RD-1225) 를 라미네이트하였다. 그 후, 소정의 회로 패턴을 따라 노광, 현상 처리하고, 또한 에칭 처리, 레지스트 박리를 실시하여, 기판 표면에 회로 패턴층 (제 1 배선 도체) 을 형성하였다.
(제 2 적층체 형성 공정)
그 후, 공정 3 으로서, 먼저 지지 기판의 회로 패턴층과 본 공정에서 적층하는 프리프레그의 접착 강도를 높이기 위해, 미츠비시 가스 화학 (주) 제조 클린 에치 EMR-5100 을 사용하여 제 1 회로 패턴층의 표면 구리의 조화 처리를 실시하였다. 이어서, 공칭 두께 0.080 mm 의 프리프레그 (절연 수지층 ; 미츠비시 가스 화학 주식회사 제조, 상품명 : SH65) 와, 캐리어가 부착된 극박 동박 (미츠이 금속 광업 (주) 제조, 상품명 : MT18Ex, 두께 2 ㎛) 을 캐리어 동박면이 최외층이 되도록, 제 1 회로 패턴층을 형성한 지지 기판의 양면에 배치하여, 진공하, 온도 160 ℃, 프레스 압력 3 MPa 로 120 분간 프레스 처리하였다.
이어서, X 선 천공 장치를 사용하여, 위치 맞춤용 구멍을 형성하였다. 그 후, 기판의 최외층의 캐리어 동박을 물리적으로 박리하여, 제 2 적층체를 형성하였다. 캐리어 동박이 박리된 후의 극박 동박은 제 2 금속층에 상당한다.
(제 2 배선 형성 공정)
공정 4 로서, 먼저 탄산 가스 레이저 가공기 (미츠비시 전기 (주) 제조 ML605GTWIII-H) 에 의해, 지지 기판의 제 1 회로 패턴층에 이르는 구멍 직경 100 ㎛ 의 비관통공을 형성하였다. 비관통공의 스미어 제거를 위해, 디스미어 처리를 실시하였다. 디스미어 처리는, 먼저 오쿠노 제약 제조의 디스미어용 팽윤액 PTH-B103 에 65 ℃ 5 분간 담그어 팽윤시킨 후, 오쿠노 제약 제조 디스미어 처리액 PTH1200＋PTH1200NA 에 80 ℃ 8 분간 담그고, 마지막에 오쿠노 제약 제조의 디스미어용 중화액 PTH-B303 에 45 ℃ 5 분간 담그어 실시하였다.
다음으로, 무전해 도금으로 0.4 ∼ 0.8 ㎛ 두께의 도금층을 형성한 후, 전해 도금에 의해 15 ∼ 30 ㎛ 의 도금층을 형성하였다. 이로써, 지지 기판과 외층 (제 2 금속층) 이 비관통공의 도금 부분을 통하여 전기적으로 접속되었다.
그 후, 표면에 감광성 드라이 필름 레지스트 (히타치 화성 (주) 제조, 상품명 : RD-1225) 를 라미네이트한 후, 상기 서술한 위치 맞춤용 구멍에 맞추어, 소정의 회로 패턴을 노광, 현상 처리하고, 또한 에칭 처리, 레지스트 박리를 실시하는 서브트랙티브 공법에 의해, 기판 표면에 제 2 회로 패턴층 (제 2 배선 도체) 을 형성하였다.
(박리 공정)
다음으로, 공정 5 로서, 200 ℃ 1 분의 가열 처리를 실시하고, 제 2 적층체로부터, 수지층을 전자 부품 공정용 열박리 시트와 함께 박리하여, 반도체 소자 탑재용 패키지 기판을 얻었다.
[실시예 4]
(제 1 적층체 준비 공정)
박리 수단으로서 "박리층이 부착된 동박" 을 중간층으로서 사용한 실시예에 대해 설명한다.
공정 1 로서, 두께 0.1 mm 의 프리프레그 (수지층 ; 미츠비시 가스 화학 주식회사 제조, 상품명 : ST56) 의 양면에, 박리층이 부착된 동박 (JX 닛코 닛세키 금속사, 상품명 : PCS, 동박의 두께 12 ㎛, 박리층의 두께 40 nm) 을, 박리층면과 반대면 (즉, 동박측) 이 프리프레그와 접하도록 부착하였다. 이어서, 그 양측에 미리 에폭시 수지를 도포·건조하여 접착층 (두께 3 ㎛) 을 형성한 동박 (제 1 금속층 ; 미츠이 금속 광업 (주) 제조, 상품명 : 3EC-VLP, 두께 12 ㎛) 의 접착층면과 상기 박리층이 부착된 동박의 박리층면이 접하도록 배치하고, 진공하, 온도 200 ℃, 프레스 압력 3 MPa 로 60 분간 프레스 처리하여, 지지 기판 (제 1 적층체) 을 제작하였다.
(제 1 배선 형성 공정)
공정 2 로서, 공정 1 에서 제작한 지지 기판의 양면에, 감광성 드라이 필름 레지스트 (히타치 화성 (주) 제조, 상품명 : RD-1225) 를 라미네이트하였다. 그 후, 소정의 회로 패턴을 따라 노광, 현상 처리하고, 또한 에칭 처리, 레지스트 박리를 실시하여, 기판 표면에 회로 패턴층 (제 1 배선 도체) 을 형성하였다.
(제 2 적층체 형성 공정)
그 후, 공정 3 으로서, 먼저 지지 기판의 회로 패턴층과 본 공정에서 적층하는 프리프레그의 접착 강도를 높이기 위해, 미츠비시 가스 화학 (주) 제조 클린 에치 EMR-5100 을 사용하여 제 1 회로 패턴층의 표면 구리의 조화 처리를 실시하였다. 이어서, 공칭 두께 0.080 mm 의 프리프레그 (절연 수지층 ; 미츠비시 가스 화학 주식회사 제조, 상품명 : SH65) 와, 캐리어가 부착된 극박 동박 (미츠이 금속 광업 (주) 제조, 상품명 : MT18Ex, 두께 2 ㎛) 을 캐리어 동박면이 최외층이 되도록, 제 1 회로 패턴층을 형성한 지지 기판의 양면에 배치하여, 진공하, 온도 200 ℃, 프레스 압력 3 MPa 로 120 분간 프레스 처리하였다.
이어서, X 선 천공 장치를 사용하여, 위치 맞춤용의 구멍을 형성하였다. 그 후, 기판의 최외층의 캐리어 동박을 물리적으로 박리하여, 제 2 적층체를 형성하였다. 캐리어 동박이 박리된 후의 극박 동박은 제 2 금속층에 상당한다.
(제 2 배선 형성 공정)
공정 4 로서, 먼저 탄산 가스 레이저 가공기 (미츠비시 전기 (주) 제조 ML605GTWIII-H) 에 의해, 지지 기판의 제 1 회로 패턴층에 이르는 구멍 직경 100 ㎛ 의 비관통공을 형성하였다. 비관통공의 스미어 제거를 위해, 디스미어 처리를 실시하였다. 디스미어 처리는, 먼저 오쿠노 제약 제조의 디스미어용 팽윤액 PTH-B103 에 65 ℃ 5 분간 담그어 팽윤시킨 후, 오쿠노 제약 제조 디스미어 처리액 PTH1200＋PTH1200NA 에 80 ℃ 8 분간 담그고, 마지막에 오쿠노 제약 제조의 디스미어용 중화액 PTH-B303 에 45 ℃ 5 분간 담그어 실시하였다.
다음으로, 무전해 도금으로 0.4 ∼ 0.8 ㎛ 두께의 도금층을 형성한 후, 전해 도금에 의해 15 ∼ 30 ㎛ 의 도금층을 형성하였다. 이로써, 지지 기판과 외층 (제 2 금속층) 이 비관통공의 도금 부분을 통하여 전기적으로 접속되었다.
그 후, 표면에 감광성 드라이 필름 레지스트 (히타치 화성 (주) 제조, 상품명 : RD-1225) 를 라미네이트한 후, 상기 서술한 위치 맞춤용 구멍에 맞추어, 소정의 회로 패턴을 노광, 현상 처리하고, 또한 에칭 처리, 레지스트 박리를 실시하는 서브트랙티브 공법에 의해, 기판 표면에 제 2 회로 패턴층 (제 2 배선 도체) 을 형성하였다.
(박리 공정)
다음으로, 공정 5 로서, 상기 서술한 공정 1 에서 적층 프레스한, 접착층과 박리층의 경계부에 물리적인 힘을 가하여, 제 2 적층체로부터, 박리층이 부착된 동박과 수지층 (프리프레그) 을 박리하였다. 그 후, 제 2 적층체 표면에 남은 수지 (접착층) 를 디스미어 처리액으로 제거하여, 반도체 소자 탑재용 패키지 기판 (반도체 소자 탑재용 기판) 을 얻었다.
[비교예 1]
실시예 1 의 공정 1 에 있어서, 접착층을 도포한 캐리어가 부착된 동박을 사용하지 않고, 프리프레그 (수지층) 상에 직접 제 1 금속층을 형성한 지지 기판을 사용한 것 이외에는, 모두 실시예 1 과 동일하게 하여 적층체를 제작하고, 반도체 소자 탑재용 패키지 기판의 세퍼레이트를 시도하였다. 그 결과, 지지 기판과 패턴이 매립된 기판이 프리프레그의 수지에 의해 접착되어, 기판을 세퍼레이트할 수 없었다.
[비교예 2]
실시예 1 의 공정 1 에 있어서, 접착층을 도포한 캐리어가 부착된 동박을 사용하지 않고, 프리프레그 (수지층) 상에 직접 캐리어가 부착된 극박 동박 (미츠이 금속 광업 (주) 제조, 상품명 : MT18Ex, 두께 2 ㎛) 을 형성한 지지 기판을 사용하고, 공정 2 에 있어서, 에칭 처리 대신에 패턴 도금 처리로 제 1 배선 도체를 제작한 것 이외에는 실시예 1 과 동일하게 적층체를 제작하였다. 그때, 공정 2 에 있어서 패터닝에 필요한 시간은 50 분간 정도이고, 실시예 1 의 공정 2 와 비교해 약 10 배의 시간을 필요로 하였다.
[비교예 3]
실시예 1 의 공정 1 에 있어서, 접착층을 도포한 캐리어가 부착된 동박을 사용하지 않고, 프리프레그 (수지층) 상에 직접 캐리어가 부착된 극박 동박 (미츠이 금속 광업 (주) 제조, 상품명 : MT18Ex, 두께 2 ㎛) 을 형성하고 지지 기판을 사용한 것 이외에는 실시예 1 과 동일하게 적층체를 제작하고, 반도체 소자 탑재용 패키지 기판의 세퍼레이트를 시도하였다. 그 결과, 공정 2 의 에칭 처리에 의해 동박과 함께 캐리어가 부착된 극박 동박이 제거되어, 프리프레그의 수지층이 노출되어 버리고, 공정 3 에 있어서 프리프레그의 수지층과 공정 1 에 있어서의 프리프레그의 수지층이 용착되어 버려, 후의 공정에서 기판을 세퍼레이트할 수 없었다.
이상과 같이, 수지층 (프리프레그) 과 제 1 금속층 사이에 박리 수단을 구비한 접착층을 갖는 지지 기판을 사용한 실시예 1 ∼ 3 에 있어서는, 서브트랙티브 공법을 사용하여 제 1 배선 도체를 형성함으로써, 패턴 도금 공정을 사용한 제조 방법보다 적은 공정으로 반도체 소자 탑재용 패키지 기판을 형성할 수 있었다. 또한, 실시예에 있어서는, 지지 기판의 세퍼레이트도 원활하게 실시되었다. 또, 얻어진 반도체 소자 탑재용 패키지 기판은, 회로 형성 불량도 없고 양호하였다.
2016년 8월 5일에 출원된 일본 특허 출원 2016-154890호의 개시 및 2017년 4월 25일에 출원된 일본 특허 출원 2017-086338호의 개시는, 그 전체가 참조에 의해 본 명세서에 받아들여진다.
또, 명세서에 기재된 모든 문헌, 특허 출원, 및 기술 규격은, 개개의 문헌, 특허 출원, 및 기술 규격이 참조에 의해 받아들여지는 것이 구체적 또한 개개에 기재된 경우와 동일한 정도로, 본 명세서 중에 참조에 의해 받아들여진다.
1 : 수지층
2 : 중간층
2A : 캐리어층 (캐리어 동박)
2B : 극박 동박층 (금속막)
3 : 접착층
4 : 제 1 금속층
5 : 제 1 배선 도체
6 : 절연 수지층
7 : 제 2 금속층
8 : 비관통공
9 : 제 2 배선 도체
10 : 제 1 적층체 (지지 기판)
20 : 제 2 적층체 (지지 기판이 부착된 적층체)
30 : 반도체 소자 탑재용 패키지 기판

Claims (32)

  1. 수지층과, 상기 수지층의 적어도 일방의 면측에 형성되고 또한 박리 수단을 구비한 접착층과, 상기 접착층 상에 형성된 제 1 금속층을 갖는 제 1 적층체를 준비하는 제 1 적층체 준비 공정과,
    상기 제 1 금속층을 에칭하여, 상기 제 1 적층체에 제 1 배선 도체를 형성하는 제 1 배선 형성 공정과,
    상기 제 1 적층체의 상기 제 1 배선 도체가 형성된 면에, 절연 수지층과 제 2 금속층을 이 순서로 적층하여, 제 2 적층체를 형성하는 제 2 적층체 형성 공정과,
    상기 절연 수지층에 상기 제 1 배선 도체에 이르는 비관통공을 형성하고, 상기 비관통공이 형성된 상기 절연 수지층에 전해 도금 및 무전해 도금 중 적어도 하나를 실시하여, 상기 절연 수지층 상에 제 2 배선 도체를 형성하는 제 2 배선 형성 공정과,
    상기 제 2 배선 도체가 형성된 상기 제 2 적층체로부터, 적어도 상기 수지층을 박리하는 박리 공정
    을 포함하며,
    상기 접착층이 비금속층이며, 또한, 상기 접착층과 상기 제 1 금속층이 인접한, 반도체 소자 탑재용 패키지 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 배선 형성 공정은, 상기 제 1 적층체의 상기 제 1 금속층 상에 레지스트를 적층하는 공정과,
    포토리소그래피에 의해 상기 레지스트를 현상하여 상기 제 1 금속층 상에 배선 회로 패턴을 형성하는 공정과,
    상기 제 1 금속층을, 에칭액을 사용하여 패터닝하고, 상기 패터닝된 상기 제 1 금속층 상의 상기 배선 회로 패턴을 제거하여, 상기 접착층 상에 제 1 배선 도체를 형성하는 공정
    을 포함하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 2 적층체 형성 공정은, 상기 제 1 배선 도체 상에 조화 처리를 실시하고, 상기 조화 처리가 실시된 상기 제 1 배선 도체가 형성된 면에, 상기 절연 수지층과 제 2 금속층을 가열 가압하여 이 순서로 적층하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 2 배선 형성 공정은, 상기 전해 도금 및 무전해 도금 중 적어도 하나에 의해 상기 비관통공의 내벽을 접속하고, 또한 서브트랙티브 공법 또는 세미애디티브 공법에 의해 상기 제 2 배선 도체를 형성하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 2 배선 형성 공정에 의해 상기 절연 수지층 상에 상기 제 2 배선 도체가 형성된 상기 제 2 적층체에 대해, 또한 상기 제 2 적층체 형성 공정 및 상기 제 2 배선 형성 공정과 동일한 공정을 n 회 반복 실시하여 (n ＋ 2) 층의 배선 도체를 갖는 빌드업 구조를 갖는 제 n 적층체를 형성하고,
    상기 박리 공정은, 상기 제 n 적층체로부터 적어도 상기 수지층을 박리하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 제 2 배선 형성 공정은, 레이저에 의해 상기 비관통공을 형성하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  7. 제 1 항에 있어서,
    상기 박리 공정은, 적어도 상기 수지층을 물리적 수단에 의해 박리하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  8. 제 1 항에 있어서,
    상기 수지층의 두께가 1 ㎛ 이상인 반도체 소자 탑재용 패키지 기판의 제조 방법.
  9. 제 1 항에 있어서,
    상기 제 1 금속층의 두께가 100 ㎛ 이하인 반도체 소자 탑재용 패키지 기판의 제조 방법.
  10. 제 1 항에 있어서,
    상기 접착층의 두께가 100 ㎛ 이하인 반도체 소자 탑재용 패키지 기판의 제조 방법.
  11. 제 1 항에 있어서,
    상기 제 1 적층체의 두께가 30 ∼ 300 ㎛ 인 반도체 소자 탑재용 패키지 기판의 제조 방법.
  12. 제 1 항에 있어서,
    상기 절연 수지층의 두께가 5 ∼ 100 ㎛ 인 반도체 소자 탑재용 패키지 기판의 제조 방법.
  13. 제 1 항에 있어서,
    상기 박리 공정에 있어서, 적어도 상기 수지층이 박리된 상기 제 2 적층체로부터, 적어도 상기 접착층을 제거하는 공정을 포함하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  14. 제 13 항에 있어서,
    상기 박리 공정에 있어서, 에칭액 또는 디스미어액을 사용하여 상기 제거를 실시하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  15. 제 13 항에 있어서,
    상기 박리 공정에 있어서, 플라즈마 처리에 의해 상기 제거를 실시하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 박리 수단이, 캐리어층 및 두께 5 ㎛ 이하의 금속막을 포함하고 상기 접착층과 상기 수지층 사이에 형성된 중간층이고, 상기 캐리어층이 상기 수지층측에 배치된 반도체 소자 탑재용 패키지 기판의 제조 방법.
  17. 제 16 항에 있어서,
    상기 박리 공정에 있어서, 상기 제 2 적층체로부터, 상기 수지층 및 상기 캐리어층을 박리하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  18. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 박리 수단이, 불소계 수지를 포함하고 상기 접착층과 상기 수지층 사이에 형성된 중간층인 반도체 소자 탑재용 패키지 기판의 제조 방법.
  19. 제 18 항에 있어서,
    상기 박리 공정에 있어서, 상기 제 2 적층체로부터, 상기 수지층 및 상기 중간층을 박리하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  20. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 박리 수단이 열팽창성 입자이고, 상기 접착층이 상기 열팽창성 입자를 상기 제 1 금속층과의 계면측에 포함하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  21. 제 20 항에 있어서,
    상기 박리 공정에 있어서, 상기 제 2 적층체로부터, 적어도 상기 수지층 및 상기 접착층을 박리하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  22. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 박리 수단이, 박리층과 두께 1 ㎛ 이상의 금속막을 포함하고 상기 접착층과 상기 수지층 사이에 형성된 중간층인 반도체 소자 탑재용 패키지 기판의 제조 방법.
  23. 제 22 항에 있어서,
    상기 박리 공정에 있어서, 상기 제 2 적층체로부터, 상기 수지층 및 상기 중간층을 박리하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  24. 제 16 항에 있어서,
    상기 박리 공정은, 추가로 상기 중간층을 제거하는 공정을 포함하는 반도체 소자 탑재용 패키지 기판의 제조 방법.
  25. 제 16 항에 있어서,
    상기 중간층의 두께가 1 ㎛ 이상인 반도체 소자 탑재용 패키지 기판의 제조 방법.
  26. 수지층과,
    상기 수지층의 적어도 일방의 면측에 형성되고 또한 박리 수단을 구비한 접착층과,
    상기 접착층 상에 형성된 금속층
    을 갖고,
    상기 접착층이 비금속층이며, 또한, 상기 접착층과 상기 금속층이 인접한, 지지 기판.
  27. 제 26 항에 있어서,
    상기 박리 수단이, 캐리어층 및 두께 5 ㎛ 이하의 금속막을 포함하고 상기 접착층과 상기 수지층 사이에 형성된 중간층이고, 상기 캐리어층이 상기 수지층측에 배치된 지지 기판.
  28. 제 26 항에 있어서,
    상기 박리 수단이, 불소계 수지를 포함하고 상기 접착층과 상기 수지층 사이에 형성된 중간층인 지지 기판.
  29. 제 26 항에 있어서,
    상기 박리 수단이 열팽창성 입자이고, 상기 접착층이 상기 열팽창성 입자를 상기 금속층과의 계면측에 포함하는 지지 기판.
  30. 제 26 항에 있어서,
    상기 박리 수단이, 박리층과 두께 1 ㎛ 이상의 금속막을 포함하고 상기 접착층과 상기 수지층 사이에 형성된 중간층인 지지 기판.
  31. 제 26 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 수지층의 양면의 각각에, 상기 접착층 및 상기 금속층이 배치된 지지 기판.
  32. 수지층과,
    상기 수지층의 적어도 일방의 면측에 형성되고 박리 수단을 구비한 접착층과,
    상기 접착층 상에 형성된 절연 수지층과,
    상기 절연 수지층에 매설된 제 1 배선 도체와,
    상기 절연 수지층 상에 형성된 제 2 금속층
    을 갖고,
    상기 접착층이 비금속층이며, 또한, 상기 접착층과 상기 제 1 배선 도체가 인접한, 지지 기판이 부착된 적층체.
KR1020187035950A 2016-08-05 2017-08-04 지지 기판, 지지 기판이 부착된 적층체 및 반도체 소자 탑재용 패키지 기판의 제조 방법 KR102396894B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016154890 2016-08-05
JPJP-P-2016-154890 2016-08-05
JP2017086338 2017-04-25
JPJP-P-2017-086338 2017-04-25
PCT/JP2017/028432 WO2018026004A1 (ja) 2016-08-05 2017-08-04 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法

Publications (2)

Publication Number Publication Date
KR20190035616A KR20190035616A (ko) 2019-04-03
KR102396894B1 true KR102396894B1 (ko) 2022-05-11

Family

ID=61073013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187035950A KR102396894B1 (ko) 2016-08-05 2017-08-04 지지 기판, 지지 기판이 부착된 적층체 및 반도체 소자 탑재용 패키지 기판의 제조 방법

Country Status (7)

Country Link
US (2) US11217445B2 (ko)
EP (1) EP3496138B1 (ko)
JP (1) JP7172597B2 (ko)
KR (1) KR102396894B1 (ko)
CN (1) CN109564899B (ko)
TW (1) TWI801346B (ko)
WO (1) WO2018026004A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102419707B1 (ko) * 2017-04-27 2022-07-11 미츠비시 가스 가가쿠 가부시키가이샤 지지체 및 그것을 사용한 반도체 소자 실장 기판의 제조 방법
CN113196892A (zh) * 2018-12-14 2021-07-30 三菱瓦斯化学株式会社 半导体元件搭载用封装基板的制造方法
CN113243146A (zh) * 2018-12-14 2021-08-10 三菱瓦斯化学株式会社 半导体元件搭载用封装基板的制造方法
JP7016445B2 (ja) * 2019-02-25 2022-02-04 三菱電機株式会社 半導体素子の製造方法
CN111430299B (zh) * 2020-03-30 2023-05-30 深圳市华星光电半导体显示技术有限公司 微胶囊剥离剂组合物及其用于制备柔性基板的方法
CN113643991A (zh) * 2021-06-29 2021-11-12 华宇华源电子科技（深圳）有限公司 一种新型板级塑封的加工方法及结构
CN113784548B (zh) * 2021-08-10 2024-04-16 深圳市信维通信股份有限公司 三明治胶层制备方法及多层线路板制备方法
TW202322225A (zh) * 2021-09-30 2023-06-01 日商Ｍｇｃ電子科技股份有限公司 半導體元件搭載用封裝基板之製造方法及附支撐基板之積層體
TW202336944A (zh) * 2021-09-30 2023-09-16 日商Ｍｇｃ電子科技股份有限公司 半導體元件搭載用封裝基板之製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101137A (ja) * 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2009032918A (ja) * 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法
JP2014179429A (ja) * 2013-03-14 2014-09-25 Toshiba Corp 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057472A (ja) * 1999-08-18 2001-02-27 Hitachi Chem Co Ltd 多層印刷配線板の製造方法
US20050064183A1 (en) * 2003-09-23 2005-03-24 3M Innovative Properties Company Adhesive articles including a nanoparticle primer and methods for preparing same
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
TW200804626A (en) * 2006-05-19 2008-01-16 Mitsui Mining & Smelting Co Copper foil provided with carrier sheet, method for fabricating copper foil provided with carrier sheet, surface-treated copper foil provided with carrier sheet, and copper-clad laminate using the surface-treated copper foil provided with carrier she
JP2007335698A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
TWI475932B (zh) * 2008-09-29 2015-03-01 Ngk Spark Plug Co 帶有補強材之配線基板
JP4533449B2 (ja) * 2008-10-16 2010-09-01 新光電気工業株式会社 配線基板の製造方法
TWI365026B (en) 2009-06-11 2012-05-21 Unimicron Technology Corp Method for fabricating packaging substrate and base therefor
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
KR101043540B1 (ko) * 2009-10-01 2011-06-21 삼성전기주식회사 인쇄회로기판의 제조방법
KR20110077403A (ko) * 2009-12-30 2011-07-07 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP5896200B2 (ja) * 2010-09-29 2016-03-30 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法
JP5903337B2 (ja) * 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP6054080B2 (ja) 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
JP6063183B2 (ja) 2012-08-31 2017-01-18 パナソニックＩｐマネジメント株式会社 剥離可能銅箔付き基板及び回路基板の製造方法
WO2015076373A1 (ja) 2013-11-22 2015-05-28 三井金属鉱業株式会社 回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板
TWI621381B (zh) * 2014-04-02 2018-04-11 Jx Nippon Mining & Metals Corp Laminated body with metal foil with carrier
US9756735B2 (en) * 2014-10-17 2017-09-05 Ibiden Co., Ltd. Method for manufacturing printed wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101137A (ja) * 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2009032918A (ja) * 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法
JP2014179429A (ja) * 2013-03-14 2014-09-25 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
EP3496138A1 (en) 2019-06-12
CN109564899B (zh) 2023-06-06
KR20190035616A (ko) 2019-04-03
US20190181000A1 (en) 2019-06-13
US20210257207A1 (en) 2021-08-19
JPWO2018026004A1 (ja) 2019-06-06
TW201807750A (zh) 2018-03-01
WO2018026004A1 (ja) 2018-02-08
EP3496138A4 (en) 2019-10-09
US11217445B2 (en) 2022-01-04
JP7172597B2 (ja) 2022-11-16
CN109564899A (zh) 2019-04-02
TWI801346B (zh) 2023-05-11
EP3496138B1 (en) 2024-01-17

Similar Documents

Publication Publication Date Title
KR102396894B1 (ko) 지지 기판, 지지 기판이 부착된 적층체 및 반도체 소자 탑재용 패키지 기판의 제조 방법
KR20110058691A (ko) 에폭시 수지 조성물
KR102394519B1 (ko) 반도체 소자 탑재용 패키지 기판의 제조 방법 및 반도체 소자 실장 기판의 제조 방법
TWI830797B (zh) 半導體元件搭載用封裝基板之製造方法
JP7164839B2 (ja) 積層体、金属箔張積層板、パターニングされた金属箔付き積層体、ビルドアップ構造を有する積層体、プリント配線板、多層コアレス基板、及びその製造方法
KR102419707B1 (ko) 지지체 및 그것을 사용한 반도체 소자 실장 기판의 제조 방법
TWI801684B (zh) 半導體元件搭載用封裝基板之製造方法
WO2022209851A1 (ja) 基板及び配線基板の製造方法
KR20240070561A (ko) 반도체 소자 탑재용 패키지 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant