CN113243146A - 半导体元件搭载用封装基板的制造方法 - Google Patents

半导体元件搭载用封装基板的制造方法 Download PDF

Info

Publication number
CN113243146A
CN113243146A CN201980081480.XA CN201980081480A CN113243146A CN 113243146 A CN113243146 A CN 113243146A CN 201980081480 A CN201980081480 A CN 201980081480A CN 113243146 A CN113243146 A CN 113243146A
Authority
CN
China
Prior art keywords
metal layer
substrate
layer
resin layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980081480.XA
Other languages
English (en)
Inventor
平野俊介
加藤祯启
小柏尊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Publication of CN113243146A publication Critical patent/CN113243146A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种半导体元件搭载用封装基板的制造方法，其为具备绝缘层和设置于绝缘层上的布线导体的半导体元件搭载用封装基板的制造方法，所述制造方法包括如下工序：第1基板形成工序(a)，在厚度为1μm～80μm的芯树脂层的两面形成配置有第1金属层、第1绝缘性树脂层和第2金属层的层叠体，将层叠体同时加热加压，形成第1基板，所述第1金属层的厚度为1μm～70μm且能从芯树脂层剥离；图案化工序(b)，在第1基板的第2金属层上形成图案；第2基板形成工序(c)，在前述第1基板的第2金属层表面配置第2绝缘性树脂层和第3金属层，形成层叠体，将所形成的层叠体加热加压，形成第2基板；和，剥离工序(d)，从芯树脂层剥离第3基板，所述第3基板具备第1金属层、第1绝缘性树脂层、第2金属层、第2绝缘性树脂层和第3金属层。

Description

半导体元件搭载用封装基板的制造方法
技术领域
本发明涉及半导体元件搭载用封装基板的制造方法。
背景技术
电子设备、通信设备、和个人电脑等中广泛使用的半导体封装的高功能化和小型化近年来日益加速。伴随与此，要求半导体封装中的印刷电路板和半导体元件搭载用封装基板的薄型化。通常，印刷电路板和半导体元件搭载用封装基板通过在支撑基板上将成为电路图案的层(以下，也简称为“布线导体”)和绝缘材料层叠而制作。
作为这种半导体元件搭载用封装基板的制造方法，例如公开了如下方法：使用在带载体箔的极薄铜箔的载体箔面设置第1绝缘树脂而成的电路形成用基板，通过图案电解镀铜形成第1布线导体，进而，层叠第2绝缘树脂，之后形成第2布线导体(例如参照下述专利文献1)。另外，公开了一种使用由树脂制的板状载体、和能剥离地密合在该载体的至少一个面的金属箔形成的层叠物的印刷电路板的制造技术(例如参照下述专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2005-101137号公报
专利文献2：国际公开WO2014/046291号公报
发明内容
发明要解决的问题
作为制造半导体元件搭载用封装基板的手法，已知有如下手法：以在芯树脂层的两面设有金属箔的覆铜层叠板为中心，在其两面积层预浸料等绝缘层和金属箔形成电路形成用基板，使用所形成的电路形成用基板。电路形成用基板在具有4层金属箔的情况下，也被称为“4层无芯屏蔽板”，例如，对于4层无芯屏蔽板，之后经过图案化工序等成为6层无芯屏蔽板，从芯树脂层剥离设置于其两面的各基板(层叠体)。
通常，电路形成用基板的制造方法中，在芯树脂层的两面配置金属层后，为了形成覆铜层叠板，通过加热和加压实施第1次的加压工序，之后，层叠树脂层等后实施第2次的加压工序，形成电路形成用基板。
与此相对，还伴有对准、加压技术等的发展，从削减工序数的观点出发，研究了同时形成电路形成用基板。同时形成电路形成用基板的情况下，省略用于形成覆铜层叠板的第1次的加压工序，仅实施第2次的加压工序，形成电路形成用基板。
如此，如果同时形成电路形成用基板，则可以省略一次加压工序，因此，可以改善电路形成用基板和使用其的半导体元件搭载用封装基板的制造效率。然而，如果同时制作电路基板形成基板，则从芯树脂层剥离设置于其两面的各基板时，在所剥离的芯树脂层侧的金属箔中有时产生褶皱、凹凸。如此有褶皱、凹凸的金属箔成为图案化不良的原因，结果在同时形成电路形成用基板的情况下，半导体元件搭载用封装基板的成品率有时会降低。
为了解决上述课题，本发明的目的在于，提供：生产效率良好、成品率优异的半导体元件搭载用封装基板的制造方法。
用于解决问题的方案
<1>一种半导体元件搭载用封装基板的制造方法，其为具备绝缘层和设置于前述绝缘层上的布线导体的半导体元件搭载用封装基板的制造方法，所述制造方法包括如下工序：
第1基板形成工序(a)：在厚度为1μm～80μm的芯树脂层的两面形成依次配置有第1金属层、第1绝缘性树脂层和第2金属层的层叠体，将前述层叠体同时加热加压，形成第1基板，前述第1金属层的厚度为1μm～70μm且能从前述芯树脂层剥离；
图案化工序(b)：在前述第1基板的前述第2金属层上形成图案；
第2基板形成工序(c)：在前述第1基板的前述第2金属层表面依次配置第2绝缘性树脂层和第3金属层，形成层叠体，将所形成的层叠体加热加压，形成第2基板；和，
剥离工序(d)：从前述芯树脂层剥离第3基板，前述第3基板依次具备前述第1金属层、前述第1绝缘性树脂层、前述第2金属层、前述第2绝缘性树脂层和前述第3金属层。
<2>根据前述<1>所述的半导体元件搭载用封装基板的制造方法，其中，还包括如下布线导体形成工序(e)：在前述第3基板的表面形成达到前述第2金属层表面的非贯通孔，对前述非贯通孔的内壁实施电解镀铜和/或化学镀铜，使前述第2金属层与前述第1金属层和前述第3金属层分别连接，在前述第3基板的表面形成第4金属层，在前述第4金属层形成图案，从而形成前述布线导体。
<3>根据前述<1>或<2>所述的半导体元件搭载用封装基板的制造方法，其中，前述第3基板的厚度为5μm～100μm。
<4>根据前述<1>～<3>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述第1金属层具备脱模层，前述层叠体以前述脱模层与前述芯树脂层接触的方式配置前述第1金属层。
<5>根据前述<1>～<4>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述第3金属层具备载体层，前述第2基板形成工序(c)中将前述第1基板加热加压后，从前述第3金属层去除前述载体层。
<6>根据前述<1>～<5>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述第1金属层、前述第2金属层和前述第3金属层中的至少任一者为铜箔。
<7>根据前述<1>～<6>中任一项所述的半导体元件搭载用封装基板的制造方法，其中，前述芯树脂层、第1绝缘性树脂层和第2绝缘性树脂层中的至少任一者为基材中浸渗有树脂的预浸料。
发明的效果
根据本发明，可以提供：生产效率良好、成品率优异的半导体元件搭载用封装基板的制造方法。
附图说明
图1为用于说明本发明的半导体元件搭载用封装基板的制造方法的一实施方式的概要图。
具体实施方式
以下，以实施方式为例对本发明进行说明。但本发明的方式不限定于以下说明的实施方式。
本实施方式的半导体元件搭载用封装基板的制造方法(以下，有时简称为“本实施方式的制造方法”)为具备绝缘层和设置于前述绝缘层上的布线导体的半导体元件搭载用封装基板的制造方法，
所述制造方法包括如下工序：
第1基板形成工序(a)，在厚度为1μm～80μm的芯树脂层的两面形成依次配置有第1金属层、第1绝缘性树脂层和第2金属层的层叠体，将前述层叠体同时加热加压，形成第1基板，所述第1金属层的厚度为1μm～70μm且能从前述芯树脂层剥离；
图案化工序(b)，在前述第1基板的前述第2金属层上形成图案；
第2基板形成工序(c)，在前述第1基板的前述第2金属层表面依次配置第2绝缘性树脂层和第3金属层，形成层叠体，将所形成的层叠体加热加压，形成第2基板；和，
剥离工序(d)，从前述芯树脂层剥离第3基板，所述第3基板依次具备前述第1金属层、前述第1绝缘性树脂层、前述第2金属层、前述第2绝缘性树脂层和前述第3金属层。
本实施方式的半导体元件搭载用封装基板的制造方法中，在厚度为1μm～80μm的芯树脂层的两面形成依次配置有第1金属层、第1绝缘性树脂层和第2金属层的层叠体，将前述层叠体同时加热加压，形成第1基板，所述第1金属层的厚度为1μm～70μm且能从前述芯树脂层剥离。该第1基板为相当于电路形成用基板的基板。此处，“电路形成用基板”是指，包含芯树脂层、金属箔和树脂层的层叠体，在金属箔上未实施图案化等的状态。另外，本实施方式的制造方法中，同时形成第1基板(电路形成用基板)。此处，“同时形成第1基板(电路形成用基板)”是指，第1基板形成工序(a)中，以芯树脂层为中心，在其两面依次配置第1金属层、第1绝缘性树脂层和第2金属层后，进行加热加压(实施加压工序)，形成第1基板(电路形成用基板)的工序，其含义为：省略用于形成覆铜层叠板(在芯树脂层的两面仅层叠有第1金属层的状态)的加压工序，通过实施一次加压工序，从而形成第1基板。
进而，本实施方式的制造方法使用厚度为1μm～80μm的芯树脂层。即，本实施方式的制造方法中，通过使用厚度为1μm～80μm的芯树脂层，从而即使同时形成第1基板(电路形成用基板)，也可以抑制剥离工序(d)中从芯树脂层剥离的基板(第3基板)的芯树脂层侧的金属层中产生褶皱、凹凸的情况。因此，本实施方式的制造方法通过同时形成第1基板(电路形成用基板)来提高生产效率，且进而抑制成为产生图案化不良的金属层的褶皱、凹凸的发生，因此，可以改善半导体元件搭载用封装基板的成品率。
以下，对本实施方式的制造方法详细记载。
[第1基板形成工序(a)]
第1基板形成工序(a)为如下工序：在厚度为1μm～80μm的芯树脂层的两面形成依次配置有厚度为1μm～70μm且能从前述芯树脂层剥离的第1金属层、第1绝缘性树脂层和第2金属层的层叠体，将前述层叠体同时加热加压，形成第1基板。利用图1对第1基板(电路形成用基板)的构成进行说明。图1为用于说明本发明的半导体元件搭载用封装基板的制造方法的一实施方式的概要图。如图1(A)和图1(B)所示，电路形成用基板(第1基板)1在芯树脂层2(例如预浸料)的两面从芯树脂层2的表面侧依次设有第1金属层3、第1绝缘性树脂层4和第2金属层5。
第1基板形成工序(a)中，以芯树脂层为中心，在其两面依次配置第1金属层、第1绝缘性树脂层和第2金属层，形成层叠体后，进行加热加压，形成第1基板。此时，未实施用于形成覆铜层叠板(在芯树脂层的两面仅层叠有第1金属层的状态)的加压工序，层叠第1绝缘性树脂层和第2金属层后，实施一次加压工序，从而形成第1基板。
形成层叠体的层叠的方法、条件没有特别限定，例如，对于层叠体，在温度220±2℃、压力5±0.2MPa、保持时间60分钟的条件下实施真空加压，从而可以形成第1基板。另外，为了得到各金属层与芯树脂层或各绝缘性树脂层的密合力，可以对各金属层的表面实施粗糙化处理。前述粗糙化处理没有特别限定，可以适宜使用公知的手段，例如可以举出使用铜表面粗糙化液的手段。
(芯树脂层)
作为第1基板形成工序(a)中的芯树脂层，没有特别限定，例如可以使用：在玻璃布等基材中浸渗有热固性树脂等绝缘性的树脂材料(绝缘材料)而成的预浸料、绝缘性的薄膜材料等。
芯树脂层的厚度为1μm～80μm。芯树脂层的厚度如果低于1μm，则成为树脂的成型不良，如果超过80μm，则在同时形成第1基板时，剥离工序后从芯树脂层剥离的第3基板表面的金属层中会产生褶皱、凹凸。从层叠成型性的观点出发，芯树脂层的厚度优选3μm～40μm、进一步优选10μm～25μm。
“预浸料”是使树脂组合物等绝缘材料浸渗或涂覆于基材而成的。作为基材，没有特别限定，可以适宜使用各种电绝缘材料用层叠板中使用的公知的物质。作为构成基材的材料，例如可以举出E玻璃、D玻璃、S玻璃或Q玻璃等无机纤维；聚酰亚胺、聚酯或四氟乙烯等有机纤维；和它们的混合物等。基材没有特别限定，例如可以适宜使用织布、无纺布、粗纱、短切毡、缓冲垫等具有形状的基材。基材的材质和形状可以根据目标成型物的用途、性能而选择，根据需要可以单独使用或也可以使用2种以上的材质和形状。
对于基材的厚度，只要芯树脂层的厚度成为1μm～80μm的范围就没有特别限制，通常可以使用10μm～30μm的基材。另外，作为基材，可以使用由硅烷偶联剂等进行了表面处理者、以机械的方式实施了开纤处理者，这些基材从耐热性、耐湿性、加工性的方面出发是适合的。
作为前述绝缘材料，没有特别限定，可以适宜选定用作印刷电路板的绝缘材料的公知的树脂组合物而使用。作为前述树脂组合物，可以使用耐热性、耐化学药品性良好的热固性树脂作为基础。作为热固性树脂，没有特别限定，可以示例酚醛树脂、环氧树脂、氰酸酯树脂、马来酰亚胺树脂、异氰酸酯树脂、苯并环丁烯树脂、乙烯基树脂等。热固性树脂可以单独使用1种，也可以混合2种以上而使用。
热固性树脂中，从耐热性、耐化学药品性、电特性优异、较廉价的方面出发，环氧树脂可以适合作为绝缘材料使用。作为环氧树脂，例如可以举出双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、脂环式环氧树脂、脂肪族链状环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、双酚A酚醛清漆型环氧树脂、联苯酚的二缩水甘油醚化物、萘二醇的二缩水甘油醚化物、酚类的二缩水甘油醚化物、醇类的二缩水甘油醚化物、和它们的烷基取代体、卤化物、氢化物等。环氧树脂可以单独使用1种，也可以混合2种以上而使用。另外，与该环氧树脂一起使用的固化剂只要使环氧树脂固化就可以不受限定地使用，例如有：多官能酚类、多官能醇类、胺类、咪唑化合物、酸酐、有机磷化合物和它们的卤化物等。这些环氧树脂固化剂可以单独使用1种，也可以混合2种以上而使用。
前述氰酸酯树脂是通过加热而生成以三嗪环为重复单元的固化物的树脂，固化物的介电特性优异。因此，特别适合于要求高频特性的情况等。作为氰酸酯树脂，没有特别限定，例如可以举出2,2-双(4-氰氧苯基)丙烷、双(4-氰氧苯基)乙烷、2,2-双(3,5-二甲基-4-氰氧苯基)甲烷、2,2-(4-氰氧苯基)-1,1,1,3,3,3-六氟丙烷、α,α’-双(4-氰氧苯基)-间二异丙基苯、苯酚酚醛清漆和烷基苯酚酚醛清漆的氰酸酯酯化物等。其中，2,2-双(4-氰氧苯基)丙烷的固化物的介电特性与固化性的均衡性特别良好，在成本方面也廉价，故优选。这些氰酸酯酯化合物等氰酸酯树脂可以单独使用1种，也可以混合2种以上而使用。另外，前述氰酸酯酯化合物的一部分可以预先低聚物化为三聚体、五聚体。
进而，对于氰酸酯树脂也可以组合使用固化催化剂、固化促进剂。作为固化催化剂，例如可以使用锰、铁、钴、镍、铜、锌等金属类，具体而言，可以举出2-乙基己酸盐、辛酸盐等有机金属盐、乙酰丙酮络合物等有机金属络合物。固化催化剂可以单独使用1种，也可以混合2种以上而使用。
另外，作为固化促进剂，优选使用酚类，可以使用壬基酚、对枯基酚等单官能酚、双酚A、双酚F、双酚S等二官能酚、或苯酚酚醛清漆、甲酚酚醛清漆等多官能酚等。固化促进剂可以单独使用1种，也可以混合2种以上而使用。
考虑介电特性、耐冲击性、薄膜加工性等，在用作前述绝缘材料的树脂组合物中，也可以共混热塑性树脂。作为热塑性树脂，没有特别限定，例如可以举出氟树脂、聚苯醚、改性聚苯醚、聚苯硫醚、聚碳酸酯、聚醚酰亚胺、聚醚醚酮、聚丙烯酸酯、聚酰胺、聚酰胺酰亚胺、聚丁二烯等。热塑性树脂可以单独使用1种，也可以混合2种以上而使用。
热塑性树脂中，从可以改善固化物的介电特性的观点出发，配混聚苯醚和改性聚苯醚而使用是有用的。作为聚苯醚和改性聚苯醚，例如可以举出聚(2,6-二甲基-1,4-亚苯基)醚、聚(2,6-二甲基-1,4-亚苯基)醚与聚苯乙烯的合金化聚合物、聚(2,6-二甲基-1,4-亚苯基)醚与苯乙烯-丁二烯共聚物的合金化聚合物、聚(2,6-二甲基-1,4-亚苯基)醚与苯乙烯-马来酸酐共聚物的合金化聚合物、聚(3,6-二甲基-1,4-亚苯基)醚与聚酰胺的合金化聚合物、聚(2,6-二甲基-1,4-亚苯基)醚与苯乙烯-丁二烯-丙烯腈共聚物的合金化聚合物等。另外，为了对聚苯醚赋予反应性、聚合性，可以在聚合物链末端导入胺基、环氧基、羧基、苯乙烯基等官能团，或在聚合物链侧链导入胺基、环氧基、羧基、苯乙烯基、甲基丙烯酰基等官能团。
热塑性树脂中，从耐湿性优异、进而对金属的粘接性良好的观点出发，聚酰胺酰亚胺树脂是有用的。聚酰胺酰亚胺树脂的原料没有特别限定，作为酸性成分，可以举出偏苯三酸酐、偏苯三酸酐单氯化物，作为胺成分，可以举出间苯二胺、对苯二胺、4,4’-二氨基二苯醚、4,4’-二氨基二苯基甲烷、双[4-(氨基苯氧基)苯基]砜、2,2’-双[4-(4-氨基苯氧基)苯基]丙烷等。聚酰胺酰亚胺树脂可以进行硅氧烷改性以改善干燥性，该情况下，作为氨基成分，可以使用硅氧烷二胺。聚酰胺酰亚胺树脂如果考虑薄膜加工性，则优选使用分子量为5万以上者。
对于上述热塑性树脂，作为主要用于预浸料的绝缘材料进行了说明，但这些热塑性树脂不限定于作为预浸料的应用。例如，也可以将使用上述热塑性树脂加工成薄膜而成者(薄膜材料)作为前述电路形成用基板中的芯树脂层使用。
用作绝缘材料的树脂组合物中，也可以混合无机填料。无机填料没有特别限定，例如可以举出氧化铝、氢氧化铝、氢氧化镁、粘土、滑石、三氧化锑、五氧化锑、氧化锌、熔融二氧化硅、玻璃粉、石英粉、Shirasu balloon等。这些无机填料可以单独使用1种，也可以混合2种以上而使用。
用作绝缘材料的树脂组合物可以含有有机溶剂。作为有机溶剂，没有特别限定，可以根据期望组合使用苯、甲苯、二甲苯、三甲基苯那样的芳香族烃系溶剂；丙酮、甲乙酮、甲基异丁基酮那样的酮系溶剂；四氢呋喃那样的醚系溶剂；异丙醇、丁醇那样的醇系溶剂；2-甲氧基乙醇、2-丁氧基乙醇那样的醚醇溶剂；N-甲基吡咯烷酮、N,N-二甲基甲酰胺、N,N-二甲基乙酰胺那样的酰胺系溶剂等。需要说明的是，制作预浸料时的清漆中的溶剂量相对于树脂组合物整体，优选设为40～80质量％的范围。另外，前述清漆的粘度期望20～100cP(20～100mPa·s)的范围。
用作绝缘材料的树脂组合物可以含有阻燃剂。作为阻燃剂，没有特别限定，例如可以使用十溴二苯醚、四溴双酚A、四溴苯二甲酸酐、三溴苯酚等溴化合物、磷酸三苯酯、磷酸三(二甲苯)酯、磷酸甲苯基二苯酯等磷化合物、氢氧化镁、氢氧化铝等金属氢氧化物、红磷和其改性物、三氧化锑、五氧化锑等锑化合物、三聚氰胺、氰尿酸、氰尿酸三聚氰胺等三嗪化合物等公知常用的阻燃剂。
对于用作绝缘材料的树脂组合物，进一步根据需要可以加入上述固化剂、固化促进剂、以及热塑性颗粒、着色剂、紫外线不透射剂、抗氧化剂、还原剂等各种添加剂、填充剂。
对于本实施方式中的预浸料，例如，将树脂组合物(包含清漆)浸渗或涂覆于基材，使得树脂组合物相对于上述基材的附着量以干燥后的预浸料中的树脂含有率计成为20～90质量％，然后在100～200℃的温度下加热干燥1～30分钟，从而可以得到作为半固化状态(B阶状态)的预浸料。作为这种预浸料，例如可以使用三菱瓦斯化学制的GHPL-830NSF系列(制品名)。
(第1金属层)
第1金属层使用厚度为1μm～70μm且能从前述芯树脂层剥离的金属箔。第1金属层的厚度如果低于1μm，则第1～第3基板成为成型不良，如果超过70μm，则会成为表面不良。从电路形成性的观点出发，第1金属层的厚度优选1μm～12μm、进一步优选2μm～5μm。
如后述，第3基板在剥离工序中从芯树脂层与第1金属层的界面被剥离。从降低剥离不良的观点出发，剥离工序中从芯树脂层剥离时的第1金属层的表面粗糙度(JISB0601：2001所示的10点平均粗糙度(Rzjis))优选1μm～3μm、进一步优选1μm～2μm、特别优选1μm～1.5μm。第1金属层的表面粗糙度例如可以如下测定：将样品切割成5×5cm后，用显微镜VR-3100(KEYENCE公司制)测定1×1cm的范围。
作为第1金属层，例如可以使用铜箔。另外，作为铜箔，例如可以使用可剥离型的铜箔。“可剥离型”的铜箔是指，具有脱模层的极薄铜箔，脱模层例如是指能剥离的铜箔。使用可剥离型的铜箔的情况下，第1金属层以脱模层与芯树脂层接触的方式层叠。
作为脱模层，例如可以举出至少包含硅化合物的层，例如，在铜箔或极薄铜箔上赋予单独或组合多种硅烷化合物而成的硅化合物，从而可以形成。需要说明的是，赋予硅化合物的手段没有特别限定，例如可以使用涂布等公知的手段。可以对铜箔的与脱模层的粘接面实施防锈处理(形成防锈处理层)。前述防锈处理可以使用镍、锡、锌、铬、钼、钴中的任意者、或它们的合金而进行。
脱模层的层厚没有特别限定，从去除性和剥离性的观点出发，优选5nm～100nm、进而优选10nm～80nm、特别优选20nm～60nm。
(第1绝缘性树脂层)
作为第1绝缘性树脂层，可以使用与上述芯树脂层同样的材料(例如预浸料)。另外，第1绝缘性树脂层的厚度可以根据期望适宜设定，因此，没有特别限定，例如可以设为10μm～100μm，优选10μm～50μm、进而优选10μm～30μm。
(第2金属层)
作为第2金属层，例如可以使用与上述第1金属层同样的材料(例如铜箔)。第2金属层的厚度可以根据期望适宜设定，因此，没有特别限定，例如可以设为2μm～70μm，优选2μm～18μm、进而优选2μm～12μm。
另外，作为第2金属层，例如可以使用带载体的极薄铜箔。该情况下，第2金属层以铜箔等与第2绝缘性树脂层接触的方式配置，通过加热加压，形成第1基板后剥离载体。
[图案化工序(b)]
图案化工序(b)是在上述第1基板(电路形成用基板)的第2金属层上形成图案的工序。通过经由图案化工序(b)，从而如图1(C)所示，在电路形成用基板1的第2金属层5上形成图案。第2金属层的图案的形成手段没有特别限定，例如可以通过以下的工序而形成。
图案化工序(b)没有特别限定，例如，实施第2金属层的整面处理，层压干膜抗蚀剂等，进而，贴合负型掩模后，用曝光机烘烤电路图案，用显影液将干膜抗蚀剂显影，可以形成抗蚀层。之后，实施蚀刻处理，用氯化铁水溶液等去除无抗蚀层的部分的铜后，将抗蚀层去除，从而可以在第2金属层上形成图案。
上述抗蚀剂没有特别限定，例如可以适宜选定市售的干膜抗蚀剂等公知的物质而使用。另外，在第2金属层上形成图案时的光刻法(包括曝光、显影、抗蚀层的去除)没有特别限定，可以使用公知的手段和装置而实施。
第2金属层的图案宽度没有特别限定，可以根据用途而适宜选定其宽度，例如可以设为5～100μm，优选可以设为10～30μm。
[第2基板形成工序(c)]
第2基板形成工序(c)为如下工序：在前述第1基板的前述第2金属层的表面依次配置第2绝缘性树脂层和第3金属层，形成层叠体，将所形成的层叠体加热加压，形成第2基板。通过经由第2基板形成工序(c)，从而如图1(D)所示，可以得到在第2金属层5上层叠有第2绝缘性树脂层6和第3金属层7而成的第2基板8。
(第2绝缘性树脂层)
作为第2绝缘性树脂层，可以使用与上述芯树脂层同样的材料(例如预浸料)。另外，第2绝缘性树脂层的厚度可以根据期望适宜设定，因此，没有特别限定，例如可以设为10μm～100μm，优选10μm～50μm、进而优选10μm～30μm。
(第3金属层)
作为第3金属层，例如可以使用与上述第1金属层同样的材料(例如铜箔)。第3金属层的厚度可以根据期望适宜设定，因此，没有特别限定，例如可以设为2μm～70μm，优选2μm～18μm、进而优选2μm～5μm。
另外，作为第3金属层，例如可以使用带载体的极薄铜箔。该情况下，第3金属层以铜箔等与第2绝缘性树脂层接触的方式配置，通过加热加压形成第2基板后剥离载体。
(层叠方法/条件)
为了得到第2基板，层叠第2绝缘性树脂层和第3金属层的方法、条件没有特别限定，例如在第1基板上层叠第2绝缘性树脂层和第3金属层后，在温度220±2℃、压力5±0.2MPa、保持时间60分钟的条件下实施真空加压，从而可以形成第2基板。另外，为了得到第2金属层与第2绝缘树脂层的密合力，可以对第2金属层的表面实施粗糙化处理。
[剥离工序(d)]
剥离工序(d)为如下工序：从前述芯树脂层剥离第3基板，所述第3基板依次具备前述第1金属层、前述第1绝缘性树脂层、前述第2金属层、前述第2绝缘性树脂层和前述第3金属层。如果经过剥离工序(d)，则如图1(E)所示，在芯树脂层2与配置于其两面的第1金属层3的界面处分离第2基板，从而可以得到依次具备第1金属层3、第1绝缘性树脂层4、第2金属层5、第2绝缘性树脂层6和第3金属层7的2个第3基板9。
第3基板的厚度可以根据期望适宜设定，因此，没有特别限定，例如可以设为5μm～400μm，优选5μm～200μm、进而优选5μm～100μm。
剥离工序(d)中，优选芯树脂层在芯树脂层与第1金属层的界面被剥离，但例如第1金属层具有脱模层的情况下，其一部分也可以与芯树脂层一起被剥离。另外，也包含芯树脂层与脱模层一起在第1金属层的脱模层与铜箔的界面处被剥离的方式。脱模层残留于第1金属层上的情况下，例如可以使用硫酸系或过氧化氢系蚀刻液去除脱模层。硫酸系或过氧化氢系蚀刻液没有特别限定，可以使用本领域中使用的物质。
[布线导体形成工序(e)]
本实施方式的制造方法可以还包括如下布线导体形成工序(e)：在前述第3基板的表面形成达到前述第2金属层表面的非贯通孔，对前述非贯通孔的内壁实施电解镀铜和/或化学镀铜，使前述第2金属层与前述第1金属层和前述第3金属层分别连接，在前述第3基板的表面形成第4金属层，在前述第4金属层形成图案，从而形成前述布线导体。如果经过布线导体形成工序(e)，则如图1(I)所示，可以得到在绝缘层10的两面形成有布线导体11的半导体元件搭载用封装基板12。需要说明的是，绝缘层10由第1绝缘性树脂层4和第2绝缘性树脂层6构成，布线导体11可以通过利用电解镀铜和/或化学镀铜将分别经图案化的第1金属层3、第2金属层5和第3金属层7进行层间连接而形成。
(非贯通孔的形成)
布线导体形成工序(e)中，在第3基板的表面形成达到第2金属层表面的非贯通孔。如图1(F)所示，非贯通孔13设置于第3基板9的两面。即，从图1(F)中的纸面上侧，隔着第3金属层7，非贯通孔13形成于第2绝缘性树脂层6。同样地从图1(F)中的纸面下侧，隔着第1金属层3，非贯通孔13形成于第1绝缘性树脂层4。
非贯通孔的形成手段没有特别限定，例如可以利用二氧化碳气体激光等激光、钻头等公知的手段。非贯通孔的数量、尺寸可以根据期望适宜选定。另外，形成非贯通孔后，可以使用高锰酸钠水溶液等实施除胶渣处理。
(层间连接和第4金属层的形成)
布线导体形成工序(e)中，如图1(G)所示，形成非贯通孔13后，实施电解镀铜和/或化学镀铜，在非贯通孔13的内壁形成镀铜膜，将分别经图案化的第1金属层3、第2金属层5和第3金属层7进行电连接。进而，通过该电解镀铜和/或化学镀铜，增加第3基板两面的第1和第3金属层的厚度，从而形成第4金属层14。实施电解镀铜和/或化学镀铜的方法没有特别限定，可以采用公知的方法。该镀铜可以仅为电解镀铜和化学镀铜中的任一者，优选实施电解镀铜和化学镀铜这两者。
(膜厚调整)
布线导体形成工序(e)中，如图1(H)所示，在电解镀铜/化学镀铜处理后，根据需要，可以实施蚀刻处理等公知的处理使得第4金属层14成为期望的厚度，从而调整第4金属层14的膜厚。
调整后的第4基板的厚度可以根据期望适宜设定，因此，没有特别限定，例如可以设为5μm～30μm，优选5μm～20μm、进而优选5μm～12μm。
(图案化)
布线导体形成工序(e)中，根据需要实施第4金属层14的整面处理后，层压干膜抗蚀剂等，进而，贴合负型掩模后，用曝光机将电路图案烘烤，用显影液将干膜抗蚀剂显影，可以形成抗蚀层。之后，实施蚀刻处理，用氯化铁水溶液等将无抗蚀层的部分的铜去除后，将抗蚀层去除，从而如图1(I)所示，可以在绝缘层10的两面形成布线导体11。
此外，作为能用于本实施方式的层间连接方法，可以应用如下方法：对经公知的激光形成而成的盲孔部进行化学镀铜并应用的方法(通过激光加工形成布线电路，之后通过化学镀铜进行图案化、层间连接的方法)；利用对预先成为连接部的部分蚀刻镀层、金属箔等而形成的金属凸块(优选铜凸块)将每个绝缘层刺穿、进行层间连接的方法；进而，将绝缘树脂中含有焊料、银和铜等金属填料的金属糊剂通过丝网印刷等凸块印刷至规定部位后，通过干燥使糊剂固化，通过加热加压确保内外层间的电导通等。
在示例性地说明本实施方式的图1中，半导体元件搭载用封装基板12成为3层结构的半导体元件搭载用封装基板，但本发明不限定于此，可以形成具有5层结构等进一步的积层结构的半导体元件搭载用封装基板。例如，布线导体形成工序(e)中，在形成布线导体后，进而，将绝缘性树脂层与金属层层叠，重复进行图案化和层间连接，从而可以制造具有积层结构的半导体元件搭载用封装基板。
《半导体元件搭载用封装基板的制造方法》
本实施方式的半导体元件搭载用封装基板的制造方法中，如上述形成半导体元件用封装基板后，根据期望可以搭载例如裸芯片等半导体元件。
前述半导体元件没有特别限定，可以适宜使用期望的元件，例如，可以使用在铝电极部上通过金线的球焊法而形成有金凸块的裸芯片等。半导体元件借助接合材料可以搭载于半导体元件搭载用封装基板的布线导体上。前述接合材料只要具有导电手段就没有特别限定，例如可以使用焊料等(例如焊料球、焊膏等)。另外，可以对半导体元件搭载用封装基板的布线导体实施表面处理后，借助接合材料搭载半导体元件。前述表面处理没有特别限定，例如可以举出形成镍层、镀金层。使用焊料作为前述接合材料的情况下等，在布线导体上搭载半导体元件后，可以实施回流焊等处理。此时，回流焊的温度可以根据接合材料的熔点等而适宜选定，例如可以设为260℃以上。
实施例
以下，根据实施例，对本发明的制造方法具体地进行说明。
[比较例1]
在使双马来酰亚胺三嗪树脂(BT树脂)浸渗于玻璃布(玻璃纤维)中形成B阶的预浸料(芯树脂层：厚度0.087mm：三菱瓦斯化学制GHPL-830NSF FX64)的两面，配置在2μm厚的铜箔上涂布有脱模层而成的铜箔(JX Nippon Mining&Metals Corp制、商品名：PCS)，使得脱模层面与前述预浸料粘接，进一步在其上隔着使双马来酰亚胺三嗪树脂(BT树脂)浸渗于玻璃布(玻璃纤维)中形成B阶的预浸料(厚度0.025mm：三菱瓦斯化学制GHPL-830NSF FF70)，以真空加压，在压力2.5±0.2MPa、温度220±2℃、保持时间60分钟的条件下层叠12μm的铜箔(三井金属矿业株式会社制、商品名：3EC-VLP)。
对得到的基板表面的整面实施处理，在温度110±10℃、压力0.50±0.02MPa下，层压干膜抗蚀剂(Nichigo Morton Co.,Ltd.制、商品名：NIT225)。之后，贴合负型掩模后，用平行曝光机将电路图案烘烤，用1％碳酸钠水溶液将干膜抗蚀剂显影，形成抗蚀层，用氯化铁水溶液将无抗蚀层的部分的铜去除。之后，用氢氧化钠水溶液将干膜抗蚀剂去除，形成电路图案。
用铜表面粗糙化液(MEC株式会社制、制品名：CZ-8100)，使形成有电路图案的基板的表面粗糙化，对于基板的两面，隔着使双马来酰亚胺三嗪树脂(BT树脂)浸渗于玻璃布(玻璃纤维)中形成B阶的预浸料(厚度0.025mm：三菱瓦斯化学制GHPL-830NSF FF70)，以真空加压，在压力2.5±0.2MPa、温度220±2℃、保持时间60分钟的条件下，层叠带18μm的载体铜箔的2μm铜箔(三井金属矿业株式会社制、商品名：MTEx)，然后剥离18μm的载体铜箔。
对于得到的基板，对芯树脂层与PCS与铜箔的边界部施加物理力使其剥离。然而，在剥离面的铜箔表面凹凸多，激光加工和电路形成时成品率降低。
[实施例1]
＜第1基板形成工序(a)＞
在使双马来酰亚胺三嗪树脂(BT树脂)浸渗于玻璃布(玻璃纤维)中形成B阶的预浸料(图1(A)中的芯树脂层2；厚度25μm：三菱瓦斯化学制GHPL-830NSF FF70)的两面，配置在2μm厚的铜箔上涂布有脱模层(JX Nippon Mining&Metals Corp制、商品名：PCS)而成的带脱模层的铜箔(图1(A)中的第1金属层3)，使得脱模层面与前述芯树脂层接触，进一步在其上隔着使双马来酰亚胺三嗪树脂(BT树脂)浸渗于玻璃布(玻璃纤维)中形成B阶的预浸料(图1(A)中的第1绝缘性树脂层4；厚度0.025mm：三菱瓦斯化学制GHPL-830NSF FF70)，以真空加压，在压力2.5±0.2MPa、温度220±2℃、保持时间60分钟的条件下层叠12μm的铜箔(图1(A)中的第2金属层5；三井金属矿业株式会社制、商品名：3EC-VLP)，制作第1基板(图1(B)中的电路形成用基板(第1基板)1)。
＜图案化工序(b)＞
接着，实施第1基板表面的整面处理，在温度110±10℃、压力0.50±0.02MPa下，在第2金属层表面层压干膜抗蚀剂(Nichigo Morton Co.,Ltd.制、商品名：NIT225)。之后，贴合负型掩模，用平行曝光机将电路图案烘烤，用1％碳酸钠水溶液将干膜抗蚀剂显影，形成抗蚀层，用氯化铁水溶液将无抗蚀层的部分的铜去除后，用氢氧化钠水溶液将干膜抗蚀剂去除，在第2金属层5上形成图案(参照图1(C))。
＜第2基板形成工序(c)＞
接着，用铜表面粗糙化液(MEC株式会社制、制品名：CZ-8100)，使经图案化的第2金属层5的表面粗糙化，对设置于电路形成用基板1的两面的第2金属层5的表面，隔着使双马来酰亚胺三嗪树脂(BT树脂)浸渗于玻璃布(玻璃纤维)中形成B阶的预浸料(图1(D)中的第2绝缘性树脂层6；厚度0.025mm：三菱瓦斯化学制GHPL-830NSF FF70)，以真空加压，在压力2.5±0.2MPa、温度220±2℃、保持时间60分钟的条件下层叠带18μm的载体铜箔的2μm铜箔(图1(D)中的第3金属层7；三井金属矿业株式会社制、商品名：MTEx)。之后剥离18μm的载体铜箔，制作第2基板(图1(D)中的第2基板8)。
＜剥离工序(d)＞
在第2基板上，对带脱模层的铜箔(第1金属层3)与预浸料(芯树脂层2)的边界部施加物理力使其剥离，得到第3基板(图1(E)中的第3基板9)。剥离面的铜箔表面的凹凸用以下的方法测定。剥离面的铜箔表面的凹凸为2.25μm。
测定剥离面的铜箔表面的凹凸。表面凹凸的测定使用显微镜VR-3100(Keyence公司制)，对于切割成5×5cm的样品，用前述装置测定1×1cm的范围而进行。
＜布线导体形成工序(e)＞
对第3基板的两面，利用二氧化碳气体激光加工机(Hitachi Via Mechanics,Ltd.,制、商品名：LC-1C/21)，在射束照射直径Φ0.21mm、频率500Hz、脉冲宽度10μs的条件下，每1孔分别进行加工，在第3基板的两面形成非贯通孔(图1(F)中的非贯通孔13)。接着，用温度80±5℃、浓度55±10g/L的高锰酸钠水溶液，实施除胶渣处理。
进而，以化学镀铜实施镀覆处理使其成为0.4～0.8μm的厚度，然后以电解镀铜实施8μm的厚度的镀覆，形成第4金属层(图1(G)中的第4金属层14)。由此，第1和第3金属层隔着第2金属层通过非贯通孔变得被电连接。接着，实施第4金属层表面的整面处理，在温度110±10℃、压力0.50±0.02MPa下层压干膜抗蚀剂(Nichigo Morton Co.,Ltd.制、商品名：NIT225)。之后，贴合负型掩模后，用平行曝光机将电路图案烘烤，用1％碳酸钠水溶液将干膜抗蚀剂显影，形成抗蚀层，用氯化铁水溶液将无抗蚀层的部分的铜去除。之后，用氢氧化钠水溶液将干膜抗蚀剂去除，在第4金属层形成图案，制作半导体元件搭载用封装基板(图1(I)中的在绝缘层10的两面形成有布线导体11的半导体元件搭载用封装基板12)。
对得到的半导体元件搭载用封装基板进行阻焊层形成处理和镀金精加工，实施切断加工成为封装尺寸，从而得到实施例1的半导体元件搭载用封装基板。
[实施例2]
实施例1中，作为芯树脂层2，使用使双马来酰亚胺三嗪树脂(BT树脂)浸渗于玻璃布(玻璃纤维)中形成B阶的预浸料(三菱瓦斯化学制GHPL-830NSF FF67；厚度20μm)，除此之外，与实施例1同样地得到半导体元件搭载用封装基板。需要说明的是，剥离面的铜箔表面的凹凸用与实施例1同样的方法测定。剥离面的铜箔表面的凹凸为1.79μm。
[实施例3]
实施例1中，作为芯树脂层2，使用使双马来酰亚胺三嗪树脂(BT树脂)浸渗于玻璃布(玻璃纤维)中形成B阶的预浸料(三菱瓦斯化学制GHPL-830NSF FF74；厚度30μm)，除此之外，与实施例1同样地得到半导体元件搭载用封装基板。需要说明的是，剥离面的铜箔表面的凹凸用与实施例1同样的方法测定。剥离面的铜箔表面的凹凸为3.15μm。
[实施例4]
实施例1中，作为芯树脂层2，使用使双马来酰亚胺三嗪树脂(BT树脂)浸渗于玻璃布(玻璃纤维)中形成B阶的预浸料(三菱瓦斯化学制GHPL-830NSF FF78；厚度35μm)，除此之外，与实施例1同样地得到半导体元件搭载用封装基板。需要说明的是，剥离面的铜箔表面的凹凸用与实施例1同样的方法测定。剥离面的铜箔表面的凹凸为3.32μm。
实施例1～4的半导体元件搭载用封装基板同时形成电路形成用基板(第1基板)，因此，另外，与比较例相比，生产效率良好，激光加工和电路形成时以成品率计不良品少、成品率优异。
[比较例2]
实施例1中，作为芯树脂层2，使用使双马来酰亚胺三嗪树脂(BT树脂)浸渗于玻璃布(玻璃纤维)中形成B阶的预浸料(三菱瓦斯化学制GHPL-830NXA；厚度110μm)，除此之外，与实施例1同样地得到半导体元件搭载用封装基板。需要说明的是，剥离面的铜箔表面的凹凸用与实施例1同样的方法测定。剥离面的铜箔表面的凹凸为6.00μm，后续工序的电路形成中的抗蚀剂密合性降低，制品的成品率降低。
2018年12月14日申请的日本国专利申请2018-234665号公开的整体通过参照引入至本说明书。
另外，对于说明书中记载的全部文献、专利申请和技术标准，与具体且分别记载有通过参照引入各文献、专利申请和技术标准的情况同等程度地通过参照引入至本说明书中。
附图标记说明
1电路形成用基板(第1基板)，2芯树脂层，3第1金属层，4第1绝缘性树脂层，5第2金属层，6第2绝缘性树脂层，7第3金属层，8第2基板，9第3基板，10绝缘层，11布线导体，12半导体元件搭载用封装基板，13非贯通孔，14第4金属层

Claims (7)

1.一种半导体元件搭载用封装基板的制造方法，其为具备绝缘层和设置于所述绝缘层上的布线导体的半导体元件搭载用封装基板的制造方法，所述制造方法包括如下工序：
第1基板形成工序(a)：在厚度为1μm～80μm的芯树脂层的两面形成依次配置有第1金属层、第1绝缘性树脂层和第2金属层的层叠体，将所述层叠体同时加热加压，形成第1基板，所述第1金属层的厚度为1μm～70μm且能从所述芯树脂层剥离；
图案化工序(b)：在所述第1基板的所述第2金属层上形成图案；
第2基板形成工序(c)：在所述第1基板的所述第2金属层表面依次配置第2绝缘性树脂层和第3金属层，形成层叠体，将所形成的层叠体加热加压，形成第2基板；和，
剥离工序(d)：从所述芯树脂层剥离第3基板，所述第3基板依次具备所述第1金属层、所述第1绝缘性树脂层、所述第2金属层、所述第2绝缘性树脂层和所述第3金属层。
2.根据权利要求1所述的半导体元件搭载用封装基板的制造方法，其中，还包括如下布线导体形成工序(e)：在所述第3基板的表面形成达到所述第2金属层表面的非贯通孔，对所述非贯通孔的内壁实施电解镀铜和/或化学镀铜，使所述第2金属层与所述第1金属层和所述第3金属层分别连接，在所述第3基板的表面形成第4金属层，在所述第4金属层形成图案，从而形成所述布线导体。
3.根据权利要求1或2所述的半导体元件搭载用封装基板的制造方法，其中，所述第3基板的厚度为5μm～100μm。
4.根据权利要求1～3中任一项所述的半导体元件搭载用封装基板的制造方法，其中，所述第1金属层具备脱模层，所述层叠体以所述脱模层与所述芯树脂层接触的方式配置所述第1金属层。
5.根据权利要求1～4中任一项所述的半导体元件搭载用封装基板的制造方法，其中，所述第3金属层具备载体层，所述第2基板形成工序(c)中将所述第1基板加热加压后，从所述第3金属层去除所述载体层。
6.根据权利要求1～5中任一项所述的半导体元件搭载用封装基板的制造方法，其中，所述第1金属层、所述第2金属层和所述第3金属层中的至少任一者为铜箔。
7.根据权利要求1～6中任一项所述的半导体元件搭载用封装基板的制造方法，其中，所述芯树脂层、第1绝缘性树脂层和第2绝缘性树脂层中的至少任一者为基材中浸渗有树脂的预浸料。
CN201980081480.XA 2018-12-14 2019-10-21 半导体元件搭载用封装基板的制造方法 Pending CN113243146A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018234665 2018-12-14
JP2018-234665 2018-12-14
PCT/JP2019/041289 WO2020121651A1 (ja) 2018-12-14 2019-10-21 半導体素子搭載用パッケージ基板の製造方法

Publications (1)

Publication Number Publication Date
CN113243146A true CN113243146A (zh) 2021-08-10

Family

ID=71077238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980081480.XA Pending CN113243146A (zh) 2018-12-14 2019-10-21 半导体元件搭载用封装基板的制造方法

Country Status (7)

Country Link
US (1) US20220051958A1 (zh)
EP (1) EP3897082A4 (zh)
JP (1) JPWO2020121651A1 (zh)
KR (1) KR20210100589A (zh)
CN (1) CN113243146A (zh)
TW (1) TWI830797B (zh)
WO (1) WO2020121651A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022209851A1 (zh) 2021-03-29 2022-10-06

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070124924A1 (en) * 2005-12-07 2007-06-07 Shinko Electric Industries Co. Ltd. Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure
US20100096078A1 (en) * 2008-10-16 2010-04-22 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate
US20140085833A1 (en) * 2012-09-25 2014-03-27 Zhen Ding Technology Co., Ltd. Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
WO2018026004A1 (ja) * 2016-08-05 2018-02-08 三菱瓦斯化学株式会社 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP2007335700A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
TWI551436B (zh) 2012-09-24 2016-10-01 Jx Nippon Mining & Metals Corp A carrier metal foil, a laminate made of a resin-made plate-like carrier and a metal foil, and the like
CN117241501A (zh) * 2016-07-01 2023-12-15 三菱瓦斯化学株式会社 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法
KR102419707B1 (ko) * 2017-04-27 2022-07-11 미츠비시 가스 가가쿠 가부시키가이샤 지지체 및 그것을 사용한 반도체 소자 실장 기판의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070124924A1 (en) * 2005-12-07 2007-06-07 Shinko Electric Industries Co. Ltd. Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure
US20100096078A1 (en) * 2008-10-16 2010-04-22 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate
US20140085833A1 (en) * 2012-09-25 2014-03-27 Zhen Ding Technology Co., Ltd. Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
WO2018026004A1 (ja) * 2016-08-05 2018-02-08 三菱瓦斯化学株式会社 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法
TW201807750A (zh) * 2016-08-05 2018-03-01 日商三菱瓦斯化學股份有限公司 支持基板、附設支持基板之疊層體及搭載半導體元件用之封裝基板的製造方法

Also Published As

Publication number Publication date
US20220051958A1 (en) 2022-02-17
KR20210100589A (ko) 2021-08-17
TWI830797B (zh) 2024-02-01
EP3897082A1 (en) 2021-10-20
EP3897082A4 (en) 2022-01-26
WO2020121651A1 (ja) 2020-06-18
TW202044958A (zh) 2020-12-01
JPWO2020121651A1 (ja) 2021-10-21

Similar Documents

Publication Publication Date Title
JP4273895B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP7172597B2 (ja) 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法
JP5413693B2 (ja) 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
JP7044997B2 (ja) 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法
CN113243146A (zh) 半导体元件搭载用封装基板的制造方法
CN110547053B (zh) 支撑体和使用其的半导体元件安装基板的制造方法
TWI801684B (zh) 半導體元件搭載用封裝基板之製造方法
JP2010028036A (ja) 多層プリント配線板の製造方法
WO2022209851A1 (ja) 基板及び配線基板の製造方法
WO2023106208A1 (ja) 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法
CN118020150A (zh) 半导体元件搭载用封装基板的制造方法
CN118043958A (zh) 半导体元件搭载用封装基板的制造方法和带支撑基板的层叠体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination