TW202044958A - 半導體元件搭載用封裝基板之製造方法 - Google Patents

半導體元件搭載用封裝基板之製造方法 Download PDF

Info

Publication number
TW202044958A
TW202044958A TW108138767A TW108138767A TW202044958A TW 202044958 A TW202044958 A TW 202044958A TW 108138767 A TW108138767 A TW 108138767A TW 108138767 A TW108138767 A TW 108138767A TW 202044958 A TW202044958 A TW 202044958A
Authority
TW
Taiwan
Prior art keywords
substrate
metal layer
layer
resin layer
mounting
Prior art date
Application number
TW108138767A
Other languages
English (en)
Other versions
TWI830797B (zh
Inventor
平野俊介
加藤禎啓
小柏尊明
Original Assignee
日商三菱瓦斯化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱瓦斯化學股份有限公司 filed Critical 日商三菱瓦斯化學股份有限公司
Publication of TW202044958A publication Critical patent/TW202044958A/zh
Application granted granted Critical
Publication of TWI830797B publication Critical patent/TWI830797B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明提供一種半導體元件搭載用封裝基板之製造方法，係製造具備絕緣層與設置於該絕緣層上之配線導體的半導體元件搭載用封裝基板之方法，包含：第1基板形成步驟(a)，形成於厚度1μm~80μm之核芯樹脂層的雙面配置厚度為1μm~70μm且可從核芯樹脂層剝離之第1金屬層、第1絕緣性樹脂層、及第2金屬層而成的疊層體，並一次性地將疊層體予以加熱加壓來形成第1基板；圖案化步驟(b)，於該第1基板之第2金屬層形成圖案；第2基板形成步驟(c)，將於第1基板之第2金屬層表面配置第2絕緣性樹脂層、及第3金屬層而形成的疊層體予以加熱加壓來形成第2基板；及剝離步驟(d)，從核芯樹脂層將具備第1金屬層、第1絕緣性樹脂層、第2金屬層、第2絕緣性樹脂層、及第3金屬層之第3基板予以剝離。

Description

半導體元件搭載用封裝基板之製造方法
本發明關於半導體元件搭載用封裝基板之製造方法。
廣泛使用於電子設備、通訊設備、及個人電腦等中之半導體封裝體之高度功能化及小型化，近年來日益加快。伴隨此，需求半導體封裝體中的印刷配線板及半導體元件搭載用封裝基板之薄型化。通常，印刷配線板及半導體元件搭載用封裝基板係在支持基板上使成為電路圖案之層(以下簡稱為「配線導體」)與絕緣材料疊層而製得。
就如此之半導體元件搭載用封裝基板之製造方法而言，例如，有人揭示了使用在附載體箔之極薄銅箔之載體箔面上設置第1絕緣樹脂而成之電路形成用支持基板，並利用圖案電解銅鍍敷來形成第1配線導體，更再疊層第2絕緣樹脂，之後形成第2配線導體之方法(例如，參照下述專利文獻1)。此外，有人揭示一種製造印刷配線板之技術，其係使用了樹脂製之板狀載體、及在該載體之至少一側之面以可剝離地密接有金屬箔而成之疊層物(例如，參照下述專利文獻2)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2005-101137號公報 [專利文獻2]國際公開WO2014/046291號公報
[發明所欲解決之課題]
就製造半導體元件搭載用封裝基板之手段而言，目前已知有使用以核芯樹脂層之雙面設置有金屬箔之包銅疊層板為中心，在其雙面增層(Build up)預浸體等之絕緣層及金屬箔而形成之電路形成用基板之手段。電路形成用基板具有4層之金屬箔時亦稱為「4層無芯屏蔽板」，例如，4層無芯屏蔽板，之後經過圖案化步驟等而製成6層無芯屏蔽板，從核芯樹脂層將設置在其雙面之各個基板(疊層體)剝離。
一般而言，電路形成用基板之製造方法，在核芯樹脂層之雙面配置金屬層後，為了形成包銅疊層板而利用加熱及加壓施予第1次之壓製步驟，之後疊層樹脂層等後施予第2次之壓製步驟，而形成電路形成用基板。 相對於此，亦伴隨著對準、壓製技術等之發展，考慮到減少步驟數之觀點，目前亦開始研究一次性地形成電路形成用基板。一次性地形成電路形成用基板時，可省略為了形成包銅疊層板所進行之第1次之壓製步驟，僅施予第2次之壓製步驟而進行形成電路形成用基板。
如此地，由於可一次性地形成電路形成用基板及省略一道壓製步驟，故可改善電路形成用基板及使用其之半導體元件搭載用封裝基板之製造效率。然而，一次性地製造電路基板形成基板的話，從核芯樹脂層將設置在其雙面之各個之基板剝離時，會有被剝離之核芯樹脂層側之金屬箔會發生皺褶或凹凸之情形。如此之有皺褶或凹凸之金屬箔會成為圖案化不良之原因，結果，一次性地形成電路形成用基板時，會導致半導體元件搭載用封裝基板之產率降低。
為了解決上述之課題之本發明，目的在於提供一種生產效率良好，產率優異之半導體元件搭載用封裝基板之製造方法。 [解決課題之手段]
>1>一種半導體元件搭載用封裝基板之製造方法，係製造具備絕緣層與設置於該絕緣層上之配線導體的半導體元件搭載用封裝基板之方法，包含： 第1基板形成步驟(a)，形成於厚度1μm~80μm之核芯樹脂層的雙面按順序配置厚度為1μm~70μm且可從該核芯樹脂層剝離之第1金屬層、第1絕緣性樹脂層、及第2金屬層而成的疊層體，並一次性地將該疊層體予以加熱加壓來形成第1基板， 圖案化步驟(b)，於該第1基板之該第2金屬層形成圖案， 第2基板形成步驟(c)，將於該第1基板之該第2金屬層表面按順序配置第2絕緣性樹脂層、及第3金屬層而形成的疊層體予以加熱加壓來形成第2基板，及 剝離步驟(d)，從該核芯樹脂層將按順序具備該第1金屬層、該第1絕緣性樹脂層、該第2金屬層、該第2絕緣性樹脂層、及該第3金屬層之第3基板予以剝離。 >2>如>1>之半導體元件搭載用封裝基板之製造方法，更包含： 配線導體形成步驟(e)，於該第3基板的表面形成到達該第2金屬層表面之非貫穿孔，並對該非貫穿孔的內壁施以電解銅鍍敷及/或無電解銅鍍敷，使該第2金屬層分別和該第1金屬層及該第3金屬層連接，並於該第3基板的表面形成第4金屬層，再於該第4金屬層形成圖案來形成該配線導體。 >3>如>1>或>2>之半導體元件搭載用封裝基板之製造方法，其中，該第3基板的厚度為5μm~100μm。 >4>如>1>至>3>中任一項之半導體元件搭載用封裝基板之製造方法，其中，該第1金屬層具備脫模層，該疊層體係以使該脫模層與該核芯樹脂層接觸的方式配置有該第1金屬層。 >5>如>1>至>4>中任一項之半導體元件搭載用封裝基板之製造方法，其中，該第3金屬層具備載體層，並於該第2基板形成步驟(c)中，在對該第1基板進行加熱加壓後，從該第3金屬層去除該載體層。 >6>如>1>至>5>中任一項之半導體元件搭載用封裝基板之製造方法，其中，該第1金屬層、該第2金屬層、及該第3金屬層中之至少任一者為銅箔。 >7>如>1>至>6>中任一項之半導體元件搭載用封裝基板之製造方法，其中，該核芯樹脂層、第1絕緣性樹脂層、及第2絕緣性樹脂層中之至少任一者為將樹脂含浸於基材而成的預浸體。 [發明之效果]
依據本發明，可提供一種生產效率良好，產率優異之半導體元件搭載用封裝基板之製造方法。
於下列，以實施形態為例針對本發明進行說明。但本發明之態樣並非限定下列說明之實施形態。
本實施形態之半導體元件搭載用封裝基板之製造方法(下列亦簡稱為『本實施形態之製造方法』)，包含下列步驟： 第1基板形成步驟(a)，形成於厚度1μm~80μm之核芯樹脂層的雙面按順序配置厚度為1μm~70μm且可從該核芯樹脂層剝離之第1金屬層、第1絕緣性樹脂層、及第2金屬層而成的疊層體，並一次性地將該疊層體予以加熱加壓來形成第1基板， 圖案化步驟(b)，於該第1基板之該第2金屬層形成圖案， 第2基板形成步驟(c)，將於該第1基板之該第2金屬層表面按順序配置第2絕緣性樹脂層、及第3金屬層而形成的疊層體予以加熱加壓來形成第2基板，及 剝離步驟(d)，從該核芯樹脂層將按順序具備該第1金屬層、該第1絕緣性樹脂層、該第2金屬層、該第2絕緣性樹脂層、及該第3金屬層之第3基板予以剝離。
本實施形態之半導體元件搭載用封裝基板之製造方法，係藉由形成於厚度1μm~80μm之核芯樹脂層的雙面按順序配置厚度為1μm~70μm且可從該核芯樹脂層剝離之第1金屬層、第1絕緣性樹脂層、及第2金屬層而成的疊層體，並一次性地將前述疊層體予以加熱加壓來形成第1基板。該第1基板係相當於電路形成用基板之基板。此處，「電路形成用基板」係包含核芯樹脂層、金屬箔、樹脂層之疊層體，意指金屬箔未予以圖案化等之狀態。此外，本實施形態之製造方法中，係一次性地形成第1基板(電路形成用基板)。此處，「一次性地形成第1基板(電路形成用基板)」意指第1基板形成步驟(a)中，以核芯樹脂層為中心，按順序進行直到在其雙面配置第1金屬層、第1絕緣性樹脂層及第2金屬層為止後，進行加熱加壓(施予壓製步驟)而形成第1基板(電路形成用基板)之步驟，省略為了形成包銅疊層板(核芯樹脂層之雙面僅疊層第1金屬層之狀態)之壓製步驟，僅施予一次之壓製步驟即可形成第1基板。
進一步，本實施形態之製造方法係使用厚度為1μm~80μm之核芯樹脂層。亦即，即使本實施形態之製造方法使用厚度為1μm~80μm之核芯樹脂層而一次性地形成第1基板(電路形成用基板)，在剝離步驟(d)中，仍可抑制從核芯樹脂層剝離之基板(第3基板)之核芯樹脂層側之金屬層產生皺褶或凹凸。因此，本實施形態之製造方法，藉由一次性地形成第1基板(電路形成用基板)而提升生產效率，進一步，還可抑制會導致圖案化不良發生之金屬層之皺褶或凹凸的產生，從而可改善半導體元件搭載用封裝基板之產率。 下列，詳細地記載本實施形態之製造方法。
[第1基板形成步驟(a)] 第1基板形成步驟(a)係形成於厚度1μm~80μm之核芯樹脂層的雙面按順序配置厚度為1μm~70μm且可從該核芯樹脂層剝離之第1金屬層、第1絕緣性樹脂層、及第2金屬層而成的疊層體，並一次性地將該疊層體予以加熱加壓來形成第1基板之步驟，利用圖1針對第1基板(電路形成用基板)之構成進行說明。圖1係為了說明本發明之半導體元件搭載用封裝基板之製造方法之一實施形態之概略圖。如圖1(A)及圖1(B)所示，電路形成用基板(第1基板)1係在核芯樹脂層2(例如，預浸體)之雙面從核芯樹脂層2之表面側按順序設置第1金屬層3及第1絕緣性樹脂層4及第2金屬層。
第1基板形成步驟(a)中，以核芯樹脂層為中心，直到進行了在其雙面按順序配置第1金屬層、第1絕緣性樹脂層及第2金屬層為止而製成疊層體後，進行加熱加壓而形成第1基板。此時，不施予為了形成包銅疊層板(核芯樹脂層之雙面僅疊層第1金屬層之狀態)之壓製步驟，而是直到將第1絕緣性樹脂層及第2金屬層為止之疊層後，施予一次之壓製步驟而形成第1基板。 形成疊層體之疊層之方法或條件，無特別限制，例如，可對疊層體在溫度220±2℃，壓力5±0.2MPa，保持時間60分鐘之條件實施真空壓製而形成第1基板。此外，為了得到各金屬層和核芯樹脂層或各絕緣性樹脂層之密接力，亦可在各金屬層之表面施予粗糙化處理。前述粗糙化處理，無特別限制，可適當地使用公知之手段，可列舉例如，使用銅表面粗糙化液之手段。
(核芯樹脂層) 就第1基板形成步驟(a)中之核芯樹脂層而言，無特別限制，例如，可使用將熱硬化性樹脂等之絕緣性之樹脂材料(絕緣材料)含浸於玻璃布等之基材而成之預浸體或絕緣性之薄膜材等。 核芯樹脂層之厚度為1μm~80μm。核芯樹脂層之厚度未達1μm的話，樹脂之成形會不良，超過80μm的話，一次性地形成第1基板時，剝離步驟後從核芯樹脂層所剝離之第3基板表面之金屬層會產生皺褶或凹凸。核芯樹脂層之厚度，考慮疊層成形性之觀點，以3μm~40μm為理想，10μm~25μm更理想。
「預浸體」係意指樹脂組成物等絕緣材料利用含浸或塗佈於基材上而成者。就基材而言，無特別限制，可適當地使用各種電絕緣材料用疊層板所使用之公知品。就構成基材之材料而言，可列舉例如：E玻璃、D玻璃、S玻璃或Q玻璃等無機纖維；聚醯亞胺、聚酯或四氟乙烯等有機纖維；及它們的混合物等。基材，無特別限制，例如，可適當地使用具有織布、不織布、粗紗、切股氈、表面加工墊等之形狀者。基材之材質及形狀可因應作為目的之成形物之用途或性能而進行選擇，也可因應所需而單獨使用或使用2種類以上之材質及形狀。
基材之，只要核芯樹脂層之厚度落在1μm~80μm之範圍內，則無特別限制，可通常使用10μm~30μm者。此外，就基材而言，可使用經矽烷偶聯劑等進行了表面處理而成者或經施予機械性開纖處理者，這些基材在耐熱性或耐濕性、加工性之方面為理想。
就前述絕緣材料而言，無特別限制，可適當選定被使用作為印刷配線板之絕緣材料之公知的樹脂組成物來使用。就前述樹脂組成物而言，可使用耐熱性、耐藥品性良好的熱硬化性樹脂作為基礎。就熱硬化性樹脂而言並無特別限制，可例示：酚樹脂、環氧樹脂、氰酸酯樹脂、馬來醯亞胺樹脂、異氰酸酯樹脂、苯環丁烯樹脂、乙烯系樹脂等。熱硬化性樹脂可單獨使用1種，也可將2種以上混合使用。
熱硬化性樹脂之中，環氧樹脂之耐熱性、耐藥品性、電特性優良且相對低廉，故可適當地使用作為絕緣材料。就環氧樹脂而言，例如，雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂、脂環族環氧樹脂、脂肪族鏈狀環氧樹脂、苯酚酚醛清漆樹脂型環氧樹脂、甲酚酚醛清漆樹脂型環氧樹脂、雙酚A酚醛清漆樹脂型環氧樹脂、聯苯酚之二環氧丙基醚化物、萘二醇之二環氧丙基醚化物、苯酚類之二環氧丙基醚化物、醇類之二環氧丙基醚化物、及它們經烷基取代之化合物、鹵化物、氫化物等。環氧樹脂可單獨使用1種，也可將2種以上混合使用。又，和該環氧樹脂一起使用的硬化劑，若為使環氧樹脂硬化者即可使用並無限制，例如可列舉：多官能苯酚類、多官能醇類、胺類、咪唑化合物、酸酐、有機磷化合物及它們的鹵化物等。該等環氧樹脂硬化劑可單獨使用1種，也可將2種以上混合使用。
前述氰酸酯樹脂係會因加熱而生成以三𠯤環作為重複單元之硬化物之樹脂，其硬化物之介電特性優良。因此，特別適合要求高頻特性的情況等。就氰酸酯樹脂而言，無特別限制，可列舉例如：2,2-雙(4-氰氧苯基)丙烷、雙(4-氰氧苯基)乙烷、2,2-雙(3,5-二甲基-4-氰氧苯基)甲烷、2,2-(4-氰氧苯基)-1,1,1,3,3,3-六氟丙烷、α,α'-雙(4-氰氧苯基)-間二異丙苯、苯酚酚醛清漆樹脂及烷基苯酚酚醛清漆樹脂之氰酸酯化物等。其中，2,2-雙(4-氰氧苯基)丙烷之硬化物的介電特性與硬化性的平衡特別良好，就成本而言也低廉，故較理想。這些氰酸酯化合物等之氰酸酯樹脂可單獨使用1種，也可將2種以上混合使用。又，前述氰酸酯化合物也可事先將一部分經寡聚物化成三聚物、五聚物。
此外，也可對氰酸酯樹脂併用硬化觸媒、硬化促進劑。作為硬化觸媒例如可使用：錳、鐵、鈷、鎳、銅、鋅等之金屬類，具體而言可列舉：2-乙基己酸鹽、辛酸鹽等之有機金屬鹽；乙醯丙酮錯合物等之有機金屬錯合物。硬化觸媒可單獨使用1種，也可將2種以上混合使用。 又，就硬化促進劑而言宜使用苯酚類，可使用：壬基酚、對異丙苯基酚等之單官能苯酚；或雙酚A、雙酚F、雙酚S等之雙官能苯酚；或苯酚酚醛清漆樹脂、甲酚酚醛清漆樹脂等之多官能苯酚等。硬化促進劑可單獨使用1種，也可將2種以上混合使用。
就使用作為前述絕緣材料之樹脂組成物而言，考量介電特性、耐衝擊性、薄膜加工性等，也可混摻熱塑性樹脂。就熱塑性樹脂而言並無特別限制，例如可列舉：氟樹脂、聚苯醚、改性聚苯醚、聚苯硫醚、聚碳酸酯、聚醚醯亞胺、聚醚醚酮、聚丙烯酸酯、聚醯胺、聚醯胺醯亞胺、聚丁二烯等。熱塑性樹脂可單獨使用1種，也可將2種以上混合使用。
熱塑性樹脂之中，考慮可使硬化物之介電特性改善之觀點，摻合聚苯醚及改性聚苯醚來使用係為有效。作為聚苯醚及改性聚苯醚例如可列舉：聚(2,6-二甲基-1,4-伸苯基)醚、聚(2,6-二甲基-1,4-伸苯基)醚與聚苯乙烯之摻合化聚合物(alloyed polymer)、聚(2,6-二甲基-1,4-伸苯基)醚與苯乙烯-丁二烯共聚物之摻合化聚合物、聚(2,6-二甲基-1,4-伸苯基)醚與苯乙烯-馬來酸酐共聚物之摻合化聚合物、聚(3,6-二甲基-1,4-伸苯基)醚與聚醯胺之摻合化聚合物、聚(2,6-二甲基-1,4-伸苯基)醚與苯乙烯-丁二烯-丙烯腈共聚物之摻合化聚合物等。又、為了賦予聚苯醚反應性、聚合性，可將胺基、環氧基、羧基、苯乙烯基等官能基導入到聚合物鏈末端、或也可將胺基、環氧基、羧基、苯乙烯基、甲基丙烯酸基等官能基導入到聚合物鏈側鏈。
熱塑性樹脂之中，考慮到耐濕性優良且對金屬之黏接性良好之觀點，聚醯胺醯亞胺樹脂係為有效。聚醯胺醯亞胺樹脂之原料並無特別限制，就酸性成分而言可列舉：偏苯三甲酸酐、一氯化偏苯三甲酸酐(trimellitic anhydride monochloride)，就胺成分而言可列舉：間伸苯二胺、對伸苯二胺、4,4'-二胺基二苯基醚、4,4'-二胺基二苯基甲烷、雙[4-(胺基苯氧基)苯基]碸、2,2'-雙[4-(4-胺基苯氧基)苯基]丙烷等。聚醯胺醯亞胺樹脂為了使乾燥性改善，也可經矽氧烷改性，此時，可使用矽氧烷二胺作為胺基成分。聚醯胺醯亞胺樹脂，考慮薄膜加工性的話，使用分子量為5萬以上者較理想。
針對上述熱塑性樹脂，主要係以作為預浸體所使用的絕緣材料進行說明，但該等熱塑性樹脂並不限定於作為預浸體來使用。例如，也可將利用上述熱塑性樹脂經薄膜加工(薄膜材)而成者使用作為電路形成用基板之核芯樹脂層。
就絕緣材料而言所使用之樹脂組成物，也可混合無機填料。無機填料，無特別限制，可列舉例如：氧化鋁、氫氧化鋁、氫氧化鎂、黏土、滑石、三氧化銻、五氧化銻、氧化鋅、熔融二氧化矽、玻璃粉、石英粉、火山灰白砂氣球(shirasu balloon)等。這些無機填料可單獨使用1種，亦可將2種以上混合使用。
就絕緣材料而言所使用之樹脂組成物，也可含有有機溶劑。就有機溶劑而言，無特別限制，可因應所需而併用：如苯、甲苯、二甲苯、三甲苯之類的芳香族烴系溶劑；如丙酮、甲乙酮、甲基異丁基酮之類的酮系溶劑；如四氫呋喃之類的醚系溶劑；如異丙醇、丁醇之類的醇系溶劑；如2-甲氧基乙醇、2-丁氧基乙醇之類的醚醇溶劑；如N-甲基吡咯啶酮、N,N-二甲基甲醯胺、N,N-二甲基乙醯胺之類的醯胺系溶劑等。另外，製作預浸體時，清漆中的溶劑量，相對於樹脂組成物整體，理想為40~80質量%之範圍。又，前述清漆之黏度宜為20~100cP(20~100mPa･s)之範圍。
就絕緣材料而言所使用之樹脂組成物，也可含有阻燃劑。就阻燃劑而言，無特別限制，例如可使用：十溴二苯醚、四溴雙酚A、四溴苯二甲酸酐、三溴酚等之溴化合物；磷酸三苯酯、磷酸三(二甲苯)酯、磷酸甲酚二苯酯等之磷化合物；氫氧化鎂、氫氧化鋁等之金屬氫氧化物；紅磷及其改性物；三氧化銻、五氧化銻等之銻化合物；三聚氰胺、三聚氰酸、三聚氰酸三聚氰胺等之三𠯤化合物等公知慣用的阻燃劑。
就絕緣材料而言所使用之樹脂組成物，可因應所需更添加上述硬化劑、硬化促進劑、或其他熱塑性粒子、著色劑、紫外線遮蔽劑、抗氧化劑、還原劑等之各種添加劑、填充劑。
本實施形態中之預浸體，例如，藉由使樹脂組成物對於上述基材之附著量，以乾燥後之預浸體中之樹脂含有率成為20~90質量%之方式，將樹脂組成物(包含清漆)含浸或塗佈於基材上後，以100~200℃之溫度進行加熱乾燥1~30分鐘，而可以半硬化狀態(B階段狀態)之預浸體之形式獲得。就如此之預浸體而言，例如，可使用三菱瓦斯化學製之GHPL-830NSF系列(商品名)。
(第1金屬層) 第1金屬層係使用厚度1μm~70μm且可從前述核芯樹脂層剝離之金屬箔。第1金屬層之厚度未達1μm時，會導致第1~第3基板發生成形不良，超過70μm時，會發生表面不良。第1金屬層之厚度，考量到電路形成性之觀點，理想為1μm~12μm，宜為2μm~5μm。
如後述，第3基板在剝離步驟中會從核芯樹脂層和第1金屬層之界面被剝離。剝離步驟中從核芯樹脂層被剝離時之第1金屬層之表面粗糙度(JISB0601：2001所示之10點之平均粗糙度(Rzjis)，根據降低剝離不良之觀點係1μm~3μm為理想，1μm~2μm為宜，1μm~1.5μm為尤佳。第1金屬層之表面粗糙度，例如，可將樣品裁切成5×5cm後，使用顯微鏡VR-3100(基恩斯公司製)對1×1cm之範圍進行測定。
就第1金屬層而言，例如，可使用銅箔。此外，就銅箔而言，例如，可使用可剝型(peelable type)者。「可剝型」之銅箔，係具有脫模層之極薄銅箔，脫模層係例如可剝離之銅箔。使用可剝型之銅箔時，第1金屬層係令脫模層與核芯樹脂層接觸而疊層。
就脫模層而言，可列舉例如：至少含有矽化合物之層，例如，可於銅箔或極薄銅箔上賦予由單獨或多數組合矽烷化合物而成之矽化合物，從而形成。又，賦予矽化合物之手段無特別限制，例如，可使用塗佈等公知的手段。銅箔之和脫模層的黏接面可施予防鏽處理(形成防鏽處理層)。前述防鏽處理可使用鎳、錫、鋅、鉻、鉬、鈷中任一者，或它們的合金而進行。
脫模層之層厚，無特別限制，考量到去除性及剝離性之觀點，以5nm~100nm為理想，10nm~80nm為更佳，20nm~60nm為尤佳。
(第1絕緣性樹脂層) 就第1絕緣性樹脂層而言，可使用與上述之核芯樹脂層相同之材料(例如，預浸體)。此外，第1絕緣性樹脂層之厚度，係因應所需而進行適當地設定，無特別限制，例如，可製成10μm~100μm，10μm~50μm為理想，10μm~30μm為更佳。
(第2金屬層) 就第2金屬層而言，例如，可使用與上述之第1金屬層相同之材料(例如，銅箔)。第2金屬層之厚度，係因應所需而進行適當地設定，無特別限制，例如，可製成2μm~70μm，2μm~18μm為理想，2μm~12μm為更佳。 此外，就第2金屬層而言，例如，可使用附載體之極薄銅箔。此時，第2金屬層係令銅箔等與第2絕緣性樹脂層接觸而被配置，利用加熱加壓而形成第1基板後，將載體剝離。
[圖案化步驟(b)] 圖案化步驟(b)係於上述第1基板(電路形成用基板)之第2金屬層形成圖案之步驟。經過圖案化步驟(b)，如圖1(C)所示，圖案形成於電路形成用基板1之第2金屬層5。第2金屬層之圖案之形成手段，無特別限制，例如，可利用下列步驟來形成。
圖案化步驟(b)，無特別限制，例如，對第2金屬層實施表面調整處理，並層合乾膜抗蝕劑等，更貼合負性遮罩後，利用曝光機煅燒電路圖案，在顯影液中讓乾膜抗蝕劑顯影，進而可形成蝕刻光阻。之後，施予蝕刻處理，利用氯化鐵(III)水溶液等去除無蝕刻光阻之部分之銅後，藉由去除光阻，進行可於第2金屬層形成圖案。
上述之光阻，無特別限制，例如，可適當地選擇市售之乾膜抗蝕劑等公知品並使用。此外，於第2金屬層形成圖案時之光刻技術(包含曝光、顯影、光阻的去除)，無特別限制，可使用公知之手段及裝置來實施。
第2金屬層之圖案寬，無特別限制，可因應用途而適當地選定其寬，例如，可製成5~100μm，理想為10~30μm。
[第2基板形成步驟(c)] 第2基板形成步驟(c)，係將於前述第1基板之前述第2金屬層表面按順序配置第2絕緣性樹脂層、及第3金屬層而形成的疊層體予以加熱加壓來形成第2基板的步驟。經過第2基板形成步驟(c)，如圖1(D)所示，可得到於第2金屬層5上疊層了第2絕緣性樹脂層6及第3金屬層7的第2基板8。
(第2絕緣性樹脂層) 就第2絕緣性樹脂層而言，可使用與上述之核芯樹脂層相同之材料(例如預浸體)。此外，第2絕緣性樹脂層之厚度，可因應所需而進行適當地設定，無特別限制，例如，可製成10μm~100μm，10μm~50μm為理想，10μm~30μm更佳。
(第3金屬層) 就第3金屬層而言，例如，可使用與上述第1金屬層相同之材料(例如銅箔)。第3金屬層之厚度，可因應所需而進行適當地設定，無特別限制，例如，可製成2μm~70μm，2μm~18μm為理想，2μm~5μm更佳。 此外，就第3金屬層而言，例如，可使用附載體之極薄銅箔。此時，第3金屬層係以銅箔等與第2絕緣性樹脂層接觸的方式配置，利用加熱加壓而形成第2基板後，將載體剝離。
(疊層方法-條件) 為了得到第2基板，將第2絕緣性樹脂層及第3金屬層疊層之方法或條件，無特別限制，例如，於第1基板疊層第2絕緣性樹脂層及第3金屬層後，以溫度220±2℃，壓力5±0.2MPa，保持時間60分鐘之條件實施真空壓製，從而可形成第2基板。此外，為了可得到第2金屬層和第2絕緣樹脂層之密接力，亦可對第2金屬層之表面施予粗糙化處理。
[剝離步驟(d)] 剝離步驟(d)，係從前述核芯樹脂層將按順序具備前述第1金屬層、前述第1絕緣性樹脂層、前述第2金屬層、前述第2絕緣性樹脂層、前述第3金屬層之第3基板予以剝離之步驟。經過剝離步驟(d)，如圖1(E)所示，藉由將第2基板於核芯樹脂層2和配置於其雙面之第1金屬層3之界面分離，可得到按順序具備第1金屬層3、第1絕緣性樹脂層4、第2金屬層5、第2絕緣性樹脂層6、第3金屬層7之2個第3基板9。 第3基板之厚度，可因應所需而進行適當地設定，無特別限制，例如，可製成5μm~400μm，5μm~200μm為理想，5μm~100μm更佳。
剝離步驟(d)中，於核芯樹脂層和第1金屬層之界面剝離核芯樹脂層為理想，例如，第1金屬層具有脫模層時，亦可使其一部分與核芯樹脂層一併剝離。此外，也包括在第1金屬層之脫模層和銅箔之界面，使脫模層與核芯樹脂層一起剝離之態樣。於第1金屬層上殘存脫模層時，例如，可使用硫酸系或過氧化氫系蝕刻液去除脫模層。硫酸系或過氧化氫系蝕刻液，無特別限制，可使用所屬領域中所使用者。
[配線導體形成步驟(e)] 本實施形態之製造方法，可更包含：配線導體形成步驟(e)，於該第3基板的表面形成到達該第2金屬層表面之非貫穿孔，並對該非貫穿孔的內壁施以電解銅鍍敷及/或無電解銅鍍敷，使該第2金屬層分別和該第1金屬層及該第3金屬層連接，並於該第3基板的表面形成第4金屬層，再於該第4金屬層形成圖案來形成該配線導體。經過配線導體形成步驟(e)，如圖1(I)所示，可得到在絕緣層10之雙面形成了配線導體11之半導體元件搭載用封裝基板12。又，絕緣層10係由第1絕緣性樹脂層4及第2絕緣性樹脂層6所構成，配線導體11係各個經圖案化之第1金屬層3、第2金屬層5及第3金屬層7利用電解銅鍍敷及/或無電解銅鍍敷而層間連接以形成。
(非貫穿孔之形成) 配線導體形成步驟(e)中，在第3基板之表面形成到達第2金屬層表面之非貫穿孔。如圖1(F)所示，非貫穿孔13係設置在第3基板9之雙面。亦即，從圖1(F)中之紙面上側介隔第3金屬層7而在第2絕緣性樹脂層6形成非貫穿孔13。相同地，從圖1(F)中之紙面下側，介隔第1金屬層3而在第1絕緣性樹脂層4形成非貫穿孔13。
非貫穿孔之形成手段，無特別限制，例如，可利用二氧化碳雷射等雷射或鑽頭等之公知之手段。非貫穿孔之數量或尺寸，可因應所需而適當地選定。此外，形成非貫穿孔後，可使用過錳酸鈉水溶液等施予除膠渣處理。
(層間連接及第4金屬層之形成) 配線導體形成步驟(e)中，如圖1(G)所示，在形成非貫穿孔13後，施予電解銅鍍敷及/或無電解銅鍍敷使非貫穿孔13之內壁形成銅鍍敷膜，各個經圖案化之第1金屬層3、第2金屬層5及第3金屬層7會電連接。進一步，藉由該電解銅鍍敷及/或無電解銅鍍敷，利用使第3基板雙面之第1及第3金屬層之厚度增加，可形成第4金屬層14。施予電解銅鍍敷及/無電解鍍敷之方法，無特別限制，可採用公知之方法。該銅鍍敷可僅為電解銅鍍敷及無電解鍍敷中之任一者，但施以電解銅鍍敷及無電解鍍敷兩者為理想。
(膜厚調整) 配線導體形成步驟(e)中，如圖1(H)所示，在電解/無電解銅鍍敷處理之後，因應所需，對第4金屬層14施予蝕刻處理等之公知之處理來製成期望之厚度，從而可調整第4金屬層14之膜厚。 調整後之第4基板之厚度，可因應所需進行適當地設定，無特別限制，例如，可製成5μm~30μm，5μm~20μm為理想，5μm~12μm更佳。
(圖案化) 配線導體形成步驟(e)中，因應所需而對第4金屬層14實施表面調整處理後，層合乾膜抗蝕劑等，更貼合負性遮罩後，利用曝光機煅燒電路圖案，於顯影液中使乾膜抗蝕劑顯影，從而可形成蝕刻光阻。之後，施予蝕刻處理，利用氯化鐵(III)水溶液等去除無蝕刻光阻之部分之銅後，去除光阻，如圖1(I)所示，進行可於絕緣層10之雙面形成配線導體11。
其他，就可適用於本實施形態之層間連接方法而言，可適用於公知之對利用雷射所形成之盲孔(Blind hole)部進行化學銅鍍敷之方法(利用雷射加工形成配線電路，之後利用化學銅鍍敷而圖案化，進行層間連接之方法)、或藉由以對預先製成連接部之部分進行鍍敷或蝕刻金屬箔等形成之金屬凸塊(理想為銅凸塊(bump))來刺穿整個絕緣層，從而進行層間連接之方法，更可適用利用絲網印刷等將絕緣樹脂中含有焊料、銀及銅等金屬填充料而成之金屬糊劑凹凸印刷於預定處後，藉由乾燥而使糊劑硬化，利用加熱加壓確保內外層間之電導通者等。
例示性說明本實施形態之圖1中，半導體元件搭載用封裝基板12係製成3層結構之半導體元件搭載用封裝基板，但本發明並非限定於此者，可形成5層結構等之更具增層結構之半導體元件搭載用封裝基板。例如，配線導體形成步驟(e)中，形成配線導體後，更將絕緣性樹脂層與金屬層疊層，重複進行圖案化及層間連接，從而可製造具有增層結構之半導體元件搭載用封裝基板。
《半導體元件搭載用封裝基板之製造方法》 本實施形態之半導體元件搭載用封裝基板之製造方法中，如上述形成半導體元件用封裝基板後，因應所需，例如可搭載裸芯片等之半導體元件。
前述半導體元件非特別限定者，可適當地用於期望之元件，例如，可使用經金線之打線接合法(Wire bonding)而於鋁電極形成金凸塊(Gold bumping)之裸芯片等。半導體元件可介隔接合材而搭載於半導體元件搭載用封裝基板之配線導體上。只要前述接合材具有導電手段者即可，無特別限制，例如，可使用焊料等(例如，錫球、焊錫膏等)。此外，對半導體元件搭載用封裝基板之配線導體施予表面處理後，可介隔接合材而搭載半導體元件。前述表面處理無特別限制，可列舉例如，形成鎳層或金鍍敷層。就前述接合材而言使用焊料之情形等，將半導體元件搭載於配線導體上後，可施予回焊等之處理。此時，回焊之溫度係依據接合材之熔點等而適當地選擇者，例如，可為260℃以上。 [實施例]
以下，利用實施例針對本發明之製造方法進行具體地說明。
[比較例1] 將雙馬來醯亞胺三𠯤樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為B階段之預浸體(核芯樹脂層：厚度0.087mm：三菱瓦斯化學製GHPL-830NSF FX64)，於其雙面以銅箔厚2μm且塗佈有剝離層所成之銅箔(JX日礦日石金屬股份有限公司製，商品名：PCS)將脫模層面與前述預浸體黏接之方式配置，更在其之上介隔使雙馬來醯亞胺三𠯤樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成之B階段之預浸體(厚度0.025mm：三菱瓦斯化學製GHPL-830NSF FF70)利用真空壓製在壓力2.5±0.2MPa，溫度220±2℃，保持時間60分鐘之條件，將12μm之銅箔(三井金屬礦業股份有限公司製，商品名：3EC-VLP)予以疊層。
對所得之基板表面實施表面調整處理，以溫度110±10℃，壓力0.50±0.02MPa之條件將乾膜抗蝕劑(Nichigo-Morton Co., Ltd製，商品名：NIT225)進行層合。之後，貼合負性遮罩後，利用平行曝光機煅燒電路圖案，於1%碳酸鈉水溶液使乾膜抗蝕劑顯影而形成蝕刻光阻，利用氯化鐵(III)水溶液去除無蝕刻光阻之部分之銅。之後，利用氫氧化鈉水溶液去除乾膜抗蝕劑，形成電路圖案。
對已形成電路圖案之基板之表面，使用銅表面粗糙化液(MEC COMPANY LTD.製，商品名：CZ-8100)進行粗糙化，對於基板之雙面，介隔使雙馬來醯亞胺三𠯤樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成之B階段之預浸體(厚度0.025mm：三菱瓦斯化學製GHPL-830NSF FF70)利用真空壓製在壓力2.5±0.2MPa，溫度220±2℃，保持時間60分鐘之條件，將附18μm之載體銅箔之2μm銅箔(三井金屬礦業股份有限公司製，商品名：MTEx)予以疊層後，剝離18μm之載體銅箔。
針對所得之基板，在核芯樹脂層與PCS與銅箔之交界部施加物理之力使剝離。然而，剝離面之銅箔表面有多數凹凸，雷射加工及電路形成時產率低。
[實施例1] >第1基板形成步驟(a)> 將雙馬來醯亞胺三𠯤樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為B階段之預浸體(圖1(A)中之核芯樹脂層2；厚度25μm：三菱瓦斯化學製GHPL-830NSF FF70)，於其雙面將銅箔厚2μm且塗佈有剝離層(JX日礦日石金屬股份有限公司製，商品名：PCS)之附脫模層銅箔(圖1(A)中之第1金屬層3)以脫模層面與前述核芯樹脂層接觸之形式配置，更在其之上介隔使雙馬來醯亞胺三𠯤樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成之B階段之預浸體(圖1(A)中之第1絕緣性樹脂層4；厚度0.025mm：三菱瓦斯化學製GHPL-830NSF FF70)利用真空壓製在壓力2.5±0.2MPa，溫度220±2℃，保持時間60分鐘之條件將12μm之銅箔(圖1(A)中之第2金屬層5；三井金屬礦業股份有限公司製，商品名：3EC-VLP)予以疊層，從而製作出第1基板(圖1(B)中之電路形成用基板(第1基板)1)。
>圖案化步驟(b)> 然後，對第1基板表面實施表面調整處理，以溫度110±10℃，壓力0.50±0.02MPa之條件於第2金屬層表面層合乾膜抗蝕劑(Nichigo-Morton Co., Ltd製，商品名：NIT225)。之後，貼合負性遮罩，利用平行曝光機煅燒電路圖案，在1%碳酸鈉水溶液中使乾膜抗蝕劑顯影而形成蝕刻光阻，利用氯化鐵(III)水溶液去除無蝕刻光阻之部分之銅後，利用氫氧化鈉水溶液去除乾膜抗蝕劑，從而於第2金屬層5形成圖案(參照圖1(C))。
>第2基板形成步驟(c)> 然後，對經圖案化之第2金屬層5之表面，使用銅表面粗糙化液(MEC COMPANY LTD.製，商品名：CZ-8100)進行粗糙化，於設置於電路形成用基板1之雙面之第2金屬層5之表面，介隔使雙馬來醯亞胺三𠯤樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為B階段之預浸體(圖1(D)中之第2絕緣性樹脂層6；厚度0.025mm：三菱瓦斯化學製GHPL-830NSF FF70)利用真空壓製，在壓力2.5±0.2MPa，溫度220±2℃，保持時間60分鐘之條件，將附有18μm之載體銅箔之2μm銅箔(圖1(D)中第3金屬層7；三井金屬礦業股份有限公司製，商品名：MTEx)予以疊層。之後，剝離18μm之載體銅箔，從而製作出第2基板(圖1(D)中之第2基板8)。
>剝離步驟(d)> 對於第2基板中之附脫模層銅箔(第1金屬層3)與預浸體(核芯樹脂層2)之交界部施加物理性之力使剝離，從而得到第3基板(圖1(E)中之第3基板9)。剝離面之銅箔表面之凹凸係利用下列方法進行測定。剝離面之銅箔表面之凹凸為2.25μm。 測定剝離面之銅箔表面之凹凸。表面凹凸之測定係使用顯微鏡VR-3100(基恩斯股份有限公司製)，針對裁切成5×5cm之試樣，利用前述裝置測定1×1cm之範圍。
>配線導體形成步驟(e)> 對第3基板之雙面利用二氧化碳雷射加工機(日立維亞機械股份有限公司製，商品名：LC-1C/21)以光束照射徑Φ0.21mm，頻率500Hz，脈衝寬10μs之條件，將孔洞一個個加工出來，於第3基板之雙面形成非貫穿孔(圖1(F)中之非貫穿孔13)。然後，使用溫度80±5℃，濃度55±10g/L之過錳酸鈉水溶液施予除膠渣處理。 進一步，以無電解銅鍍敷以成為0.4~0.8μm之厚度施予鍍敷處理後，利用電解銅鍍敷實施8μm之厚度之鍍敷而形成第4金屬層(圖1(G)中之第4金屬層14)。藉此，第1及第3金屬層介隔第2金屬層利用非貫穿孔而電連接。然後，對第4金屬層表面實施表面調整處理，以溫度110±10℃，壓力0.50±0.02MPa之條件層合乾膜抗蝕劑(Nichigo-Morton Co., Ltd製，商品名：NIT225)。之後，貼合負性遮罩後，利用平行曝光機煅燒電路圖案，在1%碳酸鈉水溶液中使乾膜抗蝕劑顯影而形成蝕刻光阻，利用氯化鐵(III)水溶液去除無蝕刻光阻之部分之銅。之後，利用氫氧化鈉水溶液去除乾膜抗蝕劑，從而於第4金屬層形成圖案，製作出半導體元件搭載用封裝基板(圖1(I)中之絕緣層10之雙面形成有配線導體11之半導體元件搭載用封裝基板12)。
對所得之半導體元件搭載用封裝基板進行防光阻形成處理及金鍍敷加工，切斷加工為封裝尺寸，從而得到實施例1之半導體元件搭載用封裝基板。
[實施例2] 就實施例1中之核芯樹脂層2而言，使用使雙馬來醯亞胺三𠯤樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為B階段之預浸體(三菱瓦斯化學製GHPL-830NSF FF67；厚度20μm)，除此之外，與實施例1同樣地進行而得到半導體元件搭載用封裝基板。又，剝離面之銅箔表面之凹凸係利用與實施例1相同之方法進行測定。剝離面之銅箔表面之凹凸為1.79μm。
[實施例3] 就實施例1中之核芯樹脂層2而言，使用使雙馬來醯亞胺三𠯤樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為B階段之預浸體(三菱瓦斯化學製GHPL-830NSF FF74；厚度30μm)，除此之外，與實施例1同樣地進行而得到半導體元件搭載用封裝基板。又，剝離面之銅箔表面之凹凸係利用與實施例1相同之方法進行測定。剝離面之銅箔表面之凹凸為3.15μm。
[實施例4] 就實施例1中之核芯樹脂層2而言，使用使雙馬來醯亞胺三𠯤樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為B階段之預浸體(三菱瓦斯化學製GHPL-830NSF FF78；厚度35μm)，除此之外，與實施例1同樣地進行而得到半導體元件搭載用封裝基板。又，剝離面之銅箔表面之凹凸係利用與實施例1相同之方法進行測定。剝離面之銅箔表面之凹凸為3.32μm。
實施例1~4之半導體元件搭載用封裝基板，係一次性地形成電路形成用基板(第1基板)，此外，與比較例相較，其生產效率佳，雷射加工及電路形成時之產率中不良品少，產率優異。
[比較例2] 就實施例1中之核芯樹脂層2而言，使用使雙馬來醯亞胺三𠯤樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為B階段之預浸體(三菱瓦斯化學製GHPL-830NXA；厚度110μm)，除此之外，與實施例1同樣地進行而得到半導體元件搭載用封裝基板。又，剝離面之銅箔表面之凹凸係利用與實施例1相同之方法進行測定。剝離面之銅箔表面之凹凸為6.00μm，在下一個步驟之電路形成中，光阻密接性下降，商品之產率低。
2018年12月14日提申之日本國專利申請案2018-234665號之揭示內容之整體係引用於本說明書作為參照。 又，說明書中記載的全部文獻、專利申請案、及技術標準係引用於本說明書中作為參照，且將個別的文獻、專利申請案、及技術標準引用作為參照之情事係與具體且個別記載的情況相當。
1:電路形成用基板(第1基板) 2:核芯樹脂層 3:第1金屬層 4:第1絕緣性樹脂層 5:第2金屬層 6:第2絕緣性樹脂層 7:第3金屬層 8:第2基板 9:第3基板 10:絕緣層 11:配線導體 12:半導體元件搭載用封裝基板 13:非貫穿孔 14:第4金屬層
[圖1](A)~(I)說明本發明之半導體元件搭載用封裝基板之製造方法之一實施形態之概略圖。

Claims (7)

  1. 一種半導體元件搭載用封裝基板之製造方法，係製造具備絕緣層與設置於該絕緣層上之配線導體的半導體元件搭載用封裝基板之方法，包含： 第1基板形成步驟(a)，形成於厚度1μm~80μm之核芯樹脂層的雙面按順序配置厚度為1μm~70μm且可從該核芯樹脂層剝離之第1金屬層、第1絕緣性樹脂層、及第2金屬層而成的疊層體，並一次性地將該疊層體予以加熱加壓來形成第1基板， 圖案化步驟(b)，於該第1基板之該第2金屬層形成圖案， 第2基板形成步驟(c)，將於該第1基板之該第2金屬層表面按順序配置第2絕緣性樹脂層、及第3金屬層而形成的疊層體予以加熱加壓來形成第2基板，及 剝離步驟(d)，從該核芯樹脂層將按順序具備該第1金屬層、該第1絕緣性樹脂層、該第2金屬層、該第2絕緣性樹脂層、及該第3金屬層之第3基板予以剝離。
  2. 如申請專利範圍第1項之半導體元件搭載用封裝基板之製造方法，更包含： 配線導體形成步驟(e)，於該第3基板的表面形成到達該第2金屬層表面之非貫穿孔，並對該非貫穿孔的內壁施以電解銅鍍敷及/或無電解銅鍍敷，使該第2金屬層分別和該第1金屬層及該第3金屬層連接，並於該第3基板的表面形成第4金屬層，再於該第4金屬層形成圖案來形成該配線導體。
  3. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中，該第3基板的厚度為5μm~100μm。
  4. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中，該第1金屬層具備脫模層，該疊層體係以使該脫模層與該核芯樹脂層接觸的方式配置有該第1金屬層。
  5. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中，該第3金屬層具備載體層，並於該第2基板形成步驟(c)中，在對該第1基板進行加熱加壓後，從該第3金屬層去除該載體層。
  6. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中，該第1金屬層、該第2金屬層、及該第3金屬層中之至少任一者為銅箔。
  7. 如申請專利範圍第1或2項之半導體元件搭載用封裝基板之製造方法，其中，該核芯樹脂層、第1絕緣性樹脂層、及第2絕緣性樹脂層中之至少任一者為將樹脂含浸於基材而成的預浸體。
TW108138767A 2018-12-14 2019-10-28 半導體元件搭載用封裝基板之製造方法 TWI830797B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018234665 2018-12-14
JP2018-234665 2018-12-14

Publications (2)

Publication Number Publication Date
TW202044958A true TW202044958A (zh) 2020-12-01
TWI830797B TWI830797B (zh) 2024-02-01

Family

ID=71077238

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138767A TWI830797B (zh) 2018-12-14 2019-10-28 半導體元件搭載用封裝基板之製造方法

Country Status (7)

Country Link
US (1) US20220051958A1 (zh)
EP (1) EP3897082A4 (zh)
JP (1) JPWO2020121651A1 (zh)
KR (1) KR20210100589A (zh)
CN (1) CN113243146A (zh)
TW (1) TWI830797B (zh)
WO (1) WO2020121651A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209851A1 (ja) 2021-03-29 2022-10-06 Ｍｇｃエレクトロテクノ株式会社 基板及び配線基板の製造方法
TW202322225A (zh) 2021-09-30 2023-06-01 日商Ｍｇｃ電子科技股份有限公司 半導體元件搭載用封裝基板之製造方法及附支撐基板之積層體
TW202336944A (zh) 2021-09-30 2023-09-16 日商Ｍｇｃ電子科技股份有限公司 半導體元件搭載用封裝基板之製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007335700A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
JP4533449B2 (ja) * 2008-10-16 2010-09-01 新光電気工業株式会社 配線基板の製造方法
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
CN104661810A (zh) 2012-09-24 2015-05-27 Jx日矿日石金属株式会社 附载体金属箔、由树脂制板状载体与金属箔构成的积层体、以及它们的用途
CN103681559B (zh) * 2012-09-25 2016-11-09 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
CN109417055A (zh) * 2016-07-01 2019-03-01 三菱瓦斯化学株式会社 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法
US11217445B2 (en) * 2016-08-05 2022-01-04 Mitsubishi Gas Chemical Company, Inc. Supporting substrate, supporting substrate-attached laminate and method for manufacturing a package substrate for mounting a semiconductor device
KR102419707B1 (ko) * 2017-04-27 2022-07-11 미츠비시 가스 가가쿠 가부시키가이샤 지지체 및 그것을 사용한 반도체 소자 실장 기판의 제조 방법

Also Published As

Publication number Publication date
US20220051958A1 (en) 2022-02-17
WO2020121651A1 (ja) 2020-06-18
EP3897082A1 (en) 2021-10-20
TWI830797B (zh) 2024-02-01
CN113243146A (zh) 2021-08-10
KR20210100589A (ko) 2021-08-17
EP3897082A4 (en) 2022-01-26
JPWO2020121651A1 (ja) 2021-10-21

Similar Documents

Publication Publication Date Title
TWI801346B (zh) 支持基板、附設支持基板之疊層體及搭載半導體元件用之封裝基板的製造方法
JP2005101137A (ja) 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
TWI830797B (zh) 半導體元件搭載用封裝基板之製造方法
EP3480843B1 (en) Method for manufacturing package substrate for carrying semiconductor element, and method for manufacturing semiconductor element-mounted substrate
TWI835731B (zh) 支持體及利用該支持體之半導體元件安裝基板的製造方法
TWI801684B (zh) 半導體元件搭載用封裝基板之製造方法
WO2022209851A1 (ja) 基板及び配線基板の製造方法
WO2023106208A1 (ja) 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法
WO2023054517A1 (ja) 半導体素子搭載用パッケージ基板の製造方法
WO2023054516A1 (ja) 半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体
CN118043958A (zh) 半导体元件搭载用封装基板的制造方法和带支撑基板的层叠体
CN118020150A (zh) 半导体元件搭载用封装基板的制造方法
CN118339932A (zh) 带支撑体的布线基板、带支撑体的布线基板的制造方法和电子部件安装基板的制造方法