CN109417055A - 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法 - Google Patents

半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法 Download PDF

Info

Publication number
CN109417055A
CN109417055A CN201780040347.0A CN201780040347A CN109417055A CN 109417055 A CN109417055 A CN 109417055A CN 201780040347 A CN201780040347 A CN 201780040347A CN 109417055 A CN109417055 A CN 109417055A
Authority
CN
China
Prior art keywords
wiring conductor
semiconductor element
resin layer
insulating resin
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780040347.0A
Other languages
English (en)
Inventor
平野俊介
加藤祯启
小柏尊明
川下和晃
中岛洋
中岛洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Priority to CN202311281435.3A priority Critical patent/CN117241501A/zh
Publication of CN109417055A publication Critical patent/CN109417055A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F17/00—Multi-step processes for surface treatment of metallic material involving at least one process provided for in class C23 and at least one process covered by subclass C21D or C22F or class C25

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种半导体元件搭载用封装体基板的制造方法，其包括如下工序：基板形成工序(a)，形成依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm～5μm的极薄铜箔的电路形成用支撑基板；第1布线导体形成工序(b)，在电路形成用支撑基板的极薄铜箔上通过图形电镀铜形成第1布线导体；层叠工序(c)，以与第1布线导体接触的方式配置第2绝缘树脂层，将第2绝缘树脂层进行加热加压并层叠；第2布线导体形成工序(d)，在第2绝缘树脂层中形成到达第1布线导体的非贯通孔，使非贯通孔的内壁通过电镀铜和/或化学镀铜连接，形成第2布线导体；剥离工序(e)，从形成有第1布线导体和第2布线导体的电路形成用支撑基板剥离第1绝缘树脂层；和去除工序(f)，将脱模层和/或前述极薄铜箔去除。

Description

半导体元件搭载用封装体基板的制造方法和半导体元件安装 基板的制造方法
技术领域
本发明涉及半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法。
背景技术
近年来，电子设备的小型化、轻量化、多功能化进一步推进。随着电子设备的小型化，封装体尺寸的进一步的小型化的要求变强烈。作为应对封装体尺寸的小型化的方式，提出了与半导体芯片大致等同尺寸的、所谓芯片尺寸封装体(CSP；Chip Size/ScalePackage)。其为在安装区域内而不是在半导体芯片的周边部具有与外部布线基板的连接部的封装体。作为具体例，有：使带凸块的聚酰亚胺薄膜粘接在半导体芯片的表面，通过芯片与金引线实现了电连接后，灌封密封环氧树脂而成的封装体(参见下述非专利文献1)；在临时基板上形成半导体芯片、和在相当于与外部布线基板的连接部的位置形成金属凸块，将半导体芯片进行倒装焊接(Face down bonding)后，在临时基板上进行传递模塑而成的封装体(参见下述非专利文献2)等。
另一方面，关于微细布线的形成，如下的半加成法备受关注：事先在基材表面形成较薄的镀层，在其上形成抗蚀镀层，利用电镀将导体形成为所需的厚度，之后，剥离抗蚀剂后，将前述薄的镀层利用软蚀刻去除。另外，还研究了如下方法：形成由加热·加压压制法形成的带载体的可剥离铜箔代替薄的镀层，然后将载体去除，形成薄铜箔层。
另外，为了提供布线密度优异、且生产效率优异、连接可靠性高的半导体元件搭载用封装体基板的制造方法，提出了如下方法：使用电路形成用支撑基板，所述电路形成用支撑基板是在极薄铜箔的厚度为1μm～5μm的带载体铜箔的极薄铜箔的载体铜箔面上设置绝缘树脂而成的，利用电镀铜等在其上制作布线导体，之后将带载体铜箔的支撑基板剥离，制作半导体元件搭载用封装体基板(例如参见下述专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2005-101137号公报
非专利文献
非专利文献1：NIKKEI MATERIALS&TECHNOLOGY)94.4、No.140、p18-19
非专利文献2：Smallest Flip-Chip-Like Package CSP；The Second VLSIPackkging Workshop of Japan、p46-50、1994
发明内容
发明要解决的问题
对于上述专利文献1的半导体元件搭载用封装体基板的制造方法中使用的利用了带载体铜箔的极薄铜箔的电路形成用支撑基板，通常大多数情况下，在载体铜箔与极薄铜箔之间(界面)设有极薄的粘接层。然而，通常，该粘接层为几十nm的厚度，耐化学药品性弱。例如，制作多层结构的封装体基板时，为了层间连接而有时利用钻头、激光开设通孔等孔。此时，为了将残留于孔的内部等的树脂(胶渣)去除，使用包含高锰酸钠等的除胶渣液，进行去除胶渣的除胶渣处理。然而，如上述在使用利用了带载体铜箔的极薄铜箔的电路形成用支撑基板的情况下，化学溶液(除胶渣液)有时渗透到位于载体铜箔与极薄铜箔之间的粘接层中。如此，如果化学溶液渗透到载体铜箔与极薄铜箔之间的粘接层中，则载体铜箔与极薄铜箔的界面的粘接强度会降低。该载体铜箔与极薄铜箔的界面处的粘接强度的降低对生产效率造成影响。另外，引起了化学溶液的渗透的部分如果涉及成为制品的部分，则极薄铜箔被化学溶液腐蚀，有时成为制品不良的原因。进而，由于发生化学溶液的侵入，从而引起后续工序中使用的液体、装置的污染，也成为装置工作不良的原因。
另外，以往，为了防止该化学溶液的侵入，大多进行如下方式：在制作封装体基板时，在电路形成用支撑基板上，将带载体铜箔的极薄铜箔的侧面以绝缘树脂覆盖的方式构成。然而，为了覆盖带载体铜箔的极薄铜箔的侧面，必须减小原始的电路形成用支撑基板(拆卸芯(detach core))，还存在妨碍设计的自由度的问题。
另外，从操作性等观点出发，还设想了期望在半导体元件搭载用封装体基板的制造方法的工序内，将半导体元件搭载于基板的情况。然而，在以往方法的工序内想要将半导体元件搭载于基板时，在焊料等进行回流焊时，在金属层与极薄铜箔之间等大多产生所谓膨胀，寻求开发出半导体元件搭载用封装体基板的制造方法的工序内也能将半导体元件搭载于基板的方式。
为了解决上述课题，本发明的目的在于，提供：生产效率良好、设计的自由度高的半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法。
用于解决问题的方案
<1>一种半导体元件搭载用封装体基板的制造方法，其包括如下工序：
基板形成工序(a)，形成依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm～5μm的极薄铜箔的电路形成用支撑基板；
第1布线导体形成工序(b)，在前述电路形成用支撑基板的前述极薄铜箔上通过图形电镀铜形成第1布线导体；
层叠工序(c)，以与前述第1布线导体接触的方式配置第2绝缘树脂层，将前述第2绝缘树脂层进行加热加压并层叠；
第2布线导体形成工序(d)，在前述第2绝缘树脂层中形成到达前述第1布线导体的非贯通孔，使前述非贯通孔的内壁通过电镀铜和/或化学镀铜连接，形成第2布线导体；
剥离工序(e)，从形成有前述第1布线导体和前述第2布线导体的电路形成用支撑基板剥离前述第1绝缘树脂层；和，
去除工序(f)，将前述脱模层和/或前述极薄铜箔去除。
<2>根据前述<1>所述的半导体元件搭载用封装体基板的制造方法，其中，前述第1布线导体形成工序(b)包括如下工序：
工序(b-1)，在前述极薄铜箔上层压镀覆用抗蚀剂；
工序(b-2)，通过光刻法在前述镀覆用抗蚀剂上形成布线电路图案；
工序(b-3)，在形成有前述布线电路图案的前述极薄铜箔上通过图形电镀铜形成前述第1布线导体；和，
工序(b-4)，将前述镀覆用抗蚀剂去除。
<3>根据前述<1>或<2>所述的半导体元件搭载用封装体基板的制造方法，其中，前述层叠工序(c)包括如下工序：
工序(c-1)，对前述第1布线导体表面实施粗糙化处理；和，
工序(c-2)，将前述第2绝缘树脂层以其与实施了前述粗糙化处理的前述第1布线导体接触的方式配置，在前述第2绝缘树脂层上进一步配置金属层，并进行加热加压，将前述第2绝缘树脂层与前述金属层层叠。
<4>根据前述<1>～<3>中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，前述第2布线导体形成工序(d)包括如下工序：
工序(d-1)，在前述第2绝缘树脂层中形成到达前述第1布线导体的非贯通孔；
工序(d-2)，使前述非贯通孔的内壁通过电镀铜和/或化学镀铜连接；和，
工序(d-3)，以减成法或半加成法形成前述第2布线导体。
<5>根据前述<1>～<4>中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，前述第2布线导体形成工序(d)中，对于形成有前述第1布线导体和前述第2布线导体的电路形成用支撑基板进而重复进行前述层叠工序(c)和前述第2布线导体形成工序(d)，制造具有积层结构的半导体元件搭载用封装体基板。
<6>根据前述<1>～<5>中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，前述第1绝缘树脂层的厚度为0.02mm～2.0mm。
<7>根据前述<1>～<6>中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，前述第2布线导体形成工序(d)中，由激光形成前述非贯通孔。
<8>根据前述<1>～<7>中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，前述剥离工序(e)中，将前述第1绝缘树脂层以物理的方式剥离。
<9>根据前述<1>～<8>中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，前述去除工序(f)中，用硫酸系或过氧化氢系蚀刻液去除前述脱模层和/或前述极薄铜箔。
<10>根据前述<1>～<9>中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，前述基板形成工序(a)中，包括如下工序(a-1)：以前述脱模层与前述第1绝缘树脂层接触的方式在前述第1绝缘树脂层上配置在厚度为1μm～20μm的铜箔上形成有前述脱模层的带脱模层的铜箔，之后对前述带脱模层的铜箔的前述铜箔部分实施蚀刻处理，形成前述极薄铜箔。
<11>根据前述<1>～<10>中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，前述脱模层包含除有机硅化合物以外的前述硅化合物。
<12>根据前述<1>～<11>中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，在前述第1绝缘树脂层上直接层叠前述脱模层。
<13>一种半导体元件安装基板的制造方法，其包括如下工序：
基板形成工序(a)，形成依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm～5μm的极薄铜箔的电路形成用支撑基板；
第1布线导体形成工序(b)，在前述电路形成用支撑基板的前述极薄铜箔上通过图形电镀铜形成第1布线导体；
层叠工序(c)，以与前述第1布线导体接触的方式配置第2绝缘树脂层，将前述第2绝缘树脂层进行加热加压并层叠；
第2布线导体形成工序(d)，在前述第2绝缘树脂层中形成到达前述第1布线导体的非贯通孔，使前述非贯通孔的内壁通过电镀铜和/或化学镀铜连接，形成第2布线导体；
半导体元件搭载工序(g)，在前述第2布线导体上搭载半导体元件；
剥离工序(e)，从前述第2布线导体上搭载有前述半导体元件的电路形成用支撑基板剥离前述第1绝缘树脂层；和，
去除工序(f)，将前述脱模层和/或前述极薄铜箔去除。
<14>根据前述<13>所述的半导体元件安装基板的制造方法，其中，前述半导体元件搭载工序(g)中，借助接合材料在前述第2布线导体上搭载前述半导体元件。
<15>根据前述<13>或<14>所述的半导体元件安装基板的制造方法，其中，在前述第1绝缘树脂层上直接层叠前述脱模层。
发明的效果
根据本发明的半导体元件搭载用封装体基板的制造方法，可以提供：生产效率良好、设计的自由度高的半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法。
附图说明
图1为用于说明本发明的半导体元件搭载用封装体基板的制造方法的一实施方式的示意图。
图2为用于说明半导体元件搭载用封装体基板的变化的示意图。
图3为从脱模层侧观察实施例1中的层叠体的照片。
图4为用于说明比较例2中的电路形成用支撑基板和剥离工序的示意图。
图5为从极薄铜箔侧观察比较例2中的层叠体的照片。
图6为用于说明本发明的半导体元件安装基板的制造方法的一实施方式的示意图。
具体实施方式
以下，以实施方式为例对本发明进行说明。但是，本发明的方式不限定于以下中说明的实施方式。
本实施方式的半导体元件搭载用封装体基板的制造方法(以下，有时简称为“本实施方式的制造方法”)包括如下工序：
基板形成工序(a)，形成依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm～5μm的极薄铜箔的电路形成用支撑基板；
第1布线导体形成工序(b)，在前述电路形成用支撑基板的前述极薄铜箔上通过图形电镀铜形成第1布线导体；
层叠工序(c)，以与前述第1布线导体接触的方式配置第2绝缘树脂层，将前述第2绝缘树脂层进行加热加压并层叠；
第2布线导体形成工序(d)，在前述第2绝缘树脂层中形成到达前述第1布线导体的非贯通孔，使前述非贯通孔的内壁通过电镀铜和/或化学镀铜连接，形成第2布线导体；
剥离工序(e)，从形成有前述第1布线导体和前述第2布线导体的电路形成用支撑基板剥离前述第1绝缘树脂层；和，
去除工序(f)，将前述脱模层和/或前述极薄铜箔去除。
本实施方式的半导体元件搭载用封装体基板的制造方法中，电路形成用支撑基板依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm～5μm的极薄铜箔。对于该电路形成用支撑基板，极薄铜箔与第1绝缘树脂层(例如预浸料)的界面(借助脱模层粘接极薄铜箔和第1绝缘树脂层的部位)中的粘接强度(以下，本说明书中，也有时称为“剥离强度”)优异，并且例如除胶渣处理中，也无化学溶液对该界面的侵入，耐除胶渣等耐化学药品性优异。本实施方式的半导体元件搭载用封装体基板的制造方法中，电路形成用支撑基板的极薄铜箔与第1绝缘树脂层的界面的粘接强度优异的理由尚不清楚，但推测其基于如下产生的锚固效果：位于极薄铜箔表面的几μm的凹凸穿过夹设于前述界面的脱模层而刺穿第1绝缘树脂层侧，且第1绝缘树脂层被压制(加热加压)时而熔融。例如可以通过如下方式控制该剥离强度：使用带脱模层的铜箔(例如厚度为1μm～20μm的铜箔上形成有前述脱模层者)，在第1绝缘树脂层上层叠脱模层和极薄铜箔时，变更带脱模层的铜箔对第1绝缘树脂层的压制条件。同样地，本实施方式的半导体元件搭载用封装体基板的制造方法中，对于电路形成用支撑基板的耐化学药品性优异的理由尚不清楚，但首先推测如下为理由之一：前述脱模层含有包含作为无机成分的硅的化合物而构成。即，如以往，使用带载体铜箔的极薄铜箔的情况下，在第1绝缘树脂层与极薄铜箔之间大多使用粘接层，但该粘接层通常为有机物，因此，使用去除胶渣(有机物)的化学溶液时，有时会溶解。另一方面，本实施方式中的脱模层含有包含作为无机成分的硅的化合物而构成，因此推测，对除胶渣处理中使用的化学溶液不易溶解，可以防止化学溶液浸入。进而，利用上述锚固效果而极薄铜箔与第1绝缘树脂层的界面的粘接强度优异，因此推测，上述要素也为能防止除胶渣液等化学溶液的浸入的理由之一。
另外，通过本实施方式的制造方法制作的半导体元件搭载用封装体基板通过将微细布线埋入绝缘树脂层，从而也可以得到布线密合强度。进而，根据本实施方式的制造方法，能以所需最低限度的层数完成，因此，可以制作降低层数、总板厚比以往薄的半导体元件搭载用封装体基板，也可以提高半导体元件搭载用封装体基板的布线密度。
以下，对本实施方式的制造方法详细记载。
[基板形成工序(a)]
基板形成工序(a)为如下工序：形成依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm～5μm的极薄铜箔的电路形成用支撑基板。在第1绝缘树脂层上，可以仅在单面配置脱模层和极薄铜箔，优选这些层配置于第1绝缘树脂层的两面。即，本实施方式中的电路形成用支撑基板优选带脱模层的2层芯基板。利用图1，对电路形成用支撑基板(带脱模层的2层芯基板)1的构成进行说明。图1为用于说明本发明的半导体元件搭载用封装体基板的制造方法的一实施方式的示意图。如图1A和图1B所示那样，电路形成用支撑基板1在第1绝缘树脂层(例如预浸料)2的两面从第1绝缘树脂层2的表面侧起依次设有脱模层3和极薄铜箔4。
作为电路形成用支撑基板的形成方法，可以在极薄铜箔上形成脱模层，并将其配置于第1绝缘树脂层，从而形成，但不限定于该形成方法，只要为在第1绝缘树脂层上依次层叠脱模层和极薄铜箔的方法就没有特别限定。例如，将形成有脱模层的一定厚度的铜箔(以下，本说明书中，也称为“带脱模层的铜箔”)以脱模层面与预浸料等第1绝缘树脂层接触的方式配置，加热加压，层叠，从而可以在第1绝缘树脂层上形成脱模层和极薄铜箔。上述情况下，层叠后，根据需要，以前述铜箔成为期望的厚度的方式实施蚀刻处理等公知的处理，从而可以形成依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm～5μm的极薄铜箔的电路形成用支撑基板。作为前述带脱模层的铜箔，没有特别限定，例如可以使用在厚度为1μm～20μm的铜箔上形成有前述脱模层者。另外，也可以在第1绝缘树脂层上形成脱模层，之后配置极薄铜箔，形成电路形成用支撑基板。
层叠的方法、条件没有特别限定，例如，在温度220±2℃、压力5±0.2MPa、保持时间60分钟的条件下实施真空压制，从而可以形成电路形成用支撑基板。
(第1绝缘树脂层)
作为基板形成工序(a)中的第1绝缘树脂层，没有特别限定，例如可以使用：玻璃布等基材中浸渗有热固性树脂等绝缘性的树脂材料(绝缘材料)的预浸料；绝缘性的薄膜材料等。
“预浸料”为使树脂组合物等绝缘材料浸渗或涂覆于基材中而成者。作为基材，没有特别限定，可以适宜使用各种的电绝缘材料用层叠板中使用的公知的物质。作为构成基材的材料，例如可以举出E玻璃、D玻璃、S玻璃或Q玻璃等无机纤维；聚酰亚胺、聚酯或四氟乙烯等有机纤维；和它们的混合物等。基材没有特别限定，例如可以适宜使用织布、无纺布、粗纱、短切纤维垫、表面毡等具有形状的基材。基材的材质和形状根据目标成型物的用途、性能而选择，根据需要可以单独使用或也可以使用2种以上的材质和形状。
基材的厚度没有特别限制，通常可以使用0.02～0.50mm的基材。另外，作为基材，可以使用：用硅烷偶联剂等进行了表面处理的基材、以机械的方式实施了开纤处理的基材，这些基材从耐热性、耐湿性、加工性的方面出发是适合的。
作为前述绝缘材料，没有特别限定，可以适宜选定用作印刷电路板的绝缘材料的公知的树脂组合物而使用。作为前述树脂组合物，可以使用耐热性、耐化学药品性良好的热固性树脂作为基础。作为热固性树脂，没有特别限定，可以举出酚醛树脂、环氧树脂、氰酸酯树脂、马来酰亚胺树脂、异氰酸酯树脂、苯并环丁烯树脂、聚乙烯树脂等。热固性树脂可以单独使用1种，也可以混合2种以上使用。
热固性树脂中，环氧树脂由于耐热性、耐化学药品性、电特性优异、较廉价，因此，可以适合作为绝缘材料使用。作为环氧树脂，例如可以举出双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、脂环式环氧树脂、脂肪族链状环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、双酚A酚醛清漆型环氧树脂、联苯酚的二缩水甘油醚化物、萘二醇的二缩水甘油醚化物、酚类的二缩水甘油醚化物、醇类的二缩水甘油醚化物、和它们的烷基取代体、卤化物、氢化物等。环氧树脂可以单独使用1种，也可以混合2种以上使用。另外，与该环氧树脂一起使用的固化剂只要使环氧树脂固化就可以没有限定地使用，例如有：多官能酚类、多官能醇类、胺类、咪唑化合物、酸酐、有机磷化合物和它们的卤化物等。这些环氧树脂固化剂可以单独使用1种，也可以混合2种以上使用。
前述氰酸酯树脂为通过加热而生成以三嗪环为重复单元的固化物的树脂，固化物的介电特性优异。因此，特别适合于要求高频特性的情况等。作为氰酸酯树脂，没有特别限定，例如可以举出2,2-双(4-氰氧苯基)丙烷、双(4-氰氧苯基)乙烷、2,2-双(3,5-二甲基-4-氰氧苯基)甲烷、2,2-(4-氰氧苯基)-1,1,1,3,3,3-六氟丙烷、α,α'-双(4-氰氧苯基)-间二异丙基苯、苯酚酚醛清漆和烷基苯酚酚醛清漆的氰酸酯酯化物等。其中，2,2-双(4-氰氧苯基)丙烷的固化物的介电特性与固化性的均衡性特别良好、成本也廉价，故优选。这些氰酸酯酯化合物等氰酸酯树脂可以单独使用1种，也可以混合2种以上使用。另外，前述氰酸酯酯化合物的一部分也可以预先低聚物化为三聚体、五聚体。
进而，对于氰酸酯树脂也可以组合使用固化催化剂、固化促进剂。作为固化催化剂，例如可以使用锰、铁、钴、镍、铜、锌等金属类，具体而言，可以举出2-乙基己酸盐、辛酸盐等有机金属盐、乙酰丙酮络合物等有机金属络合物。固化催化剂可以单独使用1种，也可以混合2种以上使用。
另外，作为固化促进剂，优选使用酚类，可以使用壬基苯酚、对枯基苯酚等单官能苯酚、双酚A、双酚F、双酚S等二官能苯酚、或苯酚酚醛清漆、甲酚酚醛清漆等多官能苯酚等。固化促进剂可以单独使用1种，也可以混合2种以上使用。
考虑介电特性、耐冲击性、薄膜加工性等，在作为前述绝缘材料使用的树脂组合物中也可以共混热塑性树脂。作为热塑性树脂，没有特别限定，例如可以举出氟树脂、聚苯醚、改性聚苯醚、聚苯硫醚、聚碳酸酯、聚醚酰亚胺、聚醚醚酮、聚丙烯酸酯、聚酰胺、聚酰胺酰亚胺、聚丁二烯等。热塑性树脂可以单独使用1种，也可以混合2种以上使用。
热塑性树脂中，从能提高固化物的介电特性的观点出发，配混聚苯醚和改性聚苯醚而使用是有用的。作为聚苯醚和改性聚苯醚，例如可以举出：聚(2,6-二甲基-1,4-亚苯基)醚、聚(2,6-二甲基-1,4-亚苯基)醚与聚苯乙烯的合金化聚合物、聚(2,6二甲基-1,4-亚苯基)醚与苯乙烯-丁二烯共聚物的合金化聚合物、聚(2,6-二甲基-1,4-亚苯基)醚与苯乙烯-马来酸酐共聚物的合金化聚合物、聚(3,6-二甲基-1,4-亚苯基)醚与聚酰胺的合金化聚合物、聚(2,6-二甲基-1,4-亚苯基)醚与苯乙烯-丁二烯-丙烯腈共聚物的合金化聚合物等。另外，为了对聚苯醚赋予反应性、聚合性，可以在聚合物链末端导入胺基、环氧基、羧基、苯乙烯基等官能团，或在聚合物链侧链导入胺基、环氧基、羧基、苯乙烯基、甲基丙烯酰基等官能团。
热塑性树脂中，从耐湿性优异、进而对金属的粘接剂良好的观点出发，聚酰胺酰亚胺树脂是有用的。聚酰胺酰亚胺树脂的原料没有特别限定，作为酸性成分，可以举出偏苯三酸酐、偏苯三酸酐单氯化物，作为胺成分，可以举出间苯二胺、对苯二胺、4,4'-二氨基二苯基醚、4,4'-二氨基二苯基甲烷、双[4-(氨基苯氧基)苯基]砜、2,2'-双[4-(4-氨基苯氧基)苯基]丙烷等。为了提高干燥性，聚酰胺酰亚胺树脂也可进行硅氧烷改性，上述情况下，作为氨基成分，可以使用硅氧烷二胺。对于聚酰胺酰亚胺树脂，考虑薄膜加工性时，优选使用分子量为5万以上的物质。
对于上述热塑性树脂，作为主要用于预浸料的绝缘材料进行了说明，但这些热塑性树脂不限定于作为预浸料的应用。例如，也可以将使用上述热塑性树脂加工成薄膜者(薄膜材)作为前述电路形成用支撑基板中的第1绝缘树脂层使用。
在作为绝缘材料使用的树脂组合物中，可以混合无机填料。无机填料没有特别限定，例如可以举出氧化铝、氢氧化铝、氢氧化镁、粘土、滑石、三氧化锑、五氧化锑、氧化锌、熔融二氧化硅、玻璃粉、石英粉、Silas Balloon等。这些无机填料可以单独使用1种，也可以混合2种以上使用。
作为绝缘材料使用的树脂组合物可以含有有机溶剂。作为有机溶剂，没有特别限定，可以根据期望组合使用苯、甲苯、二甲苯、三甲基苯那样的芳香族烃系溶剂；丙酮、甲乙酮、甲基异丁基酮那样的酮系溶剂；四氢呋喃那样的醚系溶剂；异丙醇、丁醇那样的醇系溶剂；2-甲氧基乙醇、2-丁氧基乙醇那样的醇醚溶剂；N-甲基吡咯烷酮、N,N-二甲基甲酰胺、N,N-二甲基乙酰胺那样的酰胺系溶剂等。需要说明的是，制作预浸料时的清漆中的溶剂量相对于树脂组合物整体优选设为40～80质量％的范围。另外，前述清漆的粘度期望为20～100cP(20～100mPa·s)的范围。
作为绝缘材料使用的树脂组合物可以含有阻燃剂。作为阻燃剂，没有特别限定，例如可以使用十溴二苯基醚、四溴双酚A、四溴邻苯二甲酸酐、三溴苯酚等溴化合物、磷酸三苯酯、磷酸三(二甲苯)酯、磷酸甲苯基二苯酯等磷化合物、氢氧化镁、氢氧化铝等金属氢氧化物、红磷和其改性物、三氧化锑、五氧化锑等锑化合物、三聚氰胺、氰尿酸、氰尿酸三聚氰胺等三嗪化合物等公知惯例的阻燃剂。
对于作为绝缘材料使用的树脂组合物，可以根据需要进一步加入上述固化剂、固化促进剂、以及其他的热塑性颗粒、着色剂、紫外线屏蔽剂、抗氧化剂、还原剂等各种添加剂、填充剂。
本实施方式中，预浸料例如可以如下得到：以树脂组合物相对上述基材的附着量按照干燥后的预浸料中的树脂含有率计成为20～90质量％的方式，使树脂组合物(包含清漆)浸渗或涂覆于基材后，在100～200℃的温度下进行1～30分钟加热干燥，从而可以以半固化状态(B阶状态)的预浸料的形式得到。作为这样的预浸料，例如可以使用三菱瓦斯化学株式会社制的GHPL-830NS(制品名)。本实施方式中的基板形成工序(a)中，例如，重叠该预浸料1～20张，使其成为期望的绝缘树脂层的厚度，例如可以以带脱模层的铜箔等铜箔接触的方式配置的构成对其两面进行加热加压。作为成型方法，可以应用通常的覆铜层叠板的方法，例如，可以使用多级压制、多级真空压制、连续成型、高压釜成型机等，通常在温度100～250℃、压力2～100kg/cm2、加热时间0.1～5小时的范围进行成型，或使用真空层压装置等，在层压条件50～200℃、0.1～10MPs的条件下在真空或大气压的条件下进行。需要说明的是，作为第1绝缘树脂层，除上述之外，可以使用以覆铜层叠板(Copper clad laminate；CCL)等形式市售的覆金属箔层叠板；从前述CCL去除了铜箔者。
第1绝缘树脂层的厚度根据期望而适宜设定，因此，没有特别限定，可以设为0.02mm～2.0mm，优选0.03mm～0.2mm、进而优选0.04mm～0.15mm。
(脱模层)
本实施方式中的电路形成用支撑基板具备：至少包含硅化合物的脱模层和厚度为1μm～5μm的极薄铜箔。
“脱模层”是指：至少包含硅化合物、位于第1绝缘树脂层与极薄铜箔之间、至少第1绝缘树脂层与脱模层的剥离强度(x)相对于极薄铜箔与第1布线导体的剥离强度(y)具有x<y的关系的层。脱模层除硅化合物之外根据需要可以包含树脂组合物。作为树脂组合物，例如可以使用上述的热固性树脂。需要说明的是，没有特别限定，脱模层与极薄铜箔的剥离强度(z)优选在与剥离强度(x)的关系中具有x<z的关系。
硅化合物没有特别限定，例如可以使用下述式(1)所示的硅烷化合物、其水解产物或水解产物的缩合体(以下，有时将它们统一简称为“硅烷化合物”)。例如可以通过在铜箔或极薄铜箔上赋予单独或组合多种硅烷化合物而成的硅化合物，从而形成脱模层。需要说明的是，赋予硅化合物的方式没有特别限定，例如可以使用涂布等公知的方式。
式(1)
(式中，R1为烷氧基或卤素原子，R2为选自由烷基、环烷基和芳基组成的组中的烃基(前述烃基的一个以上的氢原子任选被卤素原子所取代)，R3和R4各自独立地为卤素原子、烷氧基、或选自由烷基、环烷基和芳基组成的组中的烃基(前述烃基的一个以上的氢原子任选被卤素原子所取代)。)
从防止与极薄铜箔的密合性过度降低的观点出发，前述式(1)所示的硅烷化合物优选具有至少一个烷氧基。另外，从同样的观点出发，前述式(1)所示的硅烷化合物优选具有至少一个选自由烷基、环烷基和芳基组成的组中的烃基。
从调整剥离强度、特别是剥离强度(x)的观点出发，前述式(1)所示的硅烷化合物优选具有三个烷氧基、一个烃基。例如式(1)中，R3和R4这两者优选烷氧基。
作为烷氧基，没有特别限定，可以举出直链状、支链状或环状的碳数1～20(优选碳数1～10、更优选碳数1～5)的烷氧基。作为烷氧基，例如可以举出甲氧基、乙氧基、正丙氧基或异丙氧基、正丁氧基、异丁氧基或叔丁氧基、正戊氧基、异戊氧基或新戊氧基、正己氧基、环己氧基、正庚氧基、或正辛氧基等。
作为卤素原子，可以举出氟原子、氯原子、溴原子和碘原子。
作为烷基，没有特别限定，例如可以举出直链状或支链状的碳数1～20(优选碳数1～10、更优选碳数1～5)的烷基。作为烷基，例如可以举出甲基、乙基、正丙基或异丙基、正丁基、异丁基或叔丁基、正戊基、异戊基或新戊基、正己基、正辛基、正癸基等。
作为环烷基，可以举出碳数3～10(优选碳数5～7的环烷基。作为环烷基，例如可以举出环丙基、环丁基、环戊基、环己基、环庚基、环辛基等。
作为芳基，没有特别限定，例如可以举出碳数6～20、(优选6～14)的芳基。作为芳基，例如可以举出苯基、被烷基所取代的苯基(例：甲苯基、二甲苯基)、1-或2-萘基、蒽基等。
烃基的一个以上的氢原子可以被卤素原子所取代，例如，可以被氟原子、氯原子、或溴原子所取代。
作为上述硅烷化合物的例子，优选除有机硅化合物以外的化合物。例如可以举出甲基三甲氧基硅烷、二甲基二甲氧基硅烷、乙基三甲氧基硅烷、正丙基三甲氧基硅烷或异丙基三甲氧基硅烷、正丁基三甲氧基硅烷、异丁基三甲氧基硅烷或叔丁基三甲氧基硅烷、正戊基三甲氧基硅烷、异戊基三甲氧基硅烷或新戊基三甲氧基硅烷、己基三甲氧基硅烷、辛基三甲氧基硅烷、癸基三甲氧基硅烷、苯基三甲氧基硅烷；烷基取代苯基三甲氧基硅烷(例如对(甲基)苯基三甲氧基硅烷)、甲基三乙氧基硅烷、乙基三乙氧基硅烷、正丙基三乙氧基硅烷或异丙基三乙氧基硅烷、正丁基三乙氧基硅烷、异丁基三乙氧基硅烷或叔丁基三乙氧基硅烷、戊基三乙氧基硅烷、己基三乙氧基硅烷、辛基三乙氧基硅烷、癸基三乙氧基硅烷、苯基三乙氧基硅烷、烷基取代苯基三乙氧基硅烷(例如对(甲基)苯基三乙氧基硅烷)、(3,3,3-三氟丙基)三甲氧基硅烷、和十三氟辛基三乙氧基硅烷、甲基三氯硅烷、二甲基二氯硅烷、三甲基氯硅烷、苯基三氯硅烷、三甲基氟硅烷、二甲基二溴硅烷、二苯基二溴硅烷、它们的水解产物、和它们的水解产物的缩合体等。其中，从获得的容易性的观点出发，优选二甲基二甲氧基硅烷、正丙基三甲氧基硅烷、苯基三甲氧基硅烷、己基三甲氧基硅烷、甲基三乙氧基硅烷、二甲基二乙氧基硅烷、三氟丙基三甲氧基硅烷、二甲基二氯硅烷，特别优选二甲基二甲氧基硅烷、正丙基三甲氧基硅烷、甲基三乙氧基硅烷、二甲基二乙氧基硅烷、三氟丙基三甲氧基硅烷、二甲基二氯硅烷。
对于将这样的硅烷化合物作为硅化合物使用并在铜箔或极薄铜箔上形成脱模层者，可以使用市售品。作为市售品，例如可以使用在铜箔上形成有脱模层者，所述脱模层包含选自由二甲基二甲氧基硅烷、正丙基三甲氧基硅烷、苯基三甲氧基硅烷、己基三甲氧基硅烷组成的组中的至少1种作为硅化合物，例如可以举出JX NIPPON MINING AND METALSCORPORATION制的“PCS”(商品名)。
脱模层与第1绝缘树脂层的剥离强度(x)没有特别限定，本实施方式的制造方法中，从防止在比剥离工序(e)更靠前的工序中第1绝缘树脂层剥离、且剥离工序(e)中以物理的方式剥离第1绝缘树脂层的观点出发，优选3～20N·m、进而优选5～15N·m、特别优选8～12N·m。例如，使剥离强度(x)为上述的范围时，输送时、加工时不会被剥离，另一方面，剥离工序(e)中，可以以人的手等物理的方式将第1绝缘树脂层容易地剥离。
另外，没有特别限定，在剥离工序(e)中的第1绝缘树脂层被剥离时，从防止连极薄铜箔也剥离的观点出发，对于剥离强度(y)与剥离强度(x)之差(y-x)，例如优选50N·m以上、进而优选100N·m以上、特别优选200N·m以上。
对于剥离强度(x)和/或剥离强度(y)，例如对于剥离强度(x)，通过调整脱模层中的硅化合物的种类、硅化合物的涂布量，或对于剥离强度(y)，调整压制条件、镀层厚度、材料、粗糙化处理中的条件，从而可以调整至上述的范围。
脱模层的层厚没有特别限定，从利用极薄铜箔与第1绝缘树脂层的锚固效果有效地防止化学溶液的侵入的观点出发，优选5nm～100nm、进而优选10nm～80nm、特别优选20nm～60nm。需要说明的是，如图1A等所示那样，本实施方式中的电路形成用支撑基板中，优选以第1绝缘树脂层的表面与脱模层的表面直接接触的方式，在前述第1绝缘树脂层上直接层叠前述脱模层。
〈极薄铜箔〉
极薄铜箔的厚度为1μm～5μm、优选2μm～4μm、进而优选2.5μm～3.5μm。对于极薄铜箔，从利用极薄铜箔与第1绝缘树脂层的锚固效果有效地防止化学溶液的侵入的观点出发，JISB0601：2001所示的10点平均粗糙度(Rzjis)在两面均优选0.3μm～3.0μm，进而优选0.5μm～2.0μm，特别优选0.7μm～1.5μm。
可以在极薄铜箔上实施形成突起状的电沉积物层(被称为浴中“烧镀”)、或进行氧化处理、还原处理、蚀刻的粗糙化处理。极薄铜箔的制造条件没有特别限定，硫酸铜浴的情况下，一般常用如下条件：硫酸50～100g/L、铜30～100g/L、液温20～80℃、电流密度0.5～100A/dm2的条件，焦磷酸铜浴的情况下，一般常用如下条件：焦磷酸钾100～700g/L、铜10～50g/L、液温30～60℃、pH8～12、电流密度0.5～10A/dm2的条件，考虑铜的物性、平滑性也有时加入各种添加剂。
对于极薄铜箔，例如可以使用可剥离型、或一定厚度的铜箔而形成。“可剥离型”的极薄铜箔是指，具有载体的极薄铜箔，载体例如是指能剥离的铜箔。使用可剥离型的情况下，基板形成工序(a)中，从极薄铜箔剥离载体而使用。
对基板形成工序(a)中使用一定厚度的铜箔形成极薄铜箔的情况进行说明。使用一定厚度的铜箔形成极薄铜箔的情况下，首先，在一定厚度的铜箔上形成脱模层，形成带脱模层的铜箔。在铜箔上形成脱模层的方式没有特别限定，例如，可以通过涂布等公知的方法，将硅化合物赋予至铜箔上，从而形成脱模层。另外，作为前述带脱模层的铜箔，也可以使用市售品，例如，可以使用上述JX NIPPON MINING AND METALS CORPORATION制的“PCS”(商品名)作为带脱模层的铜箔。一定厚度的铜箔(即，带脱模层的铜箔的铜箔部分)的厚度没有特别限定，从根据需要通过蚀刻等减厚方式将不需要部分去除至期望的厚度(1μm～5μm)的观点出发，优选1μm以上、进而优选1μm～20μm。但是，一定厚度的铜箔的厚度为1μm～5μm的情况下，有时无需基于减厚方式的处理。作为前述减厚方式，可以适宜应用公知的方法，例如可以举出蚀刻处理。作为前述蚀刻处理，例如可以通过使用过氧化氢/硫酸系的软蚀刻液的蚀刻而进行。
如上述使用前述一定厚度的铜箔形成极薄铜箔的情况下，例如可以使用厚度为1μm～20μm的铜箔上形成有前述脱模层的带脱模层的铜箔。详细而言，基板形成工序(a)中，经过如下工序(a-1)，从而基板形成工序(a)中可以由一定厚度的铜箔形成极薄铜箔：以前述脱模层与前述第1绝缘树脂层接触的方式，在前述第1绝缘树脂层上配置在厚度为1μm～20μm的铜箔上形成有前述脱模层的带脱模层的铜箔，之后对前述带脱模层的铜箔的前述铜箔部分实施蚀刻处理，形成前述极薄铜箔。本实施方式的制造方法不限定于本方式，例如，使用12μm的铜箔的情况下，通过涂布等形成脱模层，与第1绝缘树脂层层叠压制后，进行铜箔的软蚀刻，将铜箔的厚度调整为例如3μm，形成极薄铜箔，从而可以制作电路形成用支撑基板。前述蚀刻处理没有特别限定，可以在对带脱模层的铜箔在第1绝缘树脂层上进行加热加压后而进行。
另外，可以对极薄铜箔的与脱模层的粘接面实施防锈处理(形成防锈处理层)。前述防锈处理可以使用镍、锡、锌、铬、钼、钴中的任意者、或它们的合金而进行。它们通过溅射、电镀、化学镀在铜箔上进行薄膜形成，从成本的方面出发，优选电镀。具体而言，使用包含选自由镍、锡、锌、铬、钼和钴组成的组中的一种以上的金属盐的镀层作为镀层，进行镀覆。为了使金属离子的析出容易，可以添加所需量的柠檬酸盐、酒石酸盐、氨基磺酸等络合剂。镀液通常在酸性区域中使用，在室温～80℃的温度下进行镀覆。镀覆通常从电流密度0.1～10A/dm2、通常时间1～60秒、优选1～30秒的范围内适宜选定。防锈处理金属的量根据金属的种类而不同，合计10～2000μg/dm2是适合的。防锈处理层的厚度过厚时，引起妨碍蚀刻和电特性的降低，过薄时，可能成为与树脂的剥离强度降低的因素。
进一步在防锈处理层上形成铬酸盐处理层时，可以抑制与脱模层的粘接强度降低，因此，是有用的。具体而言，使用包含六价铬离子的水溶液而进行。铬酸盐处理可以为单纯的浸渍处理，优选以阴极处理进行。可以在重铬酸钠0.1～50g/L、pH1～13、浴温0～60℃、电流密度0.1～5A/dm2、电流时间0.1～100秒的条件下进行。也可以使用铬酸或重铬酸钾代替重铬酸钠而进行。
本实施方式中，优选在防锈处理层上进一步吸附偶联剂。作为硅烷偶联剂，没有特别限定，例如可以使用3-环氧丙氧基丙基三甲氧基硅烷、2-(3,4-环氧环己基)乙基三甲氧基硅烷等环氧官能性硅烷、3-氨基丙基三甲氧基硅烷、N-2-(氨基乙基)3-氨基丙基三甲氧基硅烷、N-2-(氨基乙基)3-氨基丙基甲基二甲氧基硅烷等胺官能性硅烷、乙烯基三甲氧基硅烷、乙烯基苯基三甲氧基硅烷、乙烯基三(2-甲氧基乙氧基)硅烷等烯烃官能性硅烷、3-丙烯酰氧基丙基三甲氧基硅烷等丙烯酸类官能性硅烷、3-甲基丙烯酰氧基丙基三甲氧基硅烷等甲基丙烯酸类官能性硅烷、3-巯基丙基三甲氧基硅烷等巯基官能性硅烷等，它们可以单独使用，也可以混合多种而使用。这些偶联剂以水等溶剂的0.1～15G/L的浓度溶解，在室温～50℃的温度下涂布于金属箔，或进行电沉积而吸附。这些硅烷偶联剂与铜箔表面的防锈金属的羟基进行缩合键合，从而形成覆膜。硅烷偶联处理后通过加热、紫外线照射等而形成稳定的键。如果为加热，则在80～200℃的温度下使其干燥2～60秒。如果为紫外线照射，则在200～400nm、200～2500mJ/dm2的范围内进行。
[第1布线导体形成工序(b)]
第1布线导体形成工序(b)为在上述电路形成用支撑基板的极薄铜箔上通过图形电镀铜形成第1布线导体的工序。经过第1布线导体形成工序(b)，从而如图1C所示那样，在电路形成用支撑基板1的极薄铜箔4上形成第1布线导体6。第1布线导体的形成方式没有特别限定，例如，可以通过以下的工序形成第1布线导体。
作为第1布线导体形成工序(b)，例如通过如下工序从而可以在极薄铜箔上形成第1布线导体：在前述极薄铜箔上层压镀覆用抗蚀剂(工序(b-1))；通过光刻法在镀覆用抗蚀剂上形成布线电路图案(工序(b-2))；在前述镀覆用抗蚀剂上形成有布线电路图案的前述极薄铜箔上，通过图形电镀铜形成第1布线导体(工序(b-3))；将前述镀覆用抗蚀剂去除(工序(b-4))。前述工序中，工序(b-2)中，通过光刻法对层压于极薄铜箔上的镀覆用抗蚀剂进行曝光和显影，可以在镀覆用抗蚀剂上形成布线电路图案。接着，通过工序(b-3)，在镀覆用抗蚀剂上形成有布线电路图案的极薄铜箔上，通过实施图形电镀铜处理，可以由镀铜层形成第1布线导体。形成第1布线导体后，在工序(b-4)中去除镀覆用抗蚀剂。
上述镀覆用抗蚀剂没有特别限定，例如可以适宜选定市售的干膜抗蚀剂等公知者而使用。另外，在镀覆用抗蚀剂上形成布线电路图案时的光刻法(包括曝光、显影、抗蚀剂的去除)没有特别限定，可以使用公知的方式和装置而实施。进而，对于用于形成第1布线导体的前述图形电镀铜，也没有特别限定，可以适宜使用公知的方法。
第1布线导体的图案宽度没有特别限定，可以根据用途而适宜选定其宽度，例如可以设为5～100μm，优选可以设为10～30μm。
[层叠工序(c)]
层叠工序(c)为以与前述第1布线导体接触的方式配置第2绝缘树脂层，将前述第2绝缘树脂层进行加热加压并层叠的工序。层叠工序(c)也可以为在前述第2绝缘树脂层上进一步配置金属层，进行加热加压，将前述第2绝缘树脂层与前述金属层层叠的工序。通过经过层叠工序(c)，从而如图1D所示那样，可以以与第1布线导体6接触的方式使第2绝缘树脂层7与金属层8层叠。需要说明的是，图1D中，采用设置金属层的方式，但本实施方式不限定于该方式。
作为第2绝缘树脂层，可以使用与上述第1绝缘树脂层同样的材料(例如预浸料)。另外，第2绝缘树脂层的厚度可以根据期望而适宜设定，因此，没有特别限定，例如可以设为0.02mm～2.0mm，优选0.03mm～0.2mm、进而优选0.04mm～0.15mm。
作为金属层，例如可以使用与上述极薄铜箔同样的物质。作为极薄铜箔，例如可以使用带载体的极薄铜箔。上述情况下，将极薄铜箔以其与第2绝缘树脂层接触的方式配置，通过加热加压层叠后剥离载体。
前述第2绝缘层、金属层的加热加压条件没有特别限定，例如通过在温度220±2℃、压力25±0.2MPa、保持时间60分钟的条件下实施真空压制，从而可以层叠第2绝缘层、金属层。
层叠工序(c)没有特别限定，例如通过以下工序可以将第2绝缘树脂层与金属层层叠。作为层叠工序(c)，例如可以进行如下工序：对前述第1布线导体表面实施用于得到其与第2绝缘树脂层的密合力的粗糙化处理(工序(c-1))；将前述第2绝缘树脂层以其与实施了前述粗糙化处理的前述第1布线导体接触的方式配置，在前述第2绝缘树脂层上进一步配置金属层并进行加热加压，将前述第2绝缘树脂层与前述金属层层叠(工序(c-2))。前述粗糙化处理没有特别限定，可以适宜使用公知的方式，例如可以举出利用铜表面粗糙化液的方式。
[第2布线导体形成工序(d)]
第2布线导体形成工序(d)为在前述第2绝缘树脂层中形成到达前述第1布线导体的非贯通孔，使前述非贯通孔的内壁通过电镀铜和/或化学镀铜连接，形成第2布线导体的工序。第2布线导体形成工序(d)中，通过实施电镀铜和/或化学镀铜，从而如图1E所示那样，第1布线导体6与金属层8通过形成于非贯通孔的内壁的镀铜层9而电连接。之后，如图1F所示那样，通过将金属层8进行图案化，从而可以在第2绝缘树脂层7上形成第2布线导体10。
形成非贯通孔的方式没有特别限定，例如可以使用二氧化碳气体激光等激光、钻头等公知的方式。非贯通孔借助金属层形成于第2绝缘树脂层，其是为了使本工序中形成的第2布线导体与第1布线导体电连接而设置的。非贯通孔的数量、尺寸可以根据期望而适宜选定。另外，形成非贯通孔后，可以使用高锰酸钠水溶液等实施除胶渣处理。
第2布线导体形成工序(d)中，形成非贯通孔后，实施电镀铜和/或化学镀铜，在非贯通孔的内壁形成镀铜覆膜，将第1布线导体与第2布线导体电连接。实施电镀铜和/或化学镀的方法没有特别限定，可以采用公知的方法。该镀铜可以实施电镀铜和化学镀中的仅任一者，优选实施电镀铜和化学镀这两者。
第2布线导体形成工序(d)中，在电解/化学镀铜处理后，形成第2布线导体。第2布线导体的形成方法没有特别限定，例如可以适宜采用减成法、半加成法等公知的方式。
第2布线导体形成工序(d)没有特别限定，例如可以为如下工序：在前述第2绝缘树脂层中形成到达前述第1布线导体的非贯通孔(工序(d-1))；使非贯通孔的内壁通过电镀铜和/或化学镀铜连接(工序(d-2))；以减成法或半加成法形成第2布线导体(工序(d-3))。工序(d-3)中，没有特别限定，例如，在金属层的整面实施，层压干膜抗蚀剂等，进而，使负型掩模粘结后，以曝光机烘烤电路图案，利用显影液将干膜抗蚀剂显影，可以形成蚀刻抗蚀剂。之后，实施蚀刻处理，将无蚀刻抗蚀剂的部分的铜用氯化铁水溶液等去除后，将抗蚀剂去除，从而可以形成第2布线导体。
此外，作为本实施方式中能应用的层间连接方法，可以应用：对公知的激光形成的盲通孔部进行化学镀铜所适用的方法(通过激光加工形成布线电路，之后通过化学镀铜进行图案化、层间连接的方法)；通过预先在作为连接部的部分由蚀刻镀层、金属箔等而形成的金属凸块(优选铜凸块)刺穿每个绝缘层，进行层间连接的方法；进而将绝缘树脂中含有焊料、银和铜等金属填料的金属糊剂通过丝网印刷等凸起印刷至规定部位后，通过干燥使糊剂固化，利用加热加压确保内外层间的电导通等。
[剥离工序(e)]
剥离工序(e)为从形成有前述第1布线导体和前述第2布线导体的电路形成用支撑基板剥离前述第1绝缘树脂层的工序。经由剥离工序(e)时，如图1G所示那样，在与脱模层3的界面处第1绝缘树脂层被剥离，形成在脱模层3和极薄铜箔4上层叠有第1布线导体6、第2绝缘树脂层7和第2布线导体10的层叠体A。
剥离工序(e)中，优选在第1绝缘树脂层与脱模层的界面处剥离第1绝缘树脂层，例如，脱模层的一部分可以与第1绝缘树脂层一起被剥离。另外，也包括：在脱模层与极薄铜箔的界面处，第1绝缘树脂层与脱模层一起被剥离的方式。剥离第1绝缘树脂层的方式可以采用物理方式或化学方式中的任意者均可，例如优选对脱模层施加物理的力，以物理的方式剥离第1绝缘树脂层。
[去除工序(f)]
去除工序(f)为将前述脱模层和/或前述极薄铜箔去除的工序。经由去除工序(f)时，如图1H所示那样，第1布线导体6(内层)埋设于第2绝缘树脂层7中，可以形成电接合有第1布线导体(内层)和第2布线导体10(外层)的半导体元件搭载用封装体基板20。去除工序(f)中，例如，对于前述脱模层和/或前述极薄铜箔的去除，可以使用硫酸系或过氧化氢系蚀刻液进行去除。例如，剥离工序(e)中，在第1绝缘树脂层在其与脱模层的界面处被剥离的情况下，以及在脱模层被破坏而其一部分与第1绝缘树脂层一起被剥离的情况下，去除工序(f)中，脱模层的整体或其一部分和极薄铜箔被去除。另外，剥离工序(e)中，第1绝缘树脂层与脱模层一起在脱模层与极薄铜箔的界面处被剥离的情况下，去除工序(f)中，变得仅极薄铜箔被去除。硫酸系或过氧化氢系蚀刻液没有特别限定，可以使用本领域中使用的物质。
示例地说明了本实施方式的图1中，半导体元件搭载用封装体基板20与图2A同样地成为2层结构的半导体元件搭载用封装体基板，但本发明不限定于此，如图2B和图2C所示那样，可以形成具有3层结构(图2B)、4层结构(图2C)、···n层结构的积层结构的半导体元件搭载用封装体基板。例如，前述第2布线导体形成工序(d)中，对于形成有前述第1布线导体和前述第2布线导体的电路形成用支撑基板进而重复进行前述层叠工序(c)和前述第2布线导体形成工序(d)，实施第1绝缘树脂层的剥离、脱模层和极薄铜箔的去除、以及实施切断加工成封装体尺寸的工序，从而可以制造具有积层结构的半导体元件搭载用封装体基板。
《半导体元件安装基板的制造方法》
本实施方式中的半导体元件安装基板的制造方法包括如下工序：基板形成工序(a)，形成依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm～5μm的极薄铜箔的电路形成用支撑基板；第1布线导体形成工序(b)，在前述电路形成用支撑基板的前述极薄铜箔上通过图形电镀铜形成第1布线导体；层叠工序(c)，以与前述第1布线导体接触的方式配置第2绝缘树脂层，将前述第2绝缘树脂层进行加热加压并层叠；第2布线导体形成工序(d)，在前述第2绝缘树脂层中形成到达前述第1布线导体的非贯通孔，使前述非贯通孔的内壁通过电镀铜和/或化学镀铜连接，形成第2布线导体；半导体元件搭载工序(g)，在前述第2布线导体上搭载半导体元件；剥离工序(e)，从前述第2布线导体上搭载有前述半导体元件的电路形成用支撑基板剥离前述第1绝缘树脂层；和，去除工序(f)，将前述脱模层和/或前述极薄铜箔去除。
本实施方式的半导体元件搭载用封装体基板的制造方法中，如上述将极薄铜箔去除而形成半导体元件用封装体基板后，可以根据期望搭载例如裸芯片等半导体元件。另一方面，半导体元件搭载用封装体基板有时根据期望形成较薄的结构。因此，从提高操作性的观点出发，如后述的方式那样，半导体元件搭载用封装体基板的制造过程中，可以搭载裸芯片等半导体元件而制造半导体元件安装基板。然而，使用不具备本实施方式中的脱模层，例如使用带载体铜的极薄铜箔的情况下，通过搭载半导体元件时的回流焊等处理而对基板赋予某一程度较高的温度时，铜箔与极薄铜箔之间引起剥离，例如有时产生直径15～30mm的圆形的膨胀了的状态(所谓“膨胀”)。该膨胀也有时在多处产生。产生该膨胀的原因尚不确定，例如推测如下为原因之一：一般的带载体铜箔的极薄铜箔中使用的氨基羧酸(有机系)等材料由于回流焊时的热(例如260℃)而发生分解和气化。
另一方面，如上述本实施方式的半导体元件安装基板的制造方法中，使用包含硅化合物的脱模层，因此，对焊料等接合材料进行回流焊时即使对基板施加热，也可以防止如在铜箔与极薄铜箔之间产生的溶胀的发生。从上述观点出发，硅化合物也优选除有机硅化合物以外的化合物。
以下，对本实施方式的半导体元件安装基板的制造方法进行说明，但对于与上述半导体元件搭载用封装体基板的制造方法共通的工序和构件、材料，可以使用同样的条件、构件，优选的范围也同样。因此，以下的说明中，对于与上述半导体元件搭载用封装体基板的制造方法共通的部位，省略说明。
(半导体元件搭载工序(g))
半导体元件搭载工序(g)为在前述第2布线导体上搭载前述半导体元件的工序。本实施方式中的半导体元件安装基板的制造方法中，依次进行上述半导体元件搭载用封装体基板的制造方法中的基板形成工序(a)～第2布线导体形成工序(d)的工序，在形成有前述第1布线导体和前述第2布线导体的电路形成用支撑基板上搭载半导体元件。此时，电路形成用支撑基板优选使用的是，仅在第1绝缘树脂层的单侧设有脱模层、极薄铜箔、第1布线导体和第2布线导体者。另外，第1绝缘树脂层的未搭载半导体元件的一侧的表面没有特别限定，可以层叠铜箔等金属，也可以为第1绝缘树脂层的表面露出了的状态。
对前述半导体元件没有特别限定，可以适宜使用期望的元件，例如可以使用在铝电极部通过金线的球焊法形成有金属凸块的裸芯片等。
另外，前述半导体元件搭载工序(g)中，可以借助接合材料在前述第2布线导体上搭载前述半导体元件。前述接合材料只要具有导电方式就没有特别限定，例如可以使用焊料等(例如焊料球、焊料糊剂等)。另外，对第2布线导体实施表面处理后，可以借助接合材料搭载半导体元件。前述表面处理没有特别限定，例如可以举出镀镍层、镀金层的形成。使用焊料作为前述接合材料的情况下等，在第2布线导体上搭载半导体元件后，可以实施回流焊等处理。此时，回流焊的温度可以根据接合材料的熔点等而适宜选定，例如可以设为260℃以上。
接着，利用图1和图6对本实施方式中的半导体元件安装基板的制造方法进行说明。首先，如图1A～图1F所示那样，依据上述半导体元件搭载用封装体基板的制造方法，依次进行基板形成工序(a)～第2布线导体形成工序(d)，制作仅在第1绝缘树脂层的单侧设有脱模层3、极薄铜箔4、第1布线导体6和第2布线导体10的电路形成用支撑基板。接着，在第2布线导体10上形成具有开口部A的阻焊剂层13(参照图6A)。接着，在开口部A上层叠形成镀镍层14和镀金层15(参照图6B)。进而，在镀金层15上搭载焊料球，以约260℃进行回流焊，制作形成有焊料球16的多层印刷电路板(参照图6C)。
之后，使所得多层印刷电路板和在铝电极部上通过金线的球焊法而形成有金属凸块的裸芯片17对准，在多层印刷电路板上安装裸芯片17，进一步对安装有裸芯片17的多层印刷电路板进行回流焊，用焊料进行连接。接着，根据期望进行清洗，可以用模树脂18进行树脂密封(参照图6D)。作为模树脂18，可以适宜选定密封材料用途中使用的公知的树脂而使用。之后，以与上述剥离工序(e)同样的工序，以物理的力将第1绝缘树脂层2(预浸料层)剥离(参照图6E)。同样地，与上述去除工序(f)同样地，用过氧化氢/硫酸系的软蚀刻液等将极薄铜箔4和脱模层3去除，从而可以得到半导体元件安装基板30(参照图6F)。
根据本实施方式的半导体元件安装基板的制造方法，使用脱模层，因此，可以抑制回流焊时产生的如铜箔与极薄铜箔之间发生的剥离所导致的膨胀的发生，在裸芯片17的对准等也可以良好地进行等生产率方面优异。
实施例
以下，根据实施例对本发明的制造方法具体进行说明。
[实施例1]
<基板形成工序(a)＞
使双马来酰亚胺三嗪树脂(BT树脂)浸渗于玻璃布(玻璃纤维)，在形成B阶的预浸料(图1A中的第1绝缘树脂层2；厚度0.100mm：三菱瓦斯化学株式会社制GHPL-830NS ST56)的两面，以脱模层面与前述第1绝缘树脂层接触的方式，配置在厚度12μm的铜箔上由涂布形成有由硅烷化合物构成的脱模层(图1A中的脱模层3；厚度：40nm)的带脱模层的铜箔(JXNIPPON MINING AND METALS CORPORATION制、商品名：PCS)，在温度220±2℃、压力5±0.2MPa、保持时间60分钟的条件下，实施真空压制。之后，通过使用过氧化氢/硫酸系的软蚀刻液的蚀刻，将前述铜箔的厚度调整为3μm，制作在前述第1绝缘树脂层的两面依次设有脱模层和极薄铜箔(图1A中的极薄铜箔4)的电路形成用支撑基板(图1A中的电路形成用支撑基板1)。
<第1布线导体形成工序(b)＞
使用Hitachi Via Mechanics,Ltd.制的刨槽加工机，在电路形成用支撑基板上形成导孔，之后，使用过氧化氢/硫酸系的软蚀刻液，对表面蚀刻1～2μm。接着，在温度110±10℃、压力0.50±0.02MPa的条件下，层压“干膜抗蚀剂NIT225”(Nichigo-Morton Co.,Ltd.制、商品名)。以前述导孔为基准，利用平行曝光机，实施对干膜抗蚀剂的电路图案的烘烤，然后用1％碳酸钠水溶液，将干膜抗蚀剂显影，形成镀覆用抗蚀剂图案。接着，以硫酸铜浓度60～80g/L、硫酸浓度150～200g/L的硫酸镀铜覆线，实施15～20μm那样的图形电镀铜(电镀铜)，形成第1布线导体(图1C中的第1布线导体6)。之后，使用胺系的抗蚀剂剥离液将干膜抗蚀剂剥离去除。
<层叠工序(c)＞
为了得到与绝缘树脂的密合力，使用铜表面粗糙化液CZ-8100(MEC Corporation制、制品名)，对第1布线导体(铜图案)表面实施粗糙化处理。接着，在形成有第1布线导体的电路形成用支撑基板的两面，配置有使双马来酰亚胺三嗪树脂(BT树脂)浸渗于玻璃布(玻璃纤维)而形成B阶的预浸料(图1D中的第2绝缘树脂层7；厚度0.100mm：三菱瓦斯化学株式会社制、制品名“GHPL-830NS ST56”))。接着，在第2绝缘树脂层上，以载体铜箔侧与第2绝缘树脂层接触的方式，配置厚度18μm的带载体铜箔的极薄铜箔(极薄铜箔(金属层)；厚度2μm：制品名“MTEx”、三井金属矿业株式会社制)，在压力2.5±0.2MPa、温度220±2℃、保持时间60分钟的条件下，进行真空压制。之后，将厚度18μm的载体铜箔剥离，得到在第1布线导体上层叠有第2绝缘树脂层和厚度2μm的极薄铜箔(图1D中的金属层8)的电路形成用支撑基板。
<第2布线导体形成工序(d)＞
在第1布线导体上层叠有第2绝缘树脂层和金属层的电路形成用支撑基板的两面，使用二氧化碳气体激光加工机LC-1C/21(Hitachi Via Mechanics,Ltd.制、商品名)，在射束照射直径Φ0.21mm、频率500Hz、脉冲幅度10μs、照射次数7次的条件下对每1个孔进行加工，借助金属层而在第2绝缘树脂层中形成到达前述第1布线导体的非贯通孔。
接着，对于形成有非贯通孔的电路形成用支撑基板，使用温度80±5℃、浓度55±10g/L的高锰酸钠水溶液实施除胶渣处理，进而，利用化学镀铜实施厚度0.4～0.8μm的镀覆，然后利用电镀铜实施厚度15～20μm的镀覆。由此，非贯通孔的内壁由镀层连接，第1布线导体(内层)和金属层(外层)由非贯通孔内壁的镀层(图1E中的镀铜层9)成为电连接。
接着，在基板表面(金属层)的整面实施，在温度110±10℃、压力0.50±0.02MPa的条件下，层压干膜抗蚀剂NIT225(Nichigo-Morton Co.,Ltd.制、商品名)。之后，使负型掩模粘结后，使用平行曝光机，将电路图案烘烤，之后，使用1％碳酸钠水溶液将干膜抗蚀剂显影，形成蚀刻抗蚀剂。接着，将无蚀刻抗蚀剂的部分的铜用氯化铁水溶液去除后，使用氢氧化钠水溶液将干膜抗蚀剂去除，形成第2布线导体(图1F中的第2布线导体10)。
<剥离工序(e)＞
形成第2布线导体后，对带脱模层的铜箔与第1绝缘树脂层(预浸料层)的边界部施加物理的力，从形成有第1布线导体和第2布线导体的电路形成用支撑基板剥离第1绝缘树脂层(预浸料层)，形成一组层叠体(图1G中的层叠体A)。
<去除工序(f)＞
剥离工序(e)中，将第1绝缘树脂层(预浸料层)剥离后，使用过氧化氢/硫酸系的软蚀刻液将极薄铜箔和脱模层去除。之后，形成阻焊剂层，进行镀金精加工，实施成为封装体尺寸的切断加工，从而得到半导体元件搭载用封装体基板(图1H中的半导体元件搭载用封装体基板20)。
(化学溶液浸入的确认)
从脱模层3侧观察实施例1中剥离工序(e)中剥离了第1绝缘树脂层的层叠体(图1G中的层叠体A)。图3为从脱模层侧观察实施例1中的层叠体A的照片。如图3所示那样，实施例1中，在脱模层表面确认不到化学溶液的侵入。
[比较例1]
实施例1的基板形成工序(a)中，使用不具有脱模层的铜箔(厚度：12μm、JX NIPPONMINING AND METALS CORPORATION制、商品名：JDLC)代替带脱模层的铜箔(PCS)，除此之外，与实施例1同样地实施各工序。然而，比较例1中，剥离工序(e)中剥离第1绝缘树脂层时，铜箔也被剥离，在所得半导体元件搭载用封装体基板的底部形成脱落部。
[比较例2]
实施例1的基板形成工序(a)中，使用图4A所示的电路形成用支撑基板12，除此之外，与实施例1同样地，制作比较例2的半导体元件搭载用封装体基板。电路形成用支撑基板12如图4A所示那样，为如下形态：在带载体铜的极薄铜箔(厚度3μm：制品名“MTEx”、三井金属矿业株式会社制)上未设置脱模层，且未剥离载体铜11而以载体铜11与第1绝缘树脂层2接触的方式配置。即，比较例2中的电路形成用支撑基板12从第1绝缘树脂层2侧层叠有载体铜11和极薄铜箔4。需要说明的是，比较例2中，剥离工序(e)中，如图4B所示那样，在载体铜11与极薄铜箔4的界面处，使载体铜11和第1绝缘树脂层2(预浸料层)剥离。
(化学溶液浸入的确认)
比较例2中，经过剥离工序(e)后，从极薄铜箔4侧观察剥离了载体铜11和第1绝缘树脂层2(预浸料层)的层叠体。图5为从极薄铜箔侧观察比较例2中的层叠体的照片。如图5所示那样，比较例2中确认到，除胶渣处理时的化学溶液侵入至极薄铜箔表面。
由实施例1和比较例2的结果的比较可知，利用直接使用带载体铜的极薄铜箔的拆卸芯(电路形成用支撑基板)的情况下，确认到化学溶液的浸入，但利用使用脱模层代替载体铜的拆卸芯(电路形成用支撑基板)的情况下，可以有效地抑制化学溶液的浸入。由此可知，本发明的制造方法中使用的电路形成用支撑基板为耐化学药品性优异的基板，本发明的制造方法可以期待成品率的提高，生产效率优异。另外，根据本发明的制造方法，为了防止化学溶液的侵入，无需用第2绝缘树脂层覆盖拆卸芯的侧面，因此，可以使用较大的拆卸芯。因此，本发明的制造方法可以提高半导体元件搭载用封装体基板的设计的自由度。
[实施例2]
(半导体元件安装基板的制作)
依次进行实施例1中的基板形成工序(a)～第2布线导体形成工序(d)，制作仅在第1绝缘树脂层的单侧设有脱模层、极薄铜箔、第1布线导体和第2布线导体的电路形成用支撑基板，在第2布线导体(图1F中的第2布线导体10)上形成具有开口部A的阻焊剂层13(参照图6A)。接着，在开口部A上层叠形成镀镍层14和镀金层15(参照图6B)。进而，在镀金层15上搭载焊料球，以约260℃进行回流焊，制作形成有焊料球16的多层印刷电路板(参照图6C)。
之后，使所得多层印刷电路板与铝电极部上通过金线的球焊法而形成有金属凸块的裸芯片17对准，在多层印刷电路板上安装裸芯片17。接着，对安装有裸芯片17的多层印刷电路板以约260℃进行回流焊从而进行焊料连接，然后进行清洗，利用模树脂18进行树脂密封(参照图6D)。之后，利用与实施例1的剥离工序(e)同样的工序以物理的力将第1绝缘树脂层2(预浸料层)剥离(参照图6E)。进而，与实施例1的去除工序(f)同样地，使用过氧化氢/硫酸系的软蚀刻液将极薄铜箔4和脱模层3去除，得到半导体元件安装基板30(参照图6F)。
实施例2的半导体元件安装基板30的形成中，回流焊时未确认到膨胀等异常位置，裸芯片17的对准等也可以良好地进行。
[比较例3]
实施例2的基板形成工序(a)中，使用比较例2中的电路形成用支撑基板12(参照图4A)，除此之外，与实施例2同样地，制作比较例3的半导体元件安装基板。使用不具有脱模层的电路形成用支撑基板12的比较例3中，回流焊时在铜箔与极薄铜箔之间产生剥离，在基板(70mm×240mm的尺寸)上产生了2处15mm的铜箔的膨胀。因此，裸芯片17的对准时，产生了错位，导致制品不良。
2016年7月1日申请的日本国专利申请2016-131702号的公开内容和2017年1月17申请的日本国专利申请2017-005949号的公开内容通过参照其整体引入本说明书中。
另外，说明书中记载的全部文献、专利申请和技术标准以与具体且分别记载了通过参照引入了各文献、专利申请和技术标准的情况同等程度地，通过参照引入本说明书中。
附图标记说明
1、12 电路形成用支撑基板
2 第1绝缘树脂层
3 脱模层
4 极薄铜箔
6 第1布线导体
7 第2绝缘树脂层
8 金属层
9 镀铜层
10 第2布线导体
11 载体铜
13 阻焊剂层
14 镍层
15 镀金层
16 焊料球
17 裸芯片
18 模树脂
20 半导体元件搭载用封装体基板
30 半导体元件安装基板

Claims (15)

1.一种半导体元件搭载用封装体基板的制造方法，其包括如下工序：
基板形成工序(a)，形成依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm～5μm的极薄铜箔的电路形成用支撑基板；
第1布线导体形成工序(b)，在所述电路形成用支撑基板的所述极薄铜箔上通过图形电镀铜形成第1布线导体；
层叠工序(c)，以与所述第1布线导体接触的方式配置第2绝缘树脂层，将所述第2绝缘树脂层进行加热加压并层叠；
第2布线导体形成工序(d)，在所述第2绝缘树脂层中形成到达所述第1布线导体的非贯通孔，使所述非贯通孔的内壁通过电镀铜和/或化学镀铜连接，形成第2布线导体；
剥离工序(e)，从形成有所述第1布线导体和所述第2布线导体的电路形成用支撑基板剥离所述第1绝缘树脂层；和，
去除工序(f)，将所述脱模层和/或所述极薄铜箔去除。
2.根据权利要求1所述的半导体元件搭载用封装体基板的制造方法，其中，所述第1布线导体形成工序(b)包括如下工序：
工序(b-1)，在所述极薄铜箔上层压镀覆用抗蚀剂；
工序(b-2)，通过光刻法在所述镀覆用抗蚀剂上形成布线电路图案；
工序(b-3)，在形成有所述布线电路图案的所述极薄铜箔上通过图形电镀铜形成所述第1布线导体；和，
工序(b-4)，将所述镀覆用抗蚀剂去除。
3.根据权利要求1或2所述的半导体元件搭载用封装体基板的制造方法，其中，所述层叠工序(c)包括如下工序：
工序(c-1)，对所述第1布线导体表面实施粗糙化处理；和，
工序(c-2)，将所述第2绝缘树脂层以其与实施了所述粗糙化处理的所述第1布线导体接触的方式配置，在所述第2绝缘树脂层上进一步配置金属层，并进行加热加压，将所述第2绝缘树脂层与所述金属层层叠。
4.根据权利要求1～3中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，所述第2布线导体形成工序(d)包括如下工序：
工序(d-1)，在所述第2绝缘树脂层中形成到达所述第1布线导体的非贯通孔；
工序(d-2)，使所述非贯通孔的内壁通过电镀铜和/或化学镀铜连接；和，
工序(d-3)，以减成法或半加成法形成所述第2布线导体。
5.根据权利要求1～4中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，所述第2布线导体形成工序(d)中，对于形成有所述第1布线导体和所述第2布线导体的电路形成用支撑基板进而重复进行所述层叠工序(c)和所述第2布线导体形成工序(d)，制造具有积层结构的半导体元件搭载用封装体基板。
6.根据权利要求1～5中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，所述第1绝缘树脂层的厚度为0.02mm～2.0mm。
7.根据权利要求1～6中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，所述第2布线导体形成工序(d)中，由激光形成所述非贯通孔。
8.根据权利要求1～7中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，所述剥离工序(e)中，将所述第1绝缘树脂层以物理的方式剥离。
9.根据权利要求1～8中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，所述去除工序(f)中，用硫酸系或过氧化氢系蚀刻液去除所述脱模层和/或所述极薄铜箔。
10.根据权利要求1～9中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，所述基板形成工序(a)中，包括如下工序(a-1)：以所述脱模层与所述第1绝缘树脂层接触的方式在所述第1绝缘树脂层上配置在厚度为1μm～20μm的铜箔上形成有所述脱模层的带脱模层的铜箔，之后对所述带脱模层的铜箔的所述铜箔部分实施蚀刻处理，形成所述极薄铜箔。
11.根据权利要求1～10中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，所述脱模层包含除有机硅化合物以外的所述硅化合物。
12.根据权利要求1～11中任一项所述的半导体元件搭载用封装体基板的制造方法，其中，在所述第1绝缘树脂层上直接层叠所述脱模层。
13.一种半导体元件安装基板的制造方法，其包括如下工序：
基板形成工序(a)，形成依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm～5μm的极薄铜箔的电路形成用支撑基板；
第1布线导体形成工序(b)，在所述电路形成用支撑基板的所述极薄铜箔上通过图形电镀铜形成第1布线导体；
层叠工序(c)，以与所述第1布线导体接触的方式配置第2绝缘树脂层，将所述第2绝缘树脂层进行加热加压并层叠；
第2布线导体形成工序(d)，在所述第2绝缘树脂层中形成到达所述第1布线导体的非贯通孔，使所述非贯通孔的内壁通过电镀铜和/或化学镀铜连接，形成第2布线导体；
半导体元件搭载工序(g)，在所述第2布线导体上搭载半导体元件；
剥离工序(e)，从所述第2布线导体上搭载有所述半导体元件的电路形成用支撑基板剥离所述第1绝缘树脂层；和，
去除工序(f)，将所述脱模层和/或所述极薄铜箔去除。
14.根据权利要求13所述的半导体元件安装基板的制造方法，其中，所述半导体元件搭载工序(g)中，借助接合材料在所述第2布线导体上搭载所述半导体元件。
15.根据权利要求13或14所述的半导体元件安装基板的制造方法，其中，在所述第1绝缘树脂层上直接层叠所述脱模层。
CN201780040347.0A 2016-07-01 2017-06-23 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法 Pending CN109417055A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311281435.3A CN117241501A (zh) 2016-07-01 2017-06-23 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-131702 2016-07-01
JP2016131702 2016-07-01
JP2017-005949 2017-01-17
JP2017005949 2017-01-17
PCT/JP2017/023237 WO2018003703A1 (ja) 2016-07-01 2017-06-23 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311281435.3A Division CN117241501A (zh) 2016-07-01 2017-06-23 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法

Publications (1)

Publication Number Publication Date
CN109417055A true CN109417055A (zh) 2019-03-01

Family

ID=60785360

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311281435.3A Pending CN117241501A (zh) 2016-07-01 2017-06-23 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法
CN201780040347.0A Pending CN109417055A (zh) 2016-07-01 2017-06-23 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311281435.3A Pending CN117241501A (zh) 2016-07-01 2017-06-23 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法

Country Status (7)

Country Link
US (1) US10727081B2 (zh)
EP (1) EP3480843B1 (zh)
JP (1) JP7044997B2 (zh)
KR (1) KR102394519B1 (zh)
CN (2) CN117241501A (zh)
TW (1) TWI718316B (zh)
WO (1) WO2018003703A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111491459A (zh) * 2020-04-09 2020-08-04 江苏普诺威电子股份有限公司 基于半加成法的细密线路基板的制作方法
CN112538148A (zh) * 2019-09-20 2021-03-23 万华化学集团股份有限公司 一种硅溴协同反应型阻燃剂及其制备方法、热塑性聚氨酯弹性体及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121652A1 (ja) * 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法
KR20210100589A (ko) * 2018-12-14 2021-08-17 미츠비시 가스 가가쿠 가부시키가이샤 반도체 소자 탑재용 패키지 기판의 제조 방법
US11545455B2 (en) 2019-05-28 2023-01-03 Apple Inc. Semiconductor packaging substrate fine pitch metal bump and reinforcement structures

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022332A (ja) * 1998-06-30 2000-01-21 Toagosei Co Ltd 多層プリント配線板の製造方法
US20040134682A1 (en) * 1998-09-14 2004-07-15 Ibiden Co., Ltd. Printed wiring board and its manufacturing method
JP2005101137A (ja) * 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
CN1620221A (zh) * 2003-11-11 2005-05-25 古河电路铜箔株式会社 带载体的极薄铜箔以及使用带载体的极薄铜箔的电路板
JP2009032918A (ja) * 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法
CN102045966A (zh) * 2007-09-20 2011-05-04 揖斐电株式会社 印刷线路板的制造方法
CN103119710A (zh) * 2010-09-29 2013-05-22 日立化成株式会社 半导体元件搭载用封装基板的制造方法
TW201412201A (zh) * 2012-07-20 2014-03-16 Shinko Electric Ind Co 支持體及其製造方法，佈線板之製造方法，電子零件之製造方法，暨佈線構造
TW201422424A (zh) * 2012-10-04 2014-06-16 Jx Nippon Mining & Metals Corp 附載體金屬箔
JP2015204379A (ja) * 2014-04-14 2015-11-16 イビデン株式会社 プリント配線板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102070047B1 (ko) * 2015-07-23 2020-01-29 미쓰이금속광업주식회사 수지 부착 구리박, 동장 적층판 및 프린트 배선판
JP2018009242A (ja) * 2016-06-21 2018-01-18 Ｊｘ金属株式会社 離型層付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022332A (ja) * 1998-06-30 2000-01-21 Toagosei Co Ltd 多層プリント配線板の製造方法
US20040134682A1 (en) * 1998-09-14 2004-07-15 Ibiden Co., Ltd. Printed wiring board and its manufacturing method
JP2005101137A (ja) * 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
CN1620221A (zh) * 2003-11-11 2005-05-25 古河电路铜箔株式会社 带载体的极薄铜箔以及使用带载体的极薄铜箔的电路板
JP2009032918A (ja) * 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法
CN102045966A (zh) * 2007-09-20 2011-05-04 揖斐电株式会社 印刷线路板的制造方法
CN103119710A (zh) * 2010-09-29 2013-05-22 日立化成株式会社 半导体元件搭载用封装基板的制造方法
TW201412201A (zh) * 2012-07-20 2014-03-16 Shinko Electric Ind Co 支持體及其製造方法，佈線板之製造方法，電子零件之製造方法，暨佈線構造
TW201422424A (zh) * 2012-10-04 2014-06-16 Jx Nippon Mining & Metals Corp 附載體金屬箔
JP2015204379A (ja) * 2014-04-14 2015-11-16 イビデン株式会社 プリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112538148A (zh) * 2019-09-20 2021-03-23 万华化学集团股份有限公司 一种硅溴协同反应型阻燃剂及其制备方法、热塑性聚氨酯弹性体及其制备方法
CN112538148B (zh) * 2019-09-20 2022-03-08 万华化学集团股份有限公司 一种硅溴协同反应型阻燃剂及其制备方法、热塑性聚氨酯弹性体及其制备方法
CN111491459A (zh) * 2020-04-09 2020-08-04 江苏普诺威电子股份有限公司 基于半加成法的细密线路基板的制作方法

Also Published As

Publication number Publication date
EP3480843A4 (en) 2019-06-19
KR102394519B1 (ko) 2022-05-04
TWI718316B (zh) 2021-02-11
TW201806110A (zh) 2018-02-16
KR20190024879A (ko) 2019-03-08
CN117241501A (zh) 2023-12-15
US10727081B2 (en) 2020-07-28
EP3480843A1 (en) 2019-05-08
WO2018003703A1 (ja) 2018-01-04
JPWO2018003703A1 (ja) 2019-05-16
US20190148169A1 (en) 2019-05-16
EP3480843B1 (en) 2021-05-05
JP7044997B2 (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
CN109417055A (zh) 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法
JP4273895B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
CN100488766C (zh) 贴附树脂的金属箔、粘合金属的层压板、使用它们的印刷电路板及其制造方法
TWI405523B (zh) 積層體、基板之製造方法、基板以及半導體裝置
CN104170532B (zh) 层压板及印刷电路板的制造方法
US20060172533A1 (en) Method of fabricating printed circuit board
CN103039131B (zh) 印刷布线板的制造方法以及印刷布线板
EP3557957B1 (en) Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate
CN104902696B (zh) 一种基于埋线结构在印制电路板上制作铜柱的方法
JP5413693B2 (ja) 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
CN109564899A (zh) 支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法
CN101409987A (zh) 芯基板及其制造方法
JP5029911B2 (ja) 回路形成用支持基板と、半導体素子搭載用パッケージ基板及び基板の製造方法
CN105934084B (zh) 一种印制电路板及其全加成制作方法
CN104619486B (zh) 附载体金属箔
US12119277B2 (en) Method for producing package substrate for mounting semiconductor device
KR20190084890A (ko) 수지 조성물
JPWO2020121652A1 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
TW201906724A (zh) 支持體及利用該支持體之半導體元件安裝基板的製造方法
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP4905749B2 (ja) 配線板とその製造方法とその配線板を用いた半導体搭載用基板とその製造方法と半導体パッケージ並びにその製造方法
JP2002222897A (ja) 半導体用パッケージ
CN101259768A (zh) 粘附树脂的金属箔和层压板及制造方法及所制印刷电路板
JP4482841B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190301