CN111491459A - 基于半加成法的细密线路基板的制作方法 - Google Patents
基于半加成法的细密线路基板的制作方法 Download PDFInfo
- Publication number
- CN111491459A CN111491459A CN202010273503.1A CN202010273503A CN111491459A CN 111491459 A CN111491459 A CN 111491459A CN 202010273503 A CN202010273503 A CN 202010273503A CN 111491459 A CN111491459 A CN 111491459A
- Authority
- CN
- China
- Prior art keywords
- substrate
- copper
- electroplating
- manufacturing
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明公开了一种基于半加成法的细密线路基板的制作方法,包括以下步骤:在双面覆铜基板两面上镀上多个第一铜柱,得第一基板;在第一基板两面上叠置第一绝缘层,并在两个第一绝缘层表面上镀上第二铜箔,得第二基板;在第二基板上制作线路并电镀,得第三基板;在第三基板两面上镀上多个第二铜柱,得第四基板;在第四基板两面上叠置第二绝缘层,并在两个第二绝缘层表面上镀上第三铜箔,得第五基板;将第五基板分板,得两张含有三层铜箔的加工板;在加工板的第一铜箔和第三铜箔表面上制作线路,然后再进行常规的后续制程,即制得细密线路基板。该细密线路基板的制作方法简单、易操作,实现了减小基板的整体厚度、增加线路密度的精细线路设计需求。
Description
技术领域
本发明涉及电路板制作技术领域,具体提供一种基于半加成法的细密线路基板的制作方法。
背景技术
从过去几十年的智能设备发展趋势来看,智能设备由最初的大型机到台式机,再到后来的笔记本电脑,最终进化至如今的智能手机,设备在逐步向小型化发展。智能设备有限的空间越来越难以承载数目庞大的元器件,市场迫切需要具有小型化、薄型化、高密度线路的基板,以保证智能设备体积小型的前提下,可安装更多的元器件,实现更多样的功能。
目前,基板主要采用蚀刻工艺在铜箔上做出线路,各层铜箔间通过半固化片进行隔离,层与层之间通过通孔或者埋盲孔进行导通。但,此工艺存在有以下问题:①业内常用的半固化片因受玻纤布厚度的影响,其厚度达到一定程度后无法再薄;②进行整板电镀时,为了保证导通孔的导通性,对孔铜厚度有一定的要求,即会使所需电镀的铜具有一定的厚度,然后再加上基板的基铜厚度,就会使面铜整体具有一定的厚度,而且在进行细密线路蚀刻时,还容易出现蚀刻不净,从而导致短路。
有鉴于此,特提出本发明。
发明内容
为了克服上述缺陷,本发明提供了一种基于半加成法的细密线路基板的制作方法,其不仅相对简单、易操作,且还实现了减小基板的整体厚度、增加线路密度的精细线路设计需求,以及提升了细密线路基板的热传导效率和电性能。
本发明为了解决其技术问题所采用的技术方案是:一种基于半加成法的细密线路基板的制作方法,包括以下步骤:
步骤1)、准备一张双面覆铜基板,所述双面覆铜基板由两张第一铜箔和一张位于中间的辅助基板压合而成;先在所述双面覆铜基板两面的第一铜箔表面上同时进行压膜、曝光和显影作业,以实现在两个所述第一铜箔上露出无干膜覆盖的第一裸铜区域;然后再通过电镀技术在两个所述第一铜箔的第一裸铜区域上分别电镀上多个第一铜柱,并同时控制多个所述第一铜柱的高度均与干膜厚度保持一致;随后去除所有干膜,得到第一基板;
步骤2)、分别在所述第一基板两面上叠置一张第一绝缘层,层压压合后进行研磨和除胶作业,以使得多个所述第一铜柱分别对应的露出于两个所述第一绝缘层外;然后再通过化学沉铜技术分别在两个所述第一绝缘层表面上整板沉积一层第一种子层,随后再通过电镀技术在两个所述第一种子层上分别整板电镀上一层第二铜箔,得到第二基板;
步骤3)、先在所述第二基板的两个第二铜箔表面上同时进行压膜、曝光和显影作业,以实现在两个所述第二铜箔表面上形成有干膜覆盖的第一线路图形,然后再对所述第一线路图形进行电镀,获得具有电镀线路图形的第三基板;
步骤4)、先在所述第三基板的两个电镀线路图形表面上同时进行压膜、曝光和显影作业,以实现在两个所述电镀线路图形上均露出无干膜覆盖的第二裸铜区域;然后再通过电镀技术在两个所述电镀线路图形的第二裸铜区域上分别电镀上多个第二铜柱,并同时控制多个所述第二铜柱的高度与干膜厚度保持一致;随后去除所有干膜,得到第四基板;
步骤5)、分别在所述第四基板两面上叠置一张第二绝缘层,层压压合后进行研磨和除胶作业,以使得多个所述第二铜柱分别对应的露出于两个所述第二绝缘层外;然后再通过化学沉铜技术分别在两个所述第二绝缘层表面上整板沉积一层第二种子层,随后再通过电镀技术在两个所述第二种子层上分别整板电镀上一层第三铜箔,得到第五基板;
步骤6)、将所述第五基板分别沿两个所述第一铜箔与所述辅助基板的结合处进行分离,得到两张含有三层铜箔的加工板;
步骤7)、先在所述加工板的第一铜箔和第三铜箔表面上同时进行压膜、曝光、显影和蚀刻作业,以实现在所述第一铜箔表面上制作出第二线路图形,以及在所述第三铜箔表面上制作出第三线路图形;然后再对完成线路制作的所述加工板依次进行常规的阻焊、表面处理、成品测试工艺,完成后续所需的基于半加成法的细密线路基板的制作。
作为本发明的进一步改进,在所述双面覆铜基板进行压膜作业前、所述第二基板进行压膜作业前、以及所述加工板进行压膜作业前,皆分别需要进行表面处理。
作为本发明的进一步改进,所述第一铜箔的厚度为5~15μm。
作为本发明的进一步改进,所述第一绝缘层和所述第二绝缘层均采用半固化片,且所述半固化片满足以下性能指标:含胶量为70~75%,厚度为10~40μm。
作为本发明的进一步改进,所述第二铜箔和所述第三铜箔的厚度为15~20μm。
作为本发明的进一步改进,在对所述第五基板进行分板作业前,还需要按照生产设计要求对所述第五基板进行打靶和铣边作业。
本发明的有益效果是:本发明采用半加成法与Coreless双面加工及封装胶相结合的工艺来制作出细密线路基板,不仅实现了减小基板的整体厚度、增加线路密度的精细线路设计需求,还很好了提升了细密线路基板的热传导效率和电性能,同时还很好的提高了生产效率,符合未来基板轻、薄、细密的发展趋势。
附图说明
图1为本发明所述双面覆铜基板的剖面结构示意图;
图2为本发明所述第一基板的剖面结构示意图;
图3为本发明所述第二基板的剖面结构示意图;
图4为本发明所述第三基板的剖面结构示意图;
图5为本发明所述第四基板的剖面结构示意图;
图6为本发明所述第五基板的剖面结构示意图;
图7为本发明所述加工板的剖面结构示意图。
结合附图,作以下说明:
B0—双面覆铜基板;10—第一铜箔;11—辅助基板;2—第一铜柱;B1—第一基板;3—第一绝缘层;4—第二铜箔;B2—第二基板;B3—第三基板;5—第二铜柱;B4—第四基板;6—第二绝缘层;7—第三铜箔;B5—第五基板;B6—加工板。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式,熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技艺的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容所能涵盖的范围内。于本说明书中所述的“第一”、“第二”、“第三”等仅为便于叙述明了,而非用以限定本发明可实施的范围。
实施例1:
本发明提供了一种基于半加成法的细密线路基板的制作方法,包括以下步骤:
步骤1)、准备一张双面覆铜基板B0,具体可参阅附图1所示,所述双面覆铜基板B0由两张第一铜箔10和一张位于两张所述第一铜箔10中间的辅助基板11压合而成,采用双面覆铜基板,一方面可避免加工过程中出现的板折板损风险,另一方面可易与Coreless工艺结合,很好的满足线路较细密的加工需求,另外还可大大提高生产效率,节约产能;先在所述双面覆铜基板B0正反两面的第一铜箔10表面上同时进行压膜、曝光和显影作业,以实现在两个所述第一铜箔10上露出无光致抗蚀干膜覆盖的第一裸铜区域;然后再通过电镀技术在两个所述第一铜箔10的第一裸铜区域上分别电镀上多个第一铜柱2,并同时控制多个所述第一铜柱2的高度均与干膜厚度保持一致;随后去除所有干膜,得到第一基板B1,具体可参阅附图2所示;相较于传统的钻孔填铜工艺,本发明所采用的图形转移后直接电镀形成铜柱,不仅工作效率高,且加工成本也降低了;
步骤2)、分别在所述第一基板B1正反两面上叠置一张第一绝缘层3,层压压合后进行研磨和除胶作业(也就是抛光打磨处理),以使得多个所述第一铜柱2分别对应的露出于两个所述第一绝缘层3外;然后再通过化学沉铜技术分别在两个所述第一绝缘层3表面上整板沉积一层第一种子层,即多个第一铜柱2分别对应与两个第一种子层相连接导通,随后再通过电镀技术在两个所述第一种子层上分别整板电镀上一层第二铜箔4,得到第二基板B2,具体可参阅附图3所示;在本步骤2)中,层压压合后先进行研磨作业,将第一铜柱裸露出来,然后再进行除胶、整板沉铜、整板电镀,形成与第一铜柱相接触导通的第二铜箔,通过采用上述工艺,一方面可使得第一铜柱与第二铜箔、以及第二铜柱与第三铜箔之间的结合力非常好,另一方面还实现了薄层设计;
步骤3)、先在所述第二基板B2的两个第二铜箔4表面上同时进行压膜、曝光和显影作业,以实现在两个所述第二铜箔4表面上形成有光致抗蚀干膜覆盖的第一线路图形,然后再对所述第一线路图形进行电镀,获得具有电镀线路图形的第三基板B3,具体可参阅附图4所示;
步骤4)、先在所述第三基板B3的两个电镀线路图形表面上同时进行压膜、曝光和显影作业,以实现在两个所述电镀线路图形上均露出无光致抗蚀干膜覆盖的第二裸铜区域;然后再通过电镀技术在两个所述电镀线路图形的第二裸铜区域上分别电镀上多个第二铜柱5,并同时控制多个所述第二铜柱5的高度与干膜厚度保持一致;随后通过采用退膜和闪蚀作业组合来去除所有干膜,得到第四基板B4,具体可参阅附图5所示;
步骤5)、分别在所述第四基板B4两面上叠置一张第二绝缘层6,层压压合后进行研磨和除胶作业(也就是抛光打磨处理),以使得多个所述第二铜柱5分别对应的露出于两个所述第二绝缘层6外;然后再通过化学沉铜技术分别在两个所述第二绝缘层6表面上整板沉积一层第二种子层,即多个第二铜柱5分别对应与两个第二种子层相连接导通,随后再通过电镀技术在两个所述第二种子层上分别整板电镀上一层第三铜箔7,得到第五基板B5,具体可参阅附图6所示;
步骤6)、将所述第五基板B5分别沿两个所述第一铜箔10与所述辅助基板11的结合处进行撕开分离,得到两张含有三层铜箔的加工板B6,具体可参阅附图7所示;
步骤7)、先在所述加工板B6的第一铜箔10和第三铜箔7表面上同时进行常规的压膜、曝光、显影和蚀刻作业,以实现在所述第一铜箔10表面上制作出第二线路图形,以及在所述第三铜箔7表面上制作出第三线路图形;然后再对完成线路制作的所述加工板B6依次进行常规的退膜、阻焊、表面处理、外型处理、成品测试等工艺,完成后续所需的基于半加成法的细密线路基板的制作。
在本实施例中,优选的,在所述双面覆铜基板B0进行压膜作业前、所述第二基板B2进行压膜作业前、以及所述加工板B6进行压膜作业前,皆分别需要进行表面处理,即将它们表面的氧化和脏污除去,以增强干膜与铜箔之间的附着力。
在本实施例中,优选的,所述第一铜箔10的厚度为5~15μm,属于常规厚度的铜箔。
优选的,所述第一绝缘层3和所述第二绝缘层6均采用半固化片,且所述半固化片满足以下性能指标:含胶量为70~75%,厚度为10~40μm;另外,本发明所采用的半固化片中不含玻璃纤维布,从而其厚度不受限制,可依据基板需求进行设计。
优选的,所述第二铜箔4和所述第三铜箔7的厚度为15~20μm。
在本实施例中,优选的,在对所述第五基板B5进行分板作业前,还需要按照生产设计要求对所述第五基板B5进行打靶和铣边作业。
在本实施例中,优选的,阻焊作业时,所用油墨厚度为10~26μm。
综上所述,本发明采用半加成法与Coreless双面加工及封装胶相结合的工艺来制作出细密线路基板,不仅实现了减小基板的整体厚度、增加线路密度的精细线路设计需求,还很好了提升了细密线路基板的热传导效率和电性能,同时还很好的提高了生产效率,符合未来基板轻、薄、细密的发展趋势。
上述实施方式仅例示性说明本发明的功效,而非用于限制本发明,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变型,这些改进和变型也应视为在本发明的保护范围内。
Claims (6)
1.一种基于半加成法的细密线路基板的制作方法,其特征在于:包括以下步骤:
步骤1)、准备一张双面覆铜基板(B0),所述双面覆铜基板(B0)由两张第一铜箔(10)和一张位于中间的辅助基板(11)压合而成;先在所述双面覆铜基板(B0)两面的第一铜箔(10)表面上同时进行压膜、曝光和显影作业,以实现在两个所述第一铜箔(10)上露出无干膜覆盖的第一裸铜区域;然后再通过电镀技术在两个所述第一铜箔(10)的第一裸铜区域上分别电镀上多个第一铜柱(2),并同时控制多个所述第一铜柱(2)的高度均与干膜厚度保持一致;随后去除所有干膜,得到第一基板(B1);
步骤2)、分别在所述第一基板(B1)两面上叠置一张第一绝缘层(3),层压压合后进行研磨和除胶作业,以使得多个所述第一铜柱(2)分别对应的露出于两个所述第一绝缘层(3)外;然后再通过化学沉铜技术分别在两个所述第一绝缘层(3)表面上整板沉积一层第一种子层,随后再通过电镀技术在两个所述第一种子层上分别整板电镀上一层第二铜箔(4),得到第二基板(B2);
步骤3)、先在所述第二基板(B2)的两个第二铜箔(4)表面上同时进行压膜、曝光和显影作业,以实现在两个所述第二铜箔(4)表面上形成有干膜覆盖的第一线路图形,然后再对所述第一线路图形进行电镀,获得具有电镀线路图形的第三基板(B3);
步骤4)、先在所述第三基板(B3)的两个电镀线路图形表面上同时进行压膜、曝光和显影作业,以实现在两个所述电镀线路图形上均露出无干膜覆盖的第二裸铜区域;然后再通过电镀技术在两个所述电镀线路图形的第二裸铜区域上分别电镀上多个第二铜柱(5),并同时控制多个所述第二铜柱(5)的高度与干膜厚度保持一致;随后去除所有干膜,得到第四基板(B4);
步骤5)、分别在所述第四基板(B4)两面上叠置一张第二绝缘层(6),层压压合后进行研磨和除胶作业,以使得多个所述第二铜柱(5)分别对应的露出于两个所述第二绝缘层(6)外;然后再通过化学沉铜技术分别在两个所述第二绝缘层(6)表面上整板沉积一层第二种子层,随后再通过电镀技术在两个所述第二种子层上分别整板电镀上一层第三铜箔(7),得到第五基板(B5);
步骤6)、将所述第五基板(B5)分别沿两个所述第一铜箔(10)与所述辅助基板(11)的结合处进行分离,得到两张含有三层铜箔的加工板(B6);
步骤7)、先在所述加工板(B6)的第一铜箔(10)和第三铜箔(7)表面上同时进行压膜、曝光、显影和蚀刻作业,以实现在所述第一铜箔(10)表面上制作出第二线路图形,以及在所述第三铜箔(7)表面上制作出第三线路图形;然后再对完成线路制作的所述加工板(B6)依次进行常规的阻焊、表面处理、成品测试工艺,完成后续所需的基于半加成法的细密线路基板的制作。
2.根据权利要求1所述的基于半加成法的细密线路基板的制作方法,其特征在于:在所述双面覆铜基板(B0)进行压膜作业前、所述第二基板(B2)进行压膜作业前、以及所述加工板(B6)进行压膜作业前,皆分别需要进行表面处理。
3.根据权利要求1所述的基于半加成法的细密线路基板的制作方法,其特征在于:所述第一铜箔(10)的厚度为5~15μm。
4.根据权利要求1所述的基于半加成法的细密线路基板的制作方法,其特征在于:所述第一绝缘层(3)和所述第二绝缘层(6)均采用半固化片,且所述半固化片满足以下性能指标:含胶量为70~75%,厚度为10~40μm。
5.根据权利要求1所述的基于半加成法的细密线路基板的制作方法,其特征在于:所述第二铜箔(4)和所述第三铜箔(7)的厚度为15~20μm。
6.根据权利要求1所述的基于半加成法的细密线路基板的制作方法,其特征在于:在对所述第五基板(B5)进行分板作业前,还需要按照生产设计要求对所述第五基板(B5)进行打靶和铣边作业。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010273503.1A CN111491459B (zh) | 2020-04-09 | 2020-04-09 | 基于半加成法的细密线路基板的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010273503.1A CN111491459B (zh) | 2020-04-09 | 2020-04-09 | 基于半加成法的细密线路基板的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111491459A true CN111491459A (zh) | 2020-08-04 |
CN111491459B CN111491459B (zh) | 2022-06-21 |
Family
ID=71812669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010273503.1A Active CN111491459B (zh) | 2020-04-09 | 2020-04-09 | 基于半加成法的细密线路基板的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111491459B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112752439A (zh) * | 2021-01-20 | 2021-05-04 | 惠州市金百泽电路科技有限公司 | 一种用于制作高密度互连线路板的方法 |
CN117881096A (zh) * | 2024-03-13 | 2024-04-12 | 江苏普诺威电子股份有限公司 | 散热封装基板及其加工方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140035622A (ko) * | 2012-09-14 | 2014-03-24 | 삼성전기주식회사 | 다층 구조의 인쇄회로기판 및 그 제조방법 |
CN107241875A (zh) * | 2016-03-28 | 2017-10-10 | 上海美维科技有限公司 | 一种双面埋线印制板的制造方法 |
TW201902318A (zh) * | 2017-03-31 | 2019-01-01 | 日商Jx金屬股份有限公司 | 表面處理銅箔、附有樹脂層之表面處理銅箔、附載體銅箔、積層體、印刷配線板之製造方法及電子機器之製造方法 |
CN109417055A (zh) * | 2016-07-01 | 2019-03-01 | 三菱瓦斯化学株式会社 | 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法 |
-
2020
- 2020-04-09 CN CN202010273503.1A patent/CN111491459B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140035622A (ko) * | 2012-09-14 | 2014-03-24 | 삼성전기주식회사 | 다층 구조의 인쇄회로기판 및 그 제조방법 |
CN107241875A (zh) * | 2016-03-28 | 2017-10-10 | 上海美维科技有限公司 | 一种双面埋线印制板的制造方法 |
CN109417055A (zh) * | 2016-07-01 | 2019-03-01 | 三菱瓦斯化学株式会社 | 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法 |
TW201902318A (zh) * | 2017-03-31 | 2019-01-01 | 日商Jx金屬股份有限公司 | 表面處理銅箔、附有樹脂層之表面處理銅箔、附載體銅箔、積層體、印刷配線板之製造方法及電子機器之製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112752439A (zh) * | 2021-01-20 | 2021-05-04 | 惠州市金百泽电路科技有限公司 | 一种用于制作高密度互连线路板的方法 |
WO2022156321A1 (zh) * | 2021-01-20 | 2022-07-28 | 惠州市金百泽电路科技有限公司 | 一种用于制作高密度互连线路板的方法 |
CN117881096A (zh) * | 2024-03-13 | 2024-04-12 | 江苏普诺威电子股份有限公司 | 散热封装基板及其加工方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111491459B (zh) | 2022-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103997862B (zh) | 一种制作低应力低翘曲度超薄奇数层无芯板的方法 | |
CN102186316B (zh) | 任意层印制电路板制作方法 | |
CN105704948B (zh) | 超薄印制电路板的制作方法及超薄印制电路板 | |
CN113347808B (zh) | 具有厚铜和超微细密线路的多层电路板的制作方法 | |
CN111356309B (zh) | 具有高线路对位精度的多层电路板的制作方法 | |
CN111491459B (zh) | 基于半加成法的细密线路基板的制作方法 | |
CN113163622B (zh) | 一种超薄软硬结合板的热塑聚酰亚胺减法工艺 | |
CN104902696B (zh) | 一种基于埋线结构在印制电路板上制作铜柱的方法 | |
CN104244597A (zh) | 一种对称结构的无芯基板的制备方法 | |
CN108901137A (zh) | 一种控温解离膜辅助制作超薄印制电路板的方法 | |
TW201233264A (en) | Method for manufacturing flexible and hard composite printed circuit board | |
CN105592639B (zh) | 电路板及其制作方法 | |
CN104183567B (zh) | 薄型封装基板及其制作工艺 | |
CN108156770B (zh) | 一种pcb的制作方法和pcb | |
CN111432577A (zh) | 一种超薄软硬结合板的感光聚酰亚胺加法、减法线路工艺 | |
KR20120130515A (ko) | 회로 기판 및 그의 제조 방법 | |
CN103635006B (zh) | 电路板及其制作方法 | |
KR100990575B1 (ko) | 미세 패턴을 갖는 인쇄회로기판 및 그 제조 방법 | |
TWI708542B (zh) | 背膠銅箔增層製程 | |
CN113380529A (zh) | 单层无线充电线圈载板的加工工艺 | |
CN104979733B (zh) | 连接器的制造方法 | |
CN105451471B (zh) | 多层电路板的制作方法 | |
CN104284530A (zh) | 无芯板工艺制作印制电路板或集成电路封装基板的方法 | |
CN114080118B (zh) | 阶梯式金手指电路板的制作方法及电路板 | |
CN113905512B (zh) | 一种具有凸台的电路板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |