CN111356309B - 具有高线路对位精度的多层电路板的制作方法 - Google Patents

具有高线路对位精度的多层电路板的制作方法 Download PDF

Info

Publication number
CN111356309B
CN111356309B CN202010294140.XA CN202010294140A CN111356309B CN 111356309 B CN111356309 B CN 111356309B CN 202010294140 A CN202010294140 A CN 202010294140A CN 111356309 B CN111356309 B CN 111356309B
Authority
CN
China
Prior art keywords
copper
substrate
alignment
copper foil
alignment targets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010294140.XA
Other languages
English (en)
Other versions
CN111356309A (zh
Inventor
马洪伟
姜寿福
宗芯如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Punuowei Electronic Co ltd
Original Assignee
Jiangsu Punuowei Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Punuowei Electronic Co ltd filed Critical Jiangsu Punuowei Electronic Co ltd
Priority to CN202010294140.XA priority Critical patent/CN111356309B/zh
Publication of CN111356309A publication Critical patent/CN111356309A/zh
Application granted granted Critical
Publication of CN111356309B publication Critical patent/CN111356309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种具有高线路对位精度的多层电路板的制作方法,包括以下步骤:准备双面覆铜基板;制作第一铜柱和第一对位靶标;层压第一绝缘层并进行一次镭射烧靶和开窗作业;制作第二铜柱和第一铜箔;制作第二线路图形和第二对位靶标;层压第二绝缘层并进行二次镭射烧靶和开窗作业;制作第三铜柱和第二铜箔;制作第三线路图形和第三对位靶标;层压第三绝缘层并进行三次镭射烧靶和开窗作业;制作第四铜柱和第三铜箔;制作第四线路图形后,进行分板,得到含四层铜箔的加工板Ⅰ;对加工板Ⅰ进行减铜等常规后制程工艺,完成具有高线路对位精度的多层电路板制作。该制作方法新颖、合理、加工效率高,大大提升了相连层间的线路对位精度。

Description

具有高线路对位精度的多层电路板的制作方法
技术领域
本发明涉及电路板制作技术领域,具体提供一种具有高线路对位精度的多层电路板的制作方法。
背景技术
随着封装基板布线密度越来越精细化,其设计上对相连层间的对位精度要求也越来越高,目前,部分高阶传感器产品设计上已对相连层间线路对位精度需求达到≤20μm。
但由于现有封装基板受限于现有制程而无法继续下调,主要受限于钻孔孔形品质,从而使得相连层间线路对位精度≤20μm很难实现。
有鉴于此,特提出本发明。
发明内容
为了克服上述缺陷,本发明提供了一种具有高线路对位精度的多层电路板的制作方法,其不仅新颖、合理、易操作、加工效率高,还大大提升了相连层间的线路对位精度,很好的满足了生产需求。
本发明为了解决其技术问题所采用的技术方案是:一种具有高线路对位精度的多层电路板的制作方法,包括以下步骤:
步骤1)、准备一张双面覆铜基板,所述双面覆铜基板由一张辅助基板和两张分别压合于所述辅助基板正反两面上的超薄载体铜箔组成,每一所述超薄载体铜箔各具有一层载体铜箔和一层以可拆分地方式设置在所述载体铜箔上的超薄铜箔,且所述载体铜箔还朝向所述辅助基板;
步骤2)、先在所述双面覆铜基板的两张所述超薄铜箔表面上同时进行压膜、曝光和显影作业,以实现在两张所述超薄铜箔表面上形成有干膜覆盖的第一线路图形、以及露出无干膜覆盖的裸铜区域;然后再利用电镀技术在两张所述超薄铜箔的裸铜区域上各分别电镀上多个第一铜柱和多个第一对位靶标,且同时多个所述第一铜柱分布于两张所述超薄铜箔的中部处,多个所述第一对位靶标分布于两张所述超薄铜箔的边缘处;随后去除所有干膜,得到第一基板;
步骤3)、分别在所述第一基板的正反两面上叠置一张第一绝缘层,排版后进行第一次层压压合,层压过程中,两张所述第一绝缘层的树脂流动并进行填充,以实现将两张所述超薄铜箔、多个所述第一铜柱和多个所述第一对位靶标密封包覆住;层压压合后进行第一次镭射烧靶和第一次镭射开窗作业,其中,借由所述第一次镭射烧靶作业,能够使得多个所述第一对位靶标均完全暴露于两张所述第一绝缘层外;借由所述第一次镭射开窗作业,能够在两张所述第一绝缘层上均分别加工出多个第一窗口,且同时多个所述第一铜柱还分别对应的局部露出于多个所述第一窗口外;此时得到第二基板;
步骤4)、先利用化学沉铜技术在两张所述第一绝缘层表面、及多个所述第一窗口内壁上分别沉积一层第一种子层,然后再在所述第一种子层上进行电镀作业,以实现在每一所述第一窗口中各加工出与所述第一铜柱相连接导通的第二铜柱,以及实现在每一所述第一绝缘层表面上各加工出一层与多个第二铜柱相连接导通的第一铜箔;得到第三基板;
步骤5)、在所述第三基板的两个所述第一铜箔表面上同时进行压膜、曝光、显影和蚀刻作业,以实现在两个所述第一铜箔上同时制作出第二线路图形、以及多个第二对位靶标,所述第二对位靶标分布于所述第一铜箔的边缘处,并还同时位于所述第一对位靶标的内侧;随后去除所有干膜,得到第四基板;
步骤6)、分别在所述第四基板的正反两面上叠置一张第二绝缘层,排版后进行第二次层压压合,层压过程中,两张所述第二绝缘层的树脂流动并进行填充,以实现将两个所述第二线路图形、多个所述第二对位靶标及多个所述第一对位靶标密封包覆住;层压压合后进行第二次镭射烧靶和第二次镭射开窗作业,其中,借由所述第二次镭射烧靶作业,能够使得多个所述第二对位靶标均完全暴露于两张所述第二绝缘层外;借由所述第二次镭射开窗作业,能够在两张所述第二绝缘层上均分别加工出多个第二窗口,且同时两个所述第二线路图形还分别对应的局部露出于多个所述第二窗口外;此时得到第五基板;
步骤7)、先利用化学沉铜技术分别在两张所述第二绝缘层表面、及多个所述第二窗口内壁上沉积一层第二种子层,然后再在所述第二种子层上进行电镀作业,以实现在每一所述第二窗口中各加工出与所述第二线路图形相连接导通的第三铜柱,以及实现在每一所述第二绝缘层表面上各加工出一层与多个所述第三铜柱相连接导通的第二铜箔;得到第六基板;
步骤8)、在所述第六基板的两个所述第二铜箔表面上同时进行压膜、曝光、显影和蚀刻作业,以实现在两个所述第二铜箔上同时制作出第三线路图形、以及多个第三对位靶标,所述第三对位靶标分布于所述第二铜箔的边缘处,并还同时位于所述第二对位靶标的内侧;随后去除所有干膜,得到第七基板;
步骤9)、分别在所述第七基板的正反两面上叠置一张第三绝缘层,排版后进行第三次层压压合,层压过程中,两张所述第三绝缘层的树脂流动并进行填充,以实现将两个所述第三线路图形、多个所述第三对位靶标及多个所述第二对位靶标密封包覆住;层压压合后进行第三次镭射烧靶和第三次镭射开窗作业,其中,借由所述第三次镭射烧靶作业,能够使得多个所述第三对位靶标均完全暴露于两张所述第三绝缘层外;借由所述第三次镭射开窗作业,能够在两张所述第三绝缘层上均分别加工出多个第三窗口,且同时两个所述第三线路图形还分别对应的局部露出于多个所述第三窗口外;此时得到第八基板;
步骤10)、先利用化学沉铜技术在两张所述第三绝缘层表面、及多个所述第三窗口内壁上分别沉积一层第三种子层,然后再在所述第三种子层上进行电镀作业,实现在每一所述第三窗口中各加工出与所述第三线路图形相连接导通的第四铜柱,以及实现在每一所述第三绝缘层表面上各加工出一层与多个所述第四铜柱相连接导通的第三铜箔;得到第九基板;
步骤11)、在所述第九基板的两个所述第三铜箔表面上同时进行压膜、曝光、显影和蚀刻作业,以实现在两个所述第三铜箔上同时制作出第四线路图形;随后去除所有干膜,得到第十基板;
步骤12)、将所述第十基板分别沿两个所述超薄铜箔与两个所述载体铜箔的结合处进行分离,得到两张含有四层铜箔的加工板Ⅰ;
步骤13)、先对所述加工板Ⅰ进行减铜作业,以实现将所述超薄铜箔去除,得到加工板Ⅱ;然后再对所述加工板Ⅱ依次进行常规的防焊、表面处理、成品测试工艺,完成后续所需的具有高线路对位精度的多层电路板的制作。
作为本发明的进一步改进,所述超薄载体铜箔的厚度为3μm或者5μm。
作为本发明的进一步改进,在上述步骤2)中,多个所述第一铜柱和多个所述第一对位靶标的高度一致,且均小于干膜的厚度。
作为本发明的进一步改进,所述第一绝缘层的长宽尺寸分别对应的大于所述第一铜箔的长宽尺寸;
所述第二绝缘层的长宽尺寸分别对应的大于所述第二铜箔的长宽尺寸;
所述第三绝缘层的长宽尺寸分别对应的大于所述第三铜箔的长宽尺寸。
作为本发明的进一步改进,在对所述第十基板进行分板作业前,还需要按照生产设计要求对所述第十基板进行打靶和铣边作业。
本发明的有益效果是:①本发明通过对多层电路板的制作方法进行优化改进,主要表现为:在制作上层线路时,也同时将下一层的对位基准(对位靶标)制作出来;这样便可有效地避免现有机械钻孔孔形对层间线路对位作业所造成的各种不利影响,从而大大提升了相连层间的线路对位精度,使线路对位精度可达到≤20μm,很好的满足了生产需求。②本发明所述的多层电路板制作方法新颖、合理、易操作,加工效率高,可用来制作四层、六层、八层等更高层次的封装基板,适用性和实用性强。
附图说明
图1为本发明所述双面覆铜基板的剖面结构示意图;
图2为本发明在去除干膜前的所述第一基板的剖面结构示意图;
图3为本发明所述第一基板的剖面结构示意图;
图4为本发明在所述第一基板的正反两面上分别层压一张第一绝缘层后的状态示意图;
图5为本发明所述第二基板的剖面结构示意图;
图6为本发明所述第三基板的剖面结构示意图;
图7为本发明所述第四基板的剖面结构示意图;
图8为本发明在所述第四基板的正反两面上分别层压一张第二绝缘层后的状态示意图;
图9为本发明所述第五基板的剖面结构示意图;
图10为本发明所述第六基板的剖面结构示意图;
图11为本发明所述第七基板的剖面结构示意图;
图12为本发明所述第八基板的剖面结构示意图;
图13为本发明所述第九基板的剖面结构示意图;
图14为本发明所述第十基板的剖面结构示意图;
图15为本发明所述加工板Ⅰ的剖面结构示意图;
图16为本发明所述加工板Ⅱ的剖面结构示意图。
结合附图,作以下说明:
B0—双面覆铜基板;10—辅助基板;11—超薄载体铜箔;110—载体铜箔;111—超薄铜箔;20—第一铜柱;21—第一对位靶标;B1—第一基板;3—第一绝缘层;30—第一窗口;B2—第二基板;40—第二铜柱;41—第一铜箔;B3—第三基板;410—第二对位靶标;B4—第四基板;5—第二绝缘层;50—第二窗口;B5—第五基板;60—第三铜柱;61—第二铜箔;B6—第六基板;610—第三对位靶标;B7—第七基板;7—第三绝缘层;70—第三窗口;B8—第八基板;80—第四铜柱;81—第三铜箔;B9—第九基板;B10—第十基板;B11—加工板Ⅰ;B12—加工板Ⅱ。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式,熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技艺的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容所能涵盖的范围内。于本说明书中所述的“第一”、“第二”等等仅为便于叙述明了,而非用以限定本发明可实施的范围。
实施例1:
本发明提供了一种具有高线路对位精度的多层电路板的制作方法,包括以下步骤:
步骤1)、准备一张双面覆铜基板B0,所述双面覆铜基板B0由一张辅助基板10和两张分别压合于所述辅助基板10正反两面上的超薄载体铜箔11组成,每一所述超薄载体铜箔11各具有一层载体铜箔110和一层以可拆分地方式设置在所述载体铜箔110上的超薄铜箔111,所述超薄铜箔可通过电沉积加工方式来沉积在所述载体铜箔上,且在电沉积作业前,要先对所述载体铜箔做相应处理,以确保所述载体铜箔与所述超薄铜箔能够很好的分离;且所述载体铜箔110还朝向所述辅助基板10,具体可参阅附图1所示;
步骤2)、先在所述双面覆铜基板B0的两张所述超薄铜箔111表面上同时进行压膜、曝光和显影作业,以实现在两张所述超薄铜箔111表面上形成有光致抗蚀干膜覆盖的第一线路图形、以及露出无光致抗蚀干膜覆盖的裸铜区域;然后再利用电镀技术在两张所述超薄铜箔111的裸铜区域上各分别电镀上多个第一铜柱20和多个第一对位靶标21,且同时多个所述第一铜柱20分布于两张所述超薄铜箔111的中部处,多个所述第一对位靶标21分布于两张所述超薄铜箔111的边缘处,具体可参阅附图2所示;随后去除所有干膜,得到第一基板B1,具体可参阅附图3所示;相较于传统的钻孔填铜工艺,本发明所采用的图形转移后直接电镀形成铜柱,不仅工作效率高,且加工成本也降低了;
步骤3)、分别在所述第一基板B1的正反两面上叠置一张第一绝缘层3(即半固化片),排版后进行第一次层压压合,层压过程中,两张所述第一绝缘层3的树脂流动并进行填充,以实现将两张所述超薄铜箔111、多个所述第一铜柱20和多个所述第一对位靶标21密封包覆住,具体可参阅附图4所示;
层压压合后进行第一次镭射烧靶和第一次镭射开窗作业,其中,借由所述第一次镭射烧靶作业,能够使得多个所述第一对位靶标21均完全暴露于两张所述第一绝缘层3外;借由所述第一次镭射开窗作业,能够在两张所述第一绝缘层3上均分别加工出多个第一窗口30,且同时多个所述第一铜柱20还分别对应的局部露出于多个所述第一窗口30外;此时得到第二基板B2,具体可参阅附图5所示;镭射烧靶作业,是用于将下一层的对位基准制作出来;镭射开窗作业,是依下一层线路对位基准、将下一层线路通过开窗连接出来;
步骤4)、先利用化学沉铜技术在两张所述第一绝缘层3表面、及多个所述第一窗口30内壁上分别沉积一层第一种子层,然后再在所述第一种子层上进行电镀作业,以实现在每一所述第一窗口30中各加工出与所述第一铜柱20相连接导通的第二铜柱40,以及实现在每一所述第一绝缘层3表面上各加工出一层与多个第二铜柱40相连接导通的第一铜箔41;得到第三基板B3,具体可参阅附图6所示;借由步骤3)和步骤4)的加工工艺,一方面可使得第一铜柱与第二铜柱及第一铜箔之间的结合力非常好,另一方面还实现了薄层设计;
步骤5)、在所述第三基板B3的两个所述第一铜箔41表面上同时进行压膜、曝光、显影和蚀刻作业,以实现在两个所述第一铜箔41上同时制作出第二线路图形、以及多个第二对位靶标410,所述第二对位靶标410分布于所述第一铜箔41的边缘处,并还同时位于所述第一对位靶标21的内侧;随后去除所有干膜,得到第四基板B4,具体可参阅附图7所示;借由步骤2)至步骤5)的加工工艺,使第二层线路依第一层线路基准对位,实现了层间对位精度更佳设计;
步骤6)、分别在所述第四基板B4的正反两面上叠置一张第二绝缘层5(即半固化片),排版后进行第二次层压压合,层压过程中,两张所述第二绝缘层5的树脂流动并进行填充,以实现将两个所述第二线路图形、多个所述第二对位靶标410及多个所述第一对位靶标21密封包覆住,具体可参阅附图8所示;层压压合后进行第二次镭射烧靶和第二次镭射开窗作业,其中,借由所述第二次镭射烧靶作业,能够使得多个所述第二对位靶标410均完全暴露于两张所述第二绝缘层5外;借由所述第二次镭射开窗作业,能够在两张所述第二绝缘层5上均分别加工出多个第二窗口50,且同时两个所述第二线路图形还分别对应的局部露出于多个所述第二窗口50外;此时得到第五基板B5,具体可参阅附图9所示;
步骤7)、先利用化学沉铜技术分别在两张所述第二绝缘层5表面、及多个所述第二窗口50内壁上沉积一层第二种子层,然后再在所述第二种子层上进行电镀作业,以实现在每一所述第二窗口50中各加工出与所述第二线路图形相连接导通的第三铜柱60,以及实现在每一所述第二绝缘层5表面上各加工出一层与多个所述第三铜柱60相连接导通的第二铜箔61;得到第六基板B6,具体可参阅附图10所示;借由步骤6)和步骤7)的加工工艺,一方面可使得第二线路图形与第三铜柱及第二铜箔之间的结合力非常好,另一方面还实现了薄层设计;
步骤8)、在所述第六基板B6的两个所述第二铜箔61表面上同时进行压膜、曝光、显影和蚀刻作业,以实现在两个所述第二铜箔61上同时制作出第三线路图形、以及多个第三对位靶标610,所述第三对位靶标610分布于所述第二铜箔61的边缘处,并还同时位于所述第二对位靶标410的内侧;随后去除所有干膜,得到第七基板B7,具体可参阅附图11所示;借由步骤5)至步骤8)的加工工艺,使第三层线路依第二层线路基准对位,实现了层间对位精度更佳设计;
步骤9)、分别在所述第七基板B7的正反两面上叠置一张第三绝缘层7(即半固化片),排版后进行第三次层压压合,层压过程中,两张所述第三绝缘层7的树脂流动并进行填充,以实现将两个所述第三线路图形、多个所述第三对位靶标610及多个所述第二对位靶标410密封包覆住;
层压压合后进行第三次镭射烧靶和第三次镭射开窗作业,其中,借由所述第三次镭射烧靶作业,能够使得多个所述第三对位靶标610均完全暴露于两张所述第三绝缘层7外;借由所述第三次镭射开窗作业,能够在两张所述第三绝缘层7上均分别加工出多个第三窗口70,且同时两个所述第三线路图形还分别对应的局部露出于多个所述第三窗口70外;此时得到第八基板B8,具体可参阅附图12所示;
步骤10)、先利用化学沉铜技术在两张所述第三绝缘层7表面、及多个所述第三窗口70内壁上分别沉积一层第三种子层,然后再在所述第三种子层上进行电镀作业,实现在每一所述第三窗口70中各加工出与所述第三线路图形相连接导通的第四铜柱80,以及实现在每一所述第三绝缘层7表面上各加工出一层与多个所述第四铜柱80相连接导通的第三铜箔81;得到第九基板B9,具体可参阅附图13所示;借由步骤9)和步骤10)的加工工艺,一方面可使得第三线路图形与第四铜柱及第三铜箔之间的结合力非常好,另一方面还实现了薄层设计;
步骤11)、在所述第九基板B9的两个所述第三铜箔81表面上同时进行压膜、曝光、显影和蚀刻作业,以实现在两个所述第三铜箔81上同时制作出第四线路图形;随后去除所有干膜,得到第十基板B10,具体可参阅附图14所示;借由步骤8)至步骤11)的加工工艺,使第四层线路依第三层线路基准对位,实现了层间对位精度更佳设计;
步骤12)、将所述第十基板B10分别沿两个所述超薄铜箔111与两个所述载体铜箔110的结合处进行撕开分离,得到两张含有四层铜箔的加工板ⅠB11,具体可参阅附图15所示;
步骤13)、先对所述加工板ⅠB11进行减铜作业,以实现将所述超薄铜箔111去除,得到加工板ⅡB12,具体可参阅附图16所示;然后再对所述加工板ⅡB12依次进行常规的防焊、表面处理、外型处理、成品测试等工艺,完成后续所需的具有高线路对位精度的多层电路板的制作。
在本实施例中,优选的,所述超薄载体铜箔11的厚度为3μm或者5μm。
优选的,在上述步骤2)中,多个所述第一铜柱20和多个所述第一对位靶标21的高度一致,且均小于干膜的厚度。
优选的,所述第一绝缘层3的长宽尺寸分别对应的大于所述第一铜箔41的长宽尺寸;
所述第二绝缘层5的长宽尺寸分别对应的大于所述第二铜箔61的长宽尺寸;
所述第三绝缘层7的长宽尺寸分别对应的大于所述第三铜箔81的长宽尺寸。
优选的,在对所述第十基板B10进行分板作业前,还需要按照生产设计要求对所述第十基板B10进行打靶和铣边作业。
综上所述,本发明通过对多层电路板的制作方法进行优化改进,主要表现为:在制作上层线路时,也同时将下一层的对位基准(对位靶标)制作出来;这样便可有效地避免现有机械钻孔孔形对层间线路对位作业所造成的各种不利影响,从而大大提升了相连层间的线路对位精度,使线路对位精度可达到≤20μm,很好的满足了生产需求。另外,本发明所述的多层电路板制作方法新颖、合理、易操作,加工效率高,可用来制作四层、六层、八层等更高层次的封装基板,适用性和实用性强。
上述实施方式仅例示性说明本发明的功效,而非用于限制本发明,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变型,这些改进和变型也应视为在本发明的保护范围内。

Claims (4)

1.一种具有高线路对位精度的多层电路板的制作方法,其特征在于:包括以下步骤:
步骤1)、准备一张双面覆铜基板(B0),所述双面覆铜基板(B0)由一张辅助基板(10)和两张分别压合于所述辅助基板(10)正反两面上的超薄载体铜箔(11)组成,每一所述超薄载体铜箔(11)各具有一层载体铜箔(110)和一层以可拆分地方式设置在所述载体铜箔(110)上的超薄铜箔(111),且所述载体铜箔(110)还朝向所述辅助基板(10),所述超薄载体铜箔(11)的厚度为3μm或者5μm;
步骤2)、先在所述双面覆铜基板(B0)的两张所述超薄铜箔(111)表面上同时进行压膜、曝光和显影作业,以实现在两张所述超薄铜箔(111)表面上形成有干膜覆盖的第一线路图形、以及露出无干膜覆盖的裸铜区域;然后再利用电镀技术在两张所述超薄铜箔(111)的裸铜区域上各分别电镀上多个第一铜柱(20)和多个第一对位靶标(21),且同时多个所述第一铜柱(20)分布于两张所述超薄铜箔(111)的中部处,多个所述第一对位靶标(21)分布于两张所述超薄铜箔(111)的边缘处;随后去除所有干膜,得到第一基板(B1);
步骤3)、分别在所述第一基板(B1)的正反两面上叠置一张第一绝缘层(3),排版后进行第一次层压压合,层压过程中,两张所述第一绝缘层(3)的树脂流动并进行填充,以实现将两张所述超薄铜箔(111)、多个所述第一铜柱(20)和多个所述第一对位靶标(21)密封包覆住;
层压压合后进行第一次镭射烧靶和第一次镭射开窗作业,其中,借由所述第一次镭射烧靶作业,能够使得多个所述第一对位靶标(21)均完全暴露于两张所述第一绝缘层(3)外;借由所述第一次镭射开窗作业,能够以所述第一对位靶标(21)作为对位基准在两张所述第一绝缘层(3)上均分别加工出多个第一窗口(30),且同时多个所述第一铜柱(20)还分别对应的局部露出于多个所述第一窗口(30)外;此时得到第二基板(B2);
步骤4)、先利用化学沉铜技术在两张所述第一绝缘层(3)表面、及多个所述第一窗口(30)内壁上分别沉积一层第一种子层,然后再在所述第一种子层上进行电镀作业,以实现在每一所述第一窗口(30)中各加工出与所述第一铜柱(20)相连接导通的第二铜柱(40),以及实现在每一所述第一绝缘层(3)表面上各加工出一层与多个第二铜柱(40)相连接导通的第一铜箔(41);得到第三基板(B3);
步骤5)、在所述第三基板(B3)的两个所述第一铜箔(41)表面上同时进行压膜、曝光、显影和蚀刻作业,以实现在两个所述第一铜箔(41)上同时制作出第二线路图形、以及多个第二对位靶标(410),所述第二对位靶标(410)分布于所述第一铜箔(41)的边缘处,并还同时位于所述第一对位靶标(21)的内侧;随后去除所有干膜,得到第四基板(B4);
步骤6)、分别在所述第四基板(B4)的正反两面上叠置一张第二绝缘层(5),排版后进行第二次层压压合,层压过程中,两张所述第二绝缘层(5)的树脂流动并进行填充,以实现将两个所述第二线路图形、多个所述第二对位靶标(410)及多个所述第一对位靶标(21)密封包覆住;
层压压合后进行第二次镭射烧靶和第二次镭射开窗作业,其中,借由所述第二次镭射烧靶作业,能够使得多个所述第二对位靶标(410)均完全暴露于两张所述第二绝缘层(5)外;借由所述第二次镭射开窗作业,能够以所述第二对位靶标(410)作为对位基准在两张所述第二绝缘层(5)上均分别加工出多个第二窗口(50),且同时两个所述第二线路图形还分别对应的局部露出于多个所述第二窗口(50)外;此时得到第五基板(B5);
步骤7)、先利用化学沉铜技术分别在两张所述第二绝缘层(5)表面、及多个所述第二窗口(50)内壁上沉积一层第二种子层,然后再在所述第二种子层上进行电镀作业,以实现在每一所述第二窗口(50)中各加工出与所述第二线路图形相连接导通的第三铜柱(60),以及实现在每一所述第二绝缘层(5)表面上各加工出一层与多个所述第三铜柱(60)相连接导通的第二铜箔(61);得到第六基板(B6);
步骤8)、在所述第六基板(B6)的两个所述第二铜箔(61)表面上同时进行压膜、曝光、显影和蚀刻作业,以实现在两个所述第二铜箔(61)上同时制作出第三线路图形、以及多个第三对位靶标(610),所述第三对位靶标(610)分布于所述第二铜箔(61)的边缘处,并还同时位于所述第二对位靶标(410)的内侧;随后去除所有干膜,得到第七基板(B7);
步骤9)、分别在所述第七基板(B7)的正反两面上叠置一张第三绝缘层(7),排版后进行第三次层压压合,层压过程中,两张所述第三绝缘层(7)的树脂流动并进行填充,以实现将两个所述第三线路图形、多个所述第三对位靶标(610)及多个所述第二对位靶标(410)密封包覆住;
层压压合后进行第三次镭射烧靶和第三次镭射开窗作业,其中,借由所述第三次镭射烧靶作业,能够使得多个所述第三对位靶标(610)均完全暴露于两张所述第三绝缘层(7)外;借由所述第三次镭射开窗作业,能够以所述第三对位靶标(610)作为对位基准在两张所述第三绝缘层(7)上均分别加工出多个第三窗口(70),且同时两个所述第三线路图形还分别对应的局部露出于多个所述第三窗口(70)外;此时得到第八基板(B8);
步骤10)、先利用化学沉铜技术在两张所述第三绝缘层(7)表面、及多个所述第三窗口(70)内壁上分别沉积一层第三种子层,然后再在所述第三种子层上进行电镀作业,实现在每一所述第三窗口(70)中各加工出与所述第三线路图形相连接导通的第四铜柱(80),以及实现在每一所述第三绝缘层(7)表面上各加工出一层与多个所述第四铜柱(80)相连接导通的第三铜箔(81);得到第九基板(B9);
步骤11)、在所述第九基板(B9)的两个所述第三铜箔(81)表面上同时进行压膜、曝光、显影和蚀刻作业,以实现在两个所述第三铜箔(81)上同时制作出第四线路图形;随后去除所有干膜,得到第十基板(B10);
步骤12)、将所述第十基板(B10)分别沿两个所述超薄铜箔(111)与两个所述载体铜箔(110)的结合处进行分离,得到两张含有四层铜箔的加工板Ⅰ(B11);
步骤13)、先对所述加工板Ⅰ(B11)进行减铜作业,以实现将所述超薄铜箔(111)去除,得到加工板Ⅱ(B12);然后再对所述加工板Ⅱ(B12)依次进行常规的防焊、表面处理、成品测试工艺,完成后续所需的具有高线路对位精度的多层电路板的制作。
2.根据权利要求1所述的具有高线路对位精度的多层电路板的制作方法,其特征在于:在上述步骤2)中,多个所述第一铜柱(20)和多个所述第一对位靶标(21)的高度一致,且均小于干膜的厚度。
3.根据权利要求1所述的具有高线路对位精度的多层电路板的制作方法,其特征在于:所述第一绝缘层(3)的长宽尺寸分别对应的大于所述第一铜箔(41)的长宽尺寸;
所述第二绝缘层(5)的长宽尺寸分别对应的大于所述第二铜箔(61)的长宽尺寸;
所述第三绝缘层(7)的长宽尺寸分别对应的大于所述第三铜箔(81)的长宽尺寸。
4.根据权利要求1所述的具有高线路对位精度的多层电路板的制作方法,其特征在于:在对所述第十基板(B10)进行分板作业前,还需要按照生产设计要求对所述第十基板(B10)进行打靶和铣边作业。
CN202010294140.XA 2020-04-15 2020-04-15 具有高线路对位精度的多层电路板的制作方法 Active CN111356309B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010294140.XA CN111356309B (zh) 2020-04-15 2020-04-15 具有高线路对位精度的多层电路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010294140.XA CN111356309B (zh) 2020-04-15 2020-04-15 具有高线路对位精度的多层电路板的制作方法

Publications (2)

Publication Number Publication Date
CN111356309A CN111356309A (zh) 2020-06-30
CN111356309B true CN111356309B (zh) 2021-04-23

Family

ID=71197731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010294140.XA Active CN111356309B (zh) 2020-04-15 2020-04-15 具有高线路对位精度的多层电路板的制作方法

Country Status (1)

Country Link
CN (1) CN111356309B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380529A (zh) * 2021-05-13 2021-09-10 江苏普诺威电子股份有限公司 单层无线充电线圈载板的加工工艺
CN113371672B (zh) * 2021-05-13 2024-07-30 江苏普诺威电子股份有限公司 超薄mems封装载板及其制作工艺
CN114190010B (zh) * 2021-11-04 2023-08-22 江苏普诺威电子股份有限公司 Pad位于盲槽底的载板加工工艺
CN114340225B (zh) * 2021-12-23 2024-02-23 江苏普诺威电子股份有限公司 适用于镭射盲孔的多层封装基板对准方法
CN114364167B (zh) * 2021-12-23 2023-11-07 江苏普诺威电子股份有限公司 适用于镭射通孔的双层封装基板对准方法
CN116744585B (zh) * 2023-08-15 2023-10-03 江苏普诺威电子股份有限公司 超薄介厚基板及其制作方法、音圈马达

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395633B1 (en) * 2001-05-16 2002-05-28 World Wiser Electrics Inc. Method of forming micro-via
CN101959373A (zh) * 2009-07-17 2011-01-26 北大方正集团有限公司 一种提高印制电路板盲孔对准度的方法
CN102548254A (zh) * 2010-12-30 2012-07-04 北大方正集团有限公司 芯片载体的无核制作方法
CN102573335A (zh) * 2010-12-23 2012-07-11 北大方正集团有限公司 起始层芯板的方法
CN102711382A (zh) * 2012-06-14 2012-10-03 广州美维电子有限公司 Pcb逐层对位镭射钻孔的方法
CN104168726A (zh) * 2013-05-17 2014-11-26 深南电路有限公司 无芯基板的加工方法
CN105746004A (zh) * 2013-11-22 2016-07-06 三井金属矿业株式会社 带有电路形成层的支持基板、两面带有电路形成层的支持基板、多层层压板、多层印刷线路板的制造方法及多层印刷线路板
CN106455342A (zh) * 2015-08-06 2017-02-22 Jx金属株式会社 附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
CN107205311A (zh) * 2016-03-16 2017-09-26 景硕科技股份有限公司 无焊垫多层电路板及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288917B2 (en) * 2013-11-07 2016-03-15 Unimicron Technology Corp. Manufacturing method for multi-layer circuit board

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395633B1 (en) * 2001-05-16 2002-05-28 World Wiser Electrics Inc. Method of forming micro-via
CN101959373A (zh) * 2009-07-17 2011-01-26 北大方正集团有限公司 一种提高印制电路板盲孔对准度的方法
CN102573335A (zh) * 2010-12-23 2012-07-11 北大方正集团有限公司 起始层芯板的方法
CN102548254A (zh) * 2010-12-30 2012-07-04 北大方正集团有限公司 芯片载体的无核制作方法
CN102711382A (zh) * 2012-06-14 2012-10-03 广州美维电子有限公司 Pcb逐层对位镭射钻孔的方法
CN104168726A (zh) * 2013-05-17 2014-11-26 深南电路有限公司 无芯基板的加工方法
CN105746004A (zh) * 2013-11-22 2016-07-06 三井金属矿业株式会社 带有电路形成层的支持基板、两面带有电路形成层的支持基板、多层层压板、多层印刷线路板的制造方法及多层印刷线路板
CN106455342A (zh) * 2015-08-06 2017-02-22 Jx金属株式会社 附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
CN107205311A (zh) * 2016-03-16 2017-09-26 景硕科技股份有限公司 无焊垫多层电路板及其制作方法

Also Published As

Publication number Publication date
CN111356309A (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
CN111356309B (zh) 具有高线路对位精度的多层电路板的制作方法
CN104244616B (zh) 一种无芯板薄型基板的制作方法
US8726495B2 (en) Multi-layer board manufacturing method thereof
CN105792548B (zh) 一种用电镀和蚀刻方法制作阶梯槽结构印制电路板的方法
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
CN111491459B (zh) 基于半加成法的细密线路基板的制作方法
CN108811353A (zh) 一种两面不同铜厚pcb的蚀刻方法
CN116646254A (zh) 具有高纵横比导通孔的封装载板及其加工方法
TWI578873B (zh) 高密度增層多層板之製造方法
TWI677267B (zh) 電路板及其製作方法
JPH05291744A (ja) 多層配線板の製造法および多層金属層付絶縁基板
CN107454761A (zh) 高密度增层多层板的制造方法
KR20130031592A (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
TWI778356B (zh) 軟硬結合電路板及其製作方法
CN114679850A (zh) 前置双面内嵌精密线路的封装基板及其加工工艺
TWI461135B (zh) 製作電路板之方法
TW201315296A (zh) 線路板及其製作方法
CN114080118B (zh) 阶梯式金手指电路板的制作方法及电路板
JPS63133596A (ja) 多層印刷配線板およびその製造方法
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
KR102719490B1 (ko) 패키지 구조 및 이의 제조 방법
KR20030071391A (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
TWI706704B (zh) 電路板製造方法
JPH09199855A (ja) 多層配線基板の製造方法
KR101234759B1 (ko) 단층 기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant