CN105746004A - 带有电路形成层的支持基板、两面带有电路形成层的支持基板、多层层压板、多层印刷线路板的制造方法及多层印刷线路板 - Google Patents
带有电路形成层的支持基板、两面带有电路形成层的支持基板、多层层压板、多层印刷线路板的制造方法及多层印刷线路板 Download PDFInfo
- Publication number
- CN105746004A CN105746004A CN201480063354.9A CN201480063354A CN105746004A CN 105746004 A CN105746004 A CN 105746004A CN 201480063354 A CN201480063354 A CN 201480063354A CN 105746004 A CN105746004 A CN 105746004A
- Authority
- CN
- China
- Prior art keywords
- layer
- copper foil
- support substrate
- circuit
- cambial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
Abstract
本发明的目的是提供一种无芯多层印刷线路板的密合性和电路平滑性优异的支持基板等。本发明采用一种带有电路形成层的支持基板,其特征在于,具有铜箔层/剥离层/载体层/树脂层的层结构,该载体层的该树脂层侧表面凹凸的最大高低差(PV)为3μm~12μm,所述树脂层的厚度为1.5μm~15μm,并用所述铜箔层作为电路形成层。
Description
技术领域
本发明涉及带有电路形成层的支持基板、两面带有电路形成层的支持基板、多层印刷线路板的制造方法及多层印刷线路板。尤其是,涉及不残留构成积层层形成时的支持体的核心基板,在制造积层多层印刷线路板时可以适用的带有电路形成层的支持基板、两面带有电路形成层的支持基板、及采用了这些带有电路形成层的支持基板的多层印刷线路板的制造方法、及多层印刷线路板。
背景技术
以往,基于对于积层多层印刷线路板的薄型化的要求,采用了制造时不残留构成所谓积层层形成时的支持体的核心基板的无芯积层多层印刷线路板的制造方法(无芯积层法)。
近年来,在用该无芯积层法制造多层印刷线路板时,对于不导致原料成本的上涨、可以制造具有稳定品质的线路层的多层印刷线路板制造用的多层覆铜层压板,且减少生成的废弃物量、防止资源浪费等提出了要求。
例如,专利文献1中记载了用在金属箔的界面可以与粘合剂进行剥离的带有载体的金属箔,通过无芯积层法制造多层印刷线路板的方法。具体地说,公开了“用由合成树脂制的板状载体和在该载体的至少一面以可以机械剥离的方式密合的金属箔构成的带有载体的金属箔,在合成树脂板的两面粘合有铜箔的带有载体的金属箔两侧层压了积层层后,从带有载体的金属箔上剥离两面的金属箔的方法”。
这里,专利文献1中记载了用树脂或半固化片作为上述合成树脂制的板状载体,进而形成50~900μm的厚度来防止由金属箔与合成树脂的热膨胀差引起的电路的位置偏移,同时减少弯曲的技术事项。
现有技术文献
专利文献
专利文献1:日本特开2013-140856号公报
发明内容
发明要解决的问题
然而,用该板状载体作为支持基板,通过无芯积层法制造多层印刷线路板时,在层压积层层的过程中会出现密合不良或电路平滑性不良的问题。
解决问题的方法
鉴于以上问题,本发明人进行了潜心研究,其结果想到了用以下所示的带有电路形成层的支持基板,通过无芯积层法制造多层印刷线路板的方法。
1、带有电路形成层的支持基板
本发明的带有电路形成层的支持基板的特征在于,具有铜箔层/剥离层/载体层/树脂层的层结构,该载体层的该树脂层侧表面凹凸的最大高低差(PV)为3μm~12μm,该树脂层的厚度为1.5μm~15μm,所述铜箔层被用作为电路形成层。
2、多层印刷线路板的制造方法
2-1、基本制造方法
本发明的多层印刷线路板的制造方法是用上述带有电路形成层的支持基板,通过无芯积层法制造多层印刷线路板的方法,其特征是具有以下工序。
积层线路层形成工序:在所述带有电路形成层的基板的所述铜箔层的表面形成积层线路层,得到带有积层线路层的支持基板。
带有积层线路层的支持基板分离工序:将该带有积层线路层的支持基板,利用所述带有电路形成层的支持基板的所述剥离层进行分离,得到在所述铜箔层上形成了积层层的多层层压板。
多层印刷线路板形成工序:对所述多层层压板实施必要的加工,得到多层印刷线路板。
本发明的多层印刷线路板的制造方法中,在应用上述基本制造方法的基础上,也优选用以下的“第1制造方法”、“第2制造方法”、“第3制造方法”制造多层印刷线路板。
2-2、第1制造方法
该第1制造方法具有以下的工序。关于各工序,在以下发明的实施方式的说明中详述。
两面带有电路形成层的支持基板的制造工序:用2张具有树脂层/载体层/剥离层/铜箔层的层结构的带有载体的铜箔,将该树脂层彼此直接贴合、或贴合在芯材的两面来形成中央树脂层后,得到具有铜箔层/剥离层/载体层/中央树脂层/载体层/剥离层/铜箔层的层结构的两面带有电路形成层的支持基板。
积层线路层形成工序:在该两面带有电路形成层的基板的各铜箔层的表面形成积层线路层,得到带有积层线路层的支持基板。
带有积层线路层的支持基板分离工序:利用该两面带有电路形成层的支持基板的剥离层进行分离,得到在铜箔层上形成了积层层的多层层压板。
2-3、第2制造方法
该第2制造方法具有以下的工序。
两面带有电路形成层的支持基板的制造工序:用具有载体层/剥离层/铜箔层的层结构的第1带有载体的铜箔和具有树脂层/载体层/剥离层/铜箔层的层结构的第2带有载体的铜箔,将第1带有载体的铜箔的载体层与第2带有载体的铜箔的树脂层直接贴合、或贴合在芯材的两面后,得到具有铜箔层/剥离层/载体层/中央树脂层/载体层/剥离层/铜箔层的层结构的两面带有电路形成层的支持基板。
积层线路层形成工序:在该两面带有电路形成层的支持基板的各铜箔层的表面形成积层线路层,得到带有积层线路层的支持基板。
带有积层线路层的支持基板分离工序:利用该两面带有电路形成层的支持基板的剥离层进行分离,得到在铜箔层上形成了积层层的多层层压板。
2-4、第3制造方法
该第3制造方法具有以下的工序。
两面带有电路形成层的支持基板的制造工序:用2张具有载体层/剥离层/铜箔层的层结构的带有载体的铜箔,将各带有载体的铜箔的载体层分别与树脂制的芯材进行贴合,得到具有铜箔层/剥离层/载体层/中央树脂层/载体层/剥离层/铜箔层的层结构的两面带有电路形成层的支持基板。
积层线路层形成工序:在该两面带有电路形成层的支持基板的各铜箔层的表面形成积层线路层,得到带有积层线路层的支持基板。
带有积层线路层的支持基板分离工序:利用该两面带有电路形成层的支持基板的剥离层进行分离,得到在铜箔层上形成了积层层的多层层压板。
发明的效果
根据本发明的带有电路形成层的支持基板,可以用在用无芯积层法制造多层印刷线路板时,且具有铜箔层/剥离层/载体层/树脂层的层结构作为基本构成。根据该带有电路形成层的支持基板,树脂层与载体的密合性优异,铜箔层上形成的电路的平滑性优异。
附图说明
图1是用于说明本发明的带有电路形成层的支持基板的层结构的剖面示意图。
图2是用于说明在本发明的带有电路形成层的支持基板的制造中使用的带有载体的铜箔和具有树脂层的带有载体的铜箔的层结构的剖面示意图。
图3是用于说明在本发明的第1制造方法中使用的带有电路形成层的支持基板的制造方法的剖面示意图。
图4是用于说明在本发明的带有电路形成层的支持基板的两面形成了积层层时的积层层压体形态的剖面示意图。
图5是用于说明在本发明的带有电路形成层的支持基板的两面形成了积层层后,剥离了积层层压体和支持基板时的形态的剖面示意图。
图6是用于说明在本发明的第3制造方法中使用的带有电路形成层的支持基板的制造方法的剖面示意图。
图7是用于说明在本发明的第2制造方法中使用的带有电路形成层的支持基板的制造方法的剖面示意图。
符号的说明
1带有电路形成层的支持基板、2载体层(载体)、3剥离层、4铜箔层、7树脂层、8中央树脂层、10带有载体的铜箔、20具有树脂层的带有载体的电解铜箔、23第1电路、25第2电路、24电镀层、28贯通孔、30第1积层线路层30、31第1电路层、32第2积层线路层、33第2电路层、34线路层、35层间绝缘树脂层、36第3积层层、40带有积层线路层的支持基板、50多层层压板、Bu积层线路层、F膜状树脂
具体实施方式
1、带有电路形成层的支持基板的实施方式
本发明的带有电路形成层的支持基板是可以在用无芯积层法制造多层印刷线路板时使用的支持基板,具有铜箔层/剥离层/载体层/树脂层的层结构,是以铜箔层被用作为电路形成层作为基本构成的带有电路形成层的支持基板。并且,也优选在应用基本构成的基础上,例如,如图1所示,形成在树脂层(中央树脂层8)的两面具有自该树脂层侧起依次为载体层2/剥离层3/铜箔层4的层结构的两面带有电路形成层的支持基板1,在铜箔层上层压了积层层后,利用该支持基板的剥离层分离载体层/树脂层侧,从而得到无芯积层多层印刷线路板。以下,依次说明构成该带有电路形成层的支持基板的各层。
树脂层:作为本发明的带有电路形成层的支持基板的树脂层,优选厚度为1.5μm~15μm。在后述的两面带有电路形成层的支持基板1的制造工序中,形成上述带有电路形成层的支持基板后,形成积层层时,基于防止自基板端面的剥离的观点,树脂层的厚度优选为1.5μm以上。并且,基于如可以确保在铜箔层上形成电路时的表面平滑性的观点,树脂层的厚度优选为15μm以下。为了进一步强化该效果,树脂层的厚度更优选为2μm~10μm,进一步优选厚度为2μm~8μm。在两面带有电路层的支持基板中,基于与上述同样的理由,两面带有电路层的支持基板的中央树脂层的厚度优选为3μm~30μm,该中央树脂层的厚度更优选为4μm~20μm,进一步优选为4μm~16μm。
对于构成树脂层(包含中央树脂层)的树脂没有特别的限定,但优选环氧树脂、聚酰亚胺树脂、聚酰胺树脂、聚酰胺酰亚胺树脂、酚醛树脂等在印刷线路板制造中通常使用的树脂。并且,该树脂层也优选用在玻璃布、玻璃无纺布等骨架材料中浸润了这些树脂的半固化片等来构成。
载体层:这里,说明称之为载体层(载体)的理由。本发明的带有电路形成层的支持基板具有上述基本构成的层结构(铜箔层4/剥离层3/载体层2/树脂层),作为两面带有电路形成层的支持基板1,只要最终具有铜箔层4/剥离层3/载体层2/中央树脂层8/载体层2/剥离层3/铜箔层4的层结构,就对其制造方法没有特别的限定。例如,如图2(A)所示,优选用具有铜箔层4/剥离层3/载体层2的层结构的带有载体的铜箔10来制造。此外,如图2(A)所示,作为带有载体的铜箔10,在铜箔层4及载体层2的外层也可以分别具有粗化处理层5、粗化处理层6,但并不限定于此。
构成带有电路形成层的支持基板的载体层通常采用12μm~70μm厚度的树脂膜、电解铜箔或压延铜箔,但基于减少废弃物和操作性的观点,优选为12μm~35μm。并且,基于对于在该带有电路形成层的支持基板上形成积层层时的高温热负荷保持刚性的观点,该载体层更优选由进行了250℃×60分钟的加热处理后具有40kgf/mm2以上的拉伸强度的铜箔构成。
再者,作为该载体层的与树脂层的接合表面,优选为与树脂层的粘合强度得以适当维持的粗糙面。为了定义该粗糙面,采用用三维表面结构分析显微镜直接进行测量得到的试样表面的最大峰高与最大谷深之和、即“凹凸的最大高低差(PV)”作为指标。就该载体层表面的“凹凸的最大高低差(PV)”的值而言,基于可以确保载体层与树脂层的密合性、可以确保在铜箔层上形成的电路的平滑性(换言之,减少因载体层的凹凸形状导致在压制后的铜箔层表面的凹凸形成)的观点,优选为3μm~12μm,更优选为4μm~10μm。
就该“凹凸的最大高低差(PV)”的测定而言,用ZygoNewView5032(Zygo公司制)作为测定装置,并用“MetroProVer.8.0.2”作为解析软件,将低频滤波器设为11μm来进行测定。此外,具体按照以下a)~c)的顺序进行测定。
a)将带有载体的铜箔试样片的与树脂层接触的表面作为测定面,密合并固定在试样台上。
b)在该试样片的1cm见方的范围内,选择6个108μm×144μm的视野进行测定。
c)采用在6个测定点得到的最大高低差(PV)值的平均值作为“凹凸的最大高低差(PV)”。
剥离层:该剥离层为有机剥离层时,优选含有选自由含氮化合物、含硫化合物及羧酸组成的群组中的至少一种以上化合物。这里提到的含氮有机化合物包含具有取代基的含氮有机化合物。具体地说,作为含氮有机化合物,优选使用具有取代基的三唑化合物如1,2,3-苯并三唑、羧基苯并三唑、N’,N’-双(苯并三唑基甲基)脲、1H-1,2,4-三唑及3-氨基-1,2,4-三唑等。再者,作为含硫有机化合物,优选使用巯基苯并噻唑、三聚硫氰酸及2-巯基苯并咪唑等。并且,作为羧酸,特别优选使用单羧酸,在其中优选使用油酸、亚油酸及亚麻酸等。这是由于,这些有机成分的高温耐热性优异,易于在载体的表面形成厚度5nm~60nm的接合界面层的缘故。
再者,该剥离层为无机剥离层时,作为无机成分,优选使用选自由Ni、Mo、Co、Cr、Fe、Ti、W、P、碳、及以它们为主要成分的合金或化合物组成的群组中的至少一种以上无机成分。这些无机类接合界面层可以用电镀法、非电解法、物理蒸镀法等公知方法来形成。
铜箔层:该铜箔层可以用溅射等物理蒸镀法、化学气相反应法、化学镀法、电镀法、化学镀与电镀并用的复合镀法等来形成,对于该形成方法没有特别的限定。然而,考虑到制造成本和铜箔层膜厚的均匀性,从经济的角度来看则优选用电解法形成。并且,对于该铜箔层的厚度也没有特别的限定。基于防止针孔缺陷的发生、确保精细电路形成时的蚀刻系数的观点,铜箔厚度优选为1μm~10μm。
本发明中,该铜箔层被用作为多层印刷线路板的电路形成层,具体是指在制造多层印刷线路板时被用作为嵌入电路形成层或外层电路形成层。对于在铜箔层上进行电路形成的时机没有特别的限定。可以是在铜箔层上层压积层层之前,将该铜箔层用作为嵌入电路形成层来进行电路形成。并且,也可以是在该铜箔层上层压积层层,在后述的带有积层线路层的支持基板分离工序中得到多层层压板之后,将该铜箔层用作为外层电路形成层来进行电路形成。
在铜箔层上进行电路形成时,可以适当采用现有已知的电路形成工艺。例如,优选将该铜箔层用作为种晶层,采用通过光致抗蚀剂和电镀进行图案形成的MSAP(ModifiedSemi-AdditiveProcess)法、或从该铜箔层上去除不需要的部分后进行图案形成的减色法等。
2、多层印刷线路板的制造方法
可以用以上说明的本发明的带有电路形成层的支持基板,通过如下所述的无芯积层法制造多层印刷线路板。本发明的多层印刷线路板的制造方法以下述基本制造方法为基本,可以应用在以下的3个制造方法中。以下,分为“基本制造方法”、“第1制造方法”、“第2制造方法”、“第3制造方法”进行说明。此外,基本制造方法中提到的积层线路层形成工序、带有积层线路层的支持基板分离工序、多层印刷线路板形成工序在所有制造方法中也是同样的情况。以下,说明各制造方法。
2-1、基本制造方法
该基本制造方法是用上述基本构成的带有电路形成层的支持基板,通过无芯积层法制造多层印刷线路板的方法,具有以下的工序。
积层线路层形成工序:在所述带有电路形成层的基板的所述铜箔层的表面形成积层线路层,得到带有积层线路层的支持基板。
带有积层线路层的支持基板分离工序:将该带有积层线路层的支持基板,利用所述带有电路形成层的支持基板的所述剥离层进行分离,得到在所述铜箔层上形成了积层层的多层层压板。
多层印刷线路板形成工序:对所述多层层压板实施必要的加工,得到多层印刷线路板。
2-2、第1制造方法
该第1制造方法的特征是具有以下的工序。以下,依次说明各工序。
带有电路形成层的支持基板的制造工序:参照图3进行说明。该工序中,如图3(C-1)所示,用2张具有树脂层7/载体层2/剥离层3/铜箔层4的层结构的具有树脂层7的带有载体的铜箔20,将该树脂层7彼此直接贴合。此时的贴合中,优选采用在150℃以上的温度的热压成形等。其结果,如图3(D)所示,可以得到在两面包含作为电路形成层的铜箔层4的具有“铜箔层4/剥离层3/载体层2/中央树脂层8/载体层2/剥离层3/铜箔层4”的层结构的两面带有电路形成层的支持基板1。此外,附图中,带有载体的铜箔20的铜箔层与作为两面带有电路形成层的支持基板1的电路形成层(外层电路形成层)的铜箔层为同一部位,因而用相同的符号4表示。
积层线路层形成工序:该工序中,在位于该两面带有电路形成层的支持基板1两面的铜箔层4的表面,形成积层线路层Bu。如上所述,将该形成了积层线路层Bu的两面带有电路形成层的支持基板1称为带有积层线路层的支持基板40。该工序中,对于形成积层线路层Bu的具体方法没有特别的限定。只要是所谓的积层法中包含的方法,即可以采用任意一种方法来进行所期望的多层化与内层电路的形成。作为一个例子,在本发明的图4(E)中,积层线路层Bu具有“具有第1电路层31的第1积层线路层30,该第1电路层31包含贯通孔28和具有电镀层24的第1电路23”、“具有第2电路层33的第2积层线路层32,该第2电路层33包含贯通孔28和具有电镀层24的第2电路25”、“由线路层34和层间绝缘树脂层35构成的第3积层层36,该线路层34由铜箔等构成”等。
带有积层线路层的支持基板分离工序:该工序中,如图5(F)所示,将该带有积层线路层的支持基板40,利用所述带有电路形成层的支持基板1的剥离层3进行分离,得到2张在铜箔层4上形成了积层层Bu的多层层压板50。此时,将该带有积层线路层的支持基板40,利用两面带有电路形成层的支持基板1的剥离层3同时分别进行分离,从而也可以同时得到2张该多层层压板50。
多层印刷线路板形成工序:该工序中,可以对所述多层层压板50实施必要的加工,得到多层印刷线路板。对于该工序没有特别的限定,因而省略图示。此时的必要的工序是指贯通孔等的形成、电镀等层间导通处理、在铜箔层4和/或线路层34上通过蚀刻形成外层电路等,只要采用符合需要的外层电路的形成方法即可。
上述两面带有电路形成层的支持基板的制造工序中,是将树脂层7彼此进行贴合,但在树脂层7之间也可以夹持芯材。例如,可以使用树脂制的芯材,优选用半固化状态(B阶段)的树脂膜或具有半固化状态的树脂层的树脂膜作为芯材。通过夹持芯材,上述带有载体的铜箔20的树脂层的厚度薄时也可以确保该支持基板的刚性。其中,夹持芯材时也优选中央树脂层8的厚度在上述的范围内。此外,将该树脂膜与树脂层7贴合时,与树脂层7彼此贴合时相同,可以通过热压成形等进行。
2-3、第2制造方法
该第2制造方法具有以下的工序。与第1制造方法的差别只在于带有电路形成层的支持基板的制造工序,因而在以下的发明的实施方式的说明中省略与第1制造方法重复的说明,只详细说明两面带有电路形成层的支持基板的制造工序。
两面带有电路形成层的支持基板的制造工序:对于第2制造方法的两面带有电路形成层的支持基板的制造过程,参照图7进行说明。该工序中,如图7(C-2)所示,用具有载体层2/剥离层3/铜箔层4的层结构的带有载体的铜箔10和具有树脂层7/载体层2/剥离层3/铜箔层4的层结构的具有树脂层的带有载体的电解铜箔20,贴合第1带有载体的铜箔10的载体表面与第2带有载体的铜箔20的树脂层7的表面,如图7(D)所示,得到在两面包含铜箔层4的具有“铜箔层4/剥离层3/载体层2/中央树脂层8/载体层2/剥离层3/铜箔层4”的层结构的带有电路形成层的支持基板1。
此时,图7(D)与第1制造方法的图3(D)为同样的形态。因此,第2制造方法的以下的工序如“积层线路层形成工序”、“带有积层线路层的支持基板分离工序”、“多层印刷线路板形成工序”也与第1制造方法相同,在此省略重复说明。
此外,上述两面带有电路形成层的支持基板的制造工序中,直接贴合了第1带有载体的铜箔10的载体箔表面与第2带有载体的铜箔20的树脂层7的表面,但在载体表面与树脂层7之间也可以夹持芯材。作为芯材,可以使用与在上述第1制造方法说明的相同的材料,贴合方法等也可以采用与上述相同的方法。
2-4、第3制造方法
该第3制造方法具有以下的工序。与第1制造方法的差别只在于两面带有电路形成层的支持基板的制造工序,因而在以下的发明的实施方式的说明中省略与第1制造方法重复的说明,只说明两面带有电路形成层的支持基板的制造工序。
两面带有电路形成层的支持基板的制造工序:对于第3制造方法的两面带有电路形成层的支持基板的制造工序,参照图6进行说明。该工序中,如图6(C-3)所示,用2张具有载体层2/剥离层3/铜箔层4的层结构的带有载体的电解铜箔10,使该带有载体的电解铜箔10的载体彼此相向,在该载体层2与载体层2之间夹持膜状树脂F后,将各载体层与膜状树脂F贴合后,如图6(D)所示,得到在两面包含作为两面电路形成用铜箔层的铜箔层4的具有铜箔层4/剥离层3/载体层2/中央树脂层8/载体层2/剥离层3/铜箔层4的层结构的两面带有电路形成层的支持基板1。
此时,图6(D)与第1制造方法的图3(D)为同样的形态。因此,第3制造方法的以下的工序如“积层线路层形成工序”、“带有积层线路层的支持基板分离工序”、“多层印刷线路板形成工序”也与第1制造工序相同,在此省略重复说明。
上述膜状树脂F对应于在第1制造方法或第2制造方法中提到的芯材。
此外,在铜箔层上进行电路形成的时机、电路形成的方法与上述相同,在此省略说明。
其次,示出实施例及比较例来具体说明本发明。但本发明并不受以下实施例的限定。
实施例
实施例1
实施例1中,用上述的第1制造方法制造了多层印刷线路板。具体地说,通过下述的工序制造了多层印刷线路板。
作为带有载体的铜箔,采用2张树脂层(厚度2.5μm)、载体层(厚度18μm)的树脂层侧表面凹凸的最大高低差(PV)为3.8μm的具有树脂层/载体层/剥离层/铜箔层的层结构的带有载体的铜箔,树脂层彼此直接贴合后得到了具有厚度5.0μm的中央树脂层的两面带有电路形成层的支持基板(以下,称之为支持基板A,参照图2、图3)。
这里,树脂层成分采用下述配方,用涂布器将整体固含量调整为20重量%的清漆涂布在载体层上,从而形成了树脂层。
环氧树脂
DIC株式会社制EPICLON850S:43重量份
新日铁住金化学株式会社制YD-907:25重量份
固化剂
日本电石工业株式会社制D25F:以固含量计为5重量份
混合树脂
聚乙烯醇缩醛树脂(积水化学工业株式会社制KS-5):25重量份
异氰酸酯树脂(东曹株式会社制CoronateAP-Stable):2重量份
咪唑类固化催化剂
四国化成工业株式会社制2MZ-H:0.1重量份
混合溶剂
甲乙酮:丙二醇单甲醚配比为4:1的混合液
随后,得到了如图4(E)所示的带有积层线路层的支持基板。
其次,通过带有积层线路层的支持基板分离工序,如图5(F)所示,将该带有积层线路层的支持基板利用该两面带有电路形成层的支持基板的各剥离层分别进行分离,从而得到了2张在铜箔层上形成了积层层的多层层压板(以下,称之为层压板B)。
实施例2~实施例4
实施例2~实施例4中,除了载体层的树脂层侧表面凹凸的最大高低差(PV)及树脂层厚度分别如表1所示以外,用与实施例1相同的方法制造了支持基板A及层压板B。
比较例
比较例1~比较例5中,除了载体层的树脂层侧表面凹凸的最大高低差(PV)及树脂层厚度也分别如表1所示以外,用与实施例1相同的方法制造了支持基板A及层压板B。
<评价>
对于上述实施例及比较例中,在制造多层印刷线路板时,构成支持基板的中央树脂层与载体层的密合性、形成积层层时的电路形成性(基板平滑性)进行了评价。
1、评价方法
1-1、中央树脂层与载体层的密合性
通过以下方式评价了中央树脂层与载体层的密合性。上述的支持基板A切割成宽度1cm的大小后,在配置在树脂层的两面的载体层中,将一侧的载体层以角度90°、速度50mm/分钟进行剥离,从而测定了剥离强度。此时,基于下述判断标准进行了合格与否的判断。
○:载体断裂,无法测定强度(视为剥离强度为2.5kgf/cm以上)
×:可以测定强度(剥离强度低于2.5kgf/cm)
1-2、电路形成性(基板平滑性)
上述的密合性评价中,对于评价结果为“○”的实施例1~3和比较例2,用以下的方法评价了基板平滑性。首先,用Rz0测定用样品测定了带有载体的铜箔在初始状态下的剥离层侧的铜箔层表面10个点的平均粗糙度Rz(以下,称之为“Rz0”)。作为Rz0测定用样品,采用了在平滑玻璃板上贴合具有树脂层/载体层/剥离层/铜箔层的层结构的带有载体的铜箔后,剥离载体使铜箔层表面暴露的样品。随后,针对上述的层压板B的铜箔层表面,用接触式表面粗糙度测量仪测定了依据JISB0601(2001)求出的10个点的平均粗糙度Rz(以下,称之为“Rz1”)。基于由该结果得到的铜箔层表面10个点的平均粗糙度Rz的变化量(以下,称之为“ΔRz”,其中,ΔRz=Rz1-Rz0),评价了电路平滑性。并且,此时基于下述的判断标准进行了合格与否的判断。
○:ΔRz≤0.3μm
×:ΔRz>0.3μm
1-3、综合评价
根据上述的密合性及电路形成性的评价结果,基于以下的判断标准进行了下述的综合判断。
○:密合性评价为○,及电路形成性为○
×:密合性评价为×,或电路形成性为×
2、评价结果
2-1、中央树脂层与载体层的密合性
表1示出了与实施例及比较例中中央树脂层与载体层的密合性相关的评价结果。由表1可知,就在实施例1~实施例4中制造的两面带有电路形成层的支持基板而言,中央树脂层与载体层的密合性均为良好。关于实施例,确认到不依赖于中央树脂层的厚度,载体层的树脂层侧表面凹凸的最大高低差(PV)的值低时可以得到更为良好的密合性的情况。
另一方面,由比较例可知,就树脂层的厚度为20μm(中央树脂层的厚度为40μm)、载体层的树脂层侧表面凹凸的最大高低差(PV)处于本发明的范围内的比较例5而言,中央树脂层与载体层的密合性良好,但就其他比较例而言,中央树脂层与载体层的密合性均不好,在积层层形成工序中从基板的端部剥离后导致了无法评价层压板B的基板平滑性的问题。并且,由各比较例可以确认,载体层的树脂层侧表面凹凸的最大高低差(PV)在本发明的范围以外时,PV的值无论高低,中央树脂层与载体层的密合性均会下降。并且,例如,如比较例1的情况,可以确认到中央树脂层的厚度薄时,PV值即使处在本发明的范围内也无法得到中央树脂层与载体层的良好的密合性的情况。
2-2、电路形成性(基板平滑性)
表1示出了与实施例及比较例中电路形成性相关的评价结果。由表1可以确认,在实施例1~实施例4制造的两面带有电路形成层的支持基板均具有良好的电路形成性。尤其是,可以确认到树脂层的厚度处于上述的优选范围内(1.5μm~15μm)时显示更为良好的电路形成性的情况。
另一方面,就PV值或树脂层的厚度中至少一个处在本发明的范围以外的比较例1~比较例5而言,载体的密合性变差,其结果导致了在积层层形成阶段发生了剥离后无法进行电路形成性的评价的问题。
表1
工业实用性
在用无芯积层法制造多层覆铜层压板时,本发明通过提供密合性和电路平滑性优异的支持基板等,可以得到在积层层形成工序中电路形成的稳定性优异的多层印刷线路板。
Claims (15)
1.一种带有电路形成层的支持基板,其特征在于,
具有铜箔层/剥离层/载体层/树脂层的层结构,
该载体层的该树脂层侧表面凹凸的最大高低差(PV)为3μm~12μm,
所述树脂层的厚度为1.5μm~15μm。
2.如权利要求1所述的带有电路形成层的支持基板,其中,所述剥离层是含有选自由含氮化合物、含硫化合物及羧酸组成的群组中的至少一种以上化合物的有机剥离层。
3.如权利要求1所述的带有电路形成层的支持基板,其中,所述剥离层是用无机成分形成的无机剥离层。
4.一种两面带有电路形成层的支持基板,其特征在于,
在树脂层的两面自该树脂层侧起依次具有载体层/剥离层/铜箔层,
该载体层的该树脂层侧表面凹凸的最大高低差(PV)为3μm~12μm,
所述树脂层的厚度为1.5μm~30μm。
5.一种多层层压板,该多层层压板是用权利要求1~3中任意一项所述的带有电路形成层的支持基板制造的多层层压板,其特征在于,
在所述铜箔层上层压包含至少一层的绝缘层及线路层的积层层后,利用所述剥离层进行分离,得到在所述铜箔层上层压了该积层层的层压体。
6.如权利要求5所述的多层层压板,其中,在所述铜箔层上层压所述积层层之前,对所述铜箔层进行了电路形成。
7.如权利要求5所述的多层层压板,其中,利用所述剥离层进行了分离后,对所述铜箔层进行了电路形成。
8.一种多层印刷线路板的制造方法,该制造方法是用权利要求1~3中任意一项所述的带有电路层的支持基板,通过积层法制造多层印刷线路板的方法,其特征是具有以下的工序,
积层线路层形成工序:在所述带有电路形成层的基板的所述铜箔层的表面形成积层线路层,得到带有积层线路层的支持基板,
带有积层线路层的支持基板分离工序:利用所述带有电路形成层的支持基板的所述剥离层,分离该带有积层线路层的支持基板,得到在所述铜箔层上形成了积层层的多层层压板。
9.一种多层印刷线路板的制造方法,该制造方法是用权利要求4所述的两面带有电路形成层的支持基板,通过积层法制造多层印刷线路板的方法,其特征是具有以下的工序,
两面带有电路形成层的支持基板的制造工序:用两张具有树脂层/载体层/剥离层/铜箔层的层结构的带有载体的铜箔,将该树脂层彼此直接贴合、或贴合在芯材的两面来形成中央树脂层,得到具有铜箔层/剥离层/载体层/中央树脂层/载体层/剥离层/铜箔层的层结构的两面带有电路形成层的支持基板,
积层线路层形成工序:在该两面带有电路形成层的基板的各铜箔层的表面形成积层线路层,得到带有积层线路层的支持基板,
带有积层线路层的支持基板分离工序:利用该两面带有电路形成层的支持基板的剥离层进行分离,得到在铜箔层上形成了积层层的多层层压板。
10.一种多层印刷线路板的制造方法,该制造方法是用权利要求4所述的两面带有电路形成层的支持基板,通过积层法制造多层印刷线路板的方法,其特征是具有以下的工序,
两面带有电路形成层的支持基板的制造工序:用具有载体层/剥离层/铜箔层的层结构的第1带有载体的铜箔和具有树脂层/载体层/剥离层/铜箔层的层结构的第2带有载体的铜箔,将第1带有载体的铜箔的载体层与第2带有载体的铜箔的树脂层直接贴合、或贴合在芯材的两面,得到具有铜箔层/剥离层/载体层/中央树脂层/载体层/剥离层/铜箔层的层结构的所述两面带有电路形成层的支持基板,
积层线路层形成工序:在该两面带有电路形成层的支持基板的各铜箔层的表面形成积层线路层,得到带有积层线路层的支持基板,
带有积层线路层的支持基板分离工序:利用该两面带有电路形成层的支持基板的剥离层进行分离,得到在铜箔层上形成了积层层的多层层压板。
11.一种多层印刷线路板的制造方法,该制造方法是用权利要求4所述的两面带有电路形成层的支持基板,通过积层法制造多层印刷线路板的方法,其特征是具有以下工序,
两面带有电路形成层的支持基板的制造工序:用两张具有载体层/剥离层/铜箔层的层结构的带有载体的铜箔,将各带有载体的铜箔的载体层贴合在芯材的两面,得到具有铜箔层/剥离层/载体层/中央树脂层/载体层/剥离层/铜箔层的层结构的所述两面带有电路形成层的支持基板,
积层线路层形成工序:在该两面带有电路形成层的支持基板的各铜箔层的表面形成积层线路层,得到带有积层线路层的支持基板,
带有积层线路层的支持基板分离工序:利用该两面带有电路形成层的支持基板的剥离层进行分离,得到在铜箔层上形成了积层层的多层层压板。
12.如权利要求9~11中任意一项所述的多层印刷线路板的制造方法,其中,所述芯材是半固化状态的树脂膜或具有半固化状态的树脂层的薄膜。
13.如权利要求8~12中任意一项所述的多层印刷线路板的制造方法,其中,在所述积层线路层形成工序中,在所述铜箔层的表面形成所述积层层之前,对该铜箔层进行电路形成。
14.如权利要求8~12中任意一项所述的多层印刷线路板的制造方法,其中,在所述带有积层线路层的支持基板分离工序中,在得到所述多层层压板之后,对所述铜箔层进行电路形成。
15.一种多层印刷线路板,其特征在于,该多层印刷线路板用权利要求8~14中任意一项所述的多层印刷线路板的制造方法得到的。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-241585 | 2013-11-22 | ||
JP2013241585 | 2013-11-22 | ||
PCT/JP2014/080919 WO2015076373A1 (ja) | 2013-11-22 | 2014-11-21 | 回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105746004A true CN105746004A (zh) | 2016-07-06 |
CN105746004B CN105746004B (zh) | 2019-06-07 |
Family
ID=53179632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480063354.9A Active CN105746004B (zh) | 2013-11-22 | 2014-11-21 | 带有电路形成层的支持基板、两面带有电路形成层的支持基板、多层层压板、多层印刷线路板的制造方法及多层印刷线路板 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6678029B2 (zh) |
KR (1) | KR102191918B1 (zh) |
CN (1) | CN105746004B (zh) |
TW (1) | TWI584701B (zh) |
WO (1) | WO2015076373A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111356309A (zh) * | 2020-04-15 | 2020-06-30 | 江苏普诺威电子股份有限公司 | 具有高线路对位精度的多层电路板的制作方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6834121B2 (ja) * | 2015-09-17 | 2021-02-24 | 味の素株式会社 | 配線板の製造方法 |
TWI801346B (zh) * | 2016-08-05 | 2023-05-11 | 日商三菱瓦斯化學股份有限公司 | 支持基板、附設支持基板之疊層體及搭載半導體元件用之封裝基板的製造方法 |
CN111341750B (zh) | 2018-12-19 | 2024-03-01 | 奥特斯奥地利科技与系统技术有限公司 | 包括有导电基部结构的部件承载件及制造方法 |
CN114641126B (zh) * | 2021-02-09 | 2024-03-08 | 广州方邦电子股份有限公司 | 电磁屏蔽膜及线路板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101137A (ja) * | 2003-09-24 | 2005-04-14 | Hitachi Chem Co Ltd | 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法 |
CN101396895A (zh) * | 2006-09-29 | 2009-04-01 | 新日铁化学株式会社 | 两面挠性覆铜叠层基板及带载体的所述基板的制造方法 |
WO2012121373A1 (ja) * | 2011-03-09 | 2012-09-13 | 日立化成工業株式会社 | 半導体素子搭載用パッケージ基板の製造方法、半導体素子搭載用パッケージ基板及び半導体パッケージ |
WO2012133638A1 (ja) * | 2011-03-30 | 2012-10-04 | 三井金属鉱業株式会社 | 多層プリント配線板の製造方法及びその製造方法で得られる多層プリント配線板 |
US20130264101A1 (en) * | 2012-04-09 | 2013-10-10 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing wiring substrate |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012216824A (ja) * | 2011-03-31 | 2012-11-08 | Hitachi Chem Co Ltd | 半導体素子搭載用パッケージ基板の製造方法 |
JP2013140856A (ja) | 2011-12-28 | 2013-07-18 | Jx Nippon Mining & Metals Corp | キャリア付金属箔 |
-
2014
- 2014-11-21 WO PCT/JP2014/080919 patent/WO2015076373A1/ja active Application Filing
- 2014-11-21 CN CN201480063354.9A patent/CN105746004B/zh active Active
- 2014-11-21 JP JP2015515312A patent/JP6678029B2/ja active Active
- 2014-11-21 TW TW103140379A patent/TWI584701B/zh active
- 2014-11-21 KR KR1020167013103A patent/KR102191918B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101137A (ja) * | 2003-09-24 | 2005-04-14 | Hitachi Chem Co Ltd | 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法 |
CN101396895A (zh) * | 2006-09-29 | 2009-04-01 | 新日铁化学株式会社 | 两面挠性覆铜叠层基板及带载体的所述基板的制造方法 |
WO2012121373A1 (ja) * | 2011-03-09 | 2012-09-13 | 日立化成工業株式会社 | 半導体素子搭載用パッケージ基板の製造方法、半導体素子搭載用パッケージ基板及び半導体パッケージ |
WO2012133638A1 (ja) * | 2011-03-30 | 2012-10-04 | 三井金属鉱業株式会社 | 多層プリント配線板の製造方法及びその製造方法で得られる多層プリント配線板 |
US20130264101A1 (en) * | 2012-04-09 | 2013-10-10 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing wiring substrate |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111356309A (zh) * | 2020-04-15 | 2020-06-30 | 江苏普诺威电子股份有限公司 | 具有高线路对位精度的多层电路板的制作方法 |
CN111356309B (zh) * | 2020-04-15 | 2021-04-23 | 江苏普诺威电子股份有限公司 | 具有高线路对位精度的多层电路板的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI584701B (zh) | 2017-05-21 |
WO2015076373A1 (ja) | 2015-05-28 |
JP6678029B2 (ja) | 2020-04-08 |
TW201536120A (zh) | 2015-09-16 |
KR102191918B1 (ko) | 2020-12-17 |
CN105746004B (zh) | 2019-06-07 |
KR20160089365A (ko) | 2016-07-27 |
JPWO2015076373A1 (ja) | 2017-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101762049B1 (ko) | 캐리어 부착 구리박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 및, 프린트 배선판의 제조 방법 | |
JP6498089B2 (ja) | 表面処理金属材、キャリア付金属箔、コネクタ、端子、積層体、シールドテープ、シールド材、プリント配線板、金属加工部材、電子機器、及び、プリント配線板の製造方法 | |
KR101632792B1 (ko) | 표면 처리 동박 및 그것을 사용한 적층판, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법 | |
KR101852671B1 (ko) | 캐리어 부착 동박, 적층체, 프린트 배선판, 및, 프린트 배선판의 제조 방법 | |
KR101752528B1 (ko) | 표면 처리 동박 및 그것을 사용한 적층판, 동판, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법 | |
TWI423740B (zh) | Adhesive sheet | |
CN105746004A (zh) | 带有电路形成层的支持基板、两面带有电路形成层的支持基板、多层层压板、多层印刷线路板的制造方法及多层印刷线路板 | |
CN107708314B (zh) | 无芯堆积支持基板以及用该无芯堆积支持基板制造的印刷线路板 | |
JP5883542B2 (ja) | 保護層付銅張積層板及び多層プリント配線板 | |
KR101660663B1 (ko) | 표면 처리 동박 및 그것을 사용한 적층판, 구리 피복 적층판, 프린트 배선판 그리고 전자 기기 | |
TWI532592B (zh) | Surface treatment of copper foil and the use of its laminated board | |
JP5746402B2 (ja) | キャリア付銅箔、銅張積層板、プリント配線板、電子機器、及び、プリント配線板の製造方法 | |
WO2014192895A1 (ja) | 銅箔、キャリア付銅箔、銅張積層体、プリント配線板、半導体パッケージ用回路形成基板、半導体パッケージ、電子機器、樹脂基材、回路の形成方法、セミアディティブ工法、プリント配線板の製造方法 | |
JP2016145390A (ja) | キャリア付銅箔、積層体、プリント配線板、及び、プリント配線板の製造方法 | |
JP2016050362A (ja) | キャリア付銅箔の製造方法、銅張積層板の製造方法、プリント配線板の製造方法、電子機器の製造方法、キャリア付銅箔 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |