TWI584701B - A supporting substrate having a circuit forming layer, a supporting substrate having a double-sided circuit forming layer, a multilayer laminated sheet, a method for manufacturing the multilayer printed wiring board, and a multilayer printed wiring board - Google Patents

A supporting substrate having a circuit forming layer, a supporting substrate having a double-sided circuit forming layer, a multilayer laminated sheet, a method for manufacturing the multilayer printed wiring board, and a multilayer printed wiring board Download PDF

Info

Publication number
TWI584701B
TWI584701B TW103140379A TW103140379A TWI584701B TW I584701 B TWI584701 B TW I584701B TW 103140379 A TW103140379 A TW 103140379A TW 103140379 A TW103140379 A TW 103140379A TW I584701 B TWI584701 B TW I584701B
Authority
TW
Taiwan
Prior art keywords
layer
copper foil
support substrate
carrier
manufacturing
Prior art date
Application number
TW103140379A
Other languages
English (en)
Other versions
TW201536120A (zh
Inventor
Toshifumi Matsushima
Ayumu Tateoka
Shinya Hiraoka
Original Assignee
Mitsui Mining & Smelting Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining & Smelting Co filed Critical Mitsui Mining & Smelting Co
Publication of TW201536120A publication Critical patent/TW201536120A/zh
Application granted granted Critical
Publication of TWI584701B publication Critical patent/TWI584701B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Description

具電路形成層之支撐基板、具有兩面電路形成層之支撐基板、多層積層板、多層印刷配線板之製造方法及多層印刷配線板
本發明係有關於一種具電路形成層之支撐基板、具有兩面電路形成層之支撐基板、多層印刷配線板之製造方法及多層印刷配線板。特別是有關於一種具電路形成層之支撐基板、具有兩面電路形成層之支撐基板、及使用該等具電路形成層的支撐基板之多層印刷配線板之製造方法、以及多層印刷配線板，其中該具電路形成層之支撐基板係在組裝層形成時不殘留當作支撐體之芯基板，而能夠適合使用於製造組裝多層印刷配線板。
以往，因為對組裝多層印刷配線板要求薄型化，所以在製造時係採用所謂在組裝層形成時不殘留當作支撐體的芯基板之無芯組裝多層印刷配線板之製造方法(無芯組裝法)。
近年來，在藉由該無芯組裝法製造多層印刷配線板時，係被要求不產生原材料成本的上升而能夠製造包括穩定品質的配線層之多層印刷配線板製造用的覆多層銅積層板，而且能夠減低產生廢棄物量而防止資源的浪費。
例如，專利文獻1係記載一種使用能夠在接著劑與金屬箔的界面剝離之具有載體的金屬箔，藉由無芯組裝法來製造多層印刷配線板之方法。具體而言，係揭示「使用由合成樹脂製的板狀載體、及使該載體的至少一面密著能夠機械性剝離的金屬箔所構成之具有載體的金屬箔；在使合成樹脂板的兩面接著銅箔而成之具有載體的金屬箔的兩側層積組裝層之後，將兩面的金屬箔從具有載體的金屬箔剝離之方法」。
在此，專利文獻1係揭示藉由使用樹脂和預浸材作為上述合成樹脂性的板狀載體且設為50~900μm的厚度，能夠防止起因於金屬箔與合成樹脂的熱膨脹差異之電路的位置偏移，同時能夠減低撓曲(deflection)。
先前技術文獻 專利文獻
[專利文獻1]日本特開2013-140856號公報
但是，將該板狀載體作為支撐基板，在藉由無芯組裝法製造多層印刷配線板時，在層積組裝層時，有造成密著不良和電路平滑性的不良之情形。
因此，本發明者等專心研究的結果，想出使用以下所揭示之具電路形成層之支撐基板且藉由無芯組裝法來製造多層印刷配線板之方法。
1.具電路形成層之支撐基板
本申請之具電路形成層之支撐基板，係包括銅箔層/剝離層/載體層/樹脂層的層構成，其特徵在於：該載體層的該樹脂層側之表面凹凸的最大高低差(PV)為3μm~12μm，前述樹脂層的厚度為1.5μm~15μm且使用前述銅箔層作為電路形成層。
2.多層印刷配線板之製造方法 2-1.基本製造方法
本申請之多層印刷配線板之製造方法，係使用上述具電路形成層之支撐基板且藉由無芯組裝法而製造多層印刷配線板之方法，其特徵在於包括以下的步驟：組裝配線層形成步驟：係在前述具有電路形成層的基板之前述銅箔層的表面形成組裝配線層，而得到具有組裝配線層之支撐基板；具有組裝配線層之支撐基板分離步驟：係在前述具電路形成層之支撐基板的前述剝離層將該具有組裝配線層之支撐基板分離，而得到在前述銅箔層上形成有組裝層之多層積層板；及多層印刷配線板形成步驟：係在前述多層積層板施行必要的加工，而得到多層印刷配線板。
在本申請之多層印刷配線板之製造方法，係使用應用上述基本製造方法；使用以下的「第1製造方法」、「第2製造方法」、「第3製造方法」來製造多層印刷配線板亦佳。
2-2.第1製造方法
該第1製造方法係包括以下的步驟。關於各步驟，係在以下的發明形態之說明詳細地敘述。
具有兩面電路形成層之支撐基板之製造步驟：係使用2片包括樹脂層/載體層/剝離層/銅箔層的層構成之具有載體的銅箔，而將該樹脂層之間直接貼合，或是藉由貼合在芯材的兩面而作為中央樹脂層，而得到具有銅箔層/剝離層/載體層/中央樹脂層/載體層/剝離層/銅箔層的層構成之具有兩面電路形成層之支撐基板。
組裝配線層形成步驟：係在該兩面具有電路形成層的基板之各銅箔層的表面，形成組裝配線層而得到具有組裝配線層之支撐基板。
具有組裝配線層之支撐基板分離步驟：係在該具有兩面電路形成層之支撐基板的剝離層進行分離，而得到在銅箔層上形成有組裝層之多層積層板。
2-3.第2製造方法
該第2製造方法係包括以下的步驟。
具有兩面電路形成層之支撐基板之製造步驟：係使用包括載體層/剝離層/銅箔層的層構成之第1具有載體的銅箔；及包括樹脂層/載體層/剝離層/銅箔層的層構成之第2具有載體的銅箔；將第1具有載體的銅箔之載體與第2具有載體的銅箔之樹脂層直接貼合，或是藉由貼合在芯材的兩面而得到具有銅箔層/剝離層/載體層/中央樹脂層/載體層/剝離層/銅箔層的層構成之具有兩面電路形成層之支撐基板。
組裝配線層形成步驟：係在該具有兩面電路形成層之支撐基板之各銅箔層的表面，形成組裝配線層而得到具有組裝配線層之支撐基板。
具有組裝配線層之支撐基板分離步驟：係在該具有兩面電路形成層之支撐基板的剝離層進行分離，而得到在銅箔層上形成有組裝層之多層積層板。
2-4.第3製造方法
該第3製造方法係包括以下的步驟。
具有兩面電路形成層之支撐基板之製造步驟：係使用2片包括載體層/剝離層/銅箔層的層構成之具有載體的銅箔，藉由將各具有載體的銅箔之載體層各自與樹脂製的芯材貼合，而得到具有銅箔層/剝離層/載體層/中央樹脂層/載體層/剝離層/銅箔層的層構成之具有兩面電路形成層之支撐基板。
組裝配線層形成步驟：係在該具有兩面電路形成層之支撐基板之各銅箔層的表面，形成組裝配線層而得到具有組裝配線層之支撐基板。
具有組裝配線層之支撐基板分離步驟：係在該具有兩面電路形成層之支撐基板的剝離層進行分離，而得到在銅箔層上形成有組裝層之多層積層板。
本發明之具電路形成層之支撐基板，係能夠使用於藉由無芯組裝法製造多層印刷配線板，且包括銅箔層/剝離層/載體層/樹脂層的層構成作為基本構成。該具電路形成層之支撐基板，係能夠成為具有優異的樹脂層與載體之密著性且形成在銅箔層之電路具有優異的平滑性者。
1‧‧‧具電路形成層之支撐基板
2‧‧‧載體層(載體)
3‧‧‧剝離層
4‧‧‧銅箔層
5、6‧‧‧粗化處理層
7‧‧‧樹脂層
8‧‧‧中央樹脂層
10‧‧‧具有載體的銅箔
20‧‧‧包括樹脂層之具有載體的電解銅箔
23‧‧‧第1電路
25‧‧‧第2電路
24‧‧‧鍍層
28‧‧‧通路孔
30‧‧‧第1組裝配線層
31‧‧‧第1電路層
32‧‧‧第2組裝配線層
33‧‧‧第2電路層
34‧‧‧配線層
35‧‧‧層間絕緣樹脂層
36‧‧‧第3組裝層
40‧‧‧具有組裝配線層之支撐基板
50‧‧‧多層積層板
Bu‧‧‧組裝配線層
F‧‧‧薄膜狀樹脂
第1圖係用以說明本申請之具電路形成層的支撐基板的層構成之剖面示意圖。
第2圖係用以說明在製造本申請之具電路形成層的支撐基板所使用之包括具有載體的銅箔、及樹脂層之具有載體的銅箔的層構成之剖面示意圖。
第3圖係用以說明在本申請之第1製造方法所使用之具電路形成層的支撐基板之製造方法之剖面示意圖。
第4圖係用以說明在本申請之具電路形成層之支撐基板的兩面形成組裝層時之組裝積層體的圖像之剖面示意圖。
第5圖係用以說明本申請之具電路形成層之支撐基板的兩面形成組裝層，在將組裝積層體與支撐基板剝離後的圖像之剖面示意圖。
第6圖係用以說明在本申請之第3製造方法所使用之具電路形成層的支撐基板之製造方法之剖面示意圖。
第7圖係用以說明在本申請之第2製造方法所使用之具電路形成層的支撐基板之製造方法之剖面示意圖。
1.具電路形成層之支撐基板的形態
本申請之具電路形成層之支撐基板，係藉由無芯組裝法製造多層印刷配線板時能夠使用之支撐基板；而且係將包括銅箔層/剝離層/載體層/樹脂層的層構成且使用銅箔層作為電路形成層設作基本構成之具電路形成層之支撐基板。又，應用基本構成，例如第1圖所顯示，製成在樹脂層(中央樹脂層8)的兩面，從該樹脂層側依照順序包括載體層2/剝離層3/銅箔層4 層構成之具有兩面電路形成層之支撐基板1，且在銅箔層上層積組裝層之後，藉由在該支撐基板的剝離層將載體層/樹脂層側分離，來得到無芯組裝多層印刷配線板亦佳。以下，針對構成該具電路形成層的支撐基板之各層，依照順序進行說明。
樹脂層：本申請之具電路形成層的支撐基板之樹脂層，其厚度係以1.5μm~15μm為佳。在後述之具有兩面電路形成層之支撐基板1之製造步驟，就防止在形成上述具電路形成層之支撐基板且形成組裝層時，從基板端面產生剝離而言，樹脂層的厚度係以1.5μm以上為佳。又，就能夠確保在銅箔層上形成電路時之表面平滑性而言，樹脂層的厚度係以15μm以下為佳。為了更進一步得到該效果，樹脂層的厚度係以2μm~10μm為較佳，以厚度2μm~8μm為更佳。在具有兩面電路形成層之支撐基板，基於與上述同樣的理由，具有兩面電路形成層之支撐基板的中央樹脂層的厚度，係以3μm~30μm為佳、該中央樹脂層的厚度係以4μm~20μm為較佳，以4μm~16μm為更佳。
構成樹脂層(含有中央樹脂層)之樹脂係沒有特別限定，以在製造環氧樹脂、聚醯亞胺樹脂、聚醯胺樹脂、聚醯胺醯亞胺樹脂、酚樹脂等的印刷配線板時通常所使用的樹脂為佳。又，該樹脂層係由將該等樹脂層係由將玻璃布．玻璃不織布等的骨架材含浸預浸材等所構成者亦佳。
載體層：在此，敘述關於稱為載體層(載體)之理由。本申請之具電路形成層之支撐基板係設作包括上述基本構成的層構成(銅箔層4/剝離層3/載體層2/樹脂層)者；就結果而 言，具有兩面電路形成層之支撐基板1，係只要包括銅箔層4/剝離層3/載體層2/中央樹脂層8/載體層2/剝離層3/銅箔層4的層構成，關於其製造方法就沒有特別限定，例如，以使用如第2圖(A)所顯示之包括銅箔層4/剝離層3/載體層2的層構成之具有載體的銅箔10而製造為佳。又，如第2圖(A)所顯示，具有載體的銅箔10亦可在銅箔層4及載體層2各自包括粗化處理層5、粗化處理層6，但是不被其限定。
構成具電路形成層之支撐基板之載體層，通常係使用12μm~70μm厚度的樹脂薄膜、或電解銅箔或壓延銅箔，從廢棄物的削減及操作性的觀點而言，係以12μm~35μm者為佳。又，從在該具電路形成層之支撐基板形成組裝層時對高溫熱負荷保持剛性的觀點而言，該載體層係以由在進行250℃×60分鐘的加熱處理之後包括40kgf/mm2以上的拉伸強度之銅箔所構成為較佳。
而且，該載體層與樹脂層的接合表面，係以能夠適當地維持與樹脂層的接著強度之粗面為佳。為了定義該粗面，係使用「凹凸的最大高低差(PV)」作為指標，該凹凸的最大高低差(PV)係使用三維表面構造解析顯微鏡直接計量得到之試料表面的最大尖峰高度與最大凹部深度之和。就能夠確保載體層與樹脂層的密著性而言，且保持在銅箔層上所形成之電路的平滑性而言(換言之，就基於載體層的凹凸形狀而減低助長加壓後的銅箔層表面凹凸而言)，該載體層的表面的「凹凸的最大高低差(PV)」之值，係以3μm~12μm為佳，較佳為4μm~10μm。
該「凹凸的最大高低差(PV)」之測定，係使用ZygoNew View 5032(Zygo公司製)作為測定機器，使用「Metro Pro Ver.8.0.2」作為解析軟體，且低頻濾波器係設定為11μm而測定。又，具體而言，係依照以下所顯示之a)~c)的程序而測定。
a)將具有載體的銅箔之試片之當作與樹脂層碰接的表面，設作測定面且使其密著在試料台而固定。
b)在該試片之1cm四方的範圍內，選擇108μm×144μm的視野6點而測定。
c)將從6處測定點所得到的最大高低差(PV)值之平均值，採用作為「凹凸的最大高低差(PV)」。
剝離層：將該剝離層設作有機剝離層時，係以含有選自由含氮的化合物、含硫的化合物及羧酸所組成群組之化合物的至少一種以上者為佳。在此所稱含氮的有機化合物，係含有具有取代基之含氮的有機化合物。具體而言，作為含氮的有機化合物，係以使用具有取代基之三唑化合物之1,2,3-苯并三唑、羧基苯并三唑、N’-N’-雙(苯并三唑基甲基)脲、1H-1,2,4-三唑及3-胺基-1H-1,2,4-三唑等為佳。而且，作為含硫機化合物，係以使用氫硫基苯并噻唑、硫代三聚氰酸及2-苯并咪唑硫醇等為佳。又，作為羧酸，特別是係以使用單羧酸為佳，尤其是以使用油酸、亞麻油酸及次亞麻油酸(1inolenic acid)等為佳。因為該等有機成分係具有優異的高溫耐熱性且容易在載體的表面形成厚度5nm~60nm的接合界面層之緣故。
而且，將該剝離層作為無機剝離層時，係以選自由Ni、Mo、Co、Cr、Fe、Ti、W、P、碳、或以該等作為主成分之合金或化合物所組成群組之至少一種以上作為無機成分為佳。該等無機系接合界面層時，係能夠使用電極沈積法、無電解法、物理蒸鍍法等習知的手法而形成。
銅箔層：該銅箔層係能夠使用藉由濺鍍等之物理蒸鍍法、化學氣相反應法、無電解鍍覆法、電解電鍍法、併用無電解鍍覆及電解電鍍之複合鍍覆法等而形成，其形成方法係沒有特別限定。但是，考慮製造成本及銅箔層的膜厚均勻性及從經濟上的觀點而言，係以藉由電解法來形成為佳。又，關於該銅箔層的厚度亦沒有特別限定。就防止產生針孔缺陷而言，及就確保形成細電路(fine circuit)時的蝕刻因數(etching factor)而言，銅箔厚度係以1μm~10μm為佳。
在本申請，所謂該銅箔層亦能夠使用作為多層印刷配線板的電路形成層，具體而言，係意味著在製造多層印刷配線板，能夠使用作為埋入電路形成層、或外層電路形成層。對銅箔層進行電路形成之時序係沒有特別限定。在銅箔層上層積組裝層之前，亦可將該銅箔層作為埋入電路形層而進行電路形成。又，在該銅箔層上層積組裝層且在後述之具有組裝配線層之支撐基板分離步驟得到多層積層板之後，係可將該銅箔層作為外層電路形成層而進行電路形成。
在銅箔層進行電路形成時，能夠適當地採用先前習知的電路形成技術。例如，較佳是採用將該銅箔層使用作為晶種層，藉由光阻及電鍍進行圖案形成之MSAP(改良式半加成 製程；Modified Semi-Additive Process)法；及將不要處從該銅箔層除去而進行圖案形成之減去法(subtractive process)等。
2.多層印刷配線板之製造方法
使用以上已敘述之本申請之具電路形成層的支撐基板，能夠藉由如以下的無芯組裝法而製造多層印刷配線板。本申請之多層印刷配線板之製造方法，係將下述基本製造方法設作基本且能夠應用以下的3種製造方法。以下，分開成為「基本製造方法」、「第1製造方法」、「第2製造方法」、「第3製造方法」而進行說明。又，在基本製造方法所稱組裝配線層形成步驟、具有組裝配線層之支撐基板分離步驟、多層印刷配線板形成步驟，係在任何的製造方法亦共同。以下，說明各製造方法。
2-1.基本製造方法
該基本製造方法，係使用上述基本構成之具電路形成層之支撐基板且藉由無芯組裝法而製造多層印刷配線板之方法，包括以下的步驟。
組裝配線層形成步驟：在前述具有電路形成層的基板之前述銅箔層的表面，形成組裝配線層而得到具有組裝配線層之支撐基板。
具有組裝配線層之支撐基板分離步驟：將該具有組裝配線層之支撐基板，從前述具電路形成層之支撐基板的前述剝離層進行分離，而得到在前述銅箔層上形成有組裝層之多層積層板。
多層印刷配線板形成步驟：在前述多層積層板施行必要的 加工而得到多層印刷配線板。
2-2.第1製造方法
該第1製造方法，其特徵在於包括以下的步驟。以下，說明每個步驟。
具電路形成層之支撐基板之製造步驟：參照第3圖而說明。在該步驟，係如第3圖(C-1)所顯示，使用2片包括樹脂層7/載體層2/剝離層3/銅箔層4的層構成之包括有樹脂層7之具有載體的銅箔20，而將該樹脂層7之間直接貼合。此時的貼合，係以應用於150℃以上的溫度進行之熱沖壓成形等為佳。其結果，如第3圖(D)所顯示，能夠得到在兩面含有作為電路形成層之銅箔層4之包括「銅箔層4/剝離層3/載體層2/中央樹脂層8/載體層2/剝離層3/銅箔層4」的層構成之具有兩面電路形成層之支撐基板1。又，因為在圖式之中，作為具有載體的銅箔20之銅箔層、具有兩面電路形成層之支撐基板1之電路形成層(外層電路形成層)之銅箔層，係意味著相同處，所以設作相同的符號4而顯示。
組裝配線層形成步驟：在該步驟，係在該具有兩面電路形成層之支撐基板1的兩面之銅箔層4的表面，形成組裝配線層Bu。如上述地，將該形成有組裝配線層Bu之具有兩面電路形成層之支撐基板1，稱為具有組裝配線層之支撐基板40。在該步驟，形成組裝配線層Bu之具體的方法係沒有特別限定。只要被包含在稱為所謂組裝法的方法之方法，可以使用任何的方法來進行所需要的多層化及內層電路的形成。作為一個例子，在本申請之第4圖(E)，組裝配線層Bu係包括「包括 通路孔28及第1電路層31之第1組裝配線層30，其中該第1電路層31係含有包括鍍層24之第1電路23」、「包括通路孔28及第2電路層33之第2組裝配線層32，其中該第2電路層33係含有包括鍍層24之第2電路25」「由配線層34及層間絕緣樹脂層35所構成之第3組裝層36，其中該配線層34係由銅箔等所構成」等。
具有組裝配線層之支撐基板分離步驟：在該步驟，係如第5圖(F)所顯示，將該具有組裝配線層之支撐基板40，在前述具電路形成層之支撐基板1的剝離層3進行分離，而得到在銅箔層4上形成有組裝層Bu之2片多層積層板50。此時，藉由將該具有組裝配線層之支撐基板40，在具有兩面電路形成層之支撐基板1的剝離層3同時各自分離，亦能夠同時得到2片該多層積層板50。
多層印刷配線板形成步驟：在該步驟，係能夠對前述多層積層板50施行必要的加工來得到多層印刷配線板。關於該步驟，因為沒有特別的限定，所以將圖示省略。此時所謂必要的步驟，係通路孔等的形成、鍍覆等的層間導通處理、蝕刻在銅箔層4及/或是配線層34形成外層電路等，只要按照必要而採用外層電路的形成方法就足夠。
在上述具有兩面電路形成層之支撐基板之製造步驟，係設為將樹脂層7之間貼合，但是亦可使芯材介於樹脂層7之間。例如能夠使用樹脂製的芯材，且以使用具有半硬化狀態(B階段)的樹脂薄膜或半硬化狀態的樹脂層之樹脂薄膜作為芯材為佳。藉由使芯材介於之間，即便上述具有載體的銅箔20 之樹脂層的厚度為較薄之情況，亦能夠擔保支撐基板的剛性。但是使芯材介於之間時，中央樹脂層8的厚度亦是以設為上述的範圍內為佳。又，將該樹脂薄膜與樹脂層7貼合時，係與將樹脂層7之間貼合時同樣地，能夠藉由熱沖壓成形等來進行。
2-3.第2製造方法
該第2製造方法係包括以下的步驟。因為與第1製造方法之差異，係只有具電路形成層之支撐基板之製造步驟，所以在以下的發明形態之說明，為了將與第1製造方法重複的記載省略，係只有詳細地敘述關於具有兩面電路形成層之支撐基板之製造步驟。
具有兩面電路形成層之支撐基板之製造步驟：第2製造方法之關於具有兩面電路形成層之支撐基板之製造，係參照第7圖而說明。在該步驟，係如第7圖(C-2)所顯示，使用包括載體層2/剝離層3/銅箔層4的層構成之具有載體的銅箔10、及包括樹脂層7/載體層2/剝離層3/銅箔層4的層構成之包括有樹脂層之具有載體的電解銅箔20，且藉由將第1具有載體的銅箔10之載體表面與第2具有載體的銅箔20之樹脂層7的表面貼合，如第7圖(D)所顯示地，得到在兩面含有銅箔層4之包括「銅箔層4/剝離層3/載體層2/中央樹脂層8/載體層2/剝離層3/銅箔層4」的層構成之具電路形成層之支撐基板1。
此時，第7圖(D)與第1製造方法的第3圖(D)係成為同樣的形態。因而，第2製造方法的以下的步驟之「組裝配線層形成步驟」、「具有組裝配線層之支撐基板分離步驟」、「多層印刷配線板形成步驟」亦與第1製造方法同樣。因此， 在此係將重複的說明省略。
又，在上述具有兩面電路形成層之支撐基板之製造步驟，係設為將第1具有載體的銅箔10的載體箔表面與第2具有載體的銅箔20之樹脂層7的表面直接貼合，但是亦可使芯材介於載體表面與樹脂層7之間。作為芯材，係能夠使用與在上述第1製造方法所敘述的芯材相同者，針對貼合方法等亦能夠採用與上述同樣的方法。
2-4.第3製造方法
該第3製造方法係包括以下的步驟。因為與第1製造方法之差異，係只有具有兩面電路形成層之支撐基板之製造步驟，所以在以下的發明形態之說明，係將與第1製造方法重複的記載省略，而只說明關於具有兩面電路形成層之支撐基板之製造步驟。
具有兩面電路形成層之支撐基板之製造步驟：第3製造方法之關於具有兩面電路形成層之支撐基板之製造步驟，係參照第6圖而說明。在該步驟係如第6圖(C-3)所顯示，使用2片包括載體層2/剝離層3/銅箔層4的層構成之具有載體的電解銅箔10，藉由使該具有載體的電解銅箔10的載體之間相向且在該載體層2與載體層2之間夾住薄膜狀樹脂F而將各載體層與薄膜狀樹脂F貼合，如第6圖(D)所顯示，得到在兩面含有作為兩面電路形成用銅箔層的銅箔層4之包括銅箔層4/剝離層3/載體層2/中央樹脂層8/載體層2/剝離層3/銅箔層4的層構成之具有兩面電路形成層之支撐基板1。
此時，第6圖(D)與第1製造方法的第3圖(D)係成 為同樣的形態。因而，第3製造方法的以下步驟之「組裝配線層形成步驟」、「具有組裝配線層之支撐基板分離步驟」、「多層印刷配線板形成步驟」亦與第1製造步驟同樣。因此，在此將重複的說明省略。
上述薄膜狀樹脂F係相當於在第1製造方法或第2製造方法所敘述的芯材。
又，因為對銅箔層進行電路形成之時序、電路形成方法係如上述，所以在此將說明省略。
其次，揭示實施例及比較例而具體地說明本發明。但是、本發明係不被以下的實施例限定。
[實施例] 1.實施例1
在實施例1，係使用上述的第1製造方法製成多層印刷配線板。具體而言，係藉由下述的步驟而製成多層印刷配線板。
作為具有載體的銅箔，係使用2片樹脂層(厚度2.5μm)、將載體層(厚度18μm)的樹脂層側之表面凹凸的最大高低差(PV)設為3.8μm之包括樹脂層/載體層/剝離層/銅箔層的層構成之具有載體的銅箔，且將樹脂層之間直接貼合而得到厚度為5.0μm之具有中央樹脂層之具有兩面電路形成層之支撐基板(以下，稱為支撐基板A(參照第2圖、第3圖)。
在此，樹脂層成分係設為下述的配料，且藉由將以全體的固體成分成為20重量%之方式調整而成的清漆使用塗膜器而塗布在載體層上來形成。
[環氧樹脂]
DIC股份公司製Epiclon 850S：43重量份
新日鐵住金化學股份公司製YD-907：25重量份
[硬化劑]
日本CARBIDE工業股份公司製D25F：就固體成分而言為5重量份
[混合樹脂]
聚乙烯縮醛樹脂(積水化學工業股份公司製KS-5)：25重量份
異氰酸酯樹脂(TOSOH股份公司製CORONATE AP STAPLE)：2重量份
[咪唑系硬化觸媒]
四國化成工業股份公司製2MZ-H：0.1重量份
[混合溶劑]
甲基乙基酮：丙二醇一甲基醚=4：1混合液
隨後，得到如第4圖(E)之具有組裝配線層之支撐基板。
其次，藉由具有組裝配線層之支撐基板分離步驟，如第5圖(F)所顯示，將該具有組裝配線層之支撐基板，在該具有兩面電路形成層之支撐基板的各剝離層各自進行分離，而得到2片在銅箔層上形成有組裝層之多層積層板(以下，稱為積層板B)。
2.實施例2~實施例4
實施例2~實施例4，係除了將載體層的樹脂層側之表面凹凸的最大高低差(PV)及樹脂層厚度各自設為如表1所顯示以 外，係使用與實施例1相同方法製成支撐基板A及積層板B。
[比較例]
在比較例1~比較例5，亦是除了將載體層的樹脂層側之表面凹凸的最大高低差(PV)及樹脂層厚度各自設為如表1所顯示以外，係使用與實施例1相同方法製成支撐基板A及積層板B。
<評價>
在上述實施例及比較例之製造多層印刷配線板時，係針對構成支撐基板之中央樹脂層與載體層之密著性、形成組裝層時之電路形成性(基板平滑性)進行評價。
1.評價方法 1-1.中央樹脂層與載體層之密著性
中央樹脂層與載體層之密著性係如以下進行評價。將上述的支撐基板A切斷成為寬度1cm之後，配置在樹脂層的兩面之載體層之中，將一面側的載體層以角度90°、速度50mm/min拉高而測定剝離強度。此時，基於下述的判定基準而進行判定合格與否。
○：載體斷裂且無法測定強度(視為剝離強度2.5kgf/cm以上)
×：能夠測定強度(剝離強度小於2.5kgf/cm)
1-2.電路形成性(基板平滑性)
針對在上述密著性評價之評價結果為「○」之實施例1~3、及比較例2，使用以下的方法進行評價基板平滑性。首先，使 用RZ0測定用試樣測定具有載體的銅箔之在初期狀態下之剝離層側的銅箔層表面之10點平均粗糙度RZ(以下，稱為「RZ0」)。RZ0測定用試樣係設作將包括樹脂層/載體層/剝離層/銅箔層的層構成之具有載體的銅箔貼合在平滑玻璃板之後，將載體剝離且使銅箔層表面露出者。然後，對上述的積層板B之銅箔層表面，使用接觸式表面粗糙度計測定依據JIS B 0601(2001)而求取之10點平均粗糙度RZ(以下，稱為「RZ1」)。基於從其結果得到之銅箔層表面的10點平均粗糙度RZ之變化量(以下，稱為「ΔRZ」，但是，ΔRZ=RZ1-RZ0)，來評價電路平滑性。又，此時，基於下述的判定基準而進行判定合格與否。
○：ΔRZ≦0.3μm
×：ΔRZ>0.3μm
1-3.綜合評價
基於上述的密著性及電路形成性之評價結果且基於以下的判定基準，而進行下述的綜合判定。
○：密著性評價為○、及電路形成性為○
×：密著性評價為×、或電路形成性為×
2.評價結果 2-1.中央樹脂層與載體層之密著性
將關於在實施例及比較例之中央樹脂層與載體層之密著性之評價結果顯示在表1。如表1所顯示，在實施例1~實施例4所製成之具有兩面電路形成層之支撐基板，係任一者均能夠 確認中央樹脂層與載體層之密著性為良好。針對實施例，係不管中央樹脂層的厚度如何，都能夠確認載體層的樹脂層側之表面凹凸的最大高低差(PV)的值較低者，能夠得到較良好的密著。
另一方面，針對比較例進行觀察時，針對樹脂層的厚度為20μm(中央樹脂層的厚度40μm)且載體層的樹脂層側之表面凹凸的最大高低差(PV)為本發明的範圍內之比較例5，雖然中央樹脂層與載體層之密著性良好，但是針對其他的比較例，係任一者均是中央樹脂層與載體層之密著性不良，在組裝層形成步驟從基板的端部剝離，而無法進行評價積層板B的基板平滑性。又，針對各比較例進行觀察時，載體層的樹脂層側之表面凹凸的最大高低差(PV)為本發明的範圍外之情況，能夠確認PV值較低或較高均是中央樹脂層與載體層之密著性低落。又，例如，如比較例1的情況，能夠確認中央樹脂層的厚度為較薄時，即便PV值係在本發明的範圍內，中央樹脂層與載體層亦無法得到良好的密著性。
2-2.電路形成性(基板平滑性)
將關於在實施例及比較例之電路形成性之評價結果顯示在表1。如表1所顯示，在實施例1~實施例4所製成之具有兩面電路形成層之支撐基板，係能夠確認任一者均具有良好的電路形成性。特別是樹脂層的厚度為上述的較佳範圍內(1.5μm~15μm)時，能夠確認顯示更良好的電路形成性。
另一方面，針對PV值或樹脂層厚度的至少任一方係本發明的範圍外之比較例1~比較例5，係成為載體的密著性 差者，其結果因為在組裝層形成階段產生剝落，所以無法進行評價電路形成性。
產業上之可利用性
藉由提供一種在使用無芯組裝法製造覆多層銅積層板時，具有優異的密著性及電路平滑性之支撐基板等，能夠得到在組裝層形成步驟具有優異的電路形成穩定性之多層印刷配線板。
1‧‧‧具電路形成層之支撐基板
2‧‧‧載體層(載體)
3‧‧‧剝離層
4‧‧‧銅箔層
5、6‧‧‧粗化處理層
8‧‧‧中央樹脂層

Claims (16)

  1. 一種具電路形成層之支撐基板，包括銅箔層/剝離層/載體層/樹脂層的層構成，其特徵在於：該載體層的該樹脂層側之表面凹凸的最大高低差(PV)為3μm~12μm，前述樹脂層的厚度為1.5μm~8μm。
  2. 如申請專利範圍第1項所述之具電路形成層之支撐基板，其中前述剝離層係含有選自由含氮的化合物、含硫的化合物及羧酸所組成群組之化合物的至少一種以上之有機剝離層。
  3. 如申請專利範圍第1項所述之具電路形成層之支撐基板，其中前述剝離層係使用無機成分形成之無機剝離層。
  4. 一種具有兩面電路形成層之支撐基板，其特徵在於：在樹脂層的兩面從該樹脂層側依照順序包括載體層/剝離層/銅箔層，該載體層的該樹脂層側之表面凹凸的最大高低差(PV)為3μm~12μm，前述樹脂層的厚度為1.5μm~16μm。
  5. 如申請專利範圍第1或4項所述之具電路形成層之支撐基板，其中該載體層係以由在進行250℃×60分鐘的加熱處理之後包括40kgf/mm2以上的拉伸強度之銅箔所構成。
  6. 一種多層積層板，使用如申請專利範圍第1項所述之具電路形成層之支撐基板而製成， 其特徵在於：在前述銅箔層上層積含有至少一層的絕緣層及配線層之後，在前述剝離層被分離且在前述銅箔層上層積該組裝層而成之積層體。
  7. 如申請專利範圍第6項所述之多層積層板，其中在前述銅箔層上層積前述組裝層之前，對前述銅箔層進行電路形成。
  8. 如申請專利範圍第6項所述之多層積層板，其中在前述剝離層被分離之後，對前述銅箔層進行電路形成。
  9. 一種多層印刷配線板之製造方法，使用如申請專利範圍第1項所述之具電路形成層之支撐基板且藉由組裝法而製造多層印刷配線板，其特徵在於包括以下的步驟：組裝配線層形成步驟：係在前述具有電路形成層的基板之前述銅箔層的表面形成組裝配線層，而得到具有組裝配線層之支撐基板；及具有組裝配線層之支撐基板分離步驟：係在前述具電路形成層之支撐基板的前述剝離層將該具有組裝配線層之支撐基板分離，而得到在前述銅箔層上形成有組裝層之多層積層板。
  10. 一種多層印刷配線板之製造方法，使用如申請專利範圍第4項所述之具有兩面電路形成層之支撐基板且藉由組裝法而製造多層印刷配線板，其特徵在於包括以下的步驟：具有兩面電路形成層之支撐基板之製造步驟：係使用2片 包括樹脂層/載體層/剝離層/銅箔層的層構成之具有載體的銅箔，而將該樹脂層之間直接貼合，或是藉由貼合在芯材的兩面而作為中央樹脂層，而得到具有銅箔層/剝離層/載體層/中央樹脂層/載體層/剝離層/銅箔層的層構成之具有兩面電路形成層之支撐基板；組裝配線層形成步驟：係在前述具有兩面電路形成層之基板之各銅箔層的表面形成組裝配線層，而得到具有組裝配線層之支撐基板；及具有組裝配線層之支撐基板分離步驟：係在該具有兩面電路形成層之支撐基板的剝離層分離，而得到在銅箔層上形成有組裝層之多層積層板。
  11. 一種多層印刷配線板之製造方法，使用如申請專利範圍第4項所述之具有兩面電路形成層之支撐基板且藉由組裝法而製造多層印刷配線板，其特徵在於包括以下的步驟：具有兩面電路形成層之支撐基板之製造步驟：係使用包括載體層/剝離層/銅箔層的層構成之第1具有載體的銅箔；及包括樹脂層/載體層/剝離層/銅箔層的層構成之第2具有載體的銅箔；將第1具有載體的銅箔之載體與第2具有載體的銅箔之樹脂層直接貼合，或是藉由貼合在芯材的兩面而得到具有銅箔層/剝離層/載體層/中央樹脂層/載體層/剝離層/銅箔層的層構成之具有兩面電路形成層之支撐基板；組裝配線層形成步驟：係在該具有兩面電路形成層之支撐基板之各銅箔層的表面，形成組裝配線層而得到具有組裝 配線層之支撐基板；及具有組裝配線層之支撐基板分離步驟：係在該具有兩面電路形成層之支撐基板的剝離層進行分離，而得到在銅箔層上形成有組裝層之多層積層板。
  12. 一種多層印刷配線板之製造方法，使用如申請專利範圍第4項所述之具有兩面電路形成層之支撐基板且藉由組裝法而製造多層印刷配線板，其特徵在於包括以下的步驟：具有兩面電路形成層之支撐基板之製造步驟：係使用2片包括載體層/剝離層/銅箔層的層構成之具有載體的銅箔，藉由將各具有載體的銅箔之載體層與芯材的兩面貼合，而得到具有銅箔層/剝離層/載體層/中央樹脂層/載體層/剝離層/銅箔層的層構成之具有兩面電路形成層之支撐基板；組裝配線層形成步驟：係在該具有兩面電路形成層之支撐基板之各銅箔層的表面，形成組裝配線層而得到具有組裝配線層之支撐基板；及具有組裝配線層之支撐基板分離步驟：係在該具有兩面電路形成層之支撐基板的剝離層進行分離，而得到在銅箔層上形成有組裝層之多層積層板。
  13. 如申請專利範圍第10項所述之多層印刷配線板之製造方法，其中前述芯材係具有半硬化狀態的樹脂薄膜或半硬化狀態的樹脂層之薄膜。
  14. 如申請專利範圍第9項所述之多層印刷配線板之製造方法，其中在前述銅箔層的表面形成前述組裝層之前，對該 銅箔層進行電路形成。
  15. 如申請專利範圍第9項所述之多層印刷配線板之製造方法，其中在前述具有組裝配線層之支撐基板分離步驟，在得到前述多層積層板之後，對前述銅箔層進行電路形成。
  16. 一種多層印刷配線板，使用如申請專利範圍第9項所述之多層印刷配線板之製造方法而得到。
TW103140379A 2013-11-22 2014-11-21 A supporting substrate having a circuit forming layer, a supporting substrate having a double-sided circuit forming layer, a multilayer laminated sheet, a method for manufacturing the multilayer printed wiring board, and a multilayer printed wiring board TWI584701B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013241585 2013-11-22

Publications (2)

Publication Number Publication Date
TW201536120A TW201536120A (zh) 2015-09-16
TWI584701B true TWI584701B (zh) 2017-05-21

Family

ID=53179632

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103140379A TWI584701B (zh) 2013-11-22 2014-11-21 A supporting substrate having a circuit forming layer, a supporting substrate having a double-sided circuit forming layer, a multilayer laminated sheet, a method for manufacturing the multilayer printed wiring board, and a multilayer printed wiring board

Country Status (5)

Country Link
JP (1) JP6678029B2 (zh)
KR (1) KR102191918B1 (zh)
CN (1) CN105746004B (zh)
TW (1) TWI584701B (zh)
WO (1) WO2015076373A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6834121B2 (ja) * 2015-09-17 2021-02-24 味の素株式会社 配線板の製造方法
TWI801346B (zh) * 2016-08-05 2023-05-11 日商三菱瓦斯化學股份有限公司 支持基板、附設支持基板之疊層體及搭載半導體元件用之封裝基板的製造方法
CN111341750B (zh) 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法
CN111356309B (zh) * 2020-04-15 2021-04-23 江苏普诺威电子股份有限公司 具有高线路对位精度的多层电路板的制作方法
CN114641126B (zh) * 2021-02-09 2024-03-08 广州方邦电子股份有限公司 电磁屏蔽膜及线路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273895B2 (ja) * 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
TW201242471A (en) * 2011-03-30 2012-10-16 Mitsui Mining & Smelting Co Method of manufacturing multi-layer printed wiring board and multi-layer printed wiring board obtained by the manufacturing method
TW201246414A (en) * 2011-03-09 2012-11-16 Hitachi Chemical Co Ltd Method for producing package substrate for mounting semiconductor element, package substrate for mounting semiconductor element, and semiconductor package
JP2013219191A (ja) * 2012-04-09 2013-10-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091463A (ja) * 2006-09-29 2008-04-17 Nippon Steel Chem Co Ltd 両面フレキシブル銅張積層基板及びキャリア付両面フレキシブル銅張積層基板の製造方法
JP2012216824A (ja) * 2011-03-31 2012-11-08 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板の製造方法
JP2013140856A (ja) 2011-12-28 2013-07-18 Jx Nippon Mining & Metals Corp キャリア付金属箔

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273895B2 (ja) * 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
TW201246414A (en) * 2011-03-09 2012-11-16 Hitachi Chemical Co Ltd Method for producing package substrate for mounting semiconductor element, package substrate for mounting semiconductor element, and semiconductor package
TW201242471A (en) * 2011-03-30 2012-10-16 Mitsui Mining & Smelting Co Method of manufacturing multi-layer printed wiring board and multi-layer printed wiring board obtained by the manufacturing method
JP2013219191A (ja) * 2012-04-09 2013-10-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
KR20160089365A (ko) 2016-07-27
CN105746004B (zh) 2019-06-07
WO2015076373A1 (ja) 2015-05-28
CN105746004A (zh) 2016-07-06
JPWO2015076373A1 (ja) 2017-03-16
TW201536120A (zh) 2015-09-16
JP6678029B2 (ja) 2020-04-08
KR102191918B1 (ko) 2020-12-17

Similar Documents

Publication Publication Date Title
TWI584701B (zh) A supporting substrate having a circuit forming layer, a supporting substrate having a double-sided circuit forming layer, a multilayer laminated sheet, a method for manufacturing the multilayer printed wiring board, and a multilayer printed wiring board
KR101762049B1 (ko) 캐리어 부착 구리박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 및, 프린트 배선판의 제조 방법
JP6339636B2 (ja) キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
KR101852671B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판, 및, 프린트 배선판의 제조 방법
JP6190500B2 (ja) キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
KR101377060B1 (ko) 캐리어를 갖는 금속 호일
TWI589201B (zh) Manufacturing method of a printed circuit board having a buried circuit and a printed circuit board obtained by the manufacturing method
JP2018172785A (ja) 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
CN108156769B (zh) 表面处理铜箔、附有载体的铜箔、积层体、印刷布线板的制造方法及电子机器的制造方法
TW201515533A (zh) 表面處理銅箔、附載體銅箔、積層板、印刷配線板、電子機器、以及印刷配線板之製造方法
KR101705975B1 (ko) 캐리어가 형성된 동박, 프린트 배선판, 적층체, 전자 기기 및 프린트 배선판의 제조 방법
US10244640B2 (en) Copper clad laminate provided with protective layer and multilayered printed wiring board
CN108697006B (zh) 表面处理铜箔、附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
KR102067859B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
WO2015080227A1 (ja) キャリア付銅箔、積層体、プリント配線板、及び、プリント配線板の製造方法
JP2015016688A (ja) キャリア付銅箔、銅張積層板、プリント配線板、電子機器、及び、プリント配線板の製造方法
TWI615271B (zh) 附載體金屬箔
TW201511634A (zh) 內藏零件配線基板之製造方法及半導體裝置
CN110650597B (zh) 线路板及其制作方法、以及电子设备
JP2016145390A (ja) キャリア付銅箔、積層体、プリント配線板、及び、プリント配線板の製造方法
JP4894344B2 (ja) 片面板の製造方法及び多層プリント配線板