WO2015080227A1 - キャリア付銅箔、積層体、プリント配線板、及び、プリント配線板の製造方法 - Google Patents

キャリア付銅箔、積層体、プリント配線板、及び、プリント配線板の製造方法 Download PDF

Info

Publication number
WO2015080227A1
WO2015080227A1 PCT/JP2014/081468 JP2014081468W WO2015080227A1 WO 2015080227 A1 WO2015080227 A1 WO 2015080227A1 JP 2014081468 W JP2014081468 W JP 2014081468W WO 2015080227 A1 WO2015080227 A1 WO 2015080227A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
layer
copper foil
copper
resin
Prior art date
Application number
PCT/JP2014/081468
Other languages
English (en)
French (fr)
Inventor
友太 永浦
Original Assignee
Jx日鉱日石金属株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jx日鉱日石金属株式会社 filed Critical Jx日鉱日石金属株式会社
Priority to CN201480064868.6A priority Critical patent/CN105765110B/zh
Priority to KR1020167016869A priority patent/KR101780162B1/ko
Priority to US15/039,464 priority patent/US10201092B2/en
Publication of WO2015080227A1 publication Critical patent/WO2015080227A1/ja

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C25D5/14Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium two or more layers being of nickel or chromium, e.g. duplex or triplex layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611Smooth layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/30Properties of the layers or laminate having particular thermal properties
    • B32B2307/306Resistant to heat
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/50Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538Roughness
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/38Chromatising
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • C25D3/14Electroplating: Baths therefor from solutions of nickel or cobalt from baths containing acetylenic or heterocyclic compounds
    • C25D3/16Acetylenic compounds
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • C25D3/40Electroplating: Baths therefor from solutions of copper from cyanide baths, e.g. with Cu+
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/58Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04Electroplating with moving electrodes
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00Electrolytic coating other than with metals
    • C25D9/04Electrolytic coating other than with metals with inorganic materials
    • C25D9/08Electrolytic coating other than with metals with inorganic materials by cathodic processes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils

Definitions

  • the present invention relates to a copper foil with a carrier, a laminate, a printed wiring board, and a method for producing a printed wiring board, and in particular, a copper foil with a carrier, a laminate, and a printed wiring board used when producing a printed wiring board for fine patterns. And a method of manufacturing a printed wiring board.
  • a printed wiring board is manufactured as a copper clad laminate in which an insulating substrate mainly composed of a copper foil and a glass epoxy substrate, a BT resin, a polyimide film or the like is bonded. Bonding is performed by laminating an insulating substrate and a copper foil and applying heat and pressure (laminating method), or by applying a varnish that is a precursor of an insulating substrate material to a surface having a coating layer of copper foil, A heating / curing method (casting method) is used.
  • the thickness of the copper foil used for the copper clad laminate is also 9 ⁇ m, further 5 ⁇ m or less.
  • the handleability when forming a copper clad laminate by the above-described lamination method or casting method is extremely deteriorated. Therefore, a copper foil with a carrier has appeared, in which a thick metal foil is used as a carrier, and an ultrathin copper layer is formed on the metal foil via a release layer.
  • a general method of using the copper foil with a carrier as disclosed in Patent Document 1, etc., the surface of an ultrathin copper layer is bonded to an insulating substrate, and after thermocompression bonding, the carrier is passed through a release layer. Peel off.
  • a typical method for using the copper foil with a carrier is to first laminate the copper foil with a carrier on an insulating substrate and then peel the carrier from the ultrathin copper layer.
  • a plating resist formed of a photocurable resin is provided on the ultrathin copper layer exposed by peeling off the carrier.
  • region is hardened by exposing with respect to the predetermined area
  • an electrolytic plating layer is provided in the resist removed area.
  • an cured plating resist an insulating substrate on which a circuit is formed is obtained, and a printed wiring board is produced using the insulating substrate.
  • the circuit formed on the insulating substrate corresponds to the shape of the plating resist cured by exposure. Therefore, if the shape of the cured plating resist is defective, the shape of the circuit is also defective, and it becomes difficult to form a fine pitch circuit. Further, a circuit plating is formed on the surface of the ultrathin copper layer of the carrier-attached copper foil, and a resin is provided by embedding a resin on the ultrathin copper layer so as to cover the formed circuit plating (so that the circuit plating is buried).
  • Printed wiring board using a so-called embedding method in which layers are laminated, holes are drilled at predetermined positions in the resin layer, circuit plating is exposed to form blind vias, and circuits and wirings are conducted between multiple layers of the laminate
  • the accuracy required for the position of the circuit between the layers is very high, and it is necessary to accurately form the circuit in a desired shape and position.
  • the plating resist is normally light transmissive, so that light is transmitted through the plating resist and reflected on the surface of the ultrathin copper layer.
  • the reflected light at this time usually includes regular reflected light that reflects in the direction perpendicular to the surface of the ultrathin copper layer and diffuse reflected light that spreads and reflects without reflecting vertically.
  • the diffuse reflected light enters a region other than the region where the plating resist is desired to be cured, and the plating resist located outside the region where the plating resist is desired to be cured. For this reason, conventionally, it is difficult to accurately process the region of the plating resist to be cured, and it is difficult to accurately form the corresponding circuit shape.
  • an object of the present invention is to provide a copper foil with a carrier having a good circuit forming property on the surface of an ultrathin copper layer.
  • the present inventor has conducted extensive research, and controlling the light absorptivity of the ultrathin copper layer surface of the carrier-added copper foil improves the circuit formability of the ultrathin copper layer surface. It was found to be extremely effective.
  • a carrier-attached copper foil having a carrier, an intermediate layer, and an ultrathin copper layer in this order, wherein the wavelength of the ultrathin copper layer surface is 400 nm. It is a copper foil with a carrier whose absorptance of a certain light is 85% or more.
  • the copper foil with a carrier according to the present invention has an absorptance of 87% or more at a wavelength of 400 nm on the surface of the ultrathin copper layer.
  • the light absorptance of a wavelength of 400 nm on the surface of the ultrathin copper layer is 90% or more.
  • the copper foil with a carrier of the present invention has a light absorptance of 91% or more at a wavelength of 400 nm on the surface of the ultrathin copper layer.
  • the light absorptance of a wavelength of 400 nm on the surface of the ultrathin copper layer is 92% or more.
  • the copper foil with a carrier of the present invention has a light absorptance of 93% or more at a wavelength of 400 nm on the surface of the ultrathin copper layer.
  • the copper foil with a carrier according to the present invention has an absorptance of 95% or more at a wavelength of 400 nm on the surface of the ultrathin copper layer.
  • the average value of the surface roughness Rz is 1.7 ⁇ m or less.
  • the carrier is formed of an electrolytic copper foil or a rolled copper foil.
  • the copper foil with a carrier of the present invention has a roughening treatment layer on at least one surface of the ultrathin copper layer and the carrier, or on both surfaces.
  • the roughening treatment layer is any one selected from the group consisting of copper, nickel, cobalt, phosphorus, tungsten, arsenic, molybdenum, chromium, and zinc. It is a layer made of a single substance or an alloy containing one or more of them.
  • the copper foil with a carrier of the present invention includes a resin layer on the surface of the roughening treatment layer.
  • the carrier-attached copper foil of the present invention is one type selected from the group consisting of a heat-resistant layer, a rust-proof layer, a chromate-treated layer, and a silane coupling-treated layer on the surface of the roughened layer. It has the above layers.
  • a heat resistant layer, a rust preventive layer, a chromate treatment layer and a silane coupling are provided on at least one surface of the ultrathin copper layer and the carrier, or both surfaces.
  • One or more layers selected from the group consisting of treatment layers are included.
  • the carrier-attached copper foil of the present invention is a resin layer on one or more layers selected from the group consisting of the heat-resistant layer, the rust-proof layer, the chromate-treated layer, and the silane coupling-treated layer. Is provided.
  • the copper foil with a carrier of the present invention comprises a resin layer on the ultrathin copper layer.
  • the resin layer is an adhesive resin.
  • the resin layer is a semi-cured resin.
  • the present invention is a laminate manufactured using the copper foil with a carrier of the present invention.
  • the laminate of the present invention is a laminate comprising the pair of copper foils with a carrier and the pair of copper foils with a carrier laminated together, and when viewed in plan in the copper foil with a carrier Further, at least a part of the outer periphery of the laminated portion of the copper foil with carrier is covered with resin or prepreg.
  • the laminate of the present invention is a laminate comprising a pair of the copper foils with a carrier and a resin or a prepreg between the pair of copper foils with a carrier.
  • a resin or a prepreg When viewed in plan on the copper foil, at least a part of the outer periphery of the laminated portion of the copper foil with carrier is covered with a resin or a prepreg.
  • the laminate of the present invention is covered with a resin or a prepreg over the entire outer periphery of the laminated portion of the copper foil with carrier when viewed in plan in the copper foil with carrier.
  • the present invention is a printed wiring board manufactured using the copper foil with a carrier of the present invention.
  • the step of preparing the copper foil with carrier and the insulating substrate of the present invention the step of laminating the copper foil with carrier and the insulating substrate, the copper foil with carrier and the insulating substrate, After the lamination, a copper-clad laminate is formed through a step of peeling the carrier of the copper foil with carrier, and then the circuit is formed by any of the semi-additive method, the subtractive method, the partial additive method, or the modified semi-additive method. It is a manufacturing method of a printed wiring board including the process of forming.
  • a process of forming a circuit on the ultrathin copper layer side surface or the carrier side surface of the carrier-attached copper foil of the present invention Forming a resin layer on the ultrathin copper layer side surface or the carrier side surface of the carrier-attached metal foil so that the circuit is buried; Forming a circuit on the resin layer; After forming a circuit on the resin layer, peeling the carrier or the ultra-thin copper layer; and After the carrier or the ultrathin copper layer is peeled off, the ultrathin copper layer or the carrier is removed to be buried in the resin layer formed on the ultrathin copper layer side surface or the carrier side surface. It is a manufacturing method of a printed wiring board including the process of exposing the circuit which has been.
  • the step of forming a circuit on the resin layer is performed by laminating another copper foil with a carrier on the resin layer from the ultrathin copper layer side.
  • the circuit is formed using a copper foil with a carrier bonded to a layer.
  • another copper foil with a carrier to be bonded onto the resin layer is the copper foil with a carrier of the present invention.
  • the step of forming a circuit on the resin layer is any one of a semi-additive method, a subtractive method, a partly additive method, or a modified semi-additive method. Done by the method.
  • the printed wiring board manufacturing method of the present invention further includes a step of forming a substrate on the carrier-side surface of the carrier-attached copper foil before peeling off the carrier.
  • FIGS. 8A to 8C are schematic views of a cross section of a wiring board in a process up to circuit plating and resist removal according to a specific example of a method of manufacturing a printed wiring board using the carrier-attached copper foil of the present invention.
  • D to F are schematic views of the cross section of the wiring board in the process from the lamination of the resin and the second-layer copper foil with a carrier to the laser drilling according to a specific example of the method for manufacturing a printed wiring board using the copper foil with a carrier of the present invention.
  • GI are schematic views of the cross section of the wiring board in the steps from via fill formation to first layer carrier peeling, according to a specific example of the method for producing a printed wiring board using the copper foil with carrier of the present invention.
  • J to K are schematic views of a cross section of a wiring board in steps from flash etching to bump / copper pillar formation according to a specific example of a method of manufacturing a printed wiring board using the carrier-attached copper foil of the present invention.
  • It is a schematic diagram which shows the measurement location of the sample sheet which concerns on an Example.
  • It is a mimetic diagram of layered product 10 concerning one embodiment of the present invention.
  • It is a cross-sectional schematic diagram of the laminated body 10 which concerns on one Embodiment of this invention.
  • It is a cross-sectional schematic diagram of the laminated body 20 which concerns on another one Embodiment of this invention.
  • It is a cross-sectional schematic diagram of the laminated body 30 which concerns on another one Embodiment of this invention.
  • It is a cross-sectional schematic diagram of the laminated body 40 which concerns on another one Embodiment of this invention.
  • It is a cross-sectional schematic diagram of the laminated body 50 which concerns on another one
  • the copper foil with a carrier of this invention has a carrier, an intermediate
  • the method of using the copper foil with carrier itself is well known to those skilled in the art.
  • the surface of the ultra-thin copper layer is made of paper base phenol resin, paper base epoxy resin, synthetic fiber cloth base epoxy resin, glass cloth / paper composite.
  • the copper layer is etched into the intended conductor pattern, and finally a laminate (such as a copper clad laminate) or a printed wiring board can be produced.
  • Carriers that can be used in the present invention are typically metal foils or resin films, such as copper foil, copper alloy foil, nickel foil, nickel alloy foil, iron foil, iron alloy foil, stainless steel foil, aluminum foil, aluminum. It is provided in the form of alloy foil, insulating resin film, polyimide film, LCD film. Carriers that can be used in the present invention are typically provided in the form of rolled copper foil or electrolytic copper foil. In general, the electrolytic copper foil is produced by electrolytic deposition of copper from a copper sulfate plating bath onto a drum of titanium or stainless steel, and the rolled copper foil is produced by repeating plastic working and heat treatment with a rolling roll.
  • copper foil materials include high-purity copper such as tough pitch copper (JIS H3100 alloy number C1100) and oxygen-free copper (JIS H3100 alloy number C1020 or JIS H3510 alloy number C1011), for example, Sn-containing copper, Ag-containing copper, Cr A copper alloy such as a copper alloy added with Zr or Mg, or a Corson copper alloy added with Ni, Si or the like can also be used.
  • high-purity copper such as tough pitch copper (JIS H3100 alloy number C1100) and oxygen-free copper (JIS H3100 alloy number C1020 or JIS H3510 alloy number C1011)
  • Sn-containing copper Ag-containing copper
  • Cr A copper alloy such as a copper alloy added with Zr or Mg, or a Corson copper alloy added with Ni, Si or the like can also be used.
  • copper foil is also included.
  • the thickness of the carrier that can be used in the present invention is not particularly limited, but may be appropriately adjusted to a thickness suitable for serving as a carrier, for example, 12 ⁇ m or more. However, if it is too thick, the production cost becomes high, so generally it is preferably 35 ⁇ m or less. Accordingly, the thickness of the carrier is typically 12-300 ⁇ m, more typically 12-150 ⁇ m, more typically 12-70 ⁇ m, and more typically 18-35 ⁇ m.
  • An intermediate layer is provided on one or both sides of the carrier. Another layer may be provided between the copper foil carrier and the intermediate layer.
  • the ultrathin copper layer is hardly peeled off from the carrier before the copper foil with the carrier is laminated on the insulating substrate, while the ultrathin copper layer is separated from the carrier after the lamination step on the insulating substrate.
  • the intermediate layer of the copper foil with a carrier of the present invention is Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, alloys thereof, hydrates thereof, oxides thereof, One or two or more selected from the group consisting of organic substances may be included.
  • the intermediate layer may be a plurality of layers. Further, for example, the intermediate layer is a single metal layer composed of one kind of element selected from the element group composed of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn from the carrier side. Or forming an alloy layer composed of one or more elements selected from the group consisting of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, From hydrates or oxides or organic substances of one or more elements selected from the group consisting of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn It can comprise by forming the layer which becomes.
  • the intermediate layer is a single metal layer made of any one element of the element group of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn from the carrier side, or Cr , Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn from the carrier side, or Cr , Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn from the carrier side, or Cr , Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, an alloy layer made of one or more elements selected from the element group, and then Cr, Ni, Co, Fe, Mo, Ti , W, P, Cu, Al, Zn, a single metal layer made of any one element, or Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn It can be composed of an alloy layer made of one or more elements selected from the element group. Moreover, you may use the layer structure which can be used as an intermediate
  • the intermediate layer When the intermediate layer is provided only on one side, it is preferable to provide a rust preventive layer such as a Ni plating layer on the opposite side of the carrier.
  • a rust preventive layer such as a Ni plating layer on the opposite side of the carrier.
  • the intermediate layer When the intermediate layer is provided by chromate treatment, zinc chromate treatment, or plating treatment, it is considered that some of the attached metal such as chromium and zinc may be hydrates or oxides.
  • the intermediate layer can be constituted by laminating nickel, a nickel-phosphorus alloy or a nickel-cobalt alloy, and chromium in this order on a carrier. Since the adhesive strength between nickel and copper is higher than the adhesive strength between chromium and copper, when the ultrathin copper layer is peeled off, it peels at the interface between the ultrathin copper layer and chromium.
  • the nickel of the intermediate layer is expected to have a barrier effect that prevents the copper component from diffusing from the carrier into the ultrathin copper layer.
  • Adhesion amount of nickel in the intermediate layer is preferably 100 [mu] g / dm 2 or more 40000 ⁇ g / dm 2 or less, more preferably 100 [mu] g / dm 2 or more 4000 ⁇ g / dm 2 or less, more preferably 100 [mu] g / dm 2 or more 2500 g / dm 2 or less, more Preferably, it is 100 ⁇ g / dm 2 or more and less than 1000 ⁇ g / dm 2 , and the amount of chromium deposited on the intermediate layer is preferably 5 ⁇ g / dm 2 or more and 100 ⁇ g / dm 2 or less.
  • a rust preventive layer such as a Ni plating layer on the opposite side of the carrier
  • An ultrathin copper layer is provided on the intermediate layer. Before that, strike plating with a copper-phosphorus alloy may be performed to reduce pinholes in the ultrathin copper layer. Examples of the strike plating include a copper pyrophosphate plating solution.
  • the ultra-thin copper layer can be formed by electroplating using an electrolytic bath such as copper sulfate, copper pyrophosphate, copper sulfamate, copper cyanide, etc., and is used in general electrolytic copper foil with high current density. Since a copper foil can be formed, a copper sulfate bath is preferable.
  • the thickness of the ultrathin copper layer is not particularly limited, but is generally thinner than the carrier, for example, 12 ⁇ m or less. Typically 0.5 to 12 ⁇ m, more typically 1.5 to 5 ⁇ m, more typically 2 to 5 ⁇ m.
  • the ultra thin copper layer may be provided on both sides of the carrier. Moreover, you may use the layer of the structure which can be used as an intermediate
  • a laminate (a copper clad laminate or the like) can be produced using the copper foil with a carrier of the present invention.
  • the laminate may have a structure in which “ultra-thin copper layer / intermediate layer / carrier / resin or prepreg” are laminated in this order, and “ultra-thin copper layer / intermediate layer / carrier / resin or prepreg /
  • the configuration may be such that “carrier / intermediate layer / ultra-thin copper layer” are stacked in this order.
  • the resin or prepreg may be a resin layer which will be described later.
  • the carrier-attached copper foil may be smaller than the resin or prepreg when viewed in plan.
  • the laminated body of the present invention is a laminated body comprising a pair of copper foils with a carrier of the present invention and a pair of laminated copper foils with a carrier, and the copper with a carrier when viewed in plan in the copper foil with a carrier At least a part of the outer periphery of the laminated portion of the foil may be covered with resin or prepreg.
  • the laminated body may be comprised by making a pair of copper foil with a carrier contact each other so that isolation
  • the whole outer periphery of the laminated part of copper foil with a carrier may be covered with resin or prepreg.
  • the laminated portion of the carrier-attached copper foil is covered with resin or prepreg, and the other members are in the lateral direction of this portion, that is, in the lamination direction. Therefore, it is possible to prevent the copper foil with a carrier from being peeled off during handling. Further, by covering the outer periphery of the laminated portion of the copper foil with carrier with a resin or prepreg so as not to be exposed, it is possible to prevent the intrusion of the chemical liquid into this interface in the chemical treatment process as described above. Corrosion and erosion can be prevented.
  • the laminate of the present invention is a laminate comprising a pair of the copper foil with carrier of the present invention and having a resin or a prepreg between the pair of copper foil with carrier.
  • a resin or a prepreg between the pair of copper foil with carrier.
  • the end of the copper foil with carrier that is, the outer peripheral portion of the laminated portion of the copper foil with carrier when the copper foil with carrier is viewed in plan
  • the laminated body covered with resin or prepreg A typical configuration will be described with reference to the drawings. As shown in FIG. 6 (a schematic plan view of the laminate 10) and FIG.
  • the laminate 10 includes a pair of copper foils 11 with a carrier of the present invention, and a pair of copper with a carrier.
  • Copper foil with carrier which is a laminate configured to have a resin (plate-like resin 18) or a prepreg (plate-like prepreg 19) between the foils 11 (carrier 12, intermediate layer 13, and ultrathin copper layer 14) 11, at least a part of the outer periphery of the laminated portion of the copper foil with carrier 11 on the resin or the prepreg is covered with the resin 15 or the prepreg 16.
  • the entire outer periphery of the laminated portion of the copper foil with carrier 11 on the resin (plate-like resin 18) or prepreg (plate-like prepreg 19) is covered. It may be configured to be covered with the resin 15 or the prepreg 16.
  • the laminated portion of the carrier-attached copper foil 11 on the resin (plate-like resin 18) or prepreg (plate-like prepreg 19) is the resin 15 or Covered by the prepreg 16, it becomes possible to prevent other members from hitting from the side direction of this part, that is, the direction from the side with respect to the stacking direction. Peeling can be reduced.
  • medical solution process as mentioned above is covered by resin 15 or the prepreg 16 so that the outer periphery of the lamination
  • the resin 15 or the prepreg 16 is laminated on the resin (plate-shaped resin 18) or prepreg (plate-shaped prepreg 19) of the copper foil 11 with carrier so as to have an opening 17 when the copper foil 11 with carrier is viewed in plan.
  • the outer periphery of the part may be covered, and the copper foil with carrier 11 may be exposed in the opening 17.
  • the opening 17 is formed by two photolithography techniques, a technique of etching and removing only the opening 17 after laminating a masking tape, a masking sheet, or the like, or pressing the resin 15 or the prepreg 16 with two carriers.
  • the laminate obtained by contacting the foil 11 can be formed by pressure bonding or thermocompression bonding.
  • the said opening part 17 may be formed inside the edge part (outer periphery) of the copper foil 11 with a carrier when planarly viewed, the edge part of the copper foil 11 with a carrier, or the two copper foils 11 with a carrier 11 It may reach at least a part of the outer periphery of the laminated portion.
  • the laminated body 10 shown in FIG. 7 has laminated
  • the ultrathin copper layer 24 may be laminated so that each is on the outside, or one copper foil with carrier is laminated so that the ultrathin copper layer is inside, and the other copper foil with carrier is You may laminate
  • the laminate of the present invention comprises two laminates in which a pair of carrier-attached copper foils 11, 21, 31 are in contact with each other in one laminate 10, 20, 30.
  • Two or more plate-shaped resins 18, 28, 38 or plate-shaped prepregs 19, 29, 39 provided between the pair of carrier-attached copper foils 11, 21, 31 and resins 15, 25, 35 or prepreg 16, 26 and 36 may be integrally formed. That is, the plate-like resins 18, 28, 38 or the plate-like prepregs 19, 29, 39 and the resins 15, 25, 35 or the prepregs 16, 26, 36 are integrally formed by heating and curing at the same timing. May be.
  • the plate-like resins 48 and 58 or the plate-like prepregs 49 and 59 and the resins 45 and 55 or the prepregs 46 and 56 are formed as separate members. May be. That is, in the laminated bodies 40 and 50, the plate-like resins 48 and 58 or the plate-like prepregs 49 and 59 sandwiched between the carrier-attached copper foils 41 and 51, and the resin 45 and 55 or the prepreg formed so as to cover the laminated surface from the side surface. 46 and 56 may be formed at different timings so that the plate-like resin and the resin covering the laminated surface are not integrated as shown in FIGS.
  • the plate-like resins 48 and 58 or the plate-like prepregs 49 and 59 and the resins 45 and 55 or the prepregs 46 and 56 may be different types or the same type.
  • it can be configured by using plate-like prepregs 49 and 59 and resins 45 and 55 such as an epoxy resin.
  • plate-shaped resin 18, 28, 38, 48, 58 or plate-shaped prepreg 19, 29, 39, 49, 59 and resin 15, 25, 35, 45, 55 or prepreg 16, 26, 36, 46, 56 are It may be a resin layer described later, and may include a resin, a resin curing agent, a compound, a curing accelerator, a dielectric, a reaction catalyst, a crosslinking agent, a polymer, a prepreg, a skeleton material, and the like used for the resin layer described later.
  • each of the stacked bodies 10, 20, 30, 40, and 50 shown in FIGS. 6 to 11 may be a stacked body cut by cutting along a BB line.
  • the BB line serving as the cutting position is provided on the resin 15, 25, 45 and the prepregs 16, 26, 46 covering the outer periphery of the laminated body in FIGS. 6, 7, 8, and 10. Not limited to this. That is, the BB line serving as a cutting position may be provided on the openings 17, 27, 47.
  • a roughening treatment layer may be provided on the surface of the ultrathin copper layer by performing a roughening treatment, for example, in order to improve the adhesion to the insulating substrate. Moreover, you may provide a roughening process layer by performing the surface roughening process of a carrier. According to such a configuration, when performing the process of laminating the copper foil with a carrier of the present invention on the resin substrate from the carrier side, the adhesion between the carrier and the resin substrate is improved, and in the manufacturing process of the printed wiring board, the carrier and It becomes difficult to peel off from the resin substrate.
  • the roughening treatment can be performed, for example, by forming roughened particles with copper or a copper alloy. The roughening process may be fine.
  • the roughening treatment layer is a layer made of any single element selected from the group consisting of copper, nickel, cobalt, phosphorus, tungsten, arsenic, molybdenum, chromium and zinc, or an alloy containing one or more of them. Also good. Moreover, after forming the roughened particles with copper or a copper alloy, a roughening treatment can be performed in which secondary particles or tertiary particles are further formed of nickel, cobalt, copper, zinc alone or an alloy. Thereafter, a heat-resistant layer or a rust-preventing layer may be formed of nickel, cobalt, copper, zinc alone or an alloy, and the surface thereof may be further subjected to a treatment such as a chromate treatment or a silane coupling treatment.
  • a heat-resistant layer or a rust-preventing layer may be formed from nickel, cobalt, copper, zinc alone or an alloy without roughening, and the surface may be subjected to a treatment such as chromate treatment or silane coupling treatment.
  • a treatment such as chromate treatment or silane coupling treatment.
  • one or more layers selected from the group consisting of a heat-resistant layer, a rust preventive layer, a chromate treatment layer, and a silane coupling treatment layer may be formed on the surface of the roughening treatment layer.
  • You may form 1 or more types of layers selected from the group which consists of a heat-resistant layer, a rust prevention layer, a chromate treatment layer, and a silane coupling treatment layer on the surface of at least one of a carrier, or both.
  • the above-mentioned heat-resistant layer, rust prevention layer, chromate treatment layer, and silane coupling treatment layer may each be formed of a plurality of layers (for example, 2 layers or more, 3 layers or more, etc.). These surface treatments hardly affect the surface roughness of the ultrathin copper layer.
  • the roughening treatment can be performed, for example, by forming roughened particles with copper or a copper alloy.
  • the roughening treatment layer is preferably composed of fine particles from the viewpoint of fine pitch formation.
  • the electroplating conditions for forming the roughened particles if the current density is increased, the copper concentration in the plating solution is decreased, or the amount of coulomb is increased, the particles tend to become finer.
  • the method for roughening the ultrathin copper layer of the carrier-attached copper foil of the present invention can be performed by any of the following (1) to (4).
  • (1) Increasing the current density during the roughening treatment. As a result, the unevenness on the surface of the ultrathin copper layer becomes fine and the unevenness on the surface increases, so that light is easily absorbed.
  • (2) Increasing the amount of coulomb in the roughening process. As a result, the unevenness on the surface of the ultrathin copper layer and the accumulation of particles increase, so that light is easily absorbed.
  • the roughening process time in the roughening process is increased. As a result, the unevenness on the surface of the ultrathin copper layer and the accumulation of particles increase, so that light is easily absorbed.
  • An additive element for example, Ni, Co, W, As, etc.
  • Ni, Co, W, As, etc. that makes the roughened particles small is added to the treatment liquid.
  • ⁇ Roughening treatment is copper alloy roughing plating (the copper concentration in the plating solution is the same level as the concentration of other elements, or several tens of times to several tens of times the concentration of other elements, In the case of roughing plating performed in a plating bath preferably several times to several tens of times.): (A) When there is no roughening treatment of the ground (it is sufficient to satisfy at least one of the following (a) and (b)) (A) The current density is controlled to 40 to 60 A / dm 2 under the plating conditions of the copper alloy roughing plating.
  • the roughening treatment time is controlled to 1 to 10 seconds, and the coulomb amount is controlled to 45 to 300 As / dm 2 .
  • the coulomb amount is controlled to 200 to 300 As / dm 2 .
  • the roughening treatment time is controlled to 1 to 10 seconds, and the current density is controlled to 30 to 45 As / dm 2 .
  • the current density is controlled to 52 to 65 A / dm 2 under the plating conditions of the copper alloy roughing plating.
  • the roughening treatment time is controlled to 6 to 16 seconds.
  • the coulomb amount is controlled to 60 to 80 As / dm 2 under the plating conditions of the copper alloy roughing plating.
  • the roughening treatment is copper roughening plating (roughening plating performed in a plating bath in which the copper concentration in the plating solution is 100 times or more higher than the concentration of other elements): At least two stages of roughening treatment of copper roughening plating 1 and subsequent copper roughening plating 2 are performed. At this time, the roughening process is performed so as to satisfy one of the following (f) and (g).
  • the coulomb amount of the first-stage roughening process is controlled to 600 As / dm 2 or more.
  • the current density of the second-stage roughening treatment is controlled to 0.5 to 13 A / dm 2 and the coulomb amount is controlled to 0.05 to 1000 As / dm 2 .
  • the roughening treatment time is preferably 0.1 to 20 seconds.
  • the surface roughness Rz (Surface roughness Rz) When the surface of the ultra-thin copper layer was measured with a laser microscope in accordance with JIS B0601-1994, the surface roughness Rz (ten-point average roughness) was set to 1.7 ⁇ m or less, and The occurrence of migration of the circuit to be formed can be satisfactorily suppressed, which is extremely advantageous from the viewpoint of fine pitch formation.
  • the average value of Rz is preferably 1.6 ⁇ m or less, more preferably 1.5 ⁇ m or less, more preferably 1.4 ⁇ m or less, more preferably 1.3 ⁇ m or less, and more preferably 1.2 ⁇ m. It is below, More preferably, it is 1.0 micrometer or less, More preferably, it is 0.8 micrometer or less.
  • the average value of Rz is preferably 0.01 ⁇ m or more, more preferably 0.1 ⁇ m or more, and more preferably 0.3 ⁇ m or more because the adhesive strength with the resin decreases if the average value becomes too small. More preferably 0.5 ⁇ m or more.
  • the surface roughness (Rz) of the ultrathin copper layer indicates the surface roughness of the surface treated side when the ultrathin copper layer is surface treated.
  • an insulating substrate such as a resin
  • the surface of an ultrathin copper layer such as a printed wiring board or a copper clad laminate
  • the aforementioned surface roughness (Rz) can be measured.
  • the light absorptivity of the ultrathin copper layer surface having a wavelength of 400 nm is controlled to 85% or more.
  • the carrier-attached copper foil is laminated on the insulating substrate from the ultrathin copper layer side, peels off the carrier, and then forms a circuit on the exposed ultrathin copper layer surface.
  • the surface of the ultrathin copper layer in the present invention, when the surface of the ultrathin copper layer is subjected to a surface treatment such as roughening, the “ultrathin copper layer surface” is the surface of the ultrathin copper layer.
  • a plating resist is provided on the surface after the treatment), and a predetermined region of the plating resist is exposed to light.
  • the plating resist is light-transmitting, light passes through the plating resist and ultrathin copper Reflects on the layer surface.
  • the reflected light at this time usually includes regular reflected light that reflects in the direction perpendicular to the surface of the ultrathin copper layer and diffuse reflected light that spreads and reflects without reflecting vertically.
  • the diffuse reflected light enters the region other than the region to be cured of the plating resist, and there is a possibility that the plating resist in the region other than the region to be cured is also cured.
  • the light absorptivity of the ultrathin copper layer surface having a wavelength of 400 nm is controlled to 85% or more, the light transmitted through the plating resist at the time of exposure is reduced to the ultrathin copper layer surface By absorbing the light, it is possible to suppress the reflection of light on the surface of the ultrathin copper layer. For this reason, unnecessary curing of the plating resist can be suppressed, and a region where the plating resist is desired to be cured can be processed with high accuracy, whereby a corresponding circuit shape can be formed with high accuracy.
  • the absorptance of light having a wavelength of 400 nm on the surface of the ultrathin copper layer is preferably 87% or more, more preferably 90% or more, still more preferably 91% or more, and even more preferably 92%. Or more, still more preferably 93% or more, still more preferably 95% or more.
  • the upper limit of the light absorptance when the wavelength of the ultrathin copper layer surface is 400 nm is 100%, typically 99.9% or less, typically 99.5% or less, 99.3% or less. .
  • a laminated body (a copper clad laminated body or the like) can be produced by attaching a copper foil with a carrier to an insulating resin plate from the ultrathin copper layer side, thermocompression bonding, and peeling the carrier. Thereafter, the copper circuit of the printed wiring board can be formed by etching the ultrathin copper layer portion.
  • the insulating resin board used here is not particularly limited as long as it has characteristics applicable to a printed wiring board.
  • a paper base phenolic resin, a paper base epoxy resin, a synthetic fiber cloth base for rigid PWB are used. Material epoxy resin, glass cloth / paper composite base material epoxy resin, glass cloth / glass nonwoven fabric composite base material epoxy resin, glass cloth base material epoxy resin, etc.
  • the “printed wiring board” includes a printed wiring board, a printed circuit board, and a printed board on which components are mounted. Also, it is possible to manufacture a printed wiring board in which two or more printed wiring boards are connected by connecting two or more printed wiring boards according to the present invention, and at least one printed wiring board according to the present invention. One printed wiring board of the present invention or a printed wiring board not corresponding to the printed wiring board of the present invention can be connected, and an electronic apparatus can be manufactured using such a printed wiring board.
  • “copper circuit” includes copper wiring.
  • the copper foil with a carrier may be provided with a roughening treatment layer on the ultrathin copper layer, and the heat treatment layer, the rust prevention layer, the chromate treatment layer, and the silane coupling treatment layer on the roughening treatment layer.
  • a roughening treatment layer may be provided on the ultrathin copper layer
  • a heat resistant layer and a rust prevention layer may be provided on the roughening treatment layer
  • a chromate treatment layer may be provided on the heat resistance layer and the rust prevention layer.
  • a silane coupling treatment layer may be provided on the chromate treatment layer.
  • the carrier-attached copper foil includes a resin layer on the ultrathin copper layer, the roughened layer, the heat-resistant layer, the rust-proof layer, the chromate-treated layer, or the silane coupling-treated layer. May be.
  • the resin layer may be an adhesive or an insulating resin layer in a semi-cured state (B stage state) for bonding.
  • the semi-cured state (B stage state) is a state in which there is no sticky feeling even if the surface is touched with a finger, the insulating resin layer can be stacked and stored, and a curing reaction occurs when subjected to heat treatment. Including that.
  • the resin layer may contain a thermosetting resin or a thermoplastic resin.
  • the resin layer may include a thermoplastic resin.
  • the resin layer may contain a known resin, resin curing agent, compound, curing accelerator, dielectric, reaction catalyst, crosslinking agent, polymer, prepreg, skeleton material, and the like.
  • the resin layer may be, for example, International Publication No. WO2008 / 004399, International Publication No. WO2008 / 053878, International Publication No. WO2009 / 084533, JP-A-11-5828, JP-A-11-140281, Patent 3184485, International Publication No. WO 97/02728, Japanese Patent No. 3676375, Japanese Patent Laid-Open No. 2000-43188, Japanese Patent No.
  • Japanese Patent Laid-Open No. 2002-179772 Japanese Patent Laid-Open No. 2002-359444, Japanese Patent Laid-Open No. 2003-302068, Japanese Patent No. 3992225, Japanese Patent Laid-Open No. 2003 -249739, Japanese Patent No. 4136509, Japanese Patent Application Laid-Open No. 2004-82687, Japanese Patent No. 4025177, Japanese Patent Application Laid-Open No. 2004-349654, Japanese Patent No. 4286060, Japanese Patent Application Laid-Open No. 2005-262506, Japanese Patent No. 4570070, and Japanese Patent Application Laid-Open No. 4570070. No. 5-53218, Japanese Patent No. 3949676, Japanese Patent No.
  • WO 2008/114858 International Publication Number WO 2009/008471, JP 2011-14727, International Publication Number WO 2009/001850, International Publication Number WO 2009/145179, International Publication Number Nos. WO2011 / 068157 and JP2013-19056 (resins, resin curing agents, compounds, curing accelerators, dielectrics, reaction catalysts, crosslinking agents, polymers, prepregs, skeletal materials, etc.) and / or You may form using the formation method and formation apparatus of a resin layer.
  • the type of the resin layer is not particularly limited.
  • epoxy resin polyimide resin, polyfunctional cyanate ester compound, maleimide compound, polymaleimide compound, maleimide resin, aromatic maleimide resin , Polyvinyl acetal resin, urethane resin, polyethersulfone (also referred to as polyethersulfone or polyethersulfone), polyethersulfone (also referred to as polyethersulfone or polyethersulfone) resin, aromatic polyamide resin, aromatic Polyamide resin polymer, rubber resin, polyamine, aromatic polyamine, polyamideimide resin, rubber modified epoxy resin, phenoxy resin, carboxyl group-modified acrylonitrile-butadiene resin, polyphenylene oxide, bismaleimide triazi Resins, thermosetting polyphenylene oxide resins, cyanate ester resins, carboxylic acid anhydrides, polyvalent carboxylic acid anhydrides, linear polymers having crosslinkable functional groups, polyphenylene ether resins, 2,2-bis
  • the epoxy resin has two or more epoxy groups in the molecule and can be used without any problem as long as it can be used for electric / electronic materials.
  • the epoxy resin is preferably an epoxy resin epoxidized using a compound having two or more glycidyl groups in the molecule.
  • bisphenol A type epoxy resin bisphenol F type epoxy resin, bisphenol S type epoxy resin, bisphenol AD type epoxy resin, novolac type epoxy resin, cresol novolac type epoxy resin, alicyclic epoxy resin, brominated (brominated) epoxy Resin, phenol novolac type epoxy resin, naphthalene type epoxy resin, brominated bisphenol A type epoxy resin, orthocresol novolac type epoxy resin, rubber modified bisphenol A type epoxy resin, glycidylamine type epoxy resin, triglycidyl isocyanurate, N, N -Glycidylamine compounds such as diglycidyl aniline, glycidyl ester compounds such as diglycidyl tetrahydrophthalate, phosphorus-containing epoxy resins, biphenyl type epoxy resin , Biphenyl novolac type epoxy resin, trishydroxyphenylmethane type epoxy resin, tetraphenylethane type epoxy resin, or a mixture of two or more types, or a hydrogenated product
  • the phosphorus-containing epoxy resin a known epoxy resin containing phosphorus can be used.
  • the phosphorus-containing epoxy resin is, for example, an epoxy resin obtained as a derivative from 9,10-dihydro-9-oxa-10-phosphaphenanthrene-10-oxide having two or more epoxy groups in the molecule. Is preferred.
  • the resin layer may include a dielectric (dielectric filler).
  • a dielectric (dielectric filler) is included in any of the above resin layers or resin compositions, it can be used for the purpose of forming the capacitor layer and increase the capacitance of the capacitor circuit.
  • the dielectric (dielectric filler) include BaTiO 3 , SrTiO 3 , Pb (Zr—Ti) O 3 (common name PZT), PbLaTiO 3 ⁇ PbLaZrO (common name PLZT), SrBi 2 Ta 2 O 9 (common name SBT), and the like.
  • a composite oxide dielectric powder having a perovskite structure is used.
  • the dielectric (dielectric filler) may be in powder form.
  • the powder characteristics of the dielectric (dielectric filler) are such that the particle size is in the range of 0.01 ⁇ m to 3.0 ⁇ m, preferably 0.02 ⁇ m to 2.0 ⁇ m. It is preferable that.
  • SEM scanning electron microscope
  • the length of the longest straight line across the dielectric particle is The length of the dielectric particle is defined as the diameter of the dielectric particle.
  • an average value of the diameters of the dielectric particles in the measurement visual field is defined as the dielectric particle size.
  • Examples of the resin and / or resin composition and / or compound contained in the resin layer include methyl ethyl ketone (MEK), cyclopentanone, dimethylformamide, dimethylacetamide, N-methylpyrrolidone, toluene, methanol, ethanol, propylene glycol monomethyl ether , Dimethylformamide, dimethylacetamide, cyclohexanone, ethyl cellosolve, N-methyl-2-pyrrolidone, N, N-dimethylacetamide, N, N-dimethylformamide and the like to obtain a resin liquid (resin varnish).
  • MEK methyl ethyl ketone
  • cyclopentanone dimethylformamide, dimethylacetamide, N-methylpyrrolidone, toluene
  • methanol ethanol
  • propylene glycol monomethyl ether Dimethylformamide, dimethylacetamide, cyclohexanone, ethyl cellosolve
  • the surface of the copper foil with a carrier is coated on the surface of the ultrathin copper layer by, for example, a roll coater method, and then heated and dried as necessary to remove the solvent to obtain a B stage state.
  • a hot air drying furnace may be used for drying, and the drying temperature may be 100 to 250 ° C., preferably 130 to 200 ° C.
  • the resin layer composition is dissolved using a solvent, and the resin solid content is 3 wt% to 70 wt%, preferably 3 wt% to 60 wt%, preferably 10 wt% to 40 wt%, more preferably 25 wt% to 40 wt%. It is good also as a resin liquid.
  • the resin layer is preferably a semi-cured resin film having a resin flow in the range of 5% to 35% when measured according to MIL-P-13949G in the MIL standard.
  • the resin flow refers to sampling of four 10 cm square samples from a surface-treated copper foil with a resin having a resin thickness of 55 ⁇ m in accordance with MIL-P-13949G in the MIL standard.
  • the surface-treated copper foil (resin-treated surface-treated copper foil) provided with the resin layer is obtained by superposing the resin layer on a substrate and then thermocompressing the whole to thermally cure the resin layer, and then the surface-treated copper foil.
  • the carrier is peeled off to expose the ultra-thin copper layer (of course, the surface on the intermediate layer side of the ultra-thin copper layer is exposed)
  • the surface-treated copper foil is used in a form in which a predetermined wiring pattern is formed from the surface opposite to the surface subjected to the roughening treatment.
  • this surface-treated copper foil with resin makes it possible to reduce the number of prepreg materials used when manufacturing a multilayer printed wiring board.
  • the copper-clad laminate can be manufactured even if the thickness of the resin layer is such that interlayer insulation can be ensured or no prepreg material is used.
  • the surface smoothness can be further improved by undercoating the surface of the substrate with an insulating resin.
  • the multilayer printed wiring board manufactured by the thickness of the prepreg material is used.
  • the thickness is reduced, and there is an advantage that an extremely thin multilayer printed wiring board in which the thickness of one layer is 100 ⁇ m or less can be manufactured.
  • the thickness of this resin layer is preferably 0.1 to 500 ⁇ m, more preferably 0.1 to 300 ⁇ m, more preferably 0.1 to 200 ⁇ m, and preferably 0.1 to 120 ⁇ m. More preferred.
  • the thickness of the resin layer is less than 0.1 ⁇ m, the adhesive strength is reduced, and when the copper foil with a carrier with the resin is laminated on the base material provided with the inner layer material without interposing the prepreg material, the circuit of the inner layer material It may be difficult to ensure interlayer insulation between the two.
  • the thickness of the resin layer is greater than 120 ⁇ m, it is difficult to form a resin layer having a target thickness in a single coating process, which may be economically disadvantageous because of extra material costs and man-hours.
  • the thickness of the resin layer is 0.1 ⁇ m to 5 ⁇ m, more preferably 0.5 ⁇ m to 5 ⁇ m, More preferably, the thickness is 1 ⁇ m to 5 ⁇ m in order to reduce the thickness of the multilayer printed wiring board.
  • the thickness of the resin layer is preferably 0.1 to 50 ⁇ m, more preferably 0.5 ⁇ m to 25 ⁇ m, and more preferably 1.0 ⁇ m to 15 ⁇ m. preferable.
  • the total resin layer thickness of the cured resin layer and the semi-cured resin layer is preferably 0.1 ⁇ m to 120 ⁇ m, preferably 5 ⁇ m to 120 ⁇ m, preferably 10 ⁇ m to 120 ⁇ m, and 10 ⁇ m to 60 ⁇ m. Are more preferred.
  • the thickness of the cured resin layer is preferably 2 ⁇ m to 30 ⁇ m, preferably 3 ⁇ m to 30 ⁇ m, and more preferably 5 to 20 ⁇ m.
  • the thickness of the semi-cured resin layer is preferably 3 ⁇ m to 55 ⁇ m, more preferably 7 ⁇ m to 55 ⁇ m, and even more preferably 15 to 115 ⁇ m. If the total resin layer thickness exceeds 120 ⁇ m, it may be difficult to produce a thin multilayer printed wiring board.
  • the total resin layer thickness is less than 5 ⁇ m, it is easy to form a thin multilayer printed wiring board, but an insulating layer between inner layer circuits This is because the resin layer may become too thin and the insulation between the circuits of the inner layer tends to become unstable. Moreover, when the cured resin layer thickness is less than 2 ⁇ m, it may be necessary to consider the surface roughness of the roughened copper foil surface. Conversely, if the cured resin layer thickness exceeds 20 ⁇ m, the effect of the cured resin layer may not be particularly improved, and the total insulating layer thickness becomes thick.
  • the thickness of the resin layer is 0.1 ⁇ m to 5 ⁇ m, in order to improve the adhesion between the resin layer and the copper foil with carrier, a heat-resistant layer and / or a rust-proof layer is formed on the ultrathin copper layer.
  • a heat-resistant layer and / or a rust-proof layer is formed on the ultrathin copper layer.
  • the thickness of the above-mentioned resin layer says the average value of the thickness measured by cross-sectional observation in arbitrary 10 points
  • this copper foil with a carrier with a resin, on the ultra-thin copper layer, or on the heat-resistant layer, rust-preventing layer, chromate-treated layer, or silane coupling-treated layer
  • the carrier can then be peeled off and manufactured in the form of a copper foil with resin without the carrier.
  • this copper foil with a carrier with a resin, on the ultra-thin copper layer, or on the heat-resistant layer, rust-preventing layer, chromate-treated layer, or silane coupling-treated layer
  • the carrier can then be peeled off and manufactured in the form of a copper foil with resin without the carrier.
  • a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention a step of laminating the copper foil with a carrier and an insulating substrate, the carrier After laminating the attached copper foil and the insulating substrate so that the ultrathin copper layer side faces the insulating substrate, a copper-clad laminate is formed through a step of peeling the carrier of the copper foil with carrier, and then a semi-additive method,
  • the method includes a step of forming a circuit by any one of the modified semi-additive method, the partly additive method, and the subtractive method. It is also possible for the insulating substrate to contain an inner layer circuit.
  • the semi-additive method refers to a method in which a thin electroless plating is performed on an insulating substrate or a copper foil seed layer, a pattern is formed, and then a conductive pattern is formed using electroplating and etching.
  • a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention Laminating the copper foil with carrier and an insulating substrate; After laminating the copper foil with carrier and the insulating substrate, the step of peeling the carrier of the copper foil with carrier, Removing all of the ultrathin copper layer exposed by peeling the carrier by a method such as etching or plasma using a corrosive solution such as acid, Providing a through hole or / and a blind via in the resin exposed by removing the ultrathin copper layer by etching; Performing a desmear process on the region including the through hole or / and the blind via, Providing an electroless plating layer for the region including the resin and the through hole or / and the blind via; Providing a plating resist on the electroless plating layer; Exposing the plating resist, and then removing the plating resist in
  • a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention Laminating the copper foil with carrier and an insulating substrate; After laminating the copper foil with carrier and the insulating substrate, the step of peeling the carrier of the copper foil with carrier, Removing all of the ultrathin copper layer exposed by peeling the carrier by a method such as etching or plasma using a corrosive solution such as acid, Providing an electroless plating layer on the surface of the resin exposed by removing the ultrathin copper layer by etching; Providing a plating resist on the electroless plating layer; Exposing the plating resist, and then removing the plating resist in a region where a circuit is formed; Providing an electrolytic plating layer in a region where the circuit from which the plating resist has been removed is formed; Removing the plating resist; Removing the electroless plating layer and
  • the modified semi-additive method is a method in which a metal foil is laminated on an insulating layer, a non-circuit forming portion is protected by a plating resist, and the copper is thickened in the circuit forming portion by electrolytic plating, and then the resist is removed. Then, a method of forming a circuit on the insulating layer by removing the metal foil other than the circuit forming portion by (flash) etching is indicated.
  • the step of preparing the copper foil with carrier and the insulating substrate according to the present invention Laminating the copper foil with carrier and an insulating substrate; After laminating the copper foil with carrier and the insulating substrate, the step of peeling the carrier of the copper foil with carrier, Providing a through hole or / and a blind via on the insulating substrate and the ultrathin copper layer exposed by peeling the carrier; Performing a desmear process on the region including the through hole or / and the blind via, Providing an electroless plating layer for the region including the through hole or / and the blind via; Providing a plating resist on the surface of the ultrathin copper layer exposed by peeling the carrier, Forming a circuit by electrolytic plating after providing the plating resist; Removing the plating resist; Removing the ultra-thin copper layer exposed by removing the plating resist by flash etching; including.
  • the step of preparing the carrier-attached copper foil and the insulating substrate according to the present invention Laminating the copper foil with carrier and an insulating substrate; After laminating the copper foil with carrier and the insulating substrate, the step of peeling the carrier of the copper foil with carrier, Providing a plating resist on the exposed ultrathin copper layer by peeling off the carrier; Exposing the plating resist, and then removing the plating resist in a region where a circuit is formed; Providing an electrolytic plating layer in a region where the circuit from which the plating resist has been removed is formed; Removing the plating resist; Removing the electroless plating layer and the ultrathin copper layer in a region other than the region where the circuit is formed by flash etching or the like; including.
  • the partial additive method means that a catalyst circuit is formed on a substrate provided with a conductor layer, and if necessary, a substrate provided with holes for through holes or via holes, and etched to form a conductor circuit. Then, after providing a solder resist or a plating resist as necessary, it refers to a method of manufacturing a printed wiring board by thickening through holes, via holes, etc. on the conductor circuit by electroless plating.
  • a step of preparing the copper foil with carrier and the insulating substrate according to the present invention Laminating the copper foil with carrier and an insulating substrate; After laminating the copper foil with carrier and the insulating substrate, the step of peeling the carrier of the copper foil with carrier, Providing a through hole or / and a blind via on the insulating substrate and the ultrathin copper layer exposed by peeling the carrier; Performing a desmear process on the region including the through hole or / and the blind via, Applying catalyst nuclei to the region containing the through-holes and / or blind vias; Providing an etching resist on the surface of the ultrathin copper layer exposed by peeling the carrier, Exposing the etching resist to form a circuit pattern; Removing the ultrathin copper layer and the catalyst nucleus by a method such as etching or plasma using a corrosive solution such as an acid to form
  • the subtractive method refers to a method of selectively removing unnecessary portions of the copper foil on the copper clad laminate by etching or the like to form a conductor pattern.
  • a step of preparing the carrier-attached copper foil and the insulating substrate according to the present invention Laminating the copper foil with carrier and an insulating substrate; After laminating the copper foil with carrier and the insulating substrate, the step of peeling the carrier of the copper foil with carrier, Providing a through hole or / and a blind via on the insulating substrate and the ultrathin copper layer exposed by peeling the carrier; Performing a desmear process on the region including the through hole or / and the blind via, Providing an electroless plating layer for the region including the through hole or / and the blind via; Providing an electroplating layer on the surface of the electroless plating layer; A step of providing an etching resist on the surface of the electrolytic plating layer or / and the ultrathin copper layer; Exposing the etching resist to form a circuit pattern; Removing the ultrathin copper layer and the electroless plat
  • a step of preparing the carrier-attached copper foil and the insulating substrate according to the present invention Laminating the copper foil with carrier and an insulating substrate; After laminating the copper foil with carrier and the insulating substrate, the step of peeling the carrier of the copper foil with carrier, Providing a through hole or / and a blind via on the insulating substrate and the ultrathin copper layer exposed by peeling the carrier; Performing a desmear process on the region including the through hole or / and the blind via, Providing an electroless plating layer for the region including the through hole or / and the blind via; Forming a mask on the surface of the electroless plating layer; Providing an electroplating layer on the surface of the electroless plating layer on which no mask is formed; A step of providing an etching resist on the surface of the electrolytic plating layer or / and the ultrathin copper layer; Exposing the etching resist to
  • ⁇ Through holes and / or blind vias and subsequent desmear steps may not be performed.
  • FIG. 1-A a copper foil with a carrier (first layer) having an ultrathin copper layer having a roughened layer formed on the surface is prepared.
  • FIG. 1-B a resist is applied on the roughened layer of the ultrathin copper layer, exposed and developed, and etched into a predetermined shape.
  • FIG. 1-C after circuit plating is formed, the resist is removed to form circuit plating having a predetermined shape.
  • FIG. 1A a copper foil with a carrier (first layer) having an ultrathin copper layer having a roughened layer formed on the surface is prepared.
  • FIG. 1-B a resist is applied on the roughened layer of the ultrathin copper layer, exposed and developed, and etched into a predetermined shape.
  • FIG. 1-C after circuit plating is formed, the resist is removed to form circuit plating having a predetermined shape.
  • an embedded resin is provided on the ultrathin copper layer so as to cover the circuit plating (so that the circuit plating is buried), and then the resin layer is laminated, and then another carrier is attached.
  • a copper foil (second layer) is bonded from the ultrathin copper layer side.
  • the carrier is peeled off from the second-layer copper foil with carrier.
  • laser drilling is performed at a predetermined position of the resin layer to expose the circuit plating and form a blind via.
  • copper is embedded in the blind via to form a via fill.
  • circuit plating is formed on the via fill as shown in FIGS. 1B and 1C.
  • the carrier is peeled off from the first layer of copper foil with carrier.
  • the ultrathin copper layers on both surfaces are removed by flash etching, and the surface of the circuit plating in the resin layer is exposed.
  • bumps are formed on the circuit plating in the resin layer, and copper pillars are formed on the solder.
  • the other carrier-attached copper foil may be the carrier-attached copper foil of the present invention, a conventional carrier-attached copper foil, or a normal copper foil.
  • one or more circuits may be formed on the second-layer circuit shown in FIG. 3H, and these circuits may be formed using a semi-additive method, a subtractive method, a partial additive method, or a modified semi-conductor method. You may carry out by any method of an additive method.
  • the carrier-attached copper foil used for the first layer may have a substrate on the carrier-side surface of the carrier-attached copper foil.
  • substrate or resin layer since the copper foil with a carrier used for the 1st layer is supported and it becomes difficult to wrinkle, there exists an advantage that productivity improves.
  • the substrate any substrate can be used as long as it has an effect of supporting the carrier-attached copper foil used in the first layer.
  • the carrier, prepreg, resin layer or known carrier, prepreg, resin layer, metal plate, metal foil, inorganic compound plate, inorganic compound foil, organic compound plate, organic compound A foil can be used.
  • the timing for forming the substrate on the carrier side surface is not particularly limited, but it is necessary to form the substrate before peeling off the carrier.
  • it is preferably formed before the step of forming a resin layer on the ultrathin copper layer side surface of the copper foil with carrier, and the step of forming a circuit on the ultrathin copper layer side surface of the copper foil with carrier More preferably, it is formed before.
  • the copper foil with a carrier according to the present invention is preferably controlled so that the color difference on the surface of the ultrathin copper layer satisfies the following (1).
  • the “color difference on the surface of the ultrathin copper layer” means the color difference on the surface of the ultrathin copper layer, or the color difference on the surface of the surface treatment layer when various surface treatments such as roughening treatment are applied. . That is, in the copper foil with a carrier according to the present invention, the color difference of the surface of the ultrathin copper layer, the roughening treatment layer, the heat resistance layer, the rust prevention layer, the chromate treatment layer or the silane coupling layer satisfies the following (1). It is preferably controlled.
  • the color difference ⁇ E * ab based on JIS Z8730 on the surface of the ultrathin copper layer, the roughened layer, the heat-resistant layer, the rust-proof layer, the chromate-treated layer or the silane coupling-treated layer is 45 or more.
  • the color differences ⁇ L, ⁇ a, and ⁇ b are respectively measured with a color difference meter, and are shown using the L * a * b color system based on JIS Z8730, taking into account black / white / red / green / yellow / blue. It is a comprehensive index and is expressed as ⁇ L: black and white, ⁇ a: reddish green, ⁇ b: yellow blue.
  • ⁇ E * ab is expressed by the following formula using these color differences.
  • the above-described color difference can be adjusted by increasing the current density when forming the ultrathin copper layer, decreasing the copper concentration in the plating solution, and increasing the linear flow rate of the plating solution.
  • the above-mentioned color difference can also be adjusted by performing a roughening process on the surface of an ultra-thin copper layer and providing a roughening process layer.
  • the current density is higher than that of the prior art (for example, 40 to 60 A) using an electrolytic solution containing copper and one or more elements selected from the group consisting of nickel, cobalt, tungsten, and molybdenum. / Dm 2 ) and the processing time can be shortened (for example, 0.1 to 1.3 seconds).
  • Ni alloy plating (for example, Ni—W alloy plating, Ni—Co—P alloy plating, Ni—Zn alloy plating) is applied to the surface of the treatment layer or the silane coupling treatment layer at a lower current density (0.1 to 1.. 3A / dm 2 ), and the processing time can be set long (20 to 40 seconds).
  • the color difference ⁇ E * ab based on JIS Z8730 on the ultrathin copper layer surface is 45 or more, for example, when forming a circuit on the ultrathin copper layer surface of the copper foil with carrier, the contrast between the ultrathin copper layer and the circuit As a result, visibility is improved and circuit alignment can be performed with high accuracy.
  • the color difference ⁇ E * ab based on JIS Z8730 on the surface of the ultrathin copper layer is preferably 50 or more, more preferably 55 or more, and even more preferably 60 or more.
  • the circuit plating can be formed at a predetermined position with high accuracy. Further, according to the printed wiring board manufacturing method as described above, since the circuit plating is embedded in the resin layer, for example, removal of the ultrathin copper layer by flash etching as shown in FIG. At this time, the circuit plating is protected by the resin layer and the shape thereof is maintained, thereby facilitating the formation of a fine circuit.
  • the circuit plating is protected by the resin layer, the migration resistance is improved, and the continuity of the circuit wiring is satisfactorily suppressed. For this reason, formation of a fine circuit becomes easy. Also, as shown in FIGS. 4-J and 4-K, when the ultrathin copper layer is removed by flash etching, the exposed surface of the circuit plating has a shape recessed from the resin layer, so that bumps are formed on the circuit plating. In addition, copper pillars can be easily formed thereon, and the production efficiency is improved.
  • a known resin or prepreg can be used as the embedding resin (resin).
  • a prepreg that is a glass cloth impregnated with BT (bismaleimide triazine) resin or BT resin, an ABF film or ABF manufactured by Ajinomoto Fine Techno Co., Ltd. can be used.
  • the resin layer and / or resin and / or prepreg as described in this specification can be used for the embedding resin (resin).
  • a general electrolytic raw foil having a thickness of 18 ⁇ m was produced under the above-described general electrolytic raw foil manufacturing conditions.
  • an ultrathin copper layer having an intermediate layer thickness of 1.5, 2, 3, 5 ⁇ m was formed by the following method to obtain an ultrathin copper foil with a carrier.
  • the balance of the process liquid (etching liquid, electrolytic solution) used for electrolysis, etching, surface treatment or plating described in this specification is water unless otherwise specified.
  • Ni layer intermediate layer: base plating 1
  • An Ni layer having an adhesion amount of 1000 ⁇ g / dm 2 was formed on the S surface of the copper foil carrier by electroplating with a roll-to-roll type continuous plating line under the following conditions. Specific plating conditions are described below.
  • Nickel sulfate 270 to 280 g / L
  • Nickel chloride 35 to 45 g / L
  • Nickel acetate 10-20g / L
  • Boric acid 30-40g / L
  • Brightener Saccharin, butynediol, etc.
  • Leveling agent 1 bis (3sulfopropyl) disulfide
  • Leveling agent 2 amine compound
  • the following amine compound was used as the leveling agent 2.
  • R 1 and R 2 are selected from the group consisting of a hydroxyalkyl group, an ether group, an aryl group, an aromatic substituted alkyl group, an unsaturated hydrocarbon group, and an alkyl group.
  • Electrolyte temperature 50-80 ° C Current density: 100 A / dm 2
  • each surface treatment of roughening treatment, barrier treatment, rust prevention treatment, and silane coupling agent application was performed on the surface of the ultrathin copper layer in this order.
  • Each processing condition is shown below.
  • Barrier layer (brass plating) formation conditions of Examples 1, 4, 6, 10 and Comparative Examples 1, 3, 8, and 13 Current density using brass plating bath with copper concentration 50-80g / L, zinc concentration 2-10g / L, sodium hydroxide concentration 50-80g / L, sodium cyanide concentration 5-30g / L, temperature 60-90 ° C A plating electric quantity of 30 As / dm 2 was applied to the surface on which the roughening treatment layer was formed at 5 to 10 A / dm 2 (multistage treatment).
  • rust prevention treatment For Examples 1, 2, 4 to 7, and Comparative Examples 1, 3, 4, 8, 9, 13, and 14, rust prevention treatment (chromate treatment) is performed under the following conditions to form a rust prevention treatment layer. did. (Chromate conditions) CrO 3 : 2.5 g / L, Zn: 0.7 g / L, Na 2 SO 4 : 10 g / L, pH 4.8, an electric quantity of 0.7 As / dm 2 in a chromate bath at 54 ° C. Addition.
  • Silane coupling treatment For Examples 1, 2, 4 to 7, and Comparative Examples 1, 3, 4, 8, 9, 13, and 14, the silane coupling agent treatment was performed under the following conditions to form a silane coupling treatment layer. . The surface of the copper foil subjected to the roughening treatment was sprayed with an aqueous solution having a pH of 7 to 8 containing 0.2 to 2% of alkoxysilane, thereby applying a silane coupling agent.
  • Example 10 and Comparative Example 1 formation of the resin layer was also performed on the following conditions after the antirust process and the silane coupling treatment agent application.
  • Resin synthesis example To a 2-liter three-necked flask equipped with a stainless steel vertical stirring bar, a trap with a nitrogen inlet tube and a stopcock, and a reflux condenser with a ball condenser, 117.68 g (400 mmol) of 4′-biphenyltetracarboxylic dianhydride, 87.7 g (300 mmol) of 1,3-bis (3-aminophenoxy) benzene, 4.0 g (40 mmol) of ⁇ -valerolactone, 4.
  • NMP N-methyl-2-pyrrolidone
  • toluene 20 g were added, heated at 180 ° C. for 1 hour, cooled to near room temperature, and then 3, 4, 3 ′, 4′-. 29.42 g (100 mmol) of biphenyltetracarboxylic dianhydride, 2,2-bis ⁇ 4- (4-aminophenoxy) phenyl ⁇ propane 82.12 (200 mmol), 200 g of NMP, toluene 40g added and after 1 hour mixing at room temperature, and heated for 3 hours at 180 ° C., to obtain a 38% solids polyimide block copolymer.
  • the block copolymerized polyimide solution obtained in the synthesis example was further diluted with NMP to obtain a block copolymerized polyimide solution having a solid content of 10%.
  • bis (4-maleimidophenyl) methane BMI-H, Silica / Isei Chemical Co., Ltd.
  • Bis (4-maleimidophenyl) methane solid content weight: block copolymerized polyimide solid content weight contained in resin solution 35: 65)
  • a resin solution was prepared by dissolving and mixing at 60 ° C. for 20 minutes.
  • Example 28 the resin solution was applied to the M surface (high gloss surface) of the copper foil, and in Example 8, the ultrathin copper surface of the copper foil using a reverse roll coating machine. Then, after drying at 120 ° C. for 3 minutes and at 160 ° C. for 3 minutes, finally, heat treatment was performed at 300 ° C. for 2 minutes to produce a copper foil provided with a resin layer. The thickness of the resin layer was 2 ⁇ m.
  • the obtained copper foil with a carrier having a resin layer was bonded to both surfaces of a BT (bismaleimide triazine) resin made by Mitsubishi Gas Chemical Co., Ltd. having a thickness of 100 ⁇ m from the resin layer side.
  • BT bismaleimide triazine
  • the carrier of the copper foil with a carrier was peeled, and the double-sided copper clad laminated body was created. Thereafter, a pulsed laser was irradiated from the exposed ultrathin copper layer surface side to form a through hole.
  • the number of laser pulses (number of shots) required for forming the through hole in the double-sided copper clad laminate produced using the carrier-attached copper foil of Example 10 was that of Comparative Example 1. It was less than the double-sided copper clad lamination produced using the copper foil with a carrier. Therefore, the double-sided copper clad laminate produced using the copper foil with a carrier of Example 10 is considered to have higher productivity.
  • the copper foil with carrier obtained as described above was evaluated by the following methods. ⁇ Surface roughness of ultra-thin copper layer> The surface roughness Rz (laser) of the ultra-thin copper layer was measured with an Olympus laser microscope OLS4000 in accordance with JIS B0601-1994. Rz (laser) was arbitrarily measured at 10 locations, and the average value at 10 locations of the Rz (laser) was defined as the value of Rz (laser).
  • Rz is perpendicular to the traveling direction of the electrolytic copper foil in the manufacturing apparatus for the electrolytic copper foil used as the carrier under the conditions of an evaluation length of 647 ⁇ m and a cut-off value of zero when observing the ultrathin copper layer and the carrier surface with a magnification of 1000 times. Each value was determined by measuring in the correct direction (TD). The measurement ambient temperature of Rz on the surface with a laser microscope was 23 to 25 ° C.
  • DF was peeled off with a stripping solution (sodium hydroxide), and 55 mm ⁇ 55 mm per one on the ultrathin copper layer surface.
  • a copper-plated wiring with a line-and-space (L / S) 7.5 ⁇ m / 7.5 ⁇ m was formed for each region of a size of.
  • a resin BT (bismaleimide triazine) resin
  • BT bismaleimide triazine
  • Each obtained wiring board was evaluated for the presence or absence of insulation deterioration between wiring patterns using a migration measuring machine (IMV MIG-9000) under the following measurement conditions.
  • the light absorption was measured as follows. The total reflectance of light having a wavelength of 400 nm on the surface of the ultrathin copper layer of each copper foil with carrier was measured, and the light absorptance having a wavelength of 400 nm was measured by the following equation. In the present invention, when the wavelength of light is 400 nm, the light absorptance is measured because the light used when exposing a dry film to be a copper plating resist when forming a copper plating circuit is used. This is because the wavelength of is approximately 400 nm.
  • [Absorptance of light having a wavelength of 400 nm] (%) 100 (%) ⁇ [Total reflectance of light having a wavelength of 400 nm] (%)
  • the measurement of the total reflectance of light was performed for 200 nm to 2600 nm, and the measured value of the total reflectance of light when the wavelength was 400 nm was adopted.
  • the measurement of the total reflectance of the light is performed at one location within a region within 50 mm from both ends and one location within a 50 mm ⁇ 50 mm region at the center in the long side direction of each sample of the copper foil with carrier. A total of three locations were conducted. The three measurement points are shown in FIG.
  • the value of the arithmetic mean of the value of the total reflectance of the light whose wavelength measured at three places is 400 nm was made into the total reflectance of the light whose wavelength of the said sample sheet is 400 nm.
  • the above-mentioned region within 50 mm from both ends and the 50 mm ⁇ 50 mm region at the center may overlap.
  • ⁇ Measurement device U-4100 (manufactured by Hitachi, Ltd., ultraviolet-visible near-infrared spectrophotometer (solid)) ⁇ Measurement conditions> Measurement method: Total reflection method (Reference: Standard white plate made of aluminum oxide) Mode: Total reflection Measurement mode: Wavelength scan Data mode:% R Measurement start wavelength: 2600.00 nm Measurement end wavelength: 200.00 nm Sampling interval: 1.00 nm Incident angle: The recommended setting (10 °) of the measuring apparatus.
  • Detector integrating sphere / photomultiplier tube (200nm to 850nm) : Integrating sphere / PbS (850 nm to 2600 nm) Detector switching wavelength: 850 nm Photomultiplier voltage: Automatic 1 Light source switching mode: automatic switching Light source switching wavelength: 340.00 nm Baseline settings: Recommended settings for the above measuring device.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

 極薄銅層表面の回路形成性が良好なキャリア付銅箔を提供する。キャリア付銅箔は、キャリア、中間層、極薄銅層をこの順に有する。極薄銅層表面の波長が400nmである光の吸収率が85%以上である。

Description

キャリア付銅箔、積層体、プリント配線板、及び、プリント配線板の製造方法
 本発明は、キャリア付銅箔、積層体、プリント配線板、及び、プリント配線板の製造方法に関し、特に、ファインパターン用のプリント配線基板の製造時に用いるキャリア付銅箔、積層体、プリント配線板、及び、プリント配線板の製造方法に関する。
 プリント配線板はここ半世紀に亘って大きな進展を遂げ、今日ではほぼすべての電子機器に使用されるまでに至っている。近年の電子機器の小型化、高性能化ニーズの増大に伴い搭載部品の高密度実装化や信号の高周波化が進展し、プリント配線板に対して導体パターンの微細化(ファインピッチ化)や高周波対応等が求められており、特にプリント配線板上にICチップを載せる場合、L(ライン)/S(スペース)=20μm/20μm以下のファインピッチ化が求められている。
 プリント配線板はまず、銅箔とガラスエポキシ基板、BT樹脂、ポリイミドフィルムなどを主とする絶縁基板を貼り合わせた銅張積層体として製造される。貼り合わせは、絶縁基板と銅箔を重ね合わせて加熱加圧させて形成する方法(ラミネート法)、または、絶縁基板材料の前駆体であるワニスを銅箔の被覆層を有する面に塗布し、加熱・硬化する方法(キャスティング法)が用いられる。
 ファインピッチ化に伴って銅張積層体に使用される銅箔の厚みも9μm、さらには5μm以下になるなど、箔厚が薄くなりつつある。ところが、箔厚が9μm以下になると前述のラミネート法やキャスティング法で銅張積層体を形成するときのハンドリング性が極めて悪化する。そこで、厚みのある金属箔をキャリアとして利用し、これに剥離層を介して極薄銅層を形成したキャリア付銅箔が登場している。キャリア付銅箔の一般的な使用方法としては、特許文献1等に開示されているように、極薄銅層の表面を絶縁基板に貼り合わせて熱圧着後に、キャリアを、剥離層を介して剥離する。
 キャリア付銅箔を用いたプリント配線板の作製において、キャリア付銅箔の典型的な使用方法は、まず、キャリア付銅箔を絶縁基板へ積層した後に極薄銅層からキャリアを剥離する。次に、キャリアを剥がして露出した極薄銅層の上に光硬化性樹脂で形成されためっきレジストを設ける。次に、めっきレジストの所定領域に対して露光することで当該領域を硬化させる。続いて、非露光領域の硬化されていないめっきレジストを除去した後、当該レジスト除去領域に電解めっき層を設ける。次に、硬化しためっきレジストを除去することで、回路が形成された絶縁基板が得られ、これを用いてプリント配線板を作製する。
特開2006-022406号公報
 このようなプリント配線板の製造方法において、絶縁基板上に形成される回路は、露光により硬化させためっきレジストの形状に対応する。そのため、硬化させためっきレジストの形状が不良であると、回路の形状も不良となり、ファインピッチ回路の形成が困難となる。また、キャリア付銅箔の極薄銅層の表面に回路めっきを形成し、当該形成した回路めっきを覆うように(回路めっきが埋没するように)極薄銅層上に埋め込み樹脂を設けて樹脂層を積層し、樹脂層の所定位置に穴あけを行い、回路めっきを露出させてブラインドビアを形成して積層体の複数の層間で回路や配線を導通させる、いわゆる埋め込み法を用いたプリント配線板の作製においては、各層間での回路の位置に求められる精度が非常に高く、所望の形状や位置に正確に回路を形成することが必要である。
 しかしながら、極薄銅層表面にめっきレジストを設け、めっきレジストの所定領域に対して露光すると、通常めっきレジストは光透過性であるため、光がめっきレジストを透過して極薄銅層表面で反射する。このときの反射光には、通常、極薄銅層表面に垂直な方向に反射する正反射光と、垂直に反射せずに広がって反射する拡散反射光とがある。このうち、拡散反射光はめっきレジストの硬化させたい領域以外の領域にも進入してしまい、硬化させたい領域以外にあるめっきレジストも硬化してしまう。このため、従来、めっきレジストの硬化させたい領域を精度良く加工することが困難であり、対応する回路形状を精度良く形成することが困難であるという問題がある。
 そこで、本発明は、極薄銅層表面の回路形成性が良好なキャリア付銅箔を提供することを課題とする。
 上記目的を達成するため、本発明者は鋭意研究を重ねたところ、キャリア付銅箔の極薄銅層表面の光吸収性を制御することが、極薄銅層表面の回路形成性の向上に極めて効果的であることを見出した。
 本発明は上記知見を基礎として完成したものであり、一側面において、キャリア、中間層、極薄銅層をこの順に有するキャリア付銅箔であって、前記極薄銅層表面の波長が400nmである光の吸収率が85%以上であるキャリア付銅箔である。
 本発明のキャリア付銅箔は一実施形態において、前記極薄銅層表面の波長が400nmである光の吸収率が87%以上である。
 本発明のキャリア付銅箔は別の一実施形態において、前記極薄銅層表面の波長が400nmである光の吸収率が90%以上である。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記極薄銅層表面の波長が400nmである光の吸収率が91%以上である。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記極薄銅層表面の波長が400nmである光の吸収率が92%以上である。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記極薄銅層表面の波長が400nmである光の吸収率が93%以上である。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記極薄銅層表面の波長が400nmである光の吸収率が95%以上である。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記極薄銅層の表面を、JIS B0601-1994に準拠してレーザー顕微鏡で測定したとき、前記表面の粗さRzの平均値が1.7μm以下である。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記キャリアが電解銅箔または圧延銅箔で形成されている。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記極薄銅層及び前記キャリアの少なくとも一方の表面、又は、両方の表面に粗化処理層を有する。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記粗化処理層が、銅、ニッケル、コバルト、リン、タングステン、ヒ素、モリブデン、クロム及び亜鉛からなる群から選択されたいずれかの単体又はいずれか1種以上を含む合金からなる層である。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記粗化処理層の表面に、樹脂層を備える。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記粗化処理層の表面に、耐熱層、防錆層、クロメート処理層及びシランカップリング処理層からなる群から選択された1種以上の層を有する。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記極薄銅層及び前記キャリアの少なくとも一方の表面、又は、両方の表面に耐熱層、防錆層、クロメート処理層及びシランカップリング処理層からなる群から選択された1種以上の層を有する。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記耐熱層、防錆層、クロメート処理層及びシランカップリング処理層からなる群から選択された1種以上の層の上に樹脂層を備える。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記極薄銅層上に樹脂層を備える。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記樹脂層が接着用樹脂である。
 本発明のキャリア付銅箔は更に別の一実施形態において、前記樹脂層が半硬化状態の樹脂である。
 本発明は更に別の一側面において、本発明のキャリア付銅箔を用いて製造した積層体である。
 本発明の積層体は一実施形態において、前記キャリア付銅箔を一対備え、前記一対のキャリア付銅箔を互いに積層して構成された積層体であり、前記キャリア付銅箔において平面視したときに前記キャリア付銅箔の積層部分の外周の少なくとも一部が樹脂又はプリプレグで覆われてなる。
 本発明の積層体は別の一実施形態において、前記キャリア付銅箔を一対備え、前記一対のキャリア付銅箔の間に樹脂又はプリプレグを有するように構成された積層体であり、前記キャリア付銅箔において平面視したときに前記キャリア付銅箔の積層部分の外周の少なくとも一部が樹脂又はプリプレグで覆われてなる。
 本発明の積層体は更に別の一実施形態において、前記キャリア付銅箔において平面視したときに前記キャリア付銅箔の積層部分の外周の全体にわたって樹脂又はプリプレグで覆われてなる。
 本発明は別の一側面において、本発明のキャリア付銅箔を用いて製造したプリント配線板である。
 本発明は更に別の一側面において、本発明のキャリア付銅箔と絶縁基板とを準備する工程、前記キャリア付銅箔と絶縁基板とを積層する工程、前記キャリア付銅箔と絶縁基板とを積層した後に、前記キャリア付銅箔のキャリアを剥がす工程を経て銅張積層体を形成し、その後、セミアディティブ法、サブトラクティブ法、パートリーアディティブ法又はモディファイドセミアディティブ法のいずれかの方法によって、回路を形成する工程を含むプリント配線板の製造方法である。
 本発明は更に別の一側面において、本発明のキャリア付銅箔の前記極薄銅層側表面または前記キャリア側表面に回路を形成する工程、
 前記回路が埋没するように前記キャリア付金属箔の前記極薄銅層側表面または前記キャリア側表面に樹脂層を形成する工程、
 前記樹脂層上に回路を形成する工程、
 前記樹脂層上に回路を形成した後に、前記キャリアまたは前記極薄銅層を剥離させる工程、及び、
 前記キャリアまたは前記極薄銅層を剥離させた後に、前記極薄銅層または前記キャリアを除去することで、前記極薄銅層側表面または前記キャリア側表面に形成した、前記樹脂層に埋没している回路を露出させる工程
を含むプリント配線板の製造方法である。
 本発明のプリント配線板の製造方法は一実施形態において、前記樹脂層上に回路を形成する工程が、前記樹脂層上に別のキャリア付銅箔を極薄銅層側から貼り合わせ、前記樹脂層に貼り合わせたキャリア付銅箔を用いて前記回路を形成する工程である。
 本発明のプリント配線板の製造方法は別の一実施形態において、前記樹脂層上に貼り合わせる別のキャリア付銅箔が、本発明のキャリア付銅箔である。
 本発明のプリント配線板の製造方法は更に別の一実施形態において、前記樹脂層上に回路を形成する工程が、セミアディティブ法、サブトラクティブ法、パートリーアディティブ法又はモディファイドセミアディティブ法の何れかの方法によって行われる。
 本発明のプリント配線板の製造方法は更に別の一実施形態において、キャリアを剥離する前に、キャリア付銅箔のキャリア側表面に基板を形成する工程を更に含む。
 本発明によれば、極薄銅層表面の回路形成性が良好なキャリア付銅箔を提供することができる。
A~Cは、本発明のキャリア付銅箔を用いたプリント配線板の製造方法の具体例に係る、回路めっき・レジスト除去までの工程における配線板断面の模式図である。 D~Fは、本発明のキャリア付銅箔を用いたプリント配線板の製造方法の具体例に係る、樹脂及び2層目キャリア付銅箔積層からレーザー穴あけまでの工程における配線板断面の模式図である。 G~Iは、本発明のキャリア付銅箔を用いたプリント配線板の製造方法の具体例に係る、ビアフィル形成から1層目のキャリア剥離までの工程における配線板断面の模式図である。 J~Kは、本発明のキャリア付銅箔を用いたプリント配線板の製造方法の具体例に係る、フラッシュエッチングからバンプ・銅ピラー形成までの工程における配線板断面の模式図である。 実施例に係るサンプルシートの測定箇所を示す模式図である。 本発明の一実施形態に係る積層体10の平面模式図である。 本発明の一実施形態に係る積層体10の断面模式図である。 本発明の別の一実施形態に係る積層体20の断面模式図である。 本発明の更に別の一実施形態に係る積層体30の断面模式図である。 本発明の更に別の一実施形態に係る積層体40の断面模式図である。 本発明の更に別の一実施形態に係る積層体50の断面模式図である。
<キャリア付銅箔>
 本発明のキャリア付銅箔は、キャリア、中間層、極薄銅層をこの順に有する。キャリア付銅箔自体の使用方法は当業者に周知であるが、例えば極薄銅層の表面を紙基材フェノール樹脂、紙基材エポキシ樹脂、合成繊維布基材エポキシ樹脂、ガラス布・紙複合基材エポキシ樹脂、ガラス布・ガラス不織布複合基材エポキシ樹脂及びガラス布基材エポキシ樹脂、ポリエステルフィルム、ポリイミドフィルム等の絶縁基板に貼り合わせて熱圧着後にキャリアを剥がし、絶縁基板に接着した極薄銅層を目的とする導体パターンにエッチングし、最終的に積層体(銅張積層体等)、又は、プリント配線板等を製造することができる。
<キャリア>
 本発明に用いることのできるキャリアは典型的には金属箔または樹脂フィルムであり、例えば銅箔、銅合金箔、ニッケル箔、ニッケル合金箔、鉄箔、鉄合金箔、ステンレス箔、アルミニウム箔、アルミニウム合金箔、絶縁樹脂フィルム、ポリイミドフィルム、LCDフィルムの形態で提供される。
 本発明に用いることのできるキャリアは典型的には圧延銅箔や電解銅箔の形態で提供される。一般的には、電解銅箔は硫酸銅めっき浴からチタンやステンレスのドラム上に銅を電解析出して製造され、圧延銅箔は圧延ロールによる塑性加工と熱処理を繰り返して製造される。銅箔の材料としてはタフピッチ銅(JIS H3100 合金番号C1100)や無酸素銅(JIS H3100 合金番号C1020またはJIS H3510 合金番号C1011)といった高純度の銅の他、例えばSn入り銅、Ag入り銅、Cr、Zr又はMg等を添加した銅合金、Ni及びSi等を添加したコルソン系銅合金のような銅合金も使用可能である。なお、本明細書において用語「銅箔」を単独で用いたときには銅合金箔も含むものとする。
 本発明に用いることのできるキャリアの厚さについても特に制限はないが、キャリアとしての役目を果たす上で適した厚さに適宜調節すればよく、例えば12μm以上とすることができる。但し、厚すぎると生産コストが高くなるので一般には35μm以下とするのが好ましい。従って、キャリアの厚みは典型的には12~300μmであり、より典型的には12~150μmであり、より典型的には12~70μmであり、より典型的には18~35μmである。
<中間層>
 キャリアの片面又は両面上には中間層を設ける。銅箔キャリアと中間層との間に他の層を設けてもよい。本発明で用いる中間層は、キャリア付銅箔が絶縁基板への積層工程前にはキャリアから極薄銅層が剥離し難い一方で、絶縁基板への積層工程後にはキャリアから極薄銅層が剥離可能となるような構成であれば特に限定されない。例えば、本発明のキャリア付銅箔の中間層はCr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn、これらの合金、これらの水和物、これらの酸化物、有機物からなる群から選択される一種又は二種以上を含んでも良い。また、中間層は複数の層であっても良い。
 また、例えば、中間層はキャリア側からCr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Znで構成された元素群から選択された一種の元素からなる単一金属層、或いは、Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Znで構成された元素群から選択された一種又は二種以上の元素からなる合金層を形成し、その上にCr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Znで構成された元素群から選択された一種又は二種以上の元素の水和物または酸化物または有機物からなる層を形成することで構成することができる。
 また、例えば中間層は、キャリア側からCr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Znの元素群の内何れか一種の元素からなる単一金属層、あるいはCr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Znの元素群から選択された一種以上の元素からなる合金層、その次にCr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Znの元素群の内何れか一種の元素からなる単一金属層、あるいはCr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Znの元素群から選択された一種以上の元素からなる合金層で構成することができる。また、他の層には中間層として用いることができる層構成を用いてもよい。
 中間層を片面にのみ設ける場合、キャリアの反対面にはNiめっき層などの防錆層を設けることが好ましい。なお、中間層をクロメート処理や亜鉛クロメート処理やめっき処理で設けた場合には、クロムや亜鉛など、付着した金属の一部は水和物や酸化物となっている場合があると考えられる。
 また、例えば、中間層は、キャリア上に、ニッケル、ニッケル-リン合金又はニッケル-コバルト合金と、クロムとがこの順で積層されて構成することができる。ニッケルと銅との接着力はクロムと銅の接着力よりも高いので、極薄銅層を剥離する際に、極薄銅層とクロムとの界面で剥離するようになる。また、中間層のニッケルにはキャリアから銅成分が極薄銅層へと拡散していくのを防ぐバリア効果が期待される。中間層におけるニッケルの付着量は好ましくは100μg/dm2以上40000μg/dm2以下、より好ましくは100μg/dm2以上4000μg/dm2以下、より好ましくは100μg/dm2以上2500μg/dm2以下、より好ましくは100μg/dm2以上1000μg/dm2未満であり、中間層におけるクロムの付着量は5μg/dm2以上100μg/dm2以下であることが好ましい。中間層を片面にのみ設ける場合、キャリアの反対面にはNiめっき層などの防錆層を設けることが好ましい。
 <ストライクめっき>
 中間層の上には極薄銅層を設ける。その前に極薄銅層のピンホールを低減させるために銅-リン合金によるストライクめっきを行ってもよい。ストライクめっきにはピロリン酸銅めっき液などが挙げられる。
<極薄銅層>
 中間層の上には極薄銅層を設ける。なお、中間層と極薄銅層との間には他の層を設けてもよい。
 極薄銅層は、硫酸銅、ピロリン酸銅、スルファミン酸銅、シアン化銅等の電解浴を利用した電気めっきにより形成することができ、一般的な電解銅箔で使用され、高電流密度での銅箔形成が可能であることから硫酸銅浴が好ましい。極薄銅層の厚みは特に制限はないが、一般的にはキャリアよりも薄く、例えば12μm以下である。典型的には0.5~12μmであり、より典型的には1.5~5μmであり、より典型的には2~5μmである。なお、極薄銅層はキャリアの両面に設けてもよい。また、他の層には中間層として用いることができる構成の層を用いてもよい。
 本発明のキャリア付銅箔を用いて積層体(銅張積層体等)を作製することができる。当該積層体としては、例えば、「極薄銅層/中間層/キャリア/樹脂又はプリプレグ」の順に積層された構成であってもよく、「極薄銅層/中間層/キャリア/樹脂又はプリプレグ/キャリア/中間層/極薄銅層」の順に積層された構成であってもよい。前記樹脂又はプリプレグは後述する樹脂層であってもよく、後述する樹脂層に用いる樹脂、樹脂硬化剤、化合物、硬化促進剤、誘電体、反応触媒、架橋剤、ポリマー、プリプレグ、骨格材等を含んでもよい。なお、キャリア付銅箔は平面視したときに樹脂又はプリプレグより小さくてもよい。
 本発明の積層体は、本発明のキャリア付銅箔を一対備え、一対のキャリア付銅箔を互いに積層して構成された積層体であり、キャリア付銅箔において平面視したときにキャリア付銅箔の積層部分の外周の少なくとも一部が樹脂又はプリプレグで覆われてなるものであってもよい。また、このとき、積層体は、一対のキャリア付銅箔を互いに分離可能に接触させて構成されていてもよい。また、キャリア付銅箔において平面視したときにキャリア付銅箔の積層部分の外周の全体にわたって樹脂又はプリプレグで覆われてなるものであってもよい。このような構成とすることにより、キャリア付銅箔を平面視したときに、キャリア付銅箔の積層部分が樹脂又はプリプレグにより覆われ、他の部材がこの部分の側方向、すなわち積層方向に対して横からの方向から当たることを防ぐことができるようになり、結果としてハンドリング中のキャリア付銅箔同士の剥がれを少なくすることができる。また、キャリア付銅箔の積層部分の外周を露出しないように樹脂又はプリプレグで覆うことにより、前述したような薬液処理工程におけるこの界面への薬液の浸入を防ぐことができ、キャリア付銅箔の腐食や侵食を防ぐことができる。
 また、本発明の積層体は、本発明のキャリア付銅箔を一対備え、一対のキャリア付銅箔の間に樹脂又はプリプレグを有するように構成された積層体であり、キャリア付銅箔において平面視したときにキャリア付銅箔の積層部分の外周の少なくとも一部が樹脂又はプリプレグで覆われてなるものであってもよい。当該形態の一例として、キャリア付銅箔の端部(すなわち、キャリア付銅箔を平面視したときの前記キャリア付銅箔の積層部分の外周部分)が樹脂又はプリプレグで覆われた積層体の具体的な構成について図を用いて説明する。図6(積層体10の平面模式図)及び図7(積層体10の断面模式図)に示すように、積層体10は、本発明のキャリア付銅箔11を一対備え、一対のキャリア付銅箔11(キャリア12、中間層13、極薄銅層14)の間に樹脂(板状樹脂18)またはプリプレグ(板状プリプレグ19)を有するように構成された積層体であり、キャリア付銅箔11において平面視したときにキャリア付銅箔11の樹脂又はプリプレグへの積層部分の外周の少なくとも一部が樹脂15又はプリプレグ16で覆われて構成されている。また、別の一実施形態として、キャリア付銅箔11において平面視したときにキャリア付銅箔11の樹脂(板状樹脂18)またはプリプレグ(板状プリプレグ19)への積層部分の外周の全体にわたって樹脂15又はプリプレグ16で覆われて構成されていてもよい。
 このような構成とすることにより、キャリア付銅箔11を平面視したときに、キャリア付銅箔11の樹脂(板状樹脂18)またはプリプレグ(板状プリプレグ19)への積層部分が樹脂15又はプリプレグ16により覆われ、他の部材がこの部分の側方向、すなわち積層方向に対して横からの方向から当たることを防ぐことができるようになり、結果としてハンドリング中のキャリア付銅箔11同士の剥がれを少なくすることができる。また、キャリア付銅箔11の樹脂(板状樹脂18)またはプリプレグ(板状プリプレグ19)への積層部分の外周を露出しないように樹脂15又はプリプレグ16で覆うことにより、前述したような薬液処理工程におけるこの界面への薬液の浸入を防ぐことができ、キャリア付銅箔11の腐食や侵食を防ぐことができる。
 また、樹脂15又はプリプレグ16がキャリア付銅箔11を平面視したときに開口部17を有するようにキャリア付銅箔11の樹脂(板状樹脂18)またはプリプレグ(板状プリプレグ19)への積層部分の外周を覆い、当該開口部17においてキャリア付銅箔11が露出していてもよい。当該開口部17は、通常のフォトリソグラフィ技術や、マスキングテープやマスキングシート等を積層した後に開口部17のみエッチング除去する技術、または樹脂15又はプリプレグ16に対して、プレスにより、二つのキャリア付銅箔11を接触させて得られる積層物を圧着または熱圧着することなどにより形成することができる。当該開口部17は、平面視したときに、キャリア付銅箔11の端部(外周)より内側で形成されていてもよいし、キャリア付銅箔11の端部または二つのキャリア付銅箔11の積層部分の外周の少なくとも一部に到達していてもよい。
 また、図7に示す積層体10は、キャリア付銅箔11を、それぞれ極薄銅層14が内側となるように積層しているが、これに限られず、図8に示す積層体20のように極薄銅層24がそれぞれ外側となるように積層して構成してもよいし、一方のキャリア付銅箔を極薄銅層が内側となるように積層し、他方のキャリア付銅箔を極薄銅層が外側となるように積層してもよい。
 本発明の積層体は、図7~図9に示すように、一つの積層体10、20、30の中に、一対のキャリア付銅箔11、21、31を互いに接触させた積層物を二つ以上含み、当該一対のキャリア付銅箔11、21、31の間に設けられる板状樹脂18、28、38又は板状プリプレグ19、29、39と、樹脂15、25、35又はプリプレグ16、26、36とを一体的に形成してもよい。すなわち、板状樹脂18、28、38又は板状プリプレグ19、29、39と、樹脂15、25、35又はプリプレグ16、26、36とを同じタイミングで加熱硬化させるなどして一体的に形成してもよい。
 また、本発明の積層体は、図10、図11に示すように、板状樹脂48、58又は板状プリプレグ49、59と、樹脂45、55又はプリプレグ46、56とが別々の部材として形成されていてもよい。すなわち、積層体40、50において、キャリア付銅箔41、51で挟まれる板状樹脂48、58又は板状プリプレグ49、59と、積層面を側面から覆うように形成した樹脂45、55又はプリプレグ46、56とを異なるタイミングで形成し、図7~図9のように板状樹脂と積層面を覆う樹脂とが一体にならないようにしてもよい。なお、図10、図11において、板状樹脂48、58又は板状プリプレグ49、59と、樹脂45、55又はプリプレグ46、56とが異なる種類であってもよいし、同じ種類であってもよい。例えば、板状プリプレグ49、59と、エポキシ樹脂などの樹脂45、55とを用いて構成することができる。なお、板状樹脂18、28、38、48、58若しくは板状プリプレグ19、29、39、49、59及び樹脂15、25、35、45、55若しくはプリプレグ16、26、36、46、56は後述する樹脂層であってもよく、後述する樹脂層に用いる樹脂、樹脂硬化剤、化合物、硬化促進剤、誘電体、反応触媒、架橋剤、ポリマー、プリプレグ、骨格材等を含んでもよい。
 なお、図10、図11に示す積層体40、50は、例えば板状樹脂48、58又は板状プリプレグ49、59の両面に、キャリア付銅箔41、51をそれぞれ積層し、必要に応じて、表面のキャリア付銅箔41、51をマスクして、積層面に対して側面から後述するような樹脂を塗布して加熱硬化させることで作製してもよい。
 また、図6~11に示す積層体10、20、30、40、50は、それぞれ、B-B線で切断することで切り出された積層体としてもよい。なお、切断位置となるB-B線は、図6、図7、図8、図10では積層体外周部を覆う樹脂15、25、45、プリプレグ16、26、46の上に設けているが、これに限られない。すなわち、切断位置となるB-B線を開口部17、27、47の上に設けてもよい。
<粗化処理>
 極薄銅層の表面には、例えば絶縁基板との密着性を良好にすること等のために粗化処理を施すことで粗化処理層を設けてもよい。
 また、キャリアの表面粗化処理を施すことで粗化処理層を設けてもよい。このような構成によれば、本発明のキャリア付銅箔をキャリア側から樹脂基板に積層する処理を行うとき、キャリアと樹脂基板との密着性が向上し、プリント配線板の製造工程においてキャリアと樹脂基板とが剥離し難くなる。
 粗化処理は、例えば、銅又は銅合金で粗化粒子を形成することにより行うことができる。粗化処理は微細なものであっても良い。粗化処理層は、銅、ニッケル、コバルト、リン、タングステン、ヒ素、モリブデン、クロム及び亜鉛からなる群から選択されたいずれかの単体又はいずれか1種以上を含む合金からなる層などであってもよい。また、銅又は銅合金で粗化粒子を形成した後、更にニッケル、コバルト、銅、亜鉛の単体または合金等で二次粒子や三次粒子を設ける粗化処理を行うこともできる。その後に、ニッケル、コバルト、銅、亜鉛の単体または合金等で耐熱層または防錆層を形成しても良く、更にその表面にクロメート処理、シランカップリング処理などの処理を施してもよい。または粗化処理を行わずに、ニッケル、コバルト、銅、亜鉛の単体または合金等で耐熱層又は防錆層を形成し、さらにその表面にクロメート処理、シランカップリング処理などの処理を施してもよい。すなわち、粗化処理層の表面に、耐熱層、防錆層、クロメート処理層及びシランカップリング処理層からなる群から選択された1種以上の層を形成してもよく、極薄銅層及びキャリアの少なくとも一方の表面、又は、両方の表面に、耐熱層、防錆層、クロメート処理層及びシランカップリング処理層からなる群から選択された1種以上の層を形成してもよい。なお、上述の耐熱層、防錆層、クロメート処理層、シランカップリング処理層はそれぞれ複数の層で形成されてもよい(例えば2層以上、3層以上など)。なお、これらの表面処理は極薄銅層の表面粗さにほとんど影響を与えない。
 粗化処理は、例えば、銅又は銅合金で粗化粒子を形成することにより行うことができる。粗化処理層は、ファインピッチ形成の観点から微細な粒子で構成されるのが好ましい。粗化粒子を形成する際の電気めっき条件について、電流密度を高く、めっき液中の銅濃度を低く、又は、クーロン量を大きくすると粒子が微細化する傾向にある。
 本発明のキャリア付銅箔の極薄銅層の粗化処理方法は、具体的には以下の(1)~(4)のいずれかによって行うことができる。
 (1)粗化処理の際の電流密度を高くする。これによって、極薄銅層表面の凹凸が微細となり、表面の凹凸が増加するため、光が吸収されやすくなる。
 (2)粗化処理の際のクーロン量を大きくする。これによって、極薄銅層表面の凹凸、粒子の積み重なりが多くなるため、光が吸収されやすくなる。
 (3)粗化処理の際の粗化処理時間を長くする。これによって、極薄銅層表面の凹凸、粒子の積み重なりが多くなるため、光が吸収されやすくなる。
 (4)粗化処理粒子が小さくなるような添加元素(例えばNi、Co、W、As等)を処理液に添加する。これによって、極薄銅層表面の凹凸が微細となり、表面の凹凸が増加するため、光が吸収されやすくなる。
 上述の、本発明のキャリア付銅箔の極薄銅層の粗化処理方法をより具体的に以下に説明する。
・粗化処理が銅合金粗化めっき(めっき液中の銅濃度が、その他の元素の濃度と同程度の値であるか、その他の元素の濃度の数十分の1倍から数十倍、好ましくは数倍から数十倍であるめっき浴で行う粗化めっき。)である場合:
 (A)下地の粗化処理が無い場合(以下の(a)、(b)のいずれか1つ以上を満たせばよい)
  (a)当該銅合金粗化めっきのめっき条件において、電流密度を40~60A/dm2に制御する。また、粗化処理時間を1~10秒に制御し、クーロン量を45~300As/dm2に制御する。
  (b)当該銅合金粗化めっきのめっき条件において、クーロン量を200~300As/dm2に制御する。また、粗化処理時間を1~10秒に制御し、電流密度を30~45As/dm2に制御する。
 (B)下地の粗化処理が有る場合(以下の(c)~(e)のいずれか2つ以上を満たせばよい)
  (c)当該銅合金粗化めっきのめっき条件において、電流密度を52~65A/dm2に制御する。
  (d)当該銅合金粗化めっきのめっき条件において、粗化処理時間を6~16秒に制御する。
  (e)当該銅合金粗化めっきのめっき条件において、クーロン量を60~80As/dm2に制御する。
・粗化処理が銅粗化めっき(めっき液中の銅濃度がその他の元素の濃度よりも100倍以上高いめっき浴で行う粗化めっき。)である場合:
 銅粗化めっき1、その後の銅粗化めっき2の少なくとも二段の粗化処理を行う。このとき、以下の(f)、(g)のいずれかを満たすように粗化処理を行う。
  (f)一段目の粗化処理のクーロン量を600As/dm2以上に制御する。
  (g)二段目の粗化処理の電流密度を0.5~13A/dm2に制御し、クーロン量を0.05~1000As/dm2に制御する。また、このとき、好ましくは粗化処理時間を0.1~20秒とする。
 (表面粗さRz)
 前記極薄銅層の表面を、JIS B0601-1994に準拠してレーザー顕微鏡で測定したとき、前記表面の粗さRz(十点平均粗さ)を1.7μm以下とすることで、当該表面に形成する回路のマイグレーションの発生を良好に抑制することができ、ファインピッチ形成の観点で極めて有利となる。Rzの平均値は好ましくは1.6μm以下であり、より好ましくは1.5μm以下であり、より好ましくは1.4μm以下であり、より好ましくは1.3μm以下であり、より好ましくは1.2μm以下であり、より好ましくは1.0μm以下であり、より好ましくは0.8μm以下である。但し、Rzの平均値は、小さくなりすぎると樹脂との密着力が低下することから、0.01μm以上であることが好ましく、0.1μm以上であることがより好ましく、0.3μm以上が更により好ましく、0.5μm以上が最も好ましい。
 なお、本発明において極薄銅層の表面粗さ(Rz)は、極薄銅層が表面処理されている場合は、当該表面処理された側の表面の粗さを示す。なお、プリント配線板または銅張積層体など、極薄銅層表面に樹脂などの絶縁基板が接着されている場合においては、絶縁基板を溶かして除去することで、銅回路または銅箔表面について、前述の表面粗さ(Rz)を測定することができる。
 (光の吸収率)
 本発明のキャリア付銅箔は、極薄銅層表面の波長が400nmである光の吸収率が85%以上に制御されている。キャリア付銅箔は、極薄銅層側から絶縁基板に積層させ、キャリアを剥がした後、露出した極薄銅層表面に回路を形成する。このとき、まず極薄銅層表面(本発明において、極薄銅層の表面に粗化処理等の表面処理がされている場合には、「極薄銅層表面」は極薄銅層の表面処理された後の表面をいう)にめっきレジストを設け、めっきレジストの所定領域に対して露光するが、通常、めっきレジストは光透過性であるため、光がめっきレジストを透過して極薄銅層表面で反射する。このときの反射光には、通常、極薄銅層表面に垂直な方向に反射する正反射光と、垂直に反射せずに広がって反射する拡散反射光とがある。このうち、拡散反射光はめっきレジストの硬化させたい領域以外の領域にも進入してしまい、硬化させたい領域以外にあるめっきレジストも硬化してしまうおそれがある。これに対し、本発明では、極薄銅層表面の波長が400nmである光の吸収率が85%以上に制御されているため、露光の際にめっきレジストを透過した光を極薄銅層表面で吸収することで、極薄銅層表面での光の反射を抑制することができる。このため、不必要なめっきレジストの硬化を抑制することができ、めっきレジストの硬化させたい領域を精度良く加工することができ、それによって対応する回路形状を精度良く形成することができる。極薄銅層表面の波長が400nmである光の吸収率は、好ましくは87%以上であり、より好ましくは90%以上であり、更により好ましくは91%以上であり、更により好ましくは92%以上であり、更により好ましくは93%以上であり、更により好ましくは95%以上である。極薄銅層表面の波長が400nmである光の吸収率の上限は100%であり、典型的には99.9%以下、典型的には99.5%以下、99.3%以下である。
<プリント配線板及び積層体>
 キャリア付銅箔を極薄銅層側から絶縁樹脂板に貼り付けて熱圧着させ、キャリアを剥がすことで積層体(銅張積層体等)を作製することができる。また、その後、極薄銅層部分をエッチングすることにより、プリント配線板の銅回路を形成することができる。ここで用いる絶縁樹脂板はプリント配線板に適用可能な特性を有するものであれば特に制限を受けないが、例えば、リジッドPWB用に紙基材フェノール樹脂、紙基材エポキシ樹脂、合成繊維布基材エポキシ樹脂、ガラス布・紙複合基材エポキシ樹脂、ガラス布・ガラス不織布複合基材エポキシ樹脂及びガラス布基材エポキシ樹脂等を使用し、FPC用にポリエステルフィルムやポリイミドフィルム等を使用する事ができる。このようにして作製したプリント配線板、積層体は、搭載部品の高密度実装が要求される各種電子部品に搭載することができる。
 なお、本発明において、「プリント配線板」には部品が装着されたプリント配線板およびプリント回路板およびプリント基板も含まれることとする。また、本発明のプリント配線板を2つ以上接続して、プリント配線板が2つ以上接続したプリント配線板を製造することができ、また、本発明のプリント配線板を少なくとも1つと、もう一つの本発明のプリント配線板又は本発明のプリント配線板に該当しないプリント配線板とを接続することができ、このようなプリント配線板を用いて電子機器を製造することもできる。なお、本発明において、「銅回路」には銅配線も含まれることとする。
 また、キャリア付銅箔は、極薄銅層上に粗化処理層を備えても良く、前記粗化処理層上に、耐熱層、防錆層、クロメート処理層、およびシランカップリング処理層からなる群のから選択された層を一つ以上備えても良い。
 また、前記極薄銅層上に粗化処理層を備え、前記粗化処理層上に、耐熱層、防錆層を備えてもよく、前記耐熱層、防錆層上にクロメート処理層を備えてもよく、前記クロメート処理層上にシランカップリング処理層を備えても良い。
 また、前記キャリア付銅箔は前記極薄銅層上、あるいは前記粗化処理層上、あるいは前記耐熱層、防錆層、あるいはクロメート処理層、あるいはシランカップリング処理層の上に樹脂層を備えても良い。
 前記樹脂層は接着剤であってもよく、接着用の半硬化状態(Bステージ状態)の絶縁樹脂層であってもよい。半硬化状態(Bステージ状態)とは、その表面に指で触れても粘着感はなく、該絶縁樹脂層を重ね合わせて保管することができ、更に加熱処理を受けると硬化反応が起こる状態のことを含む。
 また前記樹脂層は熱硬化性樹脂を含んでもよく、熱可塑性樹脂であってもよい。また、前記樹脂層は熱可塑性樹脂を含んでもよい。前記樹脂層は公知の樹脂、樹脂硬化剤、化合物、硬化促進剤、誘電体、反応触媒、架橋剤、ポリマー、プリプレグ、骨格材等を含んでよい。また、前記樹脂層は例えば国際公開番号WO2008/004399、国際公開番号WO2008/053878、国際公開番号WO2009/084533、特開平11-5828号、特開平11-140281号、特許第3184485号、国際公開番号WO97/02728、特許第3676375号、特開2000-43188号、特許第3612594号、特開2002-179772号、特開2002-359444号、特開2003-304068号、特許第3992225号、特開2003-249739号、特許第4136509号、特開2004-82687号、特許第4025177号、特開2004-349654号、特許第4286060号、特開2005-262506号、特許第4570070号、特開2005-53218号、特許第3949676号、特許第4178415号、国際公開番号WO2004/005588、特開2006-257153号、特開2007-326923号、特開2008-111169号、特許第5024930号、国際公開番号WO2006/028207、特許第4828427号、特開2009-67029号、国際公開番号WO2006/134868、特許第5046927号、特開2009-173017号、国際公開番号WO2007/105635、特許第5180815号、国際公開番号WO2008/114858、国際公開番号WO2009/008471、特開2011-14727号、国際公開番号WO2009/001850、国際公開番号WO2009/145179、国際公開番号WO2011/068157、特開2013-19056号に記載されている物質(樹脂、樹脂硬化剤、化合物、硬化促進剤、誘電体、反応触媒、架橋剤、ポリマー、プリプレグ、骨格材等)および/または樹脂層の形成方法、形成装置を用いて形成してもよい。
 また、前記樹脂層は、その種類は格別限定されるものではないが、例えば、エポキシ樹脂、ポリイミド樹脂、多官能性シアン酸エステル化合物、マレイミド化合物、ポリマレイミド化合物、マレイミド系樹脂、芳香族マレイミド樹脂、ポリビニルアセタール樹脂、ウレタン樹脂、ポリエーテルスルホン(ポリエーテルサルホン、ポリエーテルサルフォンともいう)、ポリエーテルスルホン(ポリエーテルサルホン、ポリエーテルサルフォンともいう)樹脂、芳香族ポリアミド樹脂、芳香族ポリアミド樹脂ポリマー、ゴム性樹脂、ポリアミン、芳香族ポリアミン、ポリアミドイミド樹脂、ゴム変成エポキシ樹脂、フェノキシ樹脂、カルボキシル基変性アクリロニトリル-ブタジエン樹脂、ポリフェニレンオキサイド、ビスマレイミドトリアジン樹脂、熱硬化性ポリフェニレンオキサイド樹脂、シアネートエステル系樹脂、カルボン酸の無水物、多価カルボン酸の無水物、架橋可能な官能基を有する線状ポリマー、ポリフェニレンエーテル樹脂、2,2-ビス(4-シアナトフェニル)プロパン、リン含有フェノール化合物、ナフテン酸マンガン、2,2-ビス(4-グリシジルフェニル)プロパン、ポリフェニレンエーテル-シアネート系樹脂、シロキサン変性ポリアミドイミド樹脂、シアノエステル樹脂、フォスファゼン系樹脂、ゴム変成ポリアミドイミド樹脂、イソプレン、水素添加型ポリブタジエン、ポリビニルブチラール、フェノキシ、高分子エポキシ、芳香族ポリアミド、フッ素樹脂、ビスフェノール、ブロック共重合ポリイミド樹脂およびシアノエステル樹脂の群から選択される一種以上を含む樹脂を好適なものとして挙げることができる。
 また前記エポキシ樹脂は、分子内に2個以上のエポキシ基を有するものであって、電気・電子材料用途に用いることのできるものであれば、特に問題なく使用できる。また、前記エポキシ樹脂は分子内に2個以上のグリシジル基を有する化合物を用いてエポキシ化したエポキシ樹脂が好ましい。また、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールAD型エポキシ樹脂、ノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、脂環式エポキシ樹脂、ブロム化(臭素化)エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、臭素化ビスフェノールA型エポキシ樹脂、オルトクレゾールノボラック型エポキシ樹脂、ゴム変性ビスフェノールA型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、トリグリシジルイソシアヌレート、N,N-ジグリシジルアニリン等のグリシジルアミン化合物、テトラヒドロフタル酸ジグリシジルエステル等のグリシジルエステル化合物、リン含有エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニルエタン型エポキシ樹脂、の群から選ばれる1種又は2種以上を混合して用いることができ、又は前記エポキシ樹脂の水素添加体やハロゲン化体を用いることができる。
 前記リン含有エポキシ樹脂として公知のリンを含有するエポキシ樹脂を用いることができる。また、前記リン含有エポキシ樹脂は例えば、分子内に2以上のエポキシ基を備える9,10-ジヒドロ-9-オキサ-10-ホスファフェナントレン-10-オキサイドからの誘導体として得られるエポキシ樹脂であることが好ましい。
(樹脂層が誘電体(誘電体フィラー)を含む場合)
 前記樹脂層は誘電体(誘電体フィラー)を含んでもよい。
 上記いずれかの樹脂層または樹脂組成物に誘電体(誘電体フィラー)を含ませる場合には、キャパシタ層を形成する用途に用い、キャパシタ回路の電気容量を増大させることができるのである。この誘電体(誘電体フィラー)には、BaTiO3、SrTiO3、Pb(Zr-Ti)O3(通称PZT)、PbLaTiO3・PbLaZrO(通称PLZT)、SrBi2Ta29(通称SBT)等のペブロスカイト構造を持つ複合酸化物の誘電体粉を用いる。
 誘電体(誘電体フィラー)は粉状であってもよい。誘電体(誘電体フィラー)が粉状である場合、この誘電体(誘電体フィラー)の粉体特性は、粒径が0.01μm~3.0μm、好ましくは0.02μm~2.0μmの範囲のものであることが好ましい。なお、誘電体を走査型電子顕微鏡(SEM)で写真撮影し、当該写真上の誘電体の粒子の上に直線を引いた場合に、誘電体の粒子を横切る直線の長さが最も長い部分の誘電体の粒子の長さをその誘電体の粒子の径とする。そして、測定視野における誘電体の粒子の径の平均値を、誘電体の粒径とする。
 前述の樹脂層に含まれる樹脂および/または樹脂組成物および/または化合物を例えばメチルエチルケトン(MEK)、シクロペンタノン、ジメチルホルムアミド、ジメチルアセトアミド、N-メチルピロリドン、トルエン、メタノール、エタノール、プロピレングリコールモノメチルエーテル、ジメチルホルムアミド、ジメチルアセトアミド、シクロヘキサノン、エチルセロソルブ、N-メチル-2-ピロリドン、N,N-ジメチルアセトアミド、N,N-ジメチルホルムアミドなどの溶剤に溶解して樹脂液(樹脂ワニス)とし、これを前記キャリア付銅箔の極薄銅層側の表面に、例えばロールコータ法などによって塗布し、ついで必要に応じて加熱乾燥して溶剤を除去しBステージ状態にする。乾燥には例えば熱風乾燥炉を用いればよく、乾燥温度は100~250℃、好ましくは130~200℃であればよい。前記樹脂層の組成物を、溶剤を用いて溶解し、樹脂固形分3wt%~70wt%、好ましくは、3wt%~60wt%、好ましくは10wt%~40wt%、より好ましくは25wt%~40wt%の樹脂液としてもよい。なお、メチルエチルケトンとシクロペンタノンとの混合溶剤を用いて溶解することが、環境的な見地より現段階では最も好ましい。なお、溶剤には沸点が50℃~200℃の範囲である溶剤を用いることが好ましい。
 また、前記樹脂層はMIL規格におけるMIL-P-13949Gに準拠して測定したときのレジンフローが5%~35%の範囲にある半硬化樹脂膜であることが好ましい。
 本件明細書において、レジンフローとは、MIL規格におけるMIL-P-13949Gに準拠して、樹脂厚さを55μmとした樹脂付表面処理銅箔から10cm角試料を4枚サンプリングし、この4枚の試料を重ねた状態(積層体)でプレス温度171℃、プレス圧14kgf/cm2、プレス時間10分の条件で貼り合わせ、そのときの樹脂流出重量を測定した結果から数1に基づいて算出した値である。
Figure JPOXMLDOC01-appb-M000001
 前記樹脂層を備えた表面処理銅箔(樹脂付き表面処理銅箔)は、その樹脂層を基材に重ね合わせたのち全体を熱圧着して該樹脂層を熱硬化せしめ、ついで表面処理銅箔がキャリア付銅箔の極薄銅層である場合にはキャリアを剥離して極薄銅層を表出せしめ(当然に表出するのは該極薄銅層の中間層側の表面である)、表面処理銅箔の粗化処理されている側とは反対側の表面から所定の配線パターンを形成するという態様で使用される。
 この樹脂付き表面処理銅箔を使用すると、多層プリント配線基板の製造時におけるプリプレグ材の使用枚数を減らすことができる。しかも、樹脂層の厚みを層間絶縁が確保できるような厚みにしたり、プリプレグ材を全く使用していなくても銅張積層体を製造することができる。またこのとき、基材の表面に絶縁樹脂をアンダーコートして表面の平滑性を更に改善することもできる。
 なお、プリプレグ材を使用しない場合には、プリプレグ材の材料コストが節約され、また積層工程も簡略になるので経済的に有利となり、しかも、プリプレグ材の厚み分だけ製造される多層プリント配線基板の厚みは薄くなり、1層の厚みが100μm以下である極薄の多層プリント配線基板を製造することができるという利点がある。
 この樹脂層の厚みは0.1~500μmであることが好ましく、0.1~300μmであることがより好ましく、0.1~200μmであることがより好ましく、0.1~120μmであることがより好ましい。
 樹脂層の厚みが0.1μmより薄くなると、接着力が低下し、プリプレグ材を介在させることなくこの樹脂付きキャリア付銅箔を内層材を備えた基材に積層したときに、内層材の回路との間の層間絶縁を確保することが困難になる場合がある。一方、樹脂層の厚みを120μmより厚くすると、1回の塗布工程で目的厚みの樹脂層を形成することが困難となり、余分な材料費と工数がかかるため経済的に不利となる場合がある。
 なお、樹脂層を有するキャリア付銅箔が極薄の多層プリント配線板を製造することに用いられる場合には、前記樹脂層の厚みを0.1μm~5μm、より好ましくは0.5μm~5μm、より好ましくは1μm~5μmとすることが、多層プリント配線板の厚みを小さくするために好ましい。
 また、樹脂層が誘電体を含む場合には、樹脂層の厚みは0.1~50μmであることが好ましく、0.5μm~25μmであることが好ましく、1.0μm~15μmであることがより好ましい。
 また、前記硬化樹脂層、半硬化樹脂層との総樹脂層厚みは0.1μm~120μmであるものが好ましく、5μm~120μmであるものが好ましく、10μm~120μmであるものが好ましく、10μm~60μmのものがより好ましい。そして、硬化樹脂層の厚みは2μm~30μmであることが好ましく、3μm~30μmであることが好ましく、5~20μmであることがより好ましい。また、半硬化樹脂層の厚みは3μm~55μmであることが好ましく、7μm~55μmであることが好ましく、15~115μmであることがより望ましい。総樹脂層厚みが120μmを超えると、薄厚の多層プリント配線板を製造することが難しくなる場合があり、5μm未満では薄厚の多層プリント配線板を形成し易くなるものの、内層の回路間における絶縁層である樹脂層が薄くなりすぎ、内層の回路間の絶縁性を不安定にする傾向が生じる場合があるためである。また、硬化樹脂層厚みが2μm未満であると、銅箔粗化面の表面粗度を考慮する必要が生じる場合がある。逆に硬化樹脂層厚みが20μmを超えると硬化済み樹脂層による効果は特に向上することがなくなる場合があり、総絶縁層厚は厚くなる。
 なお、前記樹脂層の厚みを0.1μm~5μmとする場合には、樹脂層とキャリア付銅箔との密着性を向上させるため、極薄銅層の上に耐熱層および/または防錆層および/またはクロメート処理層および/またはシランカップリング処理層を設けた後に、当該耐熱層または防錆層またはクロメート処理層またはシランカップリング処理層の上に樹脂層を形成することが好ましい。
 なお、前述の樹脂層の厚みは、任意の10点において断面観察により測定した厚みの平均値をいう。
 更に、この樹脂付きキャリア付銅箔のもう一つの製品形態としては、前記極薄銅層上、あるいは前記耐熱層、防錆層、あるいは前記クロメート処理層、あるいは前記シランカップリング処理層の上に樹脂層で被覆し、半硬化状態とした後、ついでキャリアを剥離して、キャリアが存在しない樹脂付き銅箔の形で製造することも可能である。
 更に、この樹脂付きキャリア付銅箔のもう一つの製品形態としては、前記極薄銅層上、あるいは前記耐熱層、防錆層、あるいは前記クロメート処理層、あるいは前記シランカップリング処理層の上に樹脂層で被覆し、半硬化状態とした後、ついでキャリアを剥離して、キャリアが存在しない樹脂付き銅箔の形で製造することも可能である。
<プリント配線板の製造方法>
 本発明に係るプリント配線板の製造方法の一実施形態においては、本発明に係るキャリア付銅箔と絶縁基板とを準備する工程、前記キャリア付銅箔と絶縁基板とを積層する工程、前記キャリア付銅箔と絶縁基板とを極薄銅層側が絶縁基板と対向するように積層した後に、前記キャリア付銅箔のキャリアを剥がす工程を経て銅張積層体を形成し、その後、セミアディティブ法、モディファイドセミアディティブ法、パートリーアディティブ法及びサブトラクティブ法のいずれかの方法によって、回路を形成する工程を含む。絶縁基板は内層回路入りのものとすることも可能である。
 本発明において、セミアディティブ法とは、絶縁基板又は銅箔シード層上に薄い無電解めっきを行い、パターンを形成後、電気めっき及びエッチングを用いて導体パターンを形成する方法を指す。
 従って、セミアディティブ法を用いた本発明に係るプリント配線板の製造方法の一実施形態においては、本発明に係るキャリア付銅箔と絶縁基板とを準備する工程、
前記キャリア付銅箔と絶縁基板とを積層する工程、
前記キャリア付銅箔と絶縁基板とを積層した後に、前記キャリア付銅箔のキャリアを剥がす工程、
前記キャリアを剥がして露出した極薄銅層を酸などの腐食溶液を用いたエッチングやプラズマなどの方法によりすべて除去する工程、
前記極薄銅層をエッチングにより除去することにより露出した前記樹脂にスルーホールまたは/およびブラインドビアを設ける工程、
前記スルーホールまたは/およびブラインドビアを含む領域についてデスミア処理を行う工程、
前記樹脂および前記スルーホールまたは/およびブラインドビアを含む領域について無電解めっき層を設ける工程、
前記無電解めっき層の上にめっきレジストを設ける工程、
前記めっきレジストに対して露光し、その後、回路が形成される領域のめっきレジストを除去する工程、
前記めっきレジストが除去された前記回路が形成される領域に、電解めっき層を設ける工程、
前記めっきレジストを除去する工程、
前記回路が形成される領域以外の領域にある無電解めっき層をフラッシュエッチングなどにより除去する工程、
を含む。
 セミアディティブ法を用いた本発明に係るプリント配線板の製造方法の別の一実施形態においては、本発明に係るキャリア付銅箔と絶縁基板とを準備する工程、
前記キャリア付銅箔と絶縁基板とを積層する工程、
前記キャリア付銅箔と絶縁基板とを積層した後に、前記キャリア付銅箔のキャリアを剥がす工程、
前記キャリアを剥がして露出した極薄銅層を酸などの腐食溶液を用いたエッチングやプラズマなどの方法によりすべて除去する工程、
前記極薄銅層をエッチングにより除去することにより露出した前記樹脂の表面について無電解めっき層を設ける工程、
前記無電解めっき層の上にめっきレジストを設ける工程、
前記めっきレジストに対して露光し、その後、回路が形成される領域のめっきレジストを除去する工程、
前記めっきレジストが除去された前記回路が形成される領域に、電解めっき層を設ける工程、
前記めっきレジストを除去する工程、
前記回路が形成される領域以外の領域にある無電解めっき層及び極薄銅層をフラッシュエッチングなどにより除去する工程、
を含む。
 本発明において、モディファイドセミアディティブ法とは、絶縁層上に金属箔を積層し、めっきレジストにより非回路形成部を保護し、電解めっきにより回路形成部の銅厚付けを行った後、レジストを除去し、前記回路形成部以外の金属箔を(フラッシュ)エッチングで除去することにより、絶縁層上に回路を形成する方法を指す。
 従って、モディファイドセミアディティブ法を用いた本発明に係るプリント配線板の製造方法の一実施形態においては、本発明に係るキャリア付銅箔と絶縁基板とを準備する工程、
前記キャリア付銅箔と絶縁基板とを積層する工程、
前記キャリア付銅箔と絶縁基板とを積層した後に、前記キャリア付銅箔のキャリアを剥がす工程、
前記キャリアを剥がして露出した極薄銅層と絶縁基板にスルーホールまたは/およびブラインドビアを設ける工程、
前記スルーホールまたは/およびブラインドビアを含む領域についてデスミア処理を行う工程、
前記スルーホールまたは/およびブラインドビアを含む領域について無電解めっき層を設ける工程、
前記キャリアを剥がして露出した極薄銅層表面にめっきレジストを設ける工程、
前記めっきレジストを設けた後に、電解めっきにより回路を形成する工程、
前記めっきレジストを除去する工程、
前記めっきレジストを除去することにより露出した極薄銅層をフラッシュエッチングにより除去する工程、
を含む。
 モディファイドセミアディティブ法を用いた本発明に係るプリント配線板の製造方法の別の一実施形態においては、本発明に係るキャリア付銅箔と絶縁基板とを準備する工程、
前記キャリア付銅箔と絶縁基板とを積層する工程、
前記キャリア付銅箔と絶縁基板とを積層した後に、前記キャリア付銅箔のキャリアを剥がす工程、
前記キャリアを剥がして露出した極薄銅層の上にめっきレジストを設ける工程、
前記めっきレジストに対して露光し、その後、回路が形成される領域のめっきレジストを除去する工程、
前記めっきレジストが除去された前記回路が形成される領域に、電解めっき層を設ける工程、
前記めっきレジストを除去する工程、
前記回路が形成される領域以外の領域にある無電解めっき層及び極薄銅層をフラッシュエッチングなどにより除去する工程、
を含む。
 本発明において、パートリーアディティブ法とは、導体層を設けてなる基板、必要に応じてスルーホールやバイアホール用の孔を穿けてなる基板上に触媒核を付与し、エッチングして導体回路を形成し、必要に応じてソルダレジストまたはメッキレジストを設けた後に、前記導体回路上、スルーホールやバイアホールなどに無電解めっき処理によって厚付けを行うことにより、プリント配線板を製造する方法を指す。
 従って、パートリーアディティブ法を用いた本発明に係るプリント配線板の製造方法の一実施形態においては、本発明に係るキャリア付銅箔と絶縁基板とを準備する工程、
前記キャリア付銅箔と絶縁基板とを積層する工程、
前記キャリア付銅箔と絶縁基板とを積層した後に、前記キャリア付銅箔のキャリアを剥がす工程、
前記キャリアを剥がして露出した極薄銅層と絶縁基板にスルーホールまたは/およびブラインドビアを設ける工程、
前記スルーホールまたは/およびブラインドビアを含む領域についてデスミア処理を行う工程、
前記スルーホールまたは/およびブラインドビアを含む領域について触媒核を付与する工程、
前記キャリアを剥がして露出した極薄銅層表面にエッチングレジストを設ける工程、
前記エッチングレジストに対して露光し、回路パターンを形成する工程、
前記極薄銅層および前記触媒核を酸などの腐食溶液を用いたエッチングやプラズマなどの方法により除去して、回路を形成する工程、
前記エッチングレジストを除去する工程、
前記極薄銅層および前記触媒核を酸などの腐食溶液を用いたエッチングやプラズマなどの方法により除去して露出した前記絶縁基板表面に、ソルダレジストまたはメッキレジストを設ける工程、
前記ソルダレジストまたはメッキレジストが設けられていない領域に無電解めっき層を設ける工程、
を含む。
 本発明において、サブトラクティブ法とは、銅張積層体上の銅箔の不要部分を、エッチングなどによって、選択的に除去して、導体パターンを形成する方法を指す。
 従って、サブトラクティブ法を用いた本発明に係るプリント配線板の製造方法の一実施形態においては、本発明に係るキャリア付銅箔と絶縁基板とを準備する工程、
前記キャリア付銅箔と絶縁基板とを積層する工程、
前記キャリア付銅箔と絶縁基板とを積層した後に、前記キャリア付銅箔のキャリアを剥がす工程、
前記キャリアを剥がして露出した極薄銅層と絶縁基板にスルーホールまたは/およびブラインドビアを設ける工程、
前記スルーホールまたは/およびブラインドビアを含む領域についてデスミア処理を行う工程、
前記スルーホールまたは/およびブラインドビアを含む領域について無電解めっき層を設ける工程、
前記無電解めっき層の表面に、電解めっき層を設ける工程、
前記電解めっき層または/および前記極薄銅層の表面にエッチングレジストを設ける工程、
前記エッチングレジストに対して露光し、回路パターンを形成する工程、
前記極薄銅層および前記無電解めっき層および前記電解めっき層を酸などの腐食溶液を用いたエッチングやプラズマなどの方法により除去して、回路を形成する工程、
前記エッチングレジストを除去する工程、
を含む。
 サブトラクティブ法を用いた本発明に係るプリント配線板の製造方法の別の一実施形態においては、本発明に係るキャリア付銅箔と絶縁基板とを準備する工程、
前記キャリア付銅箔と絶縁基板とを積層する工程、
前記キャリア付銅箔と絶縁基板とを積層した後に、前記キャリア付銅箔のキャリアを剥がす工程、
前記キャリアを剥がして露出した極薄銅層と絶縁基板にスルーホールまたは/およびブラインドビアを設ける工程、
前記スルーホールまたは/およびブラインドビアを含む領域についてデスミア処理を行う工程、
前記スルーホールまたは/およびブラインドビアを含む領域について無電解めっき層を設ける工程、
前記無電解めっき層の表面にマスクを形成する工程、
マスクが形成されていない前記無電解めっき層の表面に電解めっき層を設ける工程、
前記電解めっき層または/および前記極薄銅層の表面にエッチングレジストを設ける工程、
前記エッチングレジストに対して露光し、回路パターンを形成する工程、
前記極薄銅層および前記無電解めっき層を酸などの腐食溶液を用いたエッチングやプラズマなどの方法により除去して、回路を形成する工程、
前記エッチングレジストを除去する工程、
を含む。
 スルーホールまたは/およびブラインドビアを設ける工程、及びその後のデスミア工程は行わなくてもよい。
 ここで、本発明のキャリア付銅箔を用いたプリント配線板の製造方法の具体例を図面を用いて詳細に説明する。
 まず、図1-Aに示すように、表面に粗化処理層が形成された極薄銅層を有するキャリア付銅箔(1層目)を準備する。
 次に、図1-Bに示すように、極薄銅層の粗化処理層上にレジストを塗布し、露光・現像を行い、レジストを所定の形状にエッチングする。
 次に、図1-Cに示すように、回路用のめっきを形成した後、レジストを除去することで、所定の形状の回路めっきを形成する。
 次に、図2-Dに示すように、回路めっきを覆うように(回路めっきが埋没するように)極薄銅層上に埋め込み樹脂を設けて樹脂層を積層し、続いて別のキャリア付銅箔(2層目)を極薄銅層側から接着させる。
 次に、図2-Eに示すように、2層目のキャリア付銅箔からキャリアを剥がす。
 次に、図2-Fに示すように、樹脂層の所定位置にレーザー穴あけを行い、回路めっきを露出させてブラインドビアを形成する。
 次に、図3-Gに示すように、ブラインドビアに銅を埋め込みビアフィルを形成する。
 次に、図3-Hに示すように、ビアフィル上に、上記図1-B及び図1-Cのようにして回路めっきを形成する。
 次に、図3-Iに示すように、1層目のキャリア付銅箔からキャリアを剥がす。
 次に、図4-Jに示すように、フラッシュエッチングにより両表面の極薄銅層を除去し、樹脂層内の回路めっきの表面を露出させる。
 次に、図4-Kに示すように、樹脂層内の回路めっき上にバンプを形成し、当該はんだ上に銅ピラーを形成する。このようにして本発明のキャリア付銅箔を用いたプリント配線板を作製する。
 上記別のキャリア付銅箔(2層目)は、本発明のキャリア付銅箔を用いてもよく、従来のキャリア付銅箔を用いてもよく、さらに通常の銅箔を用いてもよい。また、図3-Hに示される2層目の回路上に、さらに回路を1層或いは複数層形成してもよく、それらの回路形成をセミアディティブ法、サブトラクティブ法、パートリーアディティブ法又はモディファイドセミアディティブ法のいずれかの方法によって行ってもよい。
 また、前記1層目に用いられるキャリア付銅箔は、当該キャリア付銅箔のキャリア側表面に基板を有してもよい。当該基板または樹脂層を有することで1層目に用いられるキャリア付銅箔は支持され、しわが入りにくくなるため、生産性が向上するという利点がある。なお、前記基板には、前記1層目に用いられるキャリア付銅箔を支持する効果するものであれば、全ての基板を用いることが出来る。例えば前記基板として本願明細書に記載のキャリア、プリプレグ、樹脂層や公知のキャリア、プリプレグ、樹脂層、金属板、金属箔、無機化合物の板、無機化合物の箔、有機化合物の板、有機化合物の箔を用いることができる。
 キャリア側表面に基板を形成するタイミングについては特に制限はないが、キャリアを剥離する前に形成することが必要である。特に、前記キャリア付銅箔の前記極薄銅層側表面に樹脂層を形成する工程の前に形成することが好ましく、キャリア付銅箔の前記極薄銅層側表面に回路を形成する工程の前に形成することがより好ましい。
 本発明に係るキャリア付銅箔は、極薄銅層表面の色差が以下(1)を満たすように制御されていることが好ましい。本発明において「極薄銅層表面の色差」とは、極薄銅層の表面の色差、又は、粗化処理等の各種表面処理が施されている場合はその表面処理層表面の色差を示す。すなわち、本発明に係るキャリア付銅箔は、極薄銅層または粗化処理層または耐熱層または防錆層またはクロメート処理層またはシランカップリング層の表面の色差が以下(1)を満たすように制御されていることが好ましい。
(1)極薄銅層または粗化処理層または耐熱層または防錆層またはクロメート処理層またはシランカップリング処理層の表面のJIS Z8730に基づく色差ΔE*abが45以上である。
 ここで、色差ΔL、Δa、Δbは、それぞれ色差計で測定され、黒/白/赤/緑/黄/青を加味し、JIS Z8730に基づくL*a*b表色系を用いて示される総合指標であり、ΔL:白黒、Δa:赤緑、Δb:黄青として表される。また、ΔE*abはこれらの色差を用いて下記式で表される。
Figure JPOXMLDOC01-appb-M000002
 上述の色差は、極薄銅層形成時の電流密度を高くし、メッキ液中の銅濃度を低くし、メッキ液の線流速を高くすることで調整することができる。
 また上述の色差は、極薄銅層の表面に粗化処理を施して粗化処理層を設けることで調整することもできる。粗化処理層を設ける場合には銅およびニッケル、コバルト、タングステン、モリブデンからなる群から選択される一種以上の元素とを含む電界液を用いて、従来よりも電流密度を高く(例えば40~60A/dm2)し、処理時間を短く(例えば0.1~1.3秒)することで調整することができる。極薄銅層の表面に粗化処理層を設けない場合には、Niの濃度をその他の元素の2倍以上としたメッキ浴を用いて、極薄銅層または耐熱層または防錆層またはクロメート処理層またはシランカップリング処理層の表面にNi合金メッキ(例えばNi-W合金メッキ、Ni-Co-P合金メッキ、Ni-Zn合金めっき)を従来よりも低電流密度(0.1~1.3A/dm2)で処理時間を長く(20秒~40秒)設定して処理することで達成できる。
 極薄銅層表面のJIS Z8730に基づく色差ΔE*abが45以上であると、例えば、キャリア付銅箔の極薄銅層表面に回路を形成する際に、極薄銅層と回路とのコントラストが鮮明となり、その結果、視認性が良好となり回路の位置合わせを精度良く行うことができる。極薄銅層表面のJIS Z8730に基づく色差ΔE*abは、好ましくは50以上であり、より好ましくは55以上であり、更により好ましくは60以上である。
 極薄銅層または粗化処理層または耐熱層または防錆層またはクロメート処理層またはシランカップリング層の表面の色差が上記のようの制御されている場合には、回路めっきとのコントラストが鮮明となり、視認性が良好となる。従って、上述のようなプリント配線板の例えば図3-Cに示すような製造工程において、回路めっきを精度良く所定の位置に形成することが可能となる。また、上述のようなプリント配線板の製造方法によれば、回路めっきが樹脂層に埋め込まれた構成となっているため、例えば図4-Jに示すようなフラッシュエッチングによる極薄銅層の除去の際に、回路めっきが樹脂層によって保護され、その形状が保たれ、これにより微細回路の形成が容易となる。また、回路めっきが樹脂層によって保護されるため、耐マイグレーション性が向上し、回路の配線の導通が良好に抑制される。このため、微細回路の形成が容易となる。また、図4-J及び図4-Kに示すようにフラッシュエッチングによって極薄銅層を除去したとき、回路めっきの露出面が樹脂層から凹んだ形状となるため、当該回路めっき上にバンプが、さらにその上に銅ピラーがそれぞれ形成しやすくなり、製造効率が向上する。
 なお、埋め込み樹脂(レジン)には公知の樹脂、プリプレグを用いることができる。例えば、BT(ビスマレイミドトリアジン)レジンやBTレジンを含浸させたガラス布であるプリプレグ、味の素ファインテクノ株式会社製ABFフィルムやABFを用いることができる。また、前記埋め込み樹脂(レジン)には本明細書に記載の樹脂層および/または樹脂および/またはプリプレグを使用することができる。
 以下に、本発明の実施例によって本発明をさらに詳しく説明するが、本発明は、これらの実施例によってなんら限定されるものではない。
1.キャリア付銅箔の製造
 実施例1~10及び比較例1~15として、以下の銅箔バルク層(生箔)を準備した。
・一般電解生箔
 銅濃度80~120g/L、硫酸濃度80~120g/L、塩化物イオン濃度30~100ppm、ニカワ濃度1~5ppm、電解液温度57~62℃の硫酸銅電解液を電解銅メッキ浴とし、アノードとカソード(銅箔用電着用金属製ドラム)の間を流れる電解液の線速度を1.5~2.5m/秒、電流密度70A/dm2で厚み18μm(重量厚み143g/m2)の一般電解生箔を作製した。
・キャリア付銅箔
 前述の一般電解生箔製造条件で、厚み18μmの一般電解生箔を作製した。これを銅箔キャリアとして、以下の方法により、中間層、厚み1.5、2、3、5μmの極薄銅層を形成し、キャリア付き極薄銅箔を得た。なお、本明細書に記載の電解、エッチング、表面処理又はめっき等に用いられる処理液(エッチング液、電解液)の残部は特に明記しない限り水である。
(1)Ni層(中間層:下地メッキ1)
 銅箔キャリアのS面に対して、以下の条件でロール・トウ・ロール型の連続メッキラインで電気メッキすることにより1000μg/dm2の付着量のNi層を形成した。具体的なメッキ条件を以下に記す。
  硫酸ニッケル:270~280g/L
  塩化ニッケル:35~45g/L
  酢酸ニッケル:10~20g/L
  ホウ酸:30~40g/L
  光沢剤:サッカリン、ブチンジオール等
  ドデシル硫酸ナトリウム:55~75ppm
  pH:4~6
  浴温:55~65℃
  電流密度:10A/dm2
(2)Cr層(中間層:下地メッキ2)
 次に、(1)にて形成したNi層表面を水洗及び酸洗後、引き続き、ロール・トウ・ロール型の連続メッキライン上でNi層の上に11μg/dm2の付着量のCr層を以下の条件で電解クロメート処理することにより付着させた。
   重クロム酸カリウム1~10g/L、亜鉛0g/L
   pH:7~10
   液温:40~60℃
   電流密度:2A/dm2
(3)極薄銅層
 次に、(2)にて形成したCr層表面を水洗及び酸洗後、引き続き、ロール・トウ・ロール型の連続メッキライン上で、Cr層の上に厚み1.5、2、3、5μmの極薄銅層を以下の条件で電気メッキすることにより形成し、キャリア付極薄銅箔を作製した。
   銅濃度:80~120g/L
   硫酸濃度:80~120g/L
   塩化物イオン濃度:30~100ppm
   レベリング剤1(ビス(3スルホプロピル)ジスルフィド):
   10~30ppm
   レベリング剤2(アミン化合物):10~30ppm
 なお、レベリング剤2として下記のアミン化合物を用いた。
Figure JPOXMLDOC01-appb-C000003
(上記化学式中、R1及びR2はヒドロキシアルキル基、エーテル基、アリール基、芳香族置換アルキル基、不飽和炭化水素基、アルキル基からなる一群から選ばれるものである。)
   電解液温度:50~80℃
   電流密度:100A/dm2
 次に、極薄銅層の表面に粗化処理、バリヤー処理、防錆処理、シランカップリング剤塗布の各表面処理をこの順で施した。各処理条件を以下に示す。
 〔粗化処理〕
 先に記した各種生箔表面に、表1に記載の条件で粗化処理を行った。表1において、粗化処理1及び粗化処理2の記載がいずれもあるものは、粗化処理1及び粗化処理2をこの順で行ったことを示している。
 また、表1における粗化処理条件(1)~(9)は、表2及び3に記載の各粗化処理条件を示している。
 〔バリヤー(耐熱)処理〕
 実施例1、2、4~7、10、比較例1、3、4、8、9、13、14については、バリヤー(耐熱)処理を下記の条件で行い、真鍮メッキ層又は亜鉛・ニッケル合金メッキ層を形成した。
 実施例1、4、6、10、比較例1、3、8、13のバリヤー層(真鍮メッキ)形成条件:
 銅濃度50~80g/L、亜鉛濃度2~10g/L、水酸化ナトリウム濃度50~80g/L、シアン化ナトリウム濃度5~30g/L、温度60~90℃の真鍮メッキ浴を用い、電流密度5~10A/dm2(多段処理)でメッキ電気量30As/dm2を、粗化処理層を形成した面に付与した。
 実施例2、5、7、比較例4、9、14のバリヤー層(亜鉛・ニッケルメッキ)形成条件:
 Ni:10g/L~30g/L、Zn:1g/L~15g/L、 硫酸(H2SO4):1g/L~12g/L、塩化物イオン:0g/L~5g/Lを添加したメッキ浴を用い、電流密度1.3A/dm2でメッキ電気量5.5As/dm2を、粗化処理層を形成した面に付与した。
 〔防錆処理〕
 実施例1、2、4~7、10、比較例1、3、4、8、9、13、14については、防錆処理(クロメート処理)を下記の条件で行い、防錆処理層を形成した。
 (クロメート条件) CrO3:2.5g/L、Zn:0.7g/L、Na2SO4:10g/L、pH4.8、54℃のクロメート浴で0.7As/dm2の電気量を付加。
 〔シランカップリング処理〕
 実施例1、2、4~7、10、比較例1、3、4、8、9、13、14については、シランカップリング剤処理を下記の条件で行い、シランカップリング処理層を形成した。
 銅箔の粗化処理した側の面に、0.2~2%のアルコキシシランを含有量するpH7~8の水溶液を噴霧することで、シランカップリング剤の塗布処理を行った。
 なお、実施例10と比較例1については、防錆処理、シランカップリング処理剤塗布の後、更に下記の条件で樹脂層の形成も行った。
(樹脂合成例)
 ステンレス製の碇型攪拌棒、窒素導入管とストップコックのついたトラップ上に、玉付冷却管を取り付けた還流冷却器を取り付けた2リットルの三つ口フラスコに、3,4、3’,4’-ビフェニルテトラカルボン酸二無水物117.68g(400mmol)、1,3-ビス(3-アミノフェノキシ)ベンゼン87.7g(300mmol)、γ-バレロラクトン4.0g(40mmol)、ピリジン4.8g(60mmol)、N-メチル-2-ピロリドン(以下NMPと記す)300g、トルエン20gを加え、180℃で1時間加熱した後室温付近まで冷却した後、3,4、3’,4’-ビフェニルテトラカルボン酸二無水物29.42g(100mmol)、2,2-ビス{4-(4-アミノフェノキシ)フェニル}プロパン82.12g(200mmol)、NMP200g、トルエン40gを加え、室温で1時間混合後、180℃で3時間加熱して、固形分38%のブロック共重合ポリイミドを得た。このブロック共重合ポリイミドは、下記に示す一般式(1):一般式(2)=3:2であり、数平均分子量:70000、重量平均分子量:150000であった。
Figure JPOXMLDOC01-appb-C000004
 合成例で得られたブロック共重合ポリイミド溶液をNMPで更に希釈し、固形分10%のブロック共重合ポリイミド溶液とした。このブロック共重合ポリイミド溶液にビス(4-マレイミドフェニル)メタン(BMI-H、ケイ・アイ化成)を固形分重量比率35、ブロック共重合ポリイミドの固形分重量比率65として(即ち、樹脂溶液に含まれるビス(4-マレイミドフェニル)メタン固形分重量:樹脂溶液に含まれるブロック共重合ポリイミド固形分重量=35:65)60℃、20分間溶解混合して樹脂溶液とした。その後、実施例28では銅箔のM面(高光沢面)に、実施例8では銅箔の極薄銅表面に、リバースロール塗工機を用いて前記樹脂溶液を塗工し、窒素雰囲気下で、120℃で3分間、160℃で3分間乾燥処理後、最後に300℃で2分間加熱処理を行い、樹脂層を備える銅箔を作製した。なお、樹脂層の厚みは2μmとした。
 得られた樹脂層を有するキャリア付銅箔を、当該樹脂層側から厚み100μmの三菱ガス化学株式会社製のBT(ビスマレイミドトリアジン)樹脂の両面に張り合わせた。そして、キャリア付銅箔のキャリアを剥離し、両面銅張積層体を作成した。その後、露出した極薄銅層表面側からパルスレーザーの照射を行い、スルーホールを形成した。その結果、実施例10のキャリア付銅箔を用いて作製した両面銅張積層体の方が、スルーホールを形成するために必要であったレーザーのパルス回数(ショット数)が、比較例1のキャリア付銅箔を用いて作製した両面銅張積層よりも少なかった。そのため、実施例10のキャリア付銅箔を用いて作製した両面銅張積層体の方が、生産性が高いと考えられる。
2.キャリア付銅箔の評価
 上記のようにして得られたキャリア付銅箔について、以下の方法で各評価を実施した。
 <極薄銅層の表面粗さ>
 極薄銅層の表面粗さRz(レーザー)を、JIS B0601-1994に準拠して、オリンパス社製レーザー顕微鏡OLS4000にて測定した。Rz(レーザー)を任意に10箇所測定し、そのRz(レーザー)の10箇所の平均値をRz(レーザー)の値とした。
 なお、Rzについて、極薄銅層及びキャリア表面の倍率1000倍観察において評価長さ647μm、カットオフ値ゼロの条件で、キャリアとして用いた電解銅箔の製造装置における電解銅箔の進行方向と垂直な方向(TD)の測定で、それぞれ値を求めた。レーザー顕微鏡による表面のRzの測定環境温度は23~25℃とした。
 <マイグレーション>
 各キャリア付銅箔(実施例10と比較例1については樹脂層を形成する前のキャリア付銅箔)(550mm×550mmの正方形)の極薄銅層表面上に、DF(ドライフィルム、日立化成社製、商品名RY-3625)をラミネート塗布した。15mJ/cm2の条件で露光し、現像液(炭酸ナトリウム)を用いて38℃で1分間液噴射揺動し、ラインアンドスペース(L/S)=7.5μm/7.5μmでレジストパターンを形成した。次いで、硫酸銅めっき(荏原ユージライト製CUBRITE21)を用いて7.5μmめっきUPしたのち、剥離液(水酸化ナトリウム)でDFを剥離して、極薄銅層表面に、一つ当たり55mm×55mmの大きさの領域毎に、ラインアンドスペース(L/S)=7.5μm/7.5μmの銅めっき配線を形成した。その後、前記形成した銅めっき配線を埋め込むように樹脂(BT(ビスマレイミドトリアジン)レジン)を極薄銅層表面に積層し、更に前記樹脂の上にJX日鉱日石金属株式会社製の電解銅箔JTC箔(厚み18μm)を光沢面側から積層した。その後加圧下で、220℃で2時間加熱し、キャリア付銅箔と樹脂と電解銅箔との積層体を作製した。その後、キャリア付銅箔のキャリアを積層体から除去した後、露出した極薄銅層を硫酸-過酸化水素系のエッチャントでエッチング除去してL/S=7.5μm/7.5μmの配線を形成した。得られた配線基板から、上述した一つ当たり55mm×55mmの大きさの領域に従って配線基板を100個切り出した。
 得られた各配線基板に対して、マイグレーション測定機(IMV製 MIG-9000)を用いて、以下の測定条件で、配線パターン間の絶縁劣化の有無を評価した。100個の配線基板についてマイグレーションが発生した基板の数を評価することで、短絡(マイグレーション)発生率〔=(マイグレーション発生数/100個)×100〕(%)を算出した。
 ・測定条件
 閾値:初期抵抗60%ダウン
 測定時間:1000h
 電圧:60V
 温度:85℃
 相対湿度:85%RH
 <光吸収性>
 光吸収性は以下の様に測定した。
 各キャリア付銅箔の極薄銅層表面の、波長が400nmである光の全反射率を測定し、以下の式により波長が400nmである光の吸収率を測定した。なお、本発明において光の波長が400nmである場合の、光の吸収率を測定している理由は、銅めっき回路を形成する際の銅めっきレジストとなるドライフィルムを露光する際に用いられる光の波長が概ね400nm程度であるためである。
  〔波長が400nmである光の吸収率〕(%)=100(%)-〔波長が400nmである光の全反射率〕(%)
 ここで、光の全反射率の測定は200nm~2600nmについて行い、波長が400nmである場合の、光の全反射率の測定値を採用した。
 なお、上記光の全反射率の測定は、各キャリア付銅箔のサンプルシートの長辺方向において、両端から50mm以内の領域内の各1箇所、中央部の50mm×50mmの領域内の1箇所の合計3箇所について行った。当該3箇所の測定箇所を図5に示す。
 そして、3箇所で測定した波長が400nmである光の全反射率の値の算術平均の値を、当該サンプルシートの波長が400nmである光の全反射率とした。なお、サンプルの大きさが小さい場合には、上述の両端から50mm以内の領域ならびに中央部の50mm×50mmの領域は重なってもよい。
<測定装置>
 U-4100(日立製作所製、紫外可視近赤外分光光度計(固体))
<測定条件>
 測定方法:全反射法(リファレンス:酸化アルミニウム製標準白板)
 モード:全反射
 測定モード:波長スキャン
 データモード:%R
 測定開始波長:2600.00nm
 測定終了波長:200.00nm
 サンプリング間隔:1.00nm
 入射角:上記測定装置の推奨する設定(10°)とした。
 検出器:積分球/光電子倍増管 (200nm~850nm)
    :積分球/PbS (850nm~2600nm)
 検出器切換波長:850nm
 ホトマル電圧:自動1
 光源切換モード:自動切換
 光源切換波長:340.00nm
 ベースライン設定:上記測定装置の推奨する設定とした。
 高分解能測定:OFF
 減光板減衰率:減光板未使用
 セル長:10.0mm
・紫外可視領域(波長:200nm~850nm)
 スキャンスピード:300nm/min
 スリット幅:6.00nm(固定)
・近赤外領域(波長:850nm~2600nm)
 スキャンスピード:750nm/min
 スリット幅:自動制御
 PbS感度:2
 検出器切換補正:補正なし
 光量制御モード:固定
 <回路形成性(回路脱落率)>
 各キャリア付銅箔(実施例10と比較例1については樹脂層を形成する前のキャリア付銅箔)(550mm×550mmの正方形)の極薄銅層表面上に、DF(ドライフィルム、日立化成社製、商品名RY-3625)をラミネート塗布した。15mJ/cm2の条件で露光し、現像液(炭酸ナトリウム)を用いて38℃で1分間液噴射揺動し、ラインアンドスペース(L/S)=7.5μm/7.5μmでレジストパターンを形成した。次いで、硫酸銅めっき(荏原ユージライト製CUBRITE21)を用いて7.5μmめっきUPしたのち、剥離液(水酸化ナトリウム)でDFを剥離して、極薄銅層表面に、一つ当たり55mm×55mmの大きさの領域毎に、ラインアンドスペース(L/S)=7.5μm/7.5μmの銅めっき配線を形成した。そして、前述の55mm×55mmの大きさの領域に従ってサンプルを100個切り出した。そして得られたサンプルについてAOI検査を行い、銅めっき配線が脱落しているサンプルの個数を測定した。そして以下の式を用いて回路脱落率を評価した。
 回路脱落率(%)=銅めっき配線が脱落しているサンプルの数(個)/100(個)×100(%)
 試験条件及び評価結果を表1~3に示す。
Figure JPOXMLDOC01-appb-T000005
Figure JPOXMLDOC01-appb-T000006
Figure JPOXMLDOC01-appb-T000007
 (評価結果)
 実施例1~10はいずれも極薄銅層表面の波長が400nmである光の吸収率が85%以上であるため、回路形成性が良好であった。
 比較例1~15はいずれも極薄銅層表面の波長が400nmである光の吸収率が85%未満であるため、回路形成性が不良であった。
10、20、30、40、50  積層体
11、21、31、41、51  キャリア付銅箔
12、22、32、42、52  キャリア
13、23、33、43、53  中間層
14、24、34、44、54  極薄銅層
15、25、35、45、55  樹脂
16、26、36、46、56  プリプレグ
17、27、47  開口部
18、28、38、48、58  板状樹脂
19、29、39、49、59  板状プリプレグ

Claims (29)

  1.  キャリア、中間層、極薄銅層をこの順に有するキャリア付銅箔であって、
     前記極薄銅層表面の波長が400nmである光の吸収率が85%以上であるキャリア付銅箔。
  2.  前記極薄銅層表面の波長が400nmである光の吸収率が87%以上である請求項1に記載のキャリア付銅箔。
  3.  前記極薄銅層表面の波長が400nmである光の吸収率が90%以上である請求項2に記載のキャリア付銅箔。
  4.  前記極薄銅層表面の波長が400nmである光の吸収率が91%以上である請求項3に記載のキャリア付銅箔。
  5.  前記極薄銅層表面の波長が400nmである光の吸収率が92%以上である請求項4に記載のキャリア付銅箔。
  6.  前記極薄銅層表面の波長が400nmである光の吸収率が93%以上である請求項5に記載のキャリア付銅箔。
  7.  前記極薄銅層表面の波長が400nmである光の吸収率が95%以上である請求項6に記載のキャリア付銅箔。
  8.  前記極薄銅層の表面を、JIS B0601-1994に準拠してレーザー顕微鏡で測定したとき、前記表面の粗さRzの平均値が1.7μm以下である請求項1~7のいずれか一項に記載のキャリア付銅箔。
  9.  前記キャリアが電解銅箔または圧延銅箔で形成されている請求項1~8のいずれか一項に記載のキャリア付銅箔。
  10.  前記極薄銅層及び前記キャリアの少なくとも一方の表面、又は、両方の表面に粗化処理層を有する請求項1~9のいずれか一項に記載のキャリア付銅箔。
  11.  前記粗化処理層が、銅、ニッケル、コバルト、リン、タングステン、ヒ素、モリブデン、クロム及び亜鉛からなる群から選択されたいずれかの単体又はいずれか1種以上を含む合金からなる層である請求項10に記載のキャリア付銅箔。
  12.  前記粗化処理層の表面に、樹脂層を備える請求項10又は11に記載のキャリア付銅箔。
  13.  前記粗化処理層の表面に、耐熱層、防錆層、クロメート処理層及びシランカップリング処理層からなる群から選択された1種以上の層を有する請求項10又は11に記載のキャリア付銅箔。
  14.  前記極薄銅層及び前記キャリアの少なくとも一方の表面、又は、両方の表面に耐熱層、防錆層、クロメート処理層及びシランカップリング処理層からなる群から選択された1種以上の層を有する請求項1~13のいずれか一項に記載のキャリア付銅箔。
  15.  前記耐熱層、防錆層、クロメート処理層及びシランカップリング処理層からなる群から選択された1種以上の層の上に樹脂層を備える請求項13又は14に記載のキャリア付銅箔。
  16.  前記極薄銅層上に樹脂層を備える請求項1~15のいずれか一項に記載のキャリア付銅箔。
  17.  前記樹脂層が接着用樹脂である請求項12、15及び16のいずれか一項に記載のキャリア付銅箔。
  18.  前記樹脂層が半硬化状態の樹脂である請求項12、15~17のいずれか一項に記載のキャリア付銅箔。
  19.  請求項1~18のいずれか一項に記載のキャリア付銅箔を用いて製造した積層体。
  20.  前記キャリア付銅箔を一対備え、前記一対のキャリア付銅箔を互いに積層して構成された積層体であり、前記キャリア付銅箔において平面視したときに前記キャリア付銅箔の積層部分の外周の少なくとも一部が樹脂又はプリプレグで覆われてなる請求項19に記載の積層体。
  21.  前記キャリア付銅箔を一対備え、前記一対のキャリア付銅箔の間に樹脂又はプリプレグを有するように構成された積層体であり、前記キャリア付銅箔において平面視したときに前記キャリア付銅箔の積層部分の外周の少なくとも一部が樹脂又はプリプレグで覆われてなる請求項19に記載の積層体。
  22.  前記キャリア付銅箔において平面視したときに前記キャリア付銅箔の積層部分の外周の全体にわたって樹脂又はプリプレグで覆われてなる請求項20又は21に記載の積層体。
  23.  請求項1~18のいずれか一項に記載のキャリア付銅箔を用いて製造したプリント配線板。
  24.  請求項1~18のいずれか一項に記載のキャリア付銅箔と絶縁基板とを準備する工程、
     前記キャリア付銅箔と絶縁基板とを積層する工程、
     前記キャリア付銅箔と絶縁基板とを積層した後に、前記キャリア付銅箔のキャリアを剥がす工程を経て銅張積層体を形成し、
    その後、セミアディティブ法、サブトラクティブ法、パートリーアディティブ法又はモディファイドセミアディティブ法のいずれかの方法によって、回路を形成する工程を含むプリント配線板の製造方法。
  25.  請求項1~18のいずれか一項に記載のキャリア付銅箔の前記極薄銅層側表面または前記キャリア側表面に回路を形成する工程、
     前記回路が埋没するように前記キャリア付金属箔の前記極薄銅層側表面または前記キャリア側表面に樹脂層を形成する工程、
     前記樹脂層上に回路を形成する工程、
     前記樹脂層上に回路を形成した後に、前記キャリアまたは前記極薄銅層を剥離させる工程、及び、
     前記キャリアまたは前記極薄銅層を剥離させた後に、前記極薄銅層または前記キャリアを除去することで、前記極薄銅層側表面または前記キャリア側表面に形成した、前記樹脂層に埋没している回路を露出させる工程
    を含むプリント配線板の製造方法。
  26.  前記樹脂層上に回路を形成する工程が、前記樹脂層上に別のキャリア付銅箔を極薄銅層側から貼り合わせ、前記樹脂層に貼り合わせたキャリア付銅箔を用いて前記回路を形成する工程である請求項25に記載のプリント配線板の製造方法。
  27.  前記樹脂層上に貼り合わせる別のキャリア付銅箔が、請求項1~18のいずれか一項に記載のキャリア付銅箔である請求項26に記載のプリント配線板の製造方法。
  28.  前記樹脂層上に回路を形成する工程が、セミアディティブ法、サブトラクティブ法、パートリーアディティブ法又はモディファイドセミアディティブ法の何れかの方法によって行われる請求項25~27の何れか一項に記載のプリント配線板の製造方法。
  29.  キャリアを剥離する前に、キャリア付銅箔のキャリア側表面に基板を形成する工程を更に含む請求項25~28の何れか一項に記載のプリント配線板の製造方法。
PCT/JP2014/081468 2013-11-27 2014-11-27 キャリア付銅箔、積層体、プリント配線板、及び、プリント配線板の製造方法 WO2015080227A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201480064868.6A CN105765110B (zh) 2013-11-27 2014-11-27 附载体铜箔、积层体、印刷配线板、及印刷配线板的制造方法
KR1020167016869A KR101780162B1 (ko) 2013-11-27 2014-11-27 캐리어 부착 동박, 적층체, 프린트 배선판, 및, 프린트 배선판의 제조 방법
US15/039,464 US10201092B2 (en) 2013-11-27 2014-11-27 Carrier-attached copper foil, laminate, printed-wiring board and method for manufacturing the printed wiring board

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013244778 2013-11-27
JP2013-244778 2013-11-27
JP2014-083892 2014-04-15
JP2014083892A JP5870148B2 (ja) 2013-11-27 2014-04-15 キャリア付銅箔、プリント回路板の製造方法、銅張積層板、銅張積層板の製造方法、及び、プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
WO2015080227A1 true WO2015080227A1 (ja) 2015-06-04

Family

ID=53199163

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/081468 WO2015080227A1 (ja) 2013-11-27 2014-11-27 キャリア付銅箔、積層体、プリント配線板、及び、プリント配線板の製造方法

Country Status (6)

Country Link
US (1) US10201092B2 (ja)
JP (1) JP5870148B2 (ja)
KR (1) KR101780162B1 (ja)
CN (1) CN105765110B (ja)
TW (1) TWI586526B (ja)
WO (1) WO2015080227A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI582861B (zh) * 2014-09-12 2017-05-11 矽品精密工業股份有限公司 嵌埋元件之封裝結構及其製法
JP6083619B2 (ja) * 2015-07-29 2017-02-22 福田金属箔粉工業株式会社 低誘電性樹脂基材用処理銅箔及び該処理銅箔を用いた銅張積層板並びにプリント配線板
JP2017124533A (ja) * 2016-01-13 2017-07-20 Jx金属株式会社 キャリア付銅箔、積層体、キャリア付銅箔の製造方法、プリント配線板の製造方法及び電子機器の製造方法
TWI640422B (zh) * 2016-02-09 2018-11-11 Jx金屬股份有限公司 印刷配線板用積層體、印刷配線板之製造方法及電子機器之製造方法
CN108419363A (zh) * 2017-02-07 2018-08-17 Jx金属株式会社 表面处理铜箔、带载体的铜箔、层压体、印刷配线板的制造方法及电子机器的制造方法
US11459664B2 (en) * 2017-07-21 2022-10-04 Temple University—Of the Commonwealth System of Higher Education Multi-metal catalysts and devices and methods of use thereof
WO2022014648A1 (ja) * 2020-07-16 2022-01-20 三井金属鉱業株式会社 銅張積層板及びプリント配線板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279672A (ja) * 1995-02-09 1996-10-22 Asahi Chem Ind Co Ltd 厚膜パターン導電体の製造方法
JP2002076578A (ja) * 2000-08-25 2002-03-15 Ibiden Co Ltd プリント配線板及びその製造方法
JP2005288856A (ja) * 2004-03-31 2005-10-20 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びその製造方法並びにそのキャリア箔付電解銅箔を用いた銅張積層板
JP2008211156A (ja) * 2006-11-28 2008-09-11 Kyocera Corp 多層フィルム、溝付き多層フィルムおよび配線付き多層フィルムならびに配線付き多層フィルムの製造方法、配線シートの製造方法および配線基板の製造方法
JP2013503965A (ja) * 2009-09-01 2013-02-04 イルジン カッパー ホイル カンパニー リミテッド 微細回路の形成のためのエンベデッド用銅箔
JP2013239677A (ja) * 2012-05-17 2013-11-28 Shinko Electric Ind Co Ltd 配線基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287266A (en) * 1977-12-28 1981-09-01 Grumman Aerospace Corp. Solar selective film and process
JP2001068816A (ja) * 1999-08-24 2001-03-16 Mitsui Mining & Smelting Co Ltd 銅張積層板及びその銅張積層板を用いたレーザー加工方法
WO2001023646A1 (en) * 1999-09-29 2001-04-05 Europa Metalli S.P.A. An electrochemical method for forming an inorganic covering layer on a surface of a copper material
US7026059B2 (en) 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
US6893742B2 (en) * 2001-02-15 2005-05-17 Olin Corporation Copper foil with low profile bond enhancement
JPWO2003004262A1 (ja) 2001-07-06 2004-10-21 鐘淵化学工業株式会社 積層体およびその製造方法
US20040231141A1 (en) 2001-07-06 2004-11-25 Masaru Nishinaka Laminate and its producing method
KR101065758B1 (ko) * 2003-02-27 2011-09-19 후루카와 덴키 고교 가부시키가이샤 전자파 실드용 동박, 그 제조방법 및 전자파 실드체
EP1531656A3 (en) * 2003-11-11 2007-10-03 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP2006210689A (ja) * 2005-01-28 2006-08-10 Fukuda Metal Foil & Powder Co Ltd 高周波プリント配線板用銅箔及びその製造方法
MY150825A (en) * 2008-11-25 2014-02-28 Jx Nippon Mining & Metals Corp Copper foil for printed circuit
JP5634103B2 (ja) * 2010-04-06 2014-12-03 福田金属箔粉工業株式会社 銅張積層板用処理銅箔及び該処理銅箔を絶縁性樹脂基材に接着してなる銅張積層板並びに該銅張積層板を用いたプリント配線板。
JPWO2011152092A1 (ja) * 2010-06-04 2013-07-25 三井金属鉱業株式会社 電極箔および有機デバイス
EP2615196A1 (en) * 2010-10-06 2013-07-17 Furukawa Electric Co., Ltd. Copper foil and manufacturing method therefor, copper foil with carrier and manufacturing method therefor, printed circuit board, and multilayer printed circuit board
JP5497808B2 (ja) 2012-01-18 2014-05-21 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた銅張積層板
TWI486260B (zh) * 2012-11-16 2015-06-01 Nanya Plastics Corp 具有黑色極薄銅箔之銅箔結構及其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279672A (ja) * 1995-02-09 1996-10-22 Asahi Chem Ind Co Ltd 厚膜パターン導電体の製造方法
JP2002076578A (ja) * 2000-08-25 2002-03-15 Ibiden Co Ltd プリント配線板及びその製造方法
JP2005288856A (ja) * 2004-03-31 2005-10-20 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びその製造方法並びにそのキャリア箔付電解銅箔を用いた銅張積層板
JP2008211156A (ja) * 2006-11-28 2008-09-11 Kyocera Corp 多層フィルム、溝付き多層フィルムおよび配線付き多層フィルムならびに配線付き多層フィルムの製造方法、配線シートの製造方法および配線基板の製造方法
JP2013503965A (ja) * 2009-09-01 2013-02-04 イルジン カッパー ホイル カンパニー リミテッド 微細回路の形成のためのエンベデッド用銅箔
JP2013239677A (ja) * 2012-05-17 2013-11-28 Shinko Electric Ind Co Ltd 配線基板の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NAOKI FUKUTOMI ET AL.: "Special Articles: Recent Trends on MCM and Bare LSI Chip Mounting. Manufacturing Process of PWBs for the Substrate of MCM and Bare Chip Mounting. Transfer Lamination Method", CIRCUIT TECHNOLOGY, vol. 9, no. 5, August 1994 (1994-08-01), pages 369 - 376 *

Also Published As

Publication number Publication date
US10201092B2 (en) 2019-02-05
KR20160079914A (ko) 2016-07-06
TWI586526B (zh) 2017-06-11
JP5870148B2 (ja) 2016-02-24
TW201527086A (zh) 2015-07-16
JP2015127136A (ja) 2015-07-09
CN105765110A (zh) 2016-07-13
US20160353581A1 (en) 2016-12-01
KR101780162B1 (ko) 2017-09-19
CN105765110B (zh) 2018-08-07

Similar Documents

Publication Publication Date Title
WO2015080227A1 (ja) キャリア付銅箔、積層体、プリント配線板、及び、プリント配線板の製造方法
KR102475944B1 (ko) 구리 방열재, 캐리어 부착 동박, 커넥터, 단자, 적층체, 실드재, 프린트 배선판, 금속 가공 부재, 전자 기기, 및, 프린트 배선판의 제조 방법
KR101852671B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판, 및, 프린트 배선판의 제조 방법
JP7055049B2 (ja) 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、プリント配線板、電子機器、並びに、プリント配線板の製造方法
KR101762049B1 (ko) 캐리어 부착 구리박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 및, 프린트 배선판의 제조 방법
WO2015108191A1 (ja) 表面処理銅箔、キャリア付銅箔、プリント配線板、銅張積層板、積層体及びプリント配線板の製造方法
WO2014042201A1 (ja) キャリア付き銅箔
WO2015030209A1 (ja) 表面処理金属材、キャリア付金属箔、コネクタ、端子、積層体、シールドテープ、シールド材、プリント配線板、金属加工部材、電子機器、及び、プリント配線板の製造方法
JP6293093B2 (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板、電子機器、表面処理銅箔の製造方法及びプリント配線板の製造方法
US10791631B2 (en) Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
WO2014080959A1 (ja) キャリア付き銅箔
TW201515533A (zh) 表面處理銅箔、附載體銅箔、積層板、印刷配線板、電子機器、以及印刷配線板之製造方法
WO2015012376A1 (ja) 表面処理銅箔、キャリア付銅箔、基材、樹脂基材、プリント配線板、銅張積層板及びプリント配線板の製造方法
TWI532592B (zh) Surface treatment of copper foil and the use of its laminated board
KR101797333B1 (ko) 캐리어 부착 동박
TW201435153A (zh) 表面處理銅箔及使用其之積層板、覆銅積層板、印刷配線板以及電子機器
WO2014084384A1 (ja) キャリア付銅箔
TWI551437B (zh) And the use of a carrier copper foil of the printed wiring board thereof, printed circuit boards and copper-clad laminates
WO2014109396A1 (ja) 表面処理銅箔、積層板、キャリア付銅箔、プリント配線板、プリント回路板、電子機器、及びプリント配線板の製造方法
JP2015205481A (ja) キャリア付銅箔、銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
JP6522974B2 (ja) キャリア付銅箔、積層体、積層体の製造方法、及び、プリント配線板の製造方法
JP2017124533A (ja) キャリア付銅箔、積層体、キャリア付銅箔の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP2015163740A (ja) キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP2015172250A (ja) 表面処理銅箔、キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14865134

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15039464

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20167016869

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 14865134

Country of ref document: EP

Kind code of ref document: A1