TWI586526B - A method of manufacturing a copper foil, a laminate, a printed wiring board, and a printed wiring board - Google Patents

A method of manufacturing a copper foil, a laminate, a printed wiring board, and a printed wiring board Download PDF

Info

Publication number
TWI586526B
TWI586526B TW103141327A TW103141327A TWI586526B TW I586526 B TWI586526 B TW I586526B TW 103141327 A TW103141327 A TW 103141327A TW 103141327 A TW103141327 A TW 103141327A TW I586526 B TWI586526 B TW I586526B
Authority
TW
Taiwan
Prior art keywords
carrier
layer
copper foil
resin
copper
Prior art date
Application number
TW103141327A
Other languages
English (en)
Other versions
TW201527086A (zh
Inventor
Tomota Nagaura
Original Assignee
Jx Nippon Mining & Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jx Nippon Mining & Metals Corp filed Critical Jx Nippon Mining & Metals Corp
Publication of TW201527086A publication Critical patent/TW201527086A/zh
Application granted granted Critical
Publication of TWI586526B publication Critical patent/TWI586526B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C25D5/14Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium two or more layers being of nickel or chromium, e.g. duplex or triplex layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611Smooth layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/30Properties of the layers or laminate having particular thermal properties
    • B32B2307/306Resistant to heat
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/50Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538Roughness
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/38Chromatising
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • C25D3/14Electroplating: Baths therefor from solutions of nickel or cobalt from baths containing acetylenic or heterocyclic compounds
    • C25D3/16Acetylenic compounds
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • C25D3/40Electroplating: Baths therefor from solutions of copper from cyanide baths, e.g. with Cu+
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/58Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04Electroplating with moving electrodes
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00Electrolytic coating other than with metals
    • C25D9/04Electrolytic coating other than with metals with inorganic materials
    • C25D9/08Electrolytic coating other than with metals with inorganic materials by cathodic processes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

附載體銅箔、積層體、印刷配線板、及印刷配線板之製造方法
本發明係關於一種附載體銅箔、積層體、印刷配線板、及印刷配線板之製造方法,尤其是關於一種用於製造精細圖案用之印刷配線基板時的附載體銅箔、積層體、印刷配線板、及印刷配線板之製造方法。
印刷配線板這半世紀來取得了重大發展,如今幾乎所有電子機器中均有使用。隨著近年來電子機器之小型化、高性能化需求之增大,安裝零件之高密度構裝化及訊號之高頻化不斷發展,對於印刷配線板要求導體圖案之微細化(細間距化)及高頻對應等,尤其是將IC晶片安裝在印刷配線板上之情形,要求L(線)/S(間隔)=20μm/20μm以下之細間距化。
印刷配線板首先係以覆銅積層體之形態來加以製造,該覆銅積層體係將銅箔與以玻璃環氧基板、BT樹脂、聚醯亞胺膜等為主之絕緣基板貼合而成。貼合係使用下述方法:將絕緣基板與銅箔疊合進行加熱加壓而形成之方法(層疊法),或是將絕緣基板材料之前驅物即清漆塗布在銅箔具有被覆層之面,進行加熱、硬化之方法(塗膜法(casting method))。
隨著細間距化,使用於覆銅積層體之銅箔的厚度亦成為9μm,甚至在5μm以下等,箔厚正逐漸變薄。然而,若箔厚在9μm以下,則以前述層疊法或塗膜法形成覆銅積層體時的處理性會極度惡化。因此, 出現了附載體銅箔,該附載體銅箔係利用具有厚度之金屬箔作為載體,透過剝離層將極薄銅層形成在該金屬箔而成。附載體銅箔之一般使用方法,如專利文獻1等之揭示,係將極薄銅層之表面貼合在絕緣基板進行熱壓接後,透過剝離層將載體剝離。
於製作使用附載體銅箔之印刷配線板時,附載體銅箔之典型使用方法,首先,將附載體銅箔積層在絕緣基板後,自極薄銅層將載體剝離。接著,在經剝除載體露出之極薄銅層上,設置以光硬化性樹脂形成之鍍敷阻劑。接著,對鍍敷阻劑之既定區域進行曝光,藉此使該區域硬化。然後,將非曝光區域之未硬化的鍍敷阻劑去除後,在該抗蝕劑去除區域設置電鍍層。接著,藉由將硬化之鍍敷阻劑去除,而得到形成有電路之絕緣基板,使用此絕緣基板製作印刷配線板。
專利文獻1:日本特開2006-022406號公報
於此種印刷配線板之製造方法,形成在絕緣基板上之電路,係對應於經藉由曝光而硬化之鍍敷阻劑的形狀。因此,經硬化之鍍敷阻劑的形狀若不良,則電路之形狀亦會不良,而難以形成細間距電路。又,使用所謂嵌入法製作印刷配線板,對各層間之電路位置所要求的精度非常高,必須正確地將電路形成為想要之形狀及位置,其中該嵌入法係在附載體銅箔之極薄銅層的表面形成電路鍍敷,以覆蓋該形成之電路鍍敷之方式(以掩埋電路鍍敷之方式)在極薄銅層上設置嵌入樹脂,積層樹脂層,在樹脂層之既定位置進行開孔,露出電路鍍敷,形成盲孔(blind via),於積層體之複數層間使電路及配線導通。
然而,若在極薄銅層表面設置鍍敷阻劑,對鍍敷阻劑之既定區域進行曝光,則由於通常鍍敷阻劑具透光性,故光會透射過鍍敷阻劑而在極薄銅層表面反射。此時之反射光,通常具有於垂直於極薄銅層表面之方向反射的正反射光與未垂直反射而漫射的漫反射光。其中,漫反射光亦會進入鍍敷阻劑待硬化之區域以外的區域,位於待硬化之區域以外的鍍敷阻劑亦會硬化。因此,以往難以精度佳地對鍍敷阻劑待硬化之區域進行加工,具有難以精度佳地形成對應之電路形狀的問題。
因此,本發明之課題在於提供一種極薄銅層表面之電路形成性良好的附載體銅箔。
為了達成上述目的,本發明人經反覆潛心研究後,結果發現控制附載體銅箔之極薄銅層表面的光吸收性,對於提升極薄銅層表面之電路形成性極具效果。
本發明係基於上述見解而完成者,於一態樣中,係一種附載體銅箔,依序具有載體、中間層、極薄銅層,該極薄銅層表面之波長為400nm之光的吸收率在85%以上。
本發明之附載體銅箔於一實施形態中,該極薄銅層表面之波長為400nm之光的吸收率在87%以上。
本發明之附載體銅箔於另一實施形態中,該極薄銅層表面之波長為400nm之光的吸收率在90%以上。
本發明之附載體銅箔於再另一實施形態中,該極薄銅層表面之波長為400nm之光的吸收率在91%以上。
本發明之附載體銅箔於再另一實施形態中,該極薄銅層表面 之波長為400nm之光的吸收率在92%以上。
本發明之附載體銅箔於再另一實施形態中,該極薄銅層表面之波長為400nm之光的吸收率在93%以上。
本發明之附載體銅箔於再另一實施形態中,該極薄銅層表面之波長為400nm之光的吸收率在95%以上。
本發明之附載體銅箔於再另一實施形態中,依據JIS B0601-1994以雷射顯微鏡測量該極薄銅層之表面時,該表面之粗糙度Rz的平均值在1.7μm以下。
本發明之附載體銅箔於再另一實施形態中,該載體係以電解銅箔或壓延銅箔形成。
本發明之附載體銅箔於再另一實施形態中,在該極薄銅層及該載體之至少一者的表面或兩者的表面,具有粗化處理層。
本發明之附載體銅箔於再另一實施形態中,該粗化處理層係由選自由銅、鎳、鈷、磷、鎢、砷、鉬、鉻及鋅組成之群中任一單質或含有此等單質任1種以上之合金構成之層。
本發明之附載體銅箔於再另一實施形態中,在該粗化處理層之表面,具備樹脂層。
本發明之附載體銅箔於再另一實施形態中,在該粗化處理層之表面,具有選自由耐熱層、防鏽層,鉻酸處理(chromate treatment)層及矽烷偶合處理層組成之群中1種以上之層。
本發明之附載體銅箔於再另一實施形態中,在該極薄銅層及該載體之至少一者的表面或兩者的表面,具有選自由耐熱層、防鏽層、鉻 酸處理層及矽烷偶合處理層組成之群中1種以上之層。
本發明之附載體銅箔於再另一實施形態中,在該選自由耐熱層、防鏽層、鉻酸處理層及矽烷偶合處理層組成之群中1種以上之層上,具備樹脂層。
本發明之附載體銅箔於再另一實施形態中,在該極薄銅層上具備樹脂層。
本發明之附載體銅箔於再另一實施形態中,該樹脂層為接合用樹脂。
本發明之附載體銅箔於再另一實施形態中,該樹脂層為半硬化狀態之樹脂。
本發明於再另一態樣中,係一種使用本發明之附載體銅箔製造之積層體。
本發明之積層體於一實施形態中,係具備一對該附載體銅箔,將該一對附載體銅箔彼此積層而構成,於俯視該附載體銅箔時,該附載體銅箔之積層部分的外緣至少一部分被樹脂或預浸體覆蓋而成。
本發明之積層體於另一實施形態中,係具備一對該附載體銅箔,構成為在該一對附載體銅箔之間具有樹脂或預浸體,於俯視該附載體銅箔時,該附載體銅箔之積層部分的外緣至少一部分被樹脂或預浸體覆蓋而成。
本發明之積層體於再另一實施形態中,於俯視該附載體銅箔時,該附載體銅箔之積層部分的外緣整體被樹脂或預浸體覆蓋而成。
本發明於另一態樣中,係一種使用本發明之附載體銅箔製造 之印刷配線板。
本發明於再另一態樣中,係一種印刷配線板之製造方法,包含下述步驟:準備本發明之附載體銅箔與絕緣基板之步驟;積層該附載體銅箔與絕緣基板之步驟;於積層該附載體銅箔與絕緣基板後,經過剝除該附載體銅箔之載體的步驟而形成覆銅積層體,然後,藉由半加成法(semi-additive process)、減成法(subtractive process)、部分加成法(partly additive process)或改良半加成法(modified semi-additive process)中之任一方法,形成電路之步驟。
本發明於再另一態樣中,係一種印刷配線板之製造方法,包含下述步驟:將電路形成在本發明之附載體銅箔的該極薄銅層側表面或該載體側表面之步驟;以掩埋該電路之方式,將樹脂層形成在該附載體金屬箔的該極薄銅層側表面或該載體側表面之步驟;將電路形成在該樹脂層上之步驟;於將電路形成在該樹脂層上後,將該載體或該極薄銅層剝離之步驟;及於將該載體或該極薄銅層剝離後,將該極薄銅層或該載體去除,藉此使形成在該極薄銅層側表面或該載體側表面被該樹脂層掩埋的電路露出之步驟。
本發明之印刷配線板之製造方法於一實施形態中,將電路形成在該樹脂層上之步驟係下述之步驟:將另外之附載體銅箔自極薄銅層側貼合在該樹脂層上,使用貼合在該樹脂層之附載體銅箔形成該電路。
本發明之印刷配線板之製造方法於另一實施形態中,貼合在該樹脂層上的另外之附載體銅箔為本發明之附載體銅箔。
本發明之印刷配線板之製造方法於再另一實施形態中,將電路形成在該樹脂層上之步驟,係藉由半加成法、減成法、部分加成法或改良半加成法中之任一方法進行。
本發明之印刷配線板之製造方法於再另一實施形態中,進一步包含下述步驟:於將載體剝離前,將基板形成在附載體銅箔之載體側表面。
根據本發明,可提供一種極薄銅層表面之電路形成性良好的附載體銅箔。
10,20,30,40,50‧‧‧積層體
11,21,31,41,51‧‧‧附載體銅箔
12,22,32,42,52‧‧‧載體
13,23,33,43,53‧‧‧中間層
14,24,34,44,54‧‧‧極薄銅層
15,25,35,45,55‧‧‧樹脂
16,26,36,46,56‧‧‧預浸體
17,27,47‧‧‧開口部
18,28,38,48,58‧‧‧板狀樹脂
19,29,39,49,59‧‧‧板狀預浸體
圖1A~C係使用本發明之附載體銅箔之印刷配線板製造方法具體例至電路鍍敷、抗蝕劑去除為止之步驟的配線板剖面示意圖。
圖2D~F係使用本發明之附載體銅箔之印刷配線板製造方法具體例從積層樹脂及第2層附載體銅箔至雷射開孔為止之步驟的配線板剖面示意圖。
圖3G~I係使用本發明之附載體銅箔之印刷配線板製造方法具體例從形成填孔(via fill)至剝離第1層載體為止之步驟的配線板剖面示意圖。
圖4J~K係使用本發明之附載體銅箔之印刷配線板製造方法具體例從快速蝕刻(flash etching)至形成凸塊、銅柱(pillar)為止之步驟的配線板剖面示意圖。
圖5係顯示實施例之樣品片測量部位的示意圖。
圖6係本發明一實施形態之積層體10的平面示意圖。
圖7係本發明一實施形態之積層體10的剖面示意圖。
圖8係本發明另一實施形態之積層體20的剖面示意圖。
圖9係本發明再另一實施形態之積層體30的剖面示意圖。
圖10係本發明再另一實施形態之積層體40的剖面示意圖。
圖11係本發明再另一實施形態之積層體50的剖面示意圖。
<附載體銅箔>
本發明之附載體銅箔依序具有載體、中間層、極薄銅層。附載體銅箔本身之使用方法,為該行業者所習知,例如可將極薄銅層之表面貼合在紙基材酚樹脂、紙基材環氧樹脂、合成纖維布基材環氧樹脂、玻璃布/紙複合基材環氧樹脂、玻璃布/玻璃不織布複合基材環氧樹脂及玻璃布基材環氧樹脂、聚酯膜、聚醯亞胺膜等絕緣基板,於熱壓接後,將載體剝除,將接合在絕緣基板之極薄銅層蝕刻成想要之導體圖案,最後製造積層體(覆銅積層體等)或印刷配線板等。
<載體>
可使用於本發明之載體,典型為金屬箔或樹脂膜,例如以銅箔、銅合金箔、鎳箔、鎳合金箔、鐵箔、鐵合金箔、不鏽鋼箔、鋁箔、鋁合金箔、絕緣樹脂膜、聚醯亞胺膜、LCD膜之形態提供。
可使用於本發明之載體,典型上係以壓延銅箔或電解銅箔之形態提供。一般而言,電解銅箔係利用硫酸銅鍍浴將銅電解析出在鈦或不鏽鋼之滾筒上來加以製造,壓延銅箔則是重複進行利用壓延輥之塑性加工與熱處 理來製造。銅箔之材料,除了精銅(JIS H3100合金號碼C1100)及無氧銅(JIS H3100合金號碼C1020或JIS H3510合金號碼C1011)等之高純度銅外,例如亦可使用摻Sn銅;摻Ag銅;添加有Cr、Zr或Mg等之銅合金、添加有Ni及Si等之卡遜(corson)系銅合金此類的銅合金。另,本說明書中單獨使用用語「銅箔」時,亦包含銅合金箔。
可使用於本發明之載體的厚度,並無特別限制,只要適當調節成可作為載體之適合厚度即可,例如可設為12μm以上。但是,若過厚則由於生產成本會提高,故通常較佳設為35μm以下。因此,載體之厚度典型上為12~300μm,更典型地為12~150μm,更典型為12~70μm,更典型為18~35μm。
<中間層>
在載體之單面或雙面上設置中間層。亦可在銅箔載體與中間層之間設置其他層。本發明中所使用之中間層只要為下述構成,則並無特別限定:於將附載體銅箔積層在絕緣基板之步驟前,極薄銅層不易自載體剝離,另一方面,於積層在絕緣基板之步驟後,極薄銅層可自載體剝離。例如,本發明之附載體銅箔的中間層亦可含有選自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn、此等之合金、此等之水合物、此等之氧化物、有機物組成之群中的一種或二種以上。又,中間層亦可為複數層。
又,例如,中間層可藉由下述方式構成:自載體側形成由選自以Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn構成之元素群中一種元素構成的單一金屬層,或形成由選自以Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn構成之元素群中一種或二種以上之元素構成的合金層,於其上形成由選 自以Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn構成之元素群中一種或二種以上之元素的水合物或氧化物或有機物構成之層。
又,例如,中間層可自載體側以下述之層構成:由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn之元素群中任一種元素構成的單一金屬層或由選自Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn之元素群中一種以上之元素構成的合金層,及位於其上之由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn之元素群中任一種元素構成的單一金屬層或由選自Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn之元素群中一種以上之元素構成的合金層。又,其他層亦可使用可作為中間層使用之層構成。
於僅在單面設置中間層之情形時,較佳在載體之相反面設置鍍Ni層等防鏽層。另,於以鉻酸處理或鉻酸鋅處理或鍍敷處理設置中間層之情形時,鉻或鋅等附著之金屬的一部分有時會變成水合物或氧化物。
又,例如,中間層可在載體上依序積層鎳、鎳-磷合金或鎳-鈷合金、及鉻而構成。由於鎳與銅之接合力高於鉻與銅之接合力,因此於剝離極薄銅層時,會在極薄銅層與鉻之界面剝離。又,對中間層之鎳,期待防止銅成分自載體向極薄銅層擴散的阻隔效果。中間層之鎳的附著量較佳為100μg/dm2以上且40000μg/dm2以下,更佳為100μg/dm2以上且4000μg/dm2以下,更佳為100μg/dm2以上且2500μg/dm2以下,更佳為100μg/dm2以上且未達1000μg/dm2,中間層之鉻的附著量較佳為5μg/dm2以上且100μg/dm2以下。於僅在單面設置中間層之情形時,較佳在載體之相反面設置鍍Ni層等防鏽層。
<打底鍍敷(strike plating)>
在中間層上設置極薄銅層。於在中間層上設置極薄銅層前,為了減少極薄銅層之針孔(pinhole),亦可進行利用銅-磷合金之打底鍍敷。打底鍍敷可列舉焦磷酸銅鍍敷液等。
<極薄銅層>
在中間層上設置極薄銅層。另,亦可在中間層與極薄銅層之間設置其他層。
極薄銅層可藉由利用硫酸銅、焦磷酸銅、磺胺酸銅、氰化銅等之電解浴的電鍍來形成,由於可於一般之電解銅箔使用,以高電流密度形成銅箔,故較佳為硫酸銅浴。極薄銅層之厚度並無特別限制,通常較載體薄,例如為12μm以下。典型為0.5~12μm,更典型為1.5~5μm,更典型為2~5μm。另,極薄銅層亦可設置在載體之兩面。又,其他層亦可使用可作為中間層使用的構成之層。
可使用本發明之附載體銅箔來製作積層體(覆銅積層體等)。作為該積層體,例如,可為「極薄銅層/中間層/載體/樹脂或預浸體」依序積層之構成,或亦可為「極薄銅層/中間層/載體/樹脂或預浸體/載體/中間層/極薄銅層」依序積層之構成。前述樹脂或預浸體可為後述之樹脂層,或亦可含有使用於後述之樹脂層的樹脂、樹脂硬化劑、化合物、硬化促進劑、介電體、反應觸媒、交聯劑、聚合物、預浸體、骨架材料等。另,附載體銅箔亦可於俯視時小於樹脂或預浸體。
本發明之積層體,係具備一對本發明之附載體銅箔,將一對附載體銅箔彼此積層而構成,亦可於俯視附載體銅箔時,附載體銅箔之積層部分的外緣至少一部分被樹脂或預浸體覆蓋而成。又,此時,積層體亦 可構成為以可彼此分離之方式使一對附載體銅箔接觸。又,亦可為俯視附載體銅箔時,附載體銅箔之積層部分的外緣整體被樹脂或預浸體覆蓋而成者。藉由形成此種構成,於俯視附載體銅箔時,附載體銅箔之積層部分被樹脂或預浸體覆蓋,而可防止其他構件從此部分之側方向亦即相對於積層方向之横方向接觸,結果可減少處理中之附載體銅箔彼此的剝離。又,藉由以樹脂或預浸體覆蓋成不使附載體銅箔之積層部分的外緣露出,而可防止如前述之化學液處理步驟中化學液滲入此界面,可防止附載體銅箔之腐蝕或侵蝕。
又,本發明之積層體具備一對本發明之附載體銅箔,構成為在一對附載體銅箔之間具有樹脂或預浸體,亦可為俯視附載體銅箔時附載體銅箔之積層部分的外緣至少一部分被樹脂或預浸體覆蓋而成者。作為該形態之一例,用圖來說明附載體銅箔之端部(亦即,俯視附載體銅箔時之前述附載體銅箔的積層部分的外緣部分)被樹脂或預浸體覆蓋的積層體具體構成。如圖6(積層體10之平面示意圖)及圖7(積層體10之剖面示意圖)所示,積層體10具備一對本發明之附載體銅箔11,構成為在一對附載體銅箔11(載體12、中間層13、極薄銅層14)之間具有樹脂(板狀樹脂18)或預浸體(板狀預浸體19),於俯視附載體銅箔11時,附載體銅箔11朝樹脂或預浸體之積層部分的外緣至少一部分被樹脂15或預浸體16覆蓋而構成。又,作為另一實施形態,於俯視附載體銅箔11時附載體銅箔11朝樹脂(板狀樹脂18)或預浸體(板狀預浸體19)之積層部分的外緣整體被樹脂15或預浸體16覆蓋而構成。
藉由形成此種構成,於俯視附載體銅箔11時,附載體銅箔 11朝樹脂(板狀樹脂18)或預浸體(板狀預浸體19)之積層部分被樹脂15或預浸體16覆蓋,而可防止其他構件從此部分之側方向亦即相對於積層方向之横方向接觸,結果可減少處理中之附載體銅箔11彼此的剝離。又,藉由以樹脂15或預浸體16覆蓋成不使附載體銅箔11朝樹脂(板狀樹脂18)或預浸體(板狀預浸體19)之積層部分的外緣露出,而可防止如前述之化學液處理步驟中化學液滲入此界面,可防止附載體銅箔11之腐蝕或侵蝕。
又,亦可於俯視附載體銅箔11時,樹脂15或預浸體16以具有開口部17之方式覆蓋附載體銅箔11朝樹脂(板狀樹脂18)或預浸體(板狀預浸體19)之積層部分的外緣,而於該開口部17露出附載體銅箔11。該開口部17可藉由下述方法等形成:通常之光刻法(photolithography)技術;積層遮罩帶(masking tape)或遮罩片(masking sheet)等之後,僅蝕刻去除開口部17之技術;藉由加壓,將兩片附載體銅箔11接觸而得之積層物壓接或熱壓接於樹脂15或預浸體16。該開口部17,於俯視時,可在較附載體銅箔11之端部(外緣)更內側形成,或者亦可到達附載體銅箔11之端部或兩片附載體銅箔11之積層部分的外緣至少一部分。
又,圖7所示之積層體10,雖是將附載體銅箔11積層為各極薄銅層14位在內側,但並不限定於此,亦可如圖8所示之積層體20般,積層為各極薄銅層24位在外側而構成,或亦可將其中一片附載體銅箔積層為極薄銅層位在內側,而將另一片附載體銅箔積層為極薄銅層位在外側。
本發明之積層體,亦可如圖7~圖9所示,在一個積層體10、20、30中含有兩個以上使一對附載體銅箔11、21、31相互接觸而成之積層物,並一體形成設置在該一對附載體銅箔11、21、31之間的板狀樹脂18、 28、38或板狀預浸體19、29、39與樹脂15、25、35或預浸體16、26、36。亦即,亦可於相同時機將板狀樹脂18、28、38或板狀預浸體19、29、39與樹脂15、25、35或預浸體16、26、36加熱硬化等而一體形成。
又,本發明之積層體,亦可如圖10、圖11所示,板狀樹脂48、58或板狀預浸體49、59與樹脂45、55或預浸體46、56以各別構件之形態形成。亦即,亦可於積層體40、50中,以不同時機形成被附載體銅箔41、51夾持之板狀樹脂48、58或板狀預浸體49、59與形成為從側面覆蓋積層面之樹脂45、55或預浸體46、56,而不像圖7~圖9般板狀樹脂與覆蓋積層面之樹脂成一體。另,於圖10、圖11中,板狀樹脂48、58或板狀預浸體49、59與樹脂45、55或預浸體46、56可為不同種類,或亦可為相同種類。例如,可使用板狀預浸體49、59與環氧樹脂等之樹脂45、55來構成。另,板狀樹脂18、28、38、48、58或板狀預浸體19、29、39、49、59及樹脂15、25、35、45、55或預浸體16、26、36、46、56亦可為後述之樹脂層,亦可含有後述之樹脂層所使用之樹脂、樹脂硬化劑、化合物、硬化促進劑、介電體、反應觸媒、交聯劑、聚合物、預浸體、骨架材料等。
另,圖10、圖11所示之積層體40、50,例如亦可藉由下述方式製作:在板狀樹脂48、58或板狀預浸體49、59之兩面,分別積層附載體銅箔41、51,視需要,遮蓋表面之附載體銅箔41、51,對積層面從側面塗布如後述之樹脂並使之加熱硬化。
又,圖6~11所示之積層體10、20、30、40、50,各別亦可形成為以B-B線切割而切出之積層體。另,切割位置之B-B線,於圖6、圖7、圖8、圖10係設置在覆蓋積層體外緣部之樹脂15、25、45;預浸體16、26、46 上,但並不限定於此。亦即,亦可將切割位置之B-B線設置在開口部17、27、47上。
<粗化處理>
在極薄銅層之表面,例如亦可為了使與絕緣基板之密合性良好等,而藉由施以粗化處理,來設置粗化處理層。
又,亦可藉由施以載體之表面粗化處理,來設置粗化處理層。若藉由此種構成,則於進行將本發明之附載體銅箔從載體側積層在樹脂基板的處理時,載體與樹脂基板之密合性會獲得提升,於印刷配線板之製造步驟中,載體與樹脂基板不易剝離。
粗化處理,例如可藉由以銅或銅合金形成粗化粒子來進行。粗化處理亦可為微細者。粗化處理層亦可為由選自由銅、鎳、鈷、磷、鎢、砷、鉬、鉻及鋅組成之群中任一單質或含有此等單質任1種以上之合金構成之層等。又,亦可進行下述之粗化處理:於以銅或銅合金形成粗化粒子後,進一步以鎳、鈷、銅、鋅之單質或合金等設置二次粒子或三次粒子。然後,亦可以鎳、鈷、銅、鋅之單質或合金等形成耐熱層或防鏽層,並且對其表面施以鉻酸處理、矽烷偶合處理等處理。或者亦可不進行粗化處理,而以鎳、鈷、銅、鋅之單質或合金等形成耐熱層或防鏽層,並且對其表面施以鉻酸處理、矽烷偶合處理等處理。亦即,可在粗化處理層之表面,形成選自由耐熱層、防鏽層、鉻酸處理層及矽烷偶合處理層組成之群中1種以上之層,或者亦可在極薄銅層及載體之至少一者的表面或兩者的表面,形成選自由耐熱層、防鏽層、鉻酸處理層及矽烷偶合處理層組成之群中1種以上之層。另,上述之耐熱層、防鏽層、鉻酸處理層、矽烷偶合處理層各自 亦可由複數層形成(例如2層以上、3層以上等)。另,此等之表面處理對於極薄銅層之表面粗糙度幾乎不會造成影響。
粗化處理,例如可藉由以銅或銅合金形成粗化粒子來進行。從形成細間距之觀點,粗化處理層較佳以微細粒子構成。形成粗化粒子時之電鍍條件,若提高電流密度,降低鍍液中之銅濃度,或增大庫侖量,則會有粒子微細化之傾向。
本發明之附載體銅箔之極薄銅層的粗化處理方法,具體而言,可藉由以下之(1)~(4)中任一種來進行。
(1)提高粗化處理時之電流密度。藉此,由於極薄銅層表面之凹凸會變微細,表面之凹凸增加,故光會容易被吸收。
(2)增大粗化處理時之庫侖量。藉此,由於極薄銅層表面之凹凸、粒子之疊積變多,故光會容易被吸收。
(3)增長粗化處理時之粗化處理時間。藉此,由於極薄銅層表面之凹凸、粒子之疊積變多,故光會容易被吸收。
(4)將如粗化處理粒子變小之添加元素(例如Ni、Co、W、As等)添加於處理液。藉此,由於極薄銅層表面之凹凸會變微細,表面之凹凸增加,故光會容易被吸收。
以下更具體地說明上述本發明之附載體銅箔之極薄銅層的粗化處理方法。
‧粗化處理為銅合金粗化鍍敷(於鍍浴進行之粗化鍍敷,該鍍浴之鍍液中的銅濃度為與其他元素濃度相同程度之值,或為其他元素濃度的數十分之1倍至數十倍(較佳為數倍至數十倍)。)之情形:
(A)沒有基底之粗化處理的情形(滿足以下之(a)、(b)中任一者以上即可)
(a)於該銅合金粗化鍍敷之鍍敷條件下,將電流密度控制為40~60A/dm2。又,將粗化處理時間控制為1~10秒,將庫侖量控制為45~300As/dm2
(b)於該銅合金粗化鍍敷之鍍敷條件中,將庫侖量控制為200~300As/dm2。又,將粗化處理時間控制為1~10秒,將電流密度控制為30~45A/dm2
(B)具有基底之粗化處理的情形時(滿足以下之(c)~(e)中任兩者以上即可)
(c)於該銅合金粗化鍍敷之鍍敷條件下,將電流密度控制為52~65A/dm2
(d)於該銅合金粗化鍍敷之鍍敷條件下,將粗化處理時間控制為6~16秒。
(e)於該銅合金粗化鍍敷之鍍敷條件下,將庫侖量控制為60~80As/dm2
‧粗化處理為銅粗化鍍敷(於鍍浴進行之粗化鍍敷,該鍍浴之鍍液中的銅濃度較其他元素濃度高100倍以上。)之情形:進行銅粗化鍍敷1、隨後之銅粗化鍍敷2之至少二段的粗化處理。此時,以滿足下述(f)、(g)中之任一者的方式進行粗化處理。
(f)將第一段之粗化處理的庫侖量控制為600As/dm2以上。
(g)將第二段之粗化處理的電流密度控制為0.5~13A/dm2,將庫侖 量控制為0.05~1000As/dm2。又,此時,較佳使粗化處理時間為0.1~20秒。
(表面粗糙度Rz)
於依JIS B0601-1994以雷射顯微鏡測量前述極薄銅層之表面時,使前述表面之粗糙度Rz(十點平均粗糙度)在1.7μm以下,藉此可良好地抑制形成在該表面之電路發生遷移,於形成細間距之觀點,極為有利。Rz之平均值較佳在1.6μm以下,更佳在1.5μm以下,更佳在1.4μm以下,更佳在1.3μm以下,更佳在1.2μm以下,更佳在1.0μm以下,更佳在0.8μm以下。惟,Rz之平均值若變得過小,則與樹脂之密合力會降低,故較佳在0.01μm以上,更佳在0.1μm以上,進而更佳在0.3μm以上,最佳在0.5μm以上。
另,於本發明中,極薄銅層之表面粗糙度(Rz)係指於極薄銅層經表面處理之情形,該經表面處理之側之表面的粗糙度。另,於印刷配線板或覆銅積層體等在極薄銅層表面接合有樹脂等絕緣基板之情形,可藉由將絕緣基板融化去除,對銅電路或銅箔表面測量前述之表面粗糙度(Rz)。
(光之吸收率)
本發明之附載體銅箔,極薄銅層表面之波長為400nm之光的吸收率被控制在85%以上。附載體銅箔係從極薄銅層側積層在絕緣基板,將載體剝除後,將電路形成在露出之極薄銅層表面。此時,首先在極薄銅層表面(於本發明中,當極薄銅層之表面被實施過粗化處理等表面處理的情形時,「極薄銅層表面」係指極薄銅層經表面處理後之表面)設置鍍敷阻劑,對鍍敷 阻劑之既定區域進行曝光,但通常由於鍍敷阻劑為透光性,故光會透射過鍍敷阻劑而在極薄銅層表面反射。此時之反射光,通常具有於垂直於極薄銅層表面之方向反射的正反射光與未垂直反射而漫射的漫反射光。其中,漫反射光亦會進入鍍敷阻劑待硬化之區域以外的區域,而有位於待硬化之區域以外的鍍敷阻劑亦會硬化之虞。相對於此,本發明由於極薄銅層表面之波長為400nm之光的吸收率被控制在85%以上,因此當曝光時,在極薄銅層表面會吸收透射過鍍敷阻劑之光,藉此可抑制極薄銅層表面之光的反射。因此,可抑制不必要之鍍敷阻劑的硬化,可精度佳地對鍍敷阻劑待硬化之區域進行加工,藉此可精度佳地形成所對應之電路形狀。極薄銅層表面之波長為400nm之光的吸收率,較佳在87%以上,更佳在90%以上,進而更佳在91%以上,進而更佳在92%以上,進而更佳在93%以上,進而更佳在95%以上。極薄銅層表面之波長為400nm之光的吸收率上限為100%,典型在99.9%以下,典型在99.5%以下、99.3%以下。
<印刷配線板及積層體>
可藉由將附載體銅箔從極薄銅層側貼附在絕緣樹脂板進行熱壓接,將載體剝除,來製作積層體(覆銅積層體等)。又,然後,可藉由對極薄銅層部分進行蝕刻,來形成印刷配線板之銅電路。此處所使用之絕緣樹脂板,若具有可應用於印刷配線板之特性,則無特別限制,例如,作為剛性PWB用,可使用紙基材酚樹脂、紙基材環氧樹脂、合成纖維布基材環氧樹脂、玻璃布/紙複合基材環氧樹脂、玻璃布/玻璃不織布複合基材環氧樹脂及玻璃布基材環氧樹脂等,作為FPC用,則可使用聚酯膜或聚醯亞胺膜等。以此方式製作之印刷配線板、積層體,可安裝在要求安裝零件高密度構裝 之各種電子零件。
另,於本發明中,「印刷配線板」亦包含裝有零件之印刷配線板及印刷電路板,以及印刷基板。又,可連接2片以上之本發明之印刷配線板,來製造連接有2片以上之印刷配線板的印刷配線板,又,可連接至少1片本發明之印刷配線板與另一片非相當於本發明之印刷配線板或本發明之印刷配線板的印刷配線板,亦可使用此種印刷配線板來製造電子機器。另,於本發明中,「銅電路」亦包含銅配線。
又,附載體銅箔亦可在極薄銅層上具備粗化處理層,在前述粗化處理層上,亦可具備1層以上選自由耐熱層、防鏽層、鉻酸處理層、及矽烷偶合處理層組成之群中之層。
又,亦可在前述極薄銅層上具備粗化處理層,並在前述粗化處理層上具備耐熱層、防鏽層,亦可在前述耐熱層、防鏽層上具備鉻酸處理層,亦可在前述鉻酸處理層上具備矽烷偶合處理層。
又,前述附載體銅箔亦可在前述極薄銅層上,或前述粗化處理層上,或前述耐熱層、防鏽層,或鉻酸處理層,或矽烷偶合處理層之上具備樹脂層。
前述樹脂層亦可為接合劑,亦可為接合用之半硬化狀態(B階段狀態)的絕緣樹脂層。所謂半硬化狀態(B階段狀態),包括即使以手指接觸其表面亦無黏著感,可使該絕緣樹脂層重疊加以保管,並且若受到加熱處理,則會產生硬化反應之狀態。
又,前述樹脂層亦可含有熱硬化性樹脂,亦可為熱塑性樹脂。又,前述樹脂層亦可含有熱塑性樹脂。前述樹脂層可含有公知之樹脂、 樹脂硬化劑、化合物、硬化促進劑、介電體、反應觸媒、交聯劑、聚合物、預浸體、骨架材料等。又,前述樹脂層例如亦可使用國際公開號WO2008/004399號、國際公開號WO2008/053878、國際公開號WO2009/084533、日本特開平11-5828號、日本特開平11-140281號、日本特許第3184485號、國際公開號WO97/02728、日本特許第3676375號、日本特開2000-43188號、日本特許第3612594號、日本特開2002-179772號、日本特開2002-359444號、日本特開2003-304068號、日本特許第3992225、日本特開2003-249739號、日本特許第4136509號、日本特開2004-82687號、日本特許第4025177號、日本特開2004-349654號、日本特許第4286060號、日本特開2005-262506號、日本特許第4570070號、日本特開2005-53218號、日本特許第3949676號、日本特許第4178415號、國際公開號WO2004/005588、日本特開2006-257153號、日本特開2007-326923號、日本特開2008-111169號、日本特許第5024930號、國際公開號WO2006/028207、日本特許第4828427號、日本特開2009-67029號、國際公開號WO2006/134868、日本特許第5046927號、日本特開2009-173017號、國際公開號WO2007/105635、日本特許第5180815號、國際公開號WO2008/114858、國際公開號WO2009/008471、日本特開2011-14727號、國際公開號WO2009/001850、國際公開號WO2009/145179、國際公開號WO2011/068157、日本特開2013-19056號記載之物質(樹脂、樹脂硬化劑、化合物、硬化促進劑、介電體、反應觸媒、交聯劑、聚合物、預浸體、骨架材料等)及/或樹脂層之形成方法、形成裝置來形成。
又,前述樹脂層,其種類並無特別限制,作為較佳者,例如 可列舉包含選自環氧樹脂、聚醯亞胺樹脂、多官能性氰酸酯化合物、順丁烯二醯亞胺化合物、聚順丁烯二醯亞胺化合物、順丁烯二醯亞胺系樹脂、芳香族順丁烯二醯亞胺樹脂、聚乙烯基縮醛樹脂、胺酯(urethane)樹脂、聚醚碸(亦稱為polyethersulphone、polyethersulfone)、聚醚碸(亦稱為polyethersulphone、polyethersulfone)樹脂、芳香族聚醯胺樹脂、芳香族聚醯胺樹脂聚合物、橡膠性樹脂、聚胺、芳香族聚胺、聚醯胺醯亞胺樹脂、橡膠改質環氧樹脂、苯氧基樹脂、羧基改質丙烯腈-丁二烯樹脂、聚苯醚、雙順丁烯二醯亞胺三樹脂、熱硬化性聚苯醚樹脂、氰酸酯系樹脂、羧酸之酸酐、多元羧酸之酸酐、具有可交聯之官能基的線狀聚合物、聚苯醚樹脂、2,2-雙(4-氰酸酯苯基)丙烷、含磷酚化合物、環烷酸錳、2,2-雙(4-環氧丙基苯基)丙烷、聚苯醚-氰酸酯系樹脂、矽氧烷改質聚醯胺醯亞胺樹脂、氰基酯樹脂、膦腈系樹脂、橡膠改質聚醯胺醯亞胺樹脂、異戊二烯、氫化型聚丁二烯、聚乙烯基丁醛、苯氧基、高分子環氧樹脂、芳香族聚醯胺、氟樹脂、雙酚、嵌段共聚聚醯亞胺樹脂及氰基酯樹脂之群中一種以上的樹脂。
又,上述環氧樹脂係分子內具有2個以上之環氧基者,只要為可用於電子材料用途者,則可無特別問題地使用。又,上述環氧樹脂較佳為使用分子內具有2個以上環氧丙基之化合物而進行環氧化的環氧樹脂。又,可將選自雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂、雙酚AD型環氧樹脂、酚醛清漆型環氧樹脂、甲酚酚醛清漆型環氧樹脂、脂環式環氧樹脂、溴化環氧樹脂、酚系酚醛清漆型環氧樹脂、萘型環氧樹脂、溴化雙酚A型環氧樹脂、鄰甲酚酚醛清漆型環氧樹脂、橡膠改質 雙酚A型環氧樹脂、環氧丙胺型環氧樹脂、異氰尿酸三環氧丙酯、N,N-二環氧丙基苯胺等環氧丙胺化合物、四氫鄰苯二甲酸二環氧丙酯等環氧丙酯化合物、含磷環氧樹脂、聯苯型環氧樹脂、聯苯酚醛清漆型環氧樹脂、三羥基苯基甲烷型環氧樹脂、四苯基乙烷型環氧樹脂之群中一種或兩種以上混合而使用,或可使用上述環氧樹脂之氫化體或鹵化體。
作為上述含磷環氧樹脂,可使用公知之含有磷的環氧樹脂。又,上述含磷環氧樹脂較佳為例如以源自分子內具備2個以上之環氧基的9,10-二氫-9-氧雜-10-磷雜菲-10-氧化物之衍生物的形式獲得之環氧樹脂。
(於樹脂層含有介電體(介電體填料)之情形時)
前述樹脂層亦可含有介電體(介電體填料)。
於在上述任一種樹脂層或樹脂組成物含有介電體(介電體填料)之情形時,可用於形成電容器層之用途,而增大電容器電路之電容。該介電體(介電體填料)使用BaTiO3、SrTiO3、Pb(Zr-Ti)O3(通稱PZT)、PbLaTiO3.PbLaZrO(通稱PLZT)、SrBi2Ta2O9(通稱SBT)等具有鈣鈦礦(perovskite)結構之複合氧化物的介電體粉。
介電體(介電體填料)亦可為粉狀。於介電體(介電體填料)為粉狀之情形時,該介電體(介電體填料)之粉體特性,較佳為粒徑為0.01μm~3.0μm,較佳為0.02μm~2.0μm之範圍者。另,於利用掃描型電子顯微鏡(SEM)對介電體拍攝照片,於該照片上之介電體的粒子之上劃出直線的情形時,將橫穿介電體粒子之直線之長度最長部分的介電體粒子之長度設為該介電體粒子之直徑。並且,將測定視野中介電體之粒子直徑的平均值設為介電體之粒徑。
將上述樹脂層中所含之樹脂及/或樹脂組成物及/或化合物溶解於例如甲基乙基酮(MEK)、環戊酮、二甲基甲醯胺、二甲基乙醯胺、N-甲基吡咯啶酮、甲苯、甲醇、乙醇、丙二醇單甲醚、二甲基甲醯胺、二甲基乙醯胺、環己酮、乙基賽珞蘇、N-甲基-2-吡咯啶酮、N,N-二甲基乙醯胺、N,N-二甲基甲醯胺等溶劑中而製成樹脂液(樹脂清漆),例如藉由輥式塗布法等將其塗布於前述附載體銅箔之極薄銅層側的表面,繼而,視需要進行加熱乾燥去除溶劑而形成為B階段狀態。乾燥例如使用熱風乾燥爐即可,乾燥溫度只要為100~250℃、較佳為130~200℃即可。可使用溶劑溶解上述樹脂層之組成物,而製成樹脂固形物成分3wt%~70wt%,較佳為3wt%~60wt%,較佳為10wt%~40wt%,更佳為25wt%~40wt%之樹脂液。再者,就環境之觀點而言,於現階段最佳為使用甲基乙基酮與環戊酮之混合溶劑來進行溶解。再者,溶劑較佳使用沸點為50℃~200℃之範圍的溶劑。
又,上述樹脂層較佳為依據MIL標準中之MIL-P-13949G進行測量時之樹脂溢流量位於5%~35%的範圍的半硬化樹脂膜。
於本案說明書中,所謂樹脂溢流量,係依據MIL標準中之MIL-P-13949G,自附有將樹脂厚度設為55μm之樹脂的表面處理銅箔取樣4片10cm見方之試樣,於使該4片試樣重疊之狀態(積層體)下,於加壓溫度171℃、加壓壓力14kgf/cm2、加壓時間10分鐘之條件下進行貼合,根據測定此時之樹脂流出重量的結果並根據數1而算出之值。
[數1]
具備前述樹脂層之表面處理銅箔(附有樹脂之表面處理銅箔)係以下述態樣使用,即,使其樹脂層與基材重疊後將整體熱壓合而使該樹脂層熱硬化,繼而於表面處理銅箔為附載體銅箔之極薄銅層的情形時,將載體剝離而使極薄銅層露出(當然露出部分為該極薄銅層之中間層側之表面),自與表面處理銅箔經粗化處理之側為相反側的表面形成特定之配線圖案。
若使用該附有樹脂之表面處理銅箔,則可減少製造多層印刷配線基板時預浸材料之使用片數。並且,即使將樹脂層之厚度設為如可確保層間絕緣之厚度,或完全未使用預浸材料,亦可製造覆銅積層體。又,此時,亦可將絕緣樹脂底塗(undercoat)在基材表面而進一步改善表面之平滑性。
另,於未使用預浸材料之情形時,具有下述優點:可節約預浸材料之材料成本,且亦簡化積層步驟,因此於經濟方面有利,並且,由於沒有預浸材料之厚度,故所製造之多層印刷配線基板之厚度會變薄,而可製造1層之厚度在100μm以下之極薄的多層印刷配線基板。
此樹脂層之厚度較佳在0.1~500μm,更佳在0.1~300μm,更佳在0.1~200μm,更佳在0.1~120μm。
若樹脂層之厚度小於0.1μm,則接合力會下降,於不隔著預浸材料而將該附有樹脂之附載體銅箔積層在具備有內層材料的基材時,有時會難以確保內層材料與電路之間的層間絕緣。另一方面,若使樹脂層 之厚度大於120μm,則有時會難以藉由1次塗布步驟形成目標厚度之樹脂層,而花費額外之材料費與工時,因此於經濟上變得不利。
另,於將具有樹脂層之附載體銅箔用於製造極薄之多層印刷配線板的情形時,為了減小多層印刷配線板之厚度,較佳將上述樹脂層之厚度設為0.1μm~5μm,更佳設為0.5μm~5μm,更佳設為1μm~5μm。
又,當樹脂層含有介電體之情形時,樹脂層之厚度較佳為0.1~50μm,較佳為0.5μm~25μm,更佳為1.0μm~15μm。
又,與前述硬化樹脂層、半硬化樹脂層之總樹脂層厚度較佳為0.1μm~120μm,較佳為5μm~120μm,較佳為10μm~120μm,更佳為10μm~60μm。又,硬化樹脂層之厚度較佳為2μm~30μm,較佳為3μm~30μm,更佳為5~20μm。又,半硬化樹脂層之厚度較佳為3μm~55μm,較佳為7μm~55μm,更理想為15~115μm。其原因在於:若總樹脂層厚度超過120μm,則有時會難以製造厚度薄之多層印刷配線板,若未達5μm,則雖然容易形成厚度薄之多層印刷配線板,但內層之電路間的絕緣層即樹脂層會過薄,有時會產生使內層之電路間之絕緣性不穩定的傾向。又,若硬化樹脂層厚度未達2μm,則有時必須要考慮銅箔粗化面之表面粗度。相反地若硬化樹脂層厚度超過20μm,則由經硬化之樹脂層達成的效果有時會沒有獲得特別地提升,且總絕緣層厚會變厚。
另,於使前述樹脂層之厚度為0.1μm~5μm的情形時,為了提升樹脂層與附載體銅箔之密合性,較佳於極薄銅層上設置耐熱層及/或防鏽層及/或鉻酸處理層及/或矽烷偶合處理層後,在該耐熱層或防鏽層或鉻酸處理層或矽烷偶合處理層上形成樹脂層。
另,前述樹脂層之厚度,係指在任意10點藉由觀察剖面測得之厚度的平均值。
並且,該附有樹脂之附載體銅箔的另一製品形態,亦可將樹脂層被覆在前述極薄銅層上,或前述耐熱層、防鏽層,或前述鉻酸處理層,或前述矽烷偶合處理層上,形成半硬化狀態之後,接著將載體剝離,而以不存在載體之附有樹脂之銅箔的形態來製造。
並且,該附有樹脂之附載體銅箔的另一製品形態,亦可將樹脂層被覆在前述極薄銅層上,或前述耐熱層、防鏽層,或前述鉻酸處理層,或前述矽烷偶合處理層上,形成半硬化狀態之後,接著將載體剝離,而以不存在載體之附有樹脂之銅箔的形態來製造。
<印刷配線板之製造方法>
本發明之印刷配線板製造方法的一實施形態,包含下述步驟:準備本發明之附載體銅箔與絕緣基板之步驟;積層該附載體銅箔與絕緣基板之步驟;於將該附載體銅箔與絕緣基板積層為極薄銅層側與絕緣基板對向後,經過剝除該附載體銅箔之載體的步驟而形成覆銅積層體,然後,藉由半加成法、改良半加成法、部分加成法及減成法中之任一方法,形成電路之步驟。亦可使絕緣基板為具有內層電路者。
於本發明中,半加成法係指在絕緣基板或銅箔種晶層(seed layer)上進行薄的無電電鍍,於形成圖案後,利用電鍍及蝕刻形成導體圖案之方法。
因此,使用半加成法之本發明之印刷配線板製造方法的一實施形態,包含下述步驟: 準備本發明之附載體銅箔與絕緣基板的步驟;積層該附載體銅箔與絕緣基板的步驟;於積層該附載體銅箔與絕緣基板之後,將該附載體銅箔之載體剝除的步驟;藉由使用酸等腐蝕溶液之蝕刻或電漿等方法,將經剝除該載體而露出之極薄銅層全部去除的步驟;將穿孔(through hole)或/及盲孔設置在藉由蝕刻去除該極薄銅層而露出之該樹脂的步驟;對含有該穿孔或/及盲孔之區域進行去膠渣處理(desmear treatment)的步驟;對含有該樹脂及該穿孔或/及盲孔之區域設置無電電鍍層的步驟;在該無電電鍍層上設置鍍敷阻劑的步驟;對該鍍敷阻劑進行曝光,然後,將形成電路之區域的鍍敷阻劑去除的步驟;將電鍍層設置在經去除該鍍敷阻劑之形成該電路之區域的步驟;將該鍍敷阻劑去除的步驟;藉由快速蝕刻,等將位於形成該電路之區域以外之區域的無電電鍍層去除的步驟。
使用半加成法之本發明之印刷配線板製造方法的另一實施形態,包含下述步驟:準備本發明之附載體銅箔與絕緣基板的步驟;積層該附載體銅箔與絕緣基板的步驟; 於積層該附載體銅箔與絕緣基板後,將該附載體銅箔之載體剝除的步驟;藉由使用酸等腐蝕溶液之蝕刻或電漿等方法,將經剝除該載體而露出之極薄銅層全部去除的步驟;對藉由蝕刻去除該極薄銅層而露出之該樹脂表面設置無電電鍍層的步驟;將鍍敷阻劑設置在該無電電鍍層上的步驟;對該鍍敷阻劑進行曝光,然後,將形成電路之區域之鍍敷阻劑去除的步驟;將電鍍層設置在經去除該鍍敷阻劑之形成該電路之區域的步驟;將該鍍敷阻劑去除的步驟;藉由快速蝕刻等,將位於形成該電路之區域以外之區域的無電電鍍層及極薄銅層去除的步驟。
於本發明中,改良半加成法係指下述方法:將金屬箔積層在絕緣層上,以鍍敷阻劑保護非電路形成部,藉由電鍍增加電路形成部之銅厚後,將阻劑去除,藉由(快速)蝕刻將該電路形成部以外之金屬箔去除,藉此將電路形成在絕緣層上。
因此,使用改良半加成法之本發明之印刷配線板製造方法的一實施形態,包含下述步驟:準備本發明之附載體銅箔與絕緣基板的步驟;積層該附載體銅箔與絕緣基板的步驟;於積層該附載體銅箔與絕緣基板後,將該附載體銅箔之載體剝除的步 驟;將穿孔或/及盲孔設置在經剝除該載體而露出之極薄銅層與絕緣基板的步驟;對含有該穿孔或/及盲孔之區域進行去膠渣處理的步驟;對含有該穿孔或/及盲孔之區域設置無電電鍍層的步驟;將鍍敷阻劑設置在經剝除該載體而露出之極薄銅層表面的步驟;於設置該鍍敷阻劑後,藉由電鍍形成電路的步驟;將該鍍敷阻劑去除的步驟;藉由快速蝕刻,將經去除該鍍敷阻劑而露出之極薄銅層去除的步驟。
使用改良半加成法之本發明之印刷配線板製造方法的另一實施形態,包含下述步驟:準備本發明之附載體銅箔與絕緣基板的步驟;積層該附載體銅箔與絕緣基板的步驟;於積層該附載體銅箔與絕緣基板後,將該附載體銅箔之載體剝除的步驟;將鍍敷阻劑設置在經剝除該載體而露出之極薄銅層上的步驟;對該鍍敷阻劑進行曝光,然後,將形成電路之區域之鍍敷阻劑去除的步驟;將電鍍層設置在經去除該鍍敷阻劑之形成該電路之區域的步驟;將該鍍敷阻劑去除的步驟;藉由快速蝕刻等,將位於形成該電路之區域以外之區域的無電電鍍層及極薄銅層去除的步驟。
於本發明中,部分加成法係指下述方法:在設置導體層而成的基板、視需要開出穿孔或通孔(via hole)用之孔而成的基板上賦予觸媒核,進行蝕刻,形成導體電路,並視需要設置阻焊劑或鍍敷阻劑後,在該導體電路上,藉由無電電鍍處理對穿孔或通孔等進行增厚,藉此製造印刷配線板。
因此,使用部分加成法之本發明之印刷配線板製造方法的一實施形態,包含下述步驟:準備本發明之附載體銅箔與絕緣基板的步驟;積層該附載體銅箔與絕緣基板的步驟;於積層該附載體銅箔與絕緣基板後,將該附載體銅箔之載體剝除的步驟;將穿孔或/及盲孔設置在經剝除該載體而露出之極薄銅層與絕緣基板的步驟;對含有該穿孔或/及盲孔之區域進行去膠渣處理的步驟;對含有該穿孔或/及盲孔之區域賦予觸媒核的步驟;將抗蝕劑設置在經剝除該載體而露出之極薄銅層表面的步驟;對該抗蝕劑進行曝光,形成電路圖案的步驟;藉由使用酸等腐蝕溶液之蝕刻或電漿等方法,將該極薄銅層及該觸媒核去除,形成電路的步驟;將該抗蝕劑去除的步驟;將阻焊劑或鍍敷阻劑設置在經藉由使用酸等腐蝕溶液之蝕刻或電漿等方法去除該極薄銅層及該觸媒核而露出之該絕緣基板表面的步驟; 將無電電鍍層設置在未設置該阻焊劑或鍍敷阻劑之區域的步驟。
於本發明中,減成法係指下述方法:藉由蝕刻等,選擇性地去除覆銅積層體上銅箔不需要之部分,而形成導體圖案。
因此,使用減成法之本發明之印刷配線板製造方法的一實施形態,包含下述步驟:準備本發明之附載體銅箔與絕緣基板的步驟;積層該附載體銅箔與絕緣基板的步驟;於積層該附載體銅箔與絕緣基板後,將該附載體銅箔之載體剝除的步驟;將穿孔或/及盲孔設置在經剝除該載體而露出之極薄銅層與絕緣基板的步驟;對含有該穿孔或/及盲孔之區域進行去膠渣處理的步驟;對含有該穿孔或/及盲孔之區域設置無電電鍍層的步驟;將電鍍層設置在該無電電鍍層之表面的步驟;將抗蝕劑設置在該電鍍層或/及該極薄銅層之表面的步驟;對該抗蝕劑進行曝光,形成電路圖案的步驟;藉由使用酸等腐蝕溶液之蝕刻或電漿等方法,將該極薄銅層及該無電電鍍層及該電鍍層去除,形成電路的步驟;將該抗蝕劑去除的步驟。
使用減成法之本發明之印刷配線板製造方法的另一實施形態,包含下述步驟:準備本發明之附載體銅箔與絕緣基板的步驟; 積層該附載體銅箔與絕緣基板的步驟;於積層該附載體銅箔與絕緣基板後,將該附載體銅箔之載體剝除的步驟;將穿孔或/及盲孔設置在經剝除該載體而露出之極薄銅層與絕緣基板的步驟;對含有該穿孔或/及盲孔之區域進行去膠渣處理的步驟;對含有該穿孔或/及盲孔之區域設置無電電鍍層的步驟;將遮罩形成在該無電電鍍層表面的步驟;將電鍍層設置在未形成遮罩之該無電電鍍層表面的步驟;將抗蝕劑設置在該電鍍層或/及該極薄銅層之表面的步驟;對該抗蝕劑進行曝光,形成電路圖案的步驟;藉由使用酸等腐蝕溶液之蝕刻或電漿等方法,將該極薄銅層及該無電電鍍層去除,形成電路的步驟;將該抗蝕劑去除的步驟。
亦可不進行設置穿孔或/及盲孔之步驟及其後之去膠渣步驟。
此處,使用圖式詳細說明使用本發明之附載體銅箔之印刷配線板製造方法的具體例。
首先,如圖1-A所示,準備具有極薄銅層之附載體銅箔(第1層),該極薄銅層之表面形成有粗化處理層。
接著,如圖1-B所示,在極薄銅層之粗化處理層上塗布抗蝕劑,進行曝光、顯影,將抗蝕劑蝕刻成既定形狀。
接著,如圖1-C所示,形成電路用之鍍敷後,將抗蝕劑去除,藉此形成既定形狀之電路鍍敷。
接著,如圖2-D所示,將嵌入樹脂設置在極薄銅層上,覆蓋電路鍍敷(以掩埋電路鍍敷之方式),積層樹脂層,然後自極薄銅層側接合另一附載體銅箔(第2層)。
接著,如圖2-E所示,自第2層附載體銅箔剝除載體。
接著,如圖2-F所示,對樹脂層之既定位置進行雷射開孔,使電路鍍敷露出,形成盲孔。
接著,如圖3-G所示,將銅埋入盲孔,形成填孔。
接著,如圖3-H所示,在填孔上,如上述圖1-B及圖1-C之方式形成電路鍍敷。
接著,如圖3-I所示,自第1層附載體銅箔剝除載體。
接著,如圖4-J所示,藉由快速蝕刻將兩表面之極薄銅層去除,使樹脂層內之電路鍍敷的表面露出。
接著,如圖4-K所示,在樹脂層內之電路鍍敷上形成凸塊,在該焊料上形成銅柱。以此方式製作使用本發明之附載體銅箔的印刷配線板。
上述另外的附載體銅箔(第2層)可使用本發明之附載體銅箔,或亦可使用以往的附載體銅箔,進而亦可使用通常的銅箔。又,在圖3-H所示之第2層的電路上,亦可進一步形成1層或複數層之電路,亦可藉由半加成法、減成法、部分加成法或改良半加成法中之任一方法進行其等之電路形成。
又,前述被用於第1層之附載體銅箔,在該附載體銅箔之載 體側表面亦可具有基板。被用於第1層之附載體銅箔因具有該基板或樹脂層而會獲得支持,不易產生皺摺,因此具有提升生產性之優點。另,前述基板若為具有支持被用於前述第一層之附載體銅箔的效果者,則可使用所有的基板。例如可使用本案說明書記載之載體、預浸體、樹脂層或公知的載體、預浸體、樹脂層、金屬板、金屬箔、無機化合物之板、無機化合物之箔、有機化合物之板、有機化合物之箔作為前述基板。
在載體側表面形成基板之時機並無特別限制,但必須於剝離載體之前形成。尤佳於在前述附載體銅箔之前述極薄銅層側表面形成樹脂層之步驟前形成,更佳於在附載體銅箔之前述極薄銅層側表面形成電路之步驟前形成。
本發明之附載體銅箔,較佳為極薄銅層表面之色差被控制成滿足以下(1)。於本發明中,所謂「極薄銅層表面之色差」,表示極薄銅層之表面的色差,或於實施有粗化處理等各種表面處理之情形時,表示其表面處理層表面之色差。亦即,本發明之附載體銅箔,較佳為極薄銅層或粗化處理層或耐熱層或防鏽層或鉻酸處理層或矽烷偶合層之表面的色差被控制成滿足以下(1)。
(1)極薄銅層或粗化處理層或耐熱層或防鏽層或鉻酸處理層或矽烷偶合處理層之表面基於JIS Z8730的色差△E * ab在45以上。
此處,色差△L、△a、△b係分別以色差計測量,添加黑/白/紅/綠/黃/藍,使用基於JIS Z8730之L* a* b表色系統而表示之綜合指標,以△L:黑白、△a:紅綠、△b:黃藍之形式表示。又,△E* ab係使用此等之色差以下式表示。
上述色差可藉由提高形成極薄銅層時之電流密度、降低鍍敷液中之銅濃度、提高鍍敷液之線性流速,來進行調整
又,上述色差亦可藉由對極薄銅層之表面實施粗化處理而設置粗化處理層,來進行調整。於設置粗化處理層之情形時,可藉由使用含有銅及選自由鎳、鈷、鎢、鉬組成之群中一種以上之元素的電解液,較以往提高電流密度(例如40~60A/dm2),並縮短處理時間(例如0.1~1.3秒鐘),來進行調整。當在極薄銅層之表面未設置粗化處理層之情形時,可藉由如下方式達成,即,使用將Ni濃度設為其他元素之2倍以上的鍍浴,用較以往低之電流密度(0.1~1.3A/dm2),並將處理時間設定得較長(20秒~40秒),對極薄銅層或耐熱層或防鏽層或鉻酸處理層或矽烷偶合處理層之表面進行Ni合金鍍敷(例如Ni-W合金鍍敷、Ni-Co-P合金鍍敷、Ni-Zn合金鍍敷)處理。
若極薄銅層表面基於JIS Z8730之色差△E * ab在45以上,則例如當將電路形成在附載體銅箔之極薄銅層表面時,極薄銅層與電路之對比會變得鮮明,其結果,視認性變良好而可精度良好地進行電路之對位。極薄銅層表面基於JIS Z8730之色差△E* ab較佳在50以上,更佳在55以上,再更佳在60以上。
當極薄銅層或粗化處理層或耐熱層或防鏽層或鉻酸處理層或矽烷偶合層之表面的色差被控制成如上述般之情形時,與電路鍍敷之對 比變得鮮明,視認性變良好。因此,於如上述之印刷配線板例如如圖3-C所示的製造步驟中,可精度良好地將電路鍍敷形成在既定位置。又,若根據如上述之印刷配線板之製造方法,由於成為電路鍍敷埋入樹脂層之構成,因此例如當如圖4-J所示之利用快速蝕刻去除極薄銅層時,電路鍍敷受到樹脂層保護,其形狀得以保持,藉此易於形成微細電路。又,由於電路鍍敷受到樹脂層保護,因此耐遷移性提高,可良好地抑制電路之配線的導通。因此,易於形成微細電路。又,於如圖4-J及圖4-K所示般藉由快速蝕刻去除極薄銅層時,電路鍍敷之露出面成為自樹脂層凹陷之形狀,因此容易在該電路鍍敷上形成凸塊,並且容易在其上形成銅柱,而提高製造效率。
另,嵌入樹脂(resin)可使用公知之樹脂、預浸體。例如,可使用BT(雙順丁烯二醯亞胺三)樹脂或或為含浸有BT樹脂之玻璃布的預浸體、Ajinomoto Fine-Techno股份有限公司製ABF膜或ABF。又,前述嵌入樹脂(resin)可使用本說明書記載之樹脂層及/或樹脂及/或預浸體。
[實施例]
以下,藉由本發明之實施例進一步詳細說明本發明,但本發明並不受到此等實施例之任何限定。
1.附載體銅箔之製造
準備以下之銅箔主體層(bulk layer)(原箔),作為實施例1~10及比較例1~15。
‧一般電解原箔
以銅濃度80~120g/L、硫酸濃度80~120g/L、氯化物離子濃度30~100ppm、膠濃度1~5ppm、電解液溫度57~62℃之硫酸銅電解液作為電解銅鍍浴,使流經陽極與陰極(銅箔用電沈積用金屬製滾筒)間之電解液的線速度為1.5~2.5m/秒,以電流密度70A/dm2製作厚度18μm(重量厚度143g/m2)之一般電解原箔。
‧附載體銅箔
以前述之一般電解原箔製造條件,製作厚度18μm之一般電解原箔。以該一般電解原箔作為銅箔載體,藉由下述方法,形成中間層、厚度1.5、2、3、5μm之極薄銅層,而得到附載體極薄銅箔。另,本說明書所記載之被用於電解、蝕刻、表面處理或鍍敷等之處理液(蝕刻液、電解液)的剩餘部分,只要沒有特別敘明,則為水。
(1)Ni層(中間層:基底鍍敷1)
對銅箔載體之S面,以下述條件,於捲對捲(roll-to-roll)型連續鍍敷生產線進行電鍍,藉此形成1000μg/dm2附著量之Ni層。具體之鍍敷條件如下。
硫酸鎳:270~280g/L
氯化鎳:35~45g/L
乙酸鎳:10~20g/L
硼酸:30~40g/L
光澤劑:糖精、丁炔二醇(butynediol)等
十二基硫酸鈉:55~75ppm
pH:4~6
浴溫:55~65℃
電流密度:10A/dm2
(2)Cr層(中間層:基底鍍敷2)
接著,對(1)所形成之Ni層表面進行水洗及酸洗後,繼而於捲對捲型連續鍍敷生產線上,以下述條件進行電解鉻酸處理,使11μg/dm2附著量之Cr層附著在Ni層上。
重鉻酸鉀:1~10g/L,鋅:0g/L
pH:7~10
液溫:40~60℃
電流密度:2A/dm2
(3)極薄銅層
接著,對(2)所形成之Cr層表面進行水洗及酸洗後,繼而於捲對捲型連續鍍敷生產線上,以下述條件進行電鍍,藉此將厚度1.5、2、3、5μm之極薄銅層形成在Cr層上,製得附載體極薄銅箔。
銅濃度:80~120g/L
硫酸濃度:80~120g/L
氯化物離子濃度:30~100ppm
調平劑(leveling agent)1(雙(3-磺丙基)二硫化物):10~30ppm
調平劑2(胺化合物):10~30ppm
另,調平劑2係使用下述之胺化合物。
(上述化學式中,R1及R2為選自由羥烷基、醚基、芳基、經芳香族取代之烷基、不飽和烴基、烷基組成之群中者。)
電解液溫度:50~80℃
電流密度:100A/dm2
接著,對極薄銅層之表面依序實施粗化處理、阻隔處理、防鏽處理、塗布矽烷偶合劑之各表面處理。各處理條件如下。
〔粗化處理〕
對前述之各種原箔表面,以表1所記載之條件進行粗化處理。於表1中,均具有粗化處理1及粗化處理2之記載者,係表示依序進行粗化處理1及粗化處理2。
又,表1中之粗化處理條件(1)~(9),係表示記載於表2及3之各粗化處理條件。
〔阻隔(耐熱)處理〕
對於實施例1、2、4~7、10,比較例1、3、4、8、9、13、14,以下述條件進行阻隔(耐熱)處理,形成黃銅鍍敷層或鋅鎳合金鍍敷層。
實施例1、4、6、10,比較例1、3、8、13之阻隔層(黃銅鍍敷)形成條件:使用銅濃度50~80g/L、鋅濃度2~10g/L、氫氧化鈉濃度50~80g/L、氰化鈉濃度5~30g/L、溫度60~90℃之黃銅鍍浴,以電流密度5~10A/dm2(多段處理)對形成有粗化處理層之面賦予鍍敷電量30As/dm2
實施例2、5、7,比較例4、9、14之阻隔層(鋅鎳鍍敷)形成條件:使用添加有Ni:10g/L~30g/L、Zn:1g/L~15g/L、硫酸(H2SO4):1g/L~12g/L、氯化物離子:0g/L~5g/L之鍍浴,以電流密度1.3A/dm2對形成有粗化處理層之面賦予鍍敷電量5.5As/dm2
〔防鏽處理〕
對於實施例1、2、4~7、10,比較例1、3、4、8、9、13、14,以下述條件進行防鏽處理(鉻酸處理),形成防鏽處理層。
(鉻酸鹽條件)於CrO3:2.5g/L、Zn:0.7g/L、Na2SO4:10g/L、pH4.8、54℃之鉻酸鹽浴,施予0.7As/dm2之電量。
〔矽烷偶合處理〕
對於實施例1、2、4~7、10,比較例1、3、4、8、9、13、14,以下述條件進行矽烷偶合劑處理,形成矽烷偶合處理層。
對銅箔經粗化處理之側的面,噴灑含有0.2~2%之烷氧基矽烷(alkoxysilane)之pH7~8的水溶液,藉此進行矽烷偶合劑塗布處理。
另,對於實施例10與比較例1,在防鏽處理、矽烷偶合處理劑塗布之 後,更進一步以下述條件形成樹脂層。
(樹脂合成例)
將3,4,3',4'-聯苯四羧酸二酐117.68g(400mmol)、1,3-雙(3-胺基苯氧基)苯87.7g(300mmol)、γ-戊內酯4.0g(40mmol)、吡啶4.8g(60mmol)、N-甲基-2-吡咯啶酮(以下記載為NMP)300g、甲苯20g加入在附有不鏽鋼製錨型攪拌棒、氮導入管及管閂之分離器上安裝有具備球管冷凝管之回流冷凝器的2公升三口燒瓶,以180℃加熱1小時後,冷卻至室溫附近,然後加入3,4,3',4'-聯苯四羧酸二酐29.42g(100mmol)、2,2-雙{4-(4-胺基苯氧基)苯基}丙烷82.12g(200mmol)、NMP200g、甲苯40g,以室溫混合1小時後,以180℃加熱3小時,而得到固形物成分38%之嵌段共聚聚醯亞胺。此嵌段共聚聚醯亞胺,係下述之一般式(1):一般式(2)=3:2,數量平均分子量:70000,重量平均分子量:150000。
進一步以NMP將合成例所得之嵌段共聚聚醯亞胺溶液加以稀釋,製成固形物成分10%之嵌段共聚聚醯亞胺溶液。使雙(4-順丁烯二醯亞胺苯基)甲烷(BMI-H,KI Chemical Industry公司)之固形物成分重量比率為35, 嵌段共聚聚醯亞胺之固形物成分重量比率為65(亦即,樹脂溶液所含之雙(4-順丁烯二醯亞胺苯基)甲烷固形物成分重量:樹脂溶液所含之嵌段共聚聚醯亞胺固形物成分重量=35:65),以60℃、20分鐘將雙(4-順丁烯二醯亞胺苯基)甲烷溶解混合於該嵌段共聚聚醯亞胺溶液,製成樹脂溶液。然後,於實施例28,使用反輥塗佈機將該樹脂溶液塗布在銅箔之M面(高光澤面),於氮環境下,以120℃進行3分鐘乾燥處理,並以160℃進行3分鐘乾燥處理後,最後以300℃進行2分鐘加熱處理,製得具備有樹脂層之銅箔。另,使樹脂層之厚度為2μm,而於實施例8,則是使用反輥塗佈機將該樹脂溶液塗布在銅箔之極薄銅表面,於氮環境下,以120℃進行3分鐘乾燥處理,並以160℃進行3分鐘乾燥處理後,最後以300℃進行2分鐘加熱處理,製得具備有樹脂層之銅箔。另,使樹脂層之厚度為2μm。
將所得之具有樹脂層的附載體銅箔自該樹脂層側貼合在厚度100μm之三菱氣體化學股份有限公司製之BT(雙順丁烯二醯亞胺三)樹脂的兩面。然後,將附載體銅箔之載體剝離,製成兩面覆銅積層體。然後,自露出之極薄銅層表面側進行脈衝雷射之照射,形成穿孔。其結果,使用實施例10之附載體銅箔所製得之兩面覆銅積層體的用以形成穿孔所需之雷射脈衝次數(發射數),少於使用比較例1之附載體銅箔所製得之兩面覆銅積層體。因此,使用實施例10之附載體銅箔所製得之兩面覆銅積層體的生產性較高。
2.附載體銅箔之評價
對以上述方式所得之附載體銅箔,用以下之方法實施各評價。
<極薄銅層之表面粗糙度>
依JIS B0601-1994,使用奧林巴斯公司製雷射顯微鏡OLS4000測量極薄銅層之表面粗糙度Rz(雷射)。任意測量10處Rz(雷射),以該Rz(雷射)10處之平均值為Rz(雷射)值。
另,對於Rz,係於極薄銅層及載體表面之倍率1000倍觀察中以評價長度為647μm、截取值(cut-off value)為0之條件,藉由作為載體使用之電解銅箔的製造裝置中與電解銅箔進行方向垂直之方向(TD)的測量,求出各個值。使雷射顯微鏡之表面Rz的測量環境溫度為23~25℃。
<遷移>
在各附載體銅箔(於實施例10與比較例1,為形成樹脂層前之附載體銅箔)(550mm×550mm之正方形)之極薄銅層表面上,層疊塗布DF(乾膜,日立化成公司製,商品名RY-3625)。以15mJ/cm2之條件進行曝光,使用顯影液(碳酸鈉)以38℃進行1分鐘液噴射振盪,以線與間隔(L/S)=7.5μm/7.5μm形成抗蝕劑圖案。接著,利用硫酸銅鍍敷(Ebara-Udylite製造之CUBRITE21)鍍高7.5μm後,以剝離液(氫氧化鈉)剝離DF,在極薄銅層表面,於每個55mm×55mm之大小的區域,形成線與間隔(L/S)=7.5μm/7.5μm之銅鍍敷配線。然後,以埋入前述形成之銅鍍敷配線之方式將樹脂(BT(雙順丁烯二醯亞胺三)樹脂)積層在極薄銅層表面,並且將JX日鑛日石金屬股份有限公司製之電解銅箔JTC箔(厚度18μm)自光澤面側積層在前述樹脂上。然後於加壓下,以220℃加熱2小時,製作附載體銅箔與樹脂與電解銅箔之積層體。然後,將附載體銅箔之載體自積層體去除後,以硫酸-過氧化氫系蝕刻劑將露出之極薄銅層蝕刻去除,而 形成L/S=7.5μm/7.5μm之配線。依據上述每個55mm×55mm之大小的區域自所得到之配線基板切出100個配線基板。
對所得到之各配線基板,使用遷移測量機(IMV製MIG-9000),以下述測量條件,評價配線圖案間有無絕緣劣化。對於100個配線基板,評價發生遷移之基板的數目,藉此算出短路(遷移)發生率〔=(遷移發生數/100個)×100〕(%)。
‧測量條件
界限值:初期電阻下降60%
測量時間:1000h
電壓:60V
溫度:85℃
相對濕度:85%RH
<光吸收性>
光吸收性係以下述方式測量。
測量各附載體銅箔之極薄銅層表面之波長為400nm之光的總反射率,藉由下式測量波長為400nm之光的吸收率。另,於本發明中,測量光波長為400nm時之光吸收率的理由,係由於當形成銅鍍敷電路時,於對成為銅鍍敷阻劑之乾膜進行曝光時所使用之光的波長大約為400nm左右的緣故。
〔波長為400nm之光的吸收率〕(%)=100(%)-〔波長為400nm之光的總反射率〕(%)
此處,光之總反射率的測量,係對200nm~2600nm進行,採用波長為 400nm之情形時的光總反射率之測量值。
另,上述光總反射率之測量,係於各附載體銅箔之樣品片的長邊方向,對自兩端起50mm以內之區域內的各1部位、中央部之50mm×50mm區域內的1部位合計3部位進行。將該3部位之測量部位示於圖5。
然後,將在3部位所測得之波長為400nm之光的總反射率值的算術平均之值作為該樣品片之波長為400nm之光的總反射率。另,於樣品之大小較小的情形,上述自兩端起50mm以內之區域及中央部之50mm×50mm區域亦可重疊。
<測量裝置>
U-4100(日立製作所製,紫外可見近紅外分光光度計(固體))
<測量條件>
測量方法:全反射法(基準:氧化鋁製標準白板)
模式:全反射
測量模式:波長掃描
數據模式:%R
測量開始波長:2600.00nm
測量結束波長:200.00nm
取樣間隔:1.00nm
入射角:上述測量裝置建議之設定(10°)。
檢測器:積分球/光電倍增器(200nm~850nm)
:積分球/PbS(850nm~2600nm)
檢測器切換波長:850nm
光電倍增器電壓:自動1
光源切換模式:自動切換
光源切換波長:340.00nm
基線設定:上述測量裝置建議之設定。
高分解能測量:OFF
消光板衰減率:未使用消光板
單元長:10.0mm
‧紫外可見區域(波長:200nm~850nm)
掃描速度:300nm/min
狹縫寬度:6.00nm(固定)
‧近紅外區域(波長:850nm~2600nm)
掃描速度:750nm/min
狹縫寬度:自動控制
PbS感度:2
檢測器切換修正:無修正
光量控制模式:固定
<電路形成性(電路脫落率)>
在各附載體銅箔(於實施例10與比較例1,為形成樹脂層前之附載體銅箔)(550mm×550mm之正方形)之極薄銅層表面上,層疊塗布DF(乾膜,日立化成公司製,商品名RY-3625)。以15mJ/cm2之條件進行曝光,使用顯影液(碳酸鈉)以38℃進行1分鐘液噴射振盪,以線與間隔(L/S)=7.5μm/7.5μm形成抗蝕劑圖案。接著,利用硫酸銅鍍敷(Ebara-Udylite製 造之CUBRITE21)鍍高7.5μm後,以剝離液(氫氧化鈉)剝離DF,在極薄銅層表面,於每個55mm×55mm之大小的區域,形成線與間隔(L/S)=7.5μm/7.5μm之銅鍍敷配線。然後,依據上述55mm×55mm之大小的區域切出100個樣品。然後對所得之樣品進行AOI檢查,測量銅鍍敷配線脫落之樣品的個數。又,使用下式評價電路脫落率。
電路脫落率(%)=銅鍍敷配線脫落之樣品數(個)/100(個)×100(%)
測試條件及評價結果示於表1~3。
(評價結果)
實施例1~10之極薄銅層表面之波長為400nm之光的吸收率皆在85%以上,故電路形成性良好。
比較例1~15之極薄銅層表面之波長為400nm之光的吸收率皆未達85%,故電路形成性不良。

Claims (29)

  1. 一種附載體銅箔,依序具有載體、中間層、極薄銅層,該極薄銅層表面之波長為400nm之光的吸收率在85%以上。
  2. 如申請專利範圍第1項之附載體銅箔,其中,該極薄銅層表面之波長為400nm之光的吸收率在87%以上。
  3. 如申請專利範圍第2項之附載體銅箔,其中,該極薄銅層表面之波長為400nm之光的吸收率在90%以上。
  4. 如申請專利範圍第3項之附載體銅箔,其中,該極薄銅層表面之波長為400nm之光的吸收率在91%以上。
  5. 如申請專利範圍第4項之附載體銅箔,其中,該極薄銅層表面之波長為400nm之光的吸收率在92%以上。
  6. 如申請專利範圍第5項之附載體銅箔,其中,該極薄銅層表面之波長為400nm之光的吸收率在93%以上。
  7. 如申請專利範圍第6項之附載體銅箔,其中,該極薄銅層表面之波長為400nm之光的吸收率在95%以上。
  8. 如申請專利範圍第1項之附載體銅箔,其中,依據JIS B0601-1994以雷射顯微鏡測量該極薄銅層之表面時,該表面之粗糙度Rz的平均值在1.7μm以下。
  9. 如申請專利範圍第1項之附載體銅箔,其中,該載體係以電解銅箔或壓延銅箔形成。
  10. 如申請專利範圍第1項之附載體銅箔,其中,在該極薄銅層及該載體之至少一者的表面或兩者的表面,具有粗化處理層。
  11. 如申請專利範圍第10項之附載體銅箔,其中,該粗化處理層係由選自由銅、鎳、鈷、磷、鎢、砷、鉬、鉻及鋅組成之群中任一單質或含有此等單質任1種以上之合金構成之層。
  12. 如申請專利範圍第10項之附載體銅箔,其中,在該粗化處理層之表面,具備樹脂層。
  13. 如申請專利範圍第10項之附載體銅箔,其中,在該粗化處理層之表面,具有選自由耐熱層、防鏽層,鉻酸處理(chromate treatment)層及矽烷偶合處理層組成之群中1種以上之層。
  14. 如申請專利範圍第1項之附載體銅箔,其中,在該極薄銅層及該載體之至少一者的表面或兩者的表面,具有選自由耐熱層、防鏽層、鉻酸處理層及矽烷偶合處理層組成之群中1種以上之層。
  15. 如申請專利範圍第13項之附載體銅箔,其中,在該選自由耐熱層、防鏽層、鉻酸處理層及矽烷偶合處理層組成之群中1種以上之層上,具備樹脂層。
  16. 如申請專利範圍第1項之附載體銅箔,其中,在該極薄銅層上具備樹脂層。
  17. 如申請專利範圍第12項之附載體銅箔,其中,該樹脂層為接合用樹脂。
  18. 如申請專利範圍第12項之附載體銅箔,其中,該樹脂層為半硬化狀態之樹脂。
  19. 一種積層體,係使用申請專利範圍第1至18項中任一項之附載體銅箔製造。
  20. 如申請專利範圍第19項之積層體,其具備一對該附載體銅箔,將該一對附載體銅箔彼此積層而構成,於俯視該附載體銅箔時,該附載體銅箔之積層部分的外緣至少一部分被樹脂或預浸體覆蓋而成。
  21. 如申請專利範圍第19項之積層體,其具備一對該附載體銅箔,構成為在該一對附載體銅箔之間具有樹脂或預浸體,於俯視該附載體銅箔時,該附載體銅箔之積層部分的外緣至少一部分被樹脂或預浸體覆蓋而成。
  22. 如申請專利範圍第20或21項之積層體,其中,於俯視該附載體銅箔時,該附載體銅箔之積層部分的外緣整體被樹脂或預浸體覆蓋而成。
  23. 一種印刷配線板,係使用申請專利範圍第1至18項中任一項之附載體銅箔製造。
  24. 一種印刷配線板之製造方法,包含下述步驟:準備申請專利範圍第1至18項中任一項之附載體銅箔與絕緣基板之步驟;積層該附載體銅箔與絕緣基板之步驟;於積層該附載體銅箔與絕緣基板後,經過剝除該附載體銅箔之載體的步驟而形成覆銅積層體,然後,藉由半加成法(semi-additive process)、減成法(subtractive process)、部分加成法(partly additive process)或改良半加成法(modified semi-additive process)中之任一方法,形成電路之步驟。
  25. 一種印刷配線板之製造方法,包含下述步驟:將電路形成在申請專利範圍第1至18項中任一項之附載體銅箔的該極薄銅層側表面或該載體側表面之步驟;以掩埋該電路之方式,將樹脂層形成在該附載體金屬箔的該極薄銅層 側表面或該載體側表面之步驟;將電路形成在該樹脂層上之步驟;於將電路形成在該樹脂層上後,將該載體或該極薄銅層剝離之步驟;及於將該載體或該極薄銅層剝離後,將該極薄銅層或該載體去除,藉此使形成在該極薄銅層側表面或該載體側表面被該樹脂層掩埋的電路露出之步驟。
  26. 如申請專利範圍第25項之印刷配線板之製造方法,其中,將電路形成在該樹脂層上之步驟係下述之步驟:將另外之附載體銅箔自極薄銅層側貼合在該樹脂層上,使用貼合在該樹脂層之附載體銅箔形成該電路。
  27. 如申請專利範圍第26項之印刷配線板之製造方法,其中,貼合在該樹脂層上的另外之附載體銅箔為申請專利範圍第1至18項中任一項之附載體銅箔。
  28. 如申請專利範圍第25項之印刷配線板之製造方法,其中,將電路形成在該樹脂層上之步驟,係藉由半加成法、減成法、部分加成法或改良半加成法中之任一方法進行。
  29. 如申請專利範圍第25項之印刷配線板之製造方法,其進一步包含下述步驟:於將載體剝離前,將基板形成在附載體銅箔之載體側表面。
TW103141327A 2013-11-27 2014-11-27 A method of manufacturing a copper foil, a laminate, a printed wiring board, and a printed wiring board TWI586526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013244778 2013-11-27
JP2014083892A JP5870148B2 (ja) 2013-11-27 2014-04-15 キャリア付銅箔、プリント回路板の製造方法、銅張積層板、銅張積層板の製造方法、及び、プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
TW201527086A TW201527086A (zh) 2015-07-16
TWI586526B true TWI586526B (zh) 2017-06-11

Family

ID=53199163

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103141327A TWI586526B (zh) 2013-11-27 2014-11-27 A method of manufacturing a copper foil, a laminate, a printed wiring board, and a printed wiring board

Country Status (6)

Country Link
US (1) US10201092B2 (zh)
JP (1) JP5870148B2 (zh)
KR (1) KR101780162B1 (zh)
CN (1) CN105765110B (zh)
TW (1) TWI586526B (zh)
WO (1) WO2015080227A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI582861B (zh) * 2014-09-12 2017-05-11 矽品精密工業股份有限公司 嵌埋元件之封裝結構及其製法
JP6083619B2 (ja) * 2015-07-29 2017-02-22 福田金属箔粉工業株式会社 低誘電性樹脂基材用処理銅箔及び該処理銅箔を用いた銅張積層板並びにプリント配線板
JP2017124533A (ja) * 2016-01-13 2017-07-20 Jx金属株式会社 キャリア付銅箔、積層体、キャリア付銅箔の製造方法、プリント配線板の製造方法及び電子機器の製造方法
TWI640422B (zh) * 2016-02-09 2018-11-11 Jx金屬股份有限公司 印刷配線板用積層體、印刷配線板之製造方法及電子機器之製造方法
CN108419363A (zh) * 2017-02-07 2018-08-17 Jx金属株式会社 表面处理铜箔、带载体的铜箔、层压体、印刷配线板的制造方法及电子机器的制造方法
US11459664B2 (en) * 2017-07-21 2022-10-04 Temple University—Of the Commonwealth System of Higher Education Multi-metal catalysts and devices and methods of use thereof
JPWO2022014648A1 (zh) * 2020-07-16 2022-01-20

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050158574A1 (en) * 2003-11-11 2005-07-21 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287266A (en) * 1977-12-28 1981-09-01 Grumman Aerospace Corp. Solar selective film and process
JP3171427B2 (ja) * 1995-02-09 2001-05-28 旭化成株式会社 厚膜パターン導電体の製造方法
JP2001068816A (ja) * 1999-08-24 2001-03-16 Mitsui Mining & Smelting Co Ltd 銅張積層板及びその銅張積層板を用いたレーザー加工方法
CA2386129C (en) * 1999-09-29 2010-03-16 Alberto Billi An electrochemical method for forming an inorganic covering layer on a surface of a copper material
JP4691763B2 (ja) * 2000-08-25 2011-06-01 イビデン株式会社 プリント配線板の製造方法
US7026059B2 (en) 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
US6893742B2 (en) * 2001-02-15 2005-05-17 Olin Corporation Copper foil with low profile bond enhancement
JPWO2003004262A1 (ja) 2001-07-06 2004-10-21 鐘淵化学工業株式会社 積層体およびその製造方法
CN101024315A (zh) * 2001-07-06 2007-08-29 钟渊化学工业株式会社 层压体及其制造方法
KR101065758B1 (ko) * 2003-02-27 2011-09-19 후루카와 덴키 고교 가부시키가이샤 전자파 실드용 동박, 그 제조방법 및 전자파 실드체
JP2005288856A (ja) * 2004-03-31 2005-10-20 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びその製造方法並びにそのキャリア箔付電解銅箔を用いた銅張積層板
JP2006210689A (ja) * 2005-01-28 2006-08-10 Fukuda Metal Foil & Powder Co Ltd 高周波プリント配線板用銅箔及びその製造方法
JP2008211156A (ja) * 2006-11-28 2008-09-11 Kyocera Corp 多層フィルム、溝付き多層フィルムおよび配線付き多層フィルムならびに配線付き多層フィルムの製造方法、配線シートの製造方法および配線基板の製造方法
US8524378B2 (en) * 2008-11-25 2013-09-03 Jx Nippon Mining & Metals Corporation Copper foil for printed circuit
KR101298999B1 (ko) * 2009-09-01 2013-08-23 일진머티리얼즈 주식회사 미세회로 형성을 위한 임베디드용 동박
JP5634103B2 (ja) * 2010-04-06 2014-12-03 福田金属箔粉工業株式会社 銅張積層板用処理銅箔及び該処理銅箔を絶縁性樹脂基材に接着してなる銅張積層板並びに該銅張積層板を用いたプリント配線板。
EP2579687A4 (en) * 2010-06-04 2014-06-11 Mitsui Mining & Smelting Co ELECTRODE FILM AND ORGANIC DEVICE
JP6219034B2 (ja) * 2010-10-06 2017-10-25 古河電気工業株式会社 銅箔及びその製造方法、キャリア付き銅箔及びその製造方法、プリント配線板、多層プリント配線板
JP5497808B2 (ja) 2012-01-18 2014-05-21 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた銅張積層板
JP5750400B2 (ja) 2012-05-17 2015-07-22 新光電気工業株式会社 配線基板の製造方法、配線基板製造用の構造体
TWI486260B (zh) * 2012-11-16 2015-06-01 Nanya Plastics Corp 具有黑色極薄銅箔之銅箔結構及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050158574A1 (en) * 2003-11-11 2005-07-21 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier

Also Published As

Publication number Publication date
KR101780162B1 (ko) 2017-09-19
JP2015127136A (ja) 2015-07-09
TW201527086A (zh) 2015-07-16
US20160353581A1 (en) 2016-12-01
CN105765110A (zh) 2016-07-13
US10201092B2 (en) 2019-02-05
KR20160079914A (ko) 2016-07-06
JP5870148B2 (ja) 2016-02-24
CN105765110B (zh) 2018-08-07
WO2015080227A1 (ja) 2015-06-04

Similar Documents

Publication Publication Date Title
TWI586526B (zh) A method of manufacturing a copper foil, a laminate, a printed wiring board, and a printed wiring board
KR101852671B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판, 및, 프린트 배선판의 제조 방법
TWI627882B (zh) Surface treatment copper foil, copper foil with carrier, printed wiring board, copper clad laminate, laminated body, and printed wiring board manufacturing method
TWI395668B (zh) A metal foil with an adhesion aid and a printed circuit board using the same
TWI575120B (zh) Attached copper foil
TWI504504B (zh) Attached copper foil
US10791631B2 (en) Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
TW201515533A (zh) 表面處理銅箔、附載體銅箔、積層板、印刷配線板、電子機器、以及印刷配線板之製造方法
WO2015012376A1 (ja) 表面処理銅箔、キャリア付銅箔、基材、樹脂基材、プリント配線板、銅張積層板及びプリント配線板の製造方法
KR20150085105A (ko) 캐리어 부착 구리박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 및, 프린트 배선판의 제조 방법
TWI503456B (zh) Attached copper foil
TWI503058B (zh) Attached copper foil
TWI526303B (zh) Surface-treated copper foil, laminated board, carrier copper foil, printed wiring board, printed circuit board, electronic machine and printed wiring board manufacturing method
TWI659826B (zh) 表面處理銅箔、及關於其之製品
TWI551437B (zh) And the use of a carrier copper foil of the printed wiring board thereof, printed circuit boards and copper-clad laminates
TWI512151B (zh) A carrier copper foil, a method of manufacturing a carrier copper foil, a printed wiring board, and a printed circuit board
TWI526302B (zh) The copper foil of the attached carrier and the copper-clad laminate with the attached copper foil
JP6178360B2 (ja) 表面処理銅箔、キャリア付銅箔、プリント回路板の製造方法、銅張積層板の製造方法及びプリント配線板の製造方法
JP2015163740A (ja) キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法