TWI640422B - 印刷配線板用積層體、印刷配線板之製造方法及電子機器之製造方法 - Google Patents

印刷配線板用積層體、印刷配線板之製造方法及電子機器之製造方法 Download PDF

Info

Publication number
TWI640422B
TWI640422B TW106102403A TW106102403A TWI640422B TW I640422 B TWI640422 B TW I640422B TW 106102403 A TW106102403 A TW 106102403A TW 106102403 A TW106102403 A TW 106102403A TW I640422 B TWI640422 B TW I640422B
Authority
TW
Taiwan
Prior art keywords
metal layer
laminated body
grains
section
crystal grains
Prior art date
Application number
TW106102403A
Other languages
English (en)
Other versions
TW201739611A (zh
Inventor
三木敦史
冠和樹
Original Assignee
Ｊｘ金屬股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｊｘ金屬股份有限公司 filed Critical Ｊｘ金屬股份有限公司
Publication of TW201739611A publication Critical patent/TW201739611A/zh
Application granted granted Critical
Publication of TWI640422B publication Critical patent/TWI640422B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/043—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

提供一種耐彎折性及電路形成性皆為良好的印刷配線板用積層體，該積層體被使用於包含藉由半加成法(semi-additive process)、部分加成法(partly additive process)、改良半加成法(modified semi-additive process)或埋入法中任一方法形成電路之步驟的印刷配線板製造方法。印刷配線板用積層體依序具有絕緣性樹脂基板、金屬層1及金屬層2，對與積層體之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察加工剖面的金屬層1及金屬層2時，於加工剖面中金屬層1及金屬層2各自具有一顆或複數顆晶粒，金屬層1之一顆或複數顆晶粒及金屬層2之一顆或複數顆晶粒之中，加工剖面之垂直線與晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於金屬層1之一顆或複數顆晶粒及金屬層2之一顆或複數顆晶粒其合計面積的面積率，以金屬層1及金屬層2之合計計，為15%以上且未達97%。

Description

印刷配線板用積層體、印刷配線板之製造方法及電子機器之製造方法
本發明係關於一種印刷配線板用積層體、印刷配線板之製造方法及電子機器之製造方法。
於智慧手機或平板電腦等之小型電子機器，因配線之容易性或輕量性而一直採用撓性印刷配線板(以下，稱為FPC)等之印刷配線板。FPC係使用將銅箔疊層在聚醯亞胺系樹脂基板然後藉由接著劑或者加熱加壓進行一體化而形成之2層撓性基板。又，亦會使用將聚醯亞胺樹脂等樹脂層形成在銅箔之類型的2層撓性基板。作為其手段，並無特別限制，例如，可將含有聚醯胺酸(polyamic acid)之混合物塗布在銅箔上，並且加以乾燥形成作為聚醯亞胺前驅物層之聚醯胺酸層後，進一步在氮等非活性環境下加熱至300℃~400℃進行醯亞胺化，而形成聚醯亞胺系樹脂層，其中該聚醯胺酸係使芳香族二胺類與芳香族酸二酐在溶液狀態下加成聚合而得。
以往，為了將想要之配線圖案形成在FPC，而一直使用減成法(subtractive process)。減成法係下述之方法：於上述2層撓性基板中貼合在絕緣樹脂層之銅箔上，將阻劑層設置在形成配線之部位。藉由對阻劑層進行曝光、顯影將阻劑層部分地去除，以氯化銅水溶液或氯化鐵水溶液等溶液蝕刻去除自被去除之部分露出的銅箔層。最後藉由將阻劑層剝離去除 而形成配線板。當藉由此減成法形成配線圖案之情形時，由於配線剖面容易形成為底寬之梯形形狀，故為了得到配線圖案之電絕緣性，必須充分確保配線/間隔之寬度，於細間距(fine pitch)配線圖案具有極限。
另一方面，作為得到在減成法中被認為困難之配線/間隔(L/S)=20/20μm或15/15μm等細間距配線之方法，提出有半加成法(semi-additive process)。所謂半加成法係下述之方法，於上述2層撓性基板中貼合在絕緣樹脂層之銅箔上設置阻劑層。接著，對阻劑層進行曝光、顯影，藉此將形成電路之部分的阻劑剝離去除，在自被去除之部分露出的銅箔層上進行鍍銅。藉由鍍銅確保想要之銅層厚度後，將殘存之阻劑層剝離去除，形成電路形狀。接著藉由快速蝕刻(flash etching)等將存在於電路間之底部的銅箔溶解去除，形成配線板。
近年，隨著電子機器更輕薄短小化，而更加要求配線之高密度化，使用半加成法之細間距配線技術變得重要。並且，不僅細間距配線，且亦要求對於撓性配線板原本要求之高彎折耐性。
例如，於專利文獻1提出有：在藉由半加成法形成之電鍍層中，設置有至少一層銅濺鍍層作為中間層，藉此可防止電鍍層產生微小裂縫或貫穿裂縫，大幅改善滑動彎曲特性。又，於專利文獻2提出有：藉由半加成法形成之鍍銅層具有多層構造，孿晶粒徑未達5μm，藉此可使得MIT測試之耐折性優異。
專利文獻1：日本特開2006-278950號公報
專利文獻2：日本特開2011-014848號公報
然而，專利文獻1及專利文獻2中之印刷配線板卻有180度彎折之嚴苛耐彎折性不佳的問題。
本發明有鑑於此種課題，提供一種耐彎折性及電路形成性皆良好之印刷配線板用積層體，該積層體使用於含有藉由半加成法、部分加成法(partly additive process)、改良半加成法(modified semi-additive process)或埋入法中任一方法形成電路之步驟的印刷配線板製造方法。
本發明人經潛心研究之結果，發現被使用於含有藉由半加成法、部分加成法、改良半加成法或埋入法中任一方法形成電路之步驟的印刷配線板製造方法之積層體，藉由使積層體為依序具有絕緣性樹脂基板、金屬層1、金屬層2之構成，且著眼於積層體之金屬層1及金屬層2的晶體取向性，控制金屬層1及金屬層2之晶體取向性，而可得到耐彎折性及電路形成性皆良好之印刷配線板用積層體。
基於以上見解而完成之本發明在一態樣中，為一種印刷配線板用積層體，被使用於含有藉由半加成法、部分加成法、改良半加成法或埋入法中任一方法形成電路之步驟的印刷配線板製造方法，前述積層體依序具有絕緣性樹脂基板、金屬層1及金屬層2，對與前述積層體之厚度方向平行的剖面進行離子研磨(ion milling)加工後，在用EBSD觀察前述加工剖面之前述金屬層1及前述金屬層2時，在前述加工剖面中前述金屬層1及前述金屬層2各自具有一顆或複數顆晶粒，前述金屬層1的一顆或複數顆晶粒及前述金屬層2的一顆或複數顆晶粒之中，前述加工剖面之垂直線與前述晶粒之<100>結晶方向的角度的偏離在15°以內之晶粒其合計面積 相對於前述金屬層1之一顆或複數顆晶粒及前述金屬層2之一顆或複數顆晶粒其合計面積的面積率，以前述金屬層1及前述金屬層2之合計計，為15%以上且未達97%。
本發明之印刷配線板用積層體在一實施形態中，對與前述積層體之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察前述加工剖面之前述金屬層1時，在前述加工剖面中前述金屬層1具有一顆或複數顆晶粒，前述金屬層1的一顆或複數顆晶粒之中，前述加工剖面之垂直線與前述晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒相對於前述一顆或複數顆晶粒之合計面積的面積率在40%以上。
本發明之印刷配線板用積層體在另一實施形態中，前述金屬層1的一顆或複數顆晶粒及前述金屬層2的一顆或複數顆晶粒之中，前述加工剖面之垂直線與前述晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於前述金屬層1之一顆或複數顆晶粒及前述金屬層2之一顆或複數顆晶粒其合計面積的面積率，以前述金屬層1及前述金屬層2之合計計，為90%以下。
本發明之印刷配線板用積層體在另一實施形態中，前述金屬層1的一顆或複數顆晶粒及前述金屬層2的一顆或複數顆晶粒之中，前述加工剖面之垂直線與前述晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於前述金屬層1之一顆或複數顆晶粒及前述金屬層2之一顆或複數顆晶粒其合計面積的面積率，以前述金屬層1及前述金屬層2之合計計，為18%以上。
本發明之印刷配線板用積層體在另一實施形態中，對與前述 積層體之厚度方向平行的剖面進行離子研磨加工後，在觀察前述加工剖面之前述金屬層1及前述金屬層2時，前述金屬層2之厚度等同於或大於前述金屬層1之厚度。
本發明之印刷配線板用積層體在另一實施形態中，對與前述積層體之厚度方向平行的剖面進行離子研磨加工後，在觀察前述加工剖面之前述金屬層1及前述金屬層2時，前述金屬層2之厚度為前述金屬層1之厚度的1.1倍以上。
本發明之印刷配線板用積層體在另一實施形態中，對與前述積層體之厚度方向平行的剖面進行離子研磨加工後，在觀察前述加工剖面之前述金屬層1及前述金屬層2時，前述金屬層2之厚度為前述金屬層1之厚度的1.3倍以上。
本發明之印刷配線板用積層體在再另一實施形態中，前述金屬層1由壓延銅箔構成。
本發明之印刷配線板用積層體在另一實施形態中，為下述之印刷配線板用積層體：與前述積層體之厚度方向平行的剖面當金屬層1為壓延金屬箔的情形時，為與前述積層體之厚度方向平行且與壓延方向平行之方向的剖面，或當金屬層1為電解金屬箔的情形時，為與前述積層體之厚度方向平行且與MD方向平行之方向的剖面。
本發明之印刷配線板用積層體在另一實施形態中，為用於彎折之用途的印刷配線板用積層體，與前述積層體之厚度方向平行的剖面為下述之剖面：與前述積層體之厚度方向平行，且當用於前述彎折之用途的情形時，相當於與彎折之彎曲軸延伸之方向垂直之方向的剖面。
本發明之印刷配線板用積層體在再另一實施形態中，前述積層體具有電路或配線，對與前述電路或配線之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察前述加工剖面時，在前述加工剖面中前述電路或配線具有複數顆晶粒，前述電路或配線的複數顆晶粒之中，前述加工剖面之垂直線與前述晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於前述電路或配線之複數顆晶粒其合計面積的面積率在15%以上且未達97%。
本發明之印刷配線板用積層體在另一實施形態中，為下述之印刷配線板用積層體：與前述電路或配線之厚度方向平行的剖面為與前述電路或配線之厚度方向平行且與前述電路或配線延伸之方向平行的剖面，或為與前述電路或配線之厚度方向平行且與前述電路或配線之寬度方向平行的剖面。
本發明之印刷配線板用積層體在另一實施形態中，為用於彎折之用途的印刷配線板用積層體，與前述電路或配線之厚度方向平行的剖面為下述之剖面：與前述電路或配線之厚度方向平行，且當用於前述彎折之用途的情形時，相當於與彎折之彎曲軸延伸之方向垂直之方向的剖面。
本發明在另一態樣中，為一種使用本發明之印刷配線板用積層體來製造印刷配線板的方法。
本發明在另一態樣中，為一種使用本發明之印刷配線板用積層體或使用以本發明之方法製造之印刷配線板來製造電子機器的方法。
可提供一種耐彎折性及電路形成性皆良好之印刷配線板用積層體，該積層體用於含有藉由半加成法、部分加成法、改良半加成法或 埋入法中任一方法形成電路之步驟的印刷配線板製造方法。
11‧‧‧十字頭
12‧‧‧底座
S1‧‧‧測試片
S2‧‧‧測試片
S3‧‧‧測試片
S4‧‧‧測試片
C‧‧‧彎曲部
Sk‧‧‧彎曲外表面
圖1為實施例之180°彎曲測試之說明圖。
(印刷配線板用積層體)
本發明之印刷配線板用積層體為用於含有藉由半加成法、部分加成法、改良半加成法或埋入法中任一方法形成電路之步驟的印刷配線板製造方法之積層體。用以將電路形成在本發明之印刷配線板用積層體的半加成法、部分加成法、改良半加成法及埋入法將於後文詳述。
本發明之印刷配線板用積層體依序具有絕緣性樹脂基板、金屬層1及金屬層2。
絕緣性樹脂基板可以紙基材酚樹脂、紙基材環氧樹脂、合成纖維布基材環氧樹脂、玻璃布-紙複合基材環氧樹脂、玻璃布-玻璃不織布複合基材環氧樹脂及玻璃布基材環氧樹脂、聚醯亞胺樹脂、液晶聚合物(LCP)、氟樹脂、聚對酞酸乙二酯(PET)樹脂、聚丙烯(PP)樹脂、聚醯胺樹脂、聚醯亞胺醯胺樹脂、環烯聚合物等形成。絕緣性樹脂基板可為預浸體，亦可含有熱硬化性樹脂。絕緣性樹脂基板亦可為薄且具有柔軟性之膜。絕緣性樹脂基板可具有任意厚度。絕緣性樹脂基板之厚度典型上為1~1000μm、5~500μm、10~300μm、12~200μm、15~100μm、15~75μm。另，作為絕緣性樹脂基板尤其若使用薄且具有柔軟性之膜狀樹脂基板，則由於耐彎折性良好，故較佳。
金屬層1可使用金屬箔(壓延金屬箔、電解金屬箔)、銅箔、鋁箔、鎳箔、銅合金箔、鎳合金箔、鋁合金箔、不銹鋼(stainless)箔、鐵箔、鐵合金箔等。又，金屬層1可使用電解銅箔或壓延銅箔，尤佳使用用以實現本發明之耐彎折性的加工性良好之壓延銅箔。
一般而言，電解銅箔係從硫酸銅鍍覆浴將銅電解析出在鈦或不銹鋼之滾筒上加以製造，而壓延銅箔則是反覆進行使用壓延輥之塑性加工與熱處理來製造。作為銅箔之材料，除了精銅(JIS H3100合金號碼C1100)或無氧銅(oxygen-free copper)(JIS H3100合金號碼C1020或JIS H3510合金號碼C1011)或磷脫氧銅(JIS H3100合金號碼C1201、C1220或C1221)或電解銅等之高純度銅之外，例如亦可使用摻Sn銅、摻Ag銅、添加有Cr、Zr或Mg等之銅合金、添加有Ni及Si等之卡遜(corson)系銅合金之類的銅合金。另，在本說明書中當單獨使用用語「銅箔」時，亦包含銅合金箔。又，作為銅箔之材料，可使用含有合計30~300wtppm選自P、B、Ti、Mn、V、Cr、Mo、Ag、Sn、In、Au、Pd、Zn、Ni、Si、Zr及Mg之群的1種或2種以上的壓延銅箔或銅箔或精銅箔或無氧銅箔或磷脫氧銅箔。
金屬層1之厚度並無特別限定，例如可為1~150μm。又，金屬層1之厚度亦可為1.5~110μm、2~105μm、2.5~90μm、3~85μm、3.5~80μm、4~70μm、4.5~35μm或5~35μm。另，為了提升印刷配線板之生產性，金屬層1之厚度以較薄為佳。另，當本發明之印刷配線板用積層體被使用於埋入法的情形時，金屬層1可藉由無電鍍Cu及/或電鍍Cu來形成。
金屬層2可藉由無電鍍Cu及/或電鍍Cu來形成。金屬層2 之厚度並無特別限定，例如可為1~150μm。又，金屬層1之厚度亦可為2~110μm、3~105μm、4~90μm、5~85μm、6~80μm、9~70μm、12~35μm或18~35μm。另，當於半加成法、部分加成法、改良半加成法及埋入法之任一者中形成電路的情形時，金屬層2之厚度以較薄為佳。另，當本發明之印刷配線板用積層體被使用於埋入法的情形時，金屬層2可使用前述之銅箔、鋁箔、鎳箔、銅合金箔、鎳合金箔、鋁合金箔、不銹鋼箔、鐵箔、鐵合金箔等。
關於積層在樹脂基板後之金屬層1，平行於積層體厚度方向之剖面的垂直線與金屬層1之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內的晶粒其合計面積相對於金屬層1之該剖面全部晶粒其合計面積的面積率較高(亦即，對與前述積層體之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察前述加工剖面之前述金屬層1時，在前述加工剖面中前述金屬層1具有一顆或複數顆晶粒，前述金屬層1的一顆或複數顆晶粒之中，前述加工剖面之垂直線與前述晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於前述金屬層1之一顆或複數顆晶粒其合計面積的面積率較高)，由於可提高積層在金屬層1上之金屬層2平行於積層體厚度方向之剖面的垂直線與金屬層2之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內的晶粒其合計面積相對於金屬層2之該剖面全部晶粒其合計面積的面積率，故較佳。又，積層在樹脂基板後之金屬層1，由於藉由使用化學研磨液之半蝕刻(half etching)處理來減少金屬層1之厚度較容易藉由快速蝕刻等去除金屬層1之不要部分，故可使微細電路形成性獲得提升，又，可使印刷配線板之生產性獲得提升，因此較佳。
以電鍍形成上述金屬層2時之電流密度，例如為0.1~1.0A/dm2等之低電流密度。當為高電流密度之情形時(例如10A/dm2等)，由於會難以提高金屬層2平行於積層體厚度方向之剖面的垂直線與金屬層2之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內的晶粒其合計面積相對於金屬層2之該剖面全部晶粒其合計面積的面積率，故不佳。又，在積層金屬層2後，為了釋放金屬層2之鍍覆變形，較佳進行熱處理。金屬層2之電鍍Cu條件，較佳進行添加劑濃度(有機添加劑、氯等)之條件調整。又，金屬層2之電鍍Cu溫度較佳為室溫。另，於上述金屬層1較佳使用壓延銅箔。另，測量前述面積率時平行於積層體厚度方向之剖面，較佳為平行於壓延方向之剖面，或平行於MD方向之剖面。本發明之印刷配線板用積層體較佳用於彎折被使用之用途。又，測量前述面積率時平行於積層體厚度方向之剖面，較佳為與彎折時之彎曲軸延伸之方向垂直的方向之剖面。其原因在於：藉由在前述剖面中將前述面積率控制在後述之範圍，可更加良好地提升耐彎折性。
本發明之印刷配線板用積層體在對與積層體之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察前述加工剖面之前述金屬層1及前述金屬層2時，在前述加工剖面中前述金屬層1及前述金屬層2各自具有一顆或複數顆晶粒，前述金屬層1的一顆或複數顆晶粒及前述金屬層2的一顆或複數顆晶粒之中，前述加工剖面之垂直線與前述晶粒之<100>結晶方向的角度的偏離在15°以內之晶粒其合計面積相對於前述金屬層1之一顆或複數顆晶粒及前述金屬層2之一顆或複數顆晶粒其合計面積的面積率被控制成以前述金屬層1及前述金屬層2之合計計(「以前述金屬 層1及前述金屬層2之合計計」意指「將前述金屬層1與前述金屬層2合計，算出前述面積率之情形」。亦即，意指將前述金屬層1與前述金屬層2當作一層之情形。)為15%以上且未達97%。若該面積率以金屬層1及金屬層2之合計計為15%以上，則印刷配線板用積層體之耐彎折性將會提升。又，若該面積率以金屬層1及金屬層2之合計計未達97%，則印刷配線板用積層體之電路形成性將會提升。以下，更具體地加以說明。
與積層體厚度方向平行之剖面的垂直線與金屬層1及金屬層2之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內的晶粒(以下，亦稱為「晶粒A」)其合計面積相對於金屬層1及金屬層2之該剖面全部晶粒其合計面積的面積率高之金屬層1及金屬層2(例如，銅箔或壓延銅箔)其耐彎折性優異。另，前述之「全部晶粒」意指當金屬層1及金屬層2在前述剖面中各自具有一顆或複數顆晶粒之情形時，將金屬層1之一顆或複數顆晶粒及金屬層2之一顆或複數顆晶粒合計而得之晶粒。此係因為在彎折運動中所產生之變形(彎曲疲勞)難以累積在前述之晶粒A，變形會從金屬層1及金屬層2之內部傳遞至表面，且同時逐漸獲得到釋放。
另一方面，當藉由電解銅箔及無電鍍Cu或電鍍Cu形成金屬層1及金屬層2(Cu層)之情形時，不會顯著地形成具有<100>結晶方向之晶粒(亦即晶粒A)，幾乎為{111}面平行於積層體表面之晶粒多的情形或成為無規取向之取向的情形。此情形時，晶粒之取向性為晶粒之{111}面平行於積層體表面的取向或無規取向之金屬層1及金屬層2(Cu層)在彎折運動中產生之變形(彎曲疲勞)相反地變得容易累積在內部，而在晶界產生裂縫破裂。結果耐彎折性差。
當金屬層1在<100>結晶方向之取向高時(亦即，金屬層1之晶粒A其合計面積相對於金屬層1之該剖面的全部晶粒其合計面積之面積率高時)，於藉由電鍍Cu將金屬層2形成在金屬層1上之情形時，會受到金屬層1之晶體取向性的影響，金屬層2中之電鍍Cu層的晶粒的一部分或全體會以同樣的晶體取向性生長，亦即產生所謂之磊晶生長。另，關於前述之「全部晶粒」，當金屬層1在前述剖面中具有一顆或複數顆晶粒之情形時，意指金屬層1之一顆或複數顆晶粒。因磊晶生長，使得金屬層2中平行於上述積層體厚度方向之剖面的垂直線與金屬層2之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內的晶粒其合計面積相對於金屬層2之該剖面全部晶粒其合計面積的面積率亦會變得高。另，關於前述之「全部晶粒」，當金屬層2在前述剖面中具有一顆或複數顆晶粒之情形時，意指金屬層2之一顆或複數顆晶粒。因此，藉由金屬層1與2兩者(亦即，將金屬層1與金屬層2合計之情形)中與上述<100>結晶方向之角度的偏離在15°以內的面積率在15%以上且未達97%，而使得作為積層體，不易累積因彎折運動所造成之變形，結果不易產生因彎折運動所造成之裂縫破裂，因此，耐彎折性優異。
要控制金屬層1之剖面中平行於上述積層體厚度方向之剖面的垂直線與金屬層1之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內的晶粒其合計面積相對於金屬層1之該剖面全部晶粒其合計面積的面積率，具有以下之方法。
當金屬層1為以壓延形成之金屬箔(壓延金屬箔)的情形時，藉由控制最後冷壓延中使用之壓延輥的表面粗糙度，可控制金屬層1之剖面中平 行於上述積層體厚度方向之剖面的垂直線與金屬層1之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內的晶粒其合計面積相對於金屬層1之該剖面全部晶粒其合計面積的面積率。當壓延輥之表面粗糙度小的情形時(例如算術平均粗糙度Ra(JIS B0601 1994)例如在0.05μm以下)，可使金屬層1之剖面中平行於上述積層體厚度方向之剖面的垂直線與金屬層1之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內之晶粒其合計面積相對於金屬層1之該剖面全部晶粒其合計面積的面積率為高的數值。又，當壓延輥之表面粗糙度大的情形時(例如算術平均粗糙度Ra(JIS B0601 1994)例如在0.15μm以上)，可使金屬層1之剖面中平行於上述積層體厚度方向之剖面的垂直線與金屬層1之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內之晶粒其合計面積相對於金屬層1之該剖面全部晶粒其合計面積的面積率為低的數值。此推定原因如下：當在最後冷壓延使用表面粗糙度大之壓延輥的情形時，在銅箔表面雖會形成油坑(oil pit)，但隨著加工之進行，在油坑之前端部容易產生剪切變形帶，另一方面，由於在最後冷壓延以表面粗糙度小的壓延輥進行壓延，而會變成剪切變形帶不太發達之油坑的形狀與頻率。
另，較佳使最後冷壓延之加工度在98%以上，更佳在99%以上。其原因在於：藉由使最後冷壓延之加工度在98%以上，可提升金屬層1中平行於上述積層體厚度方向之剖面的垂直線與金屬層1之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內之晶粒其合計面積相對於金屬層1之該剖面全部晶粒其合計面積的面積率。
當金屬層1為以電鍍形成之金屬箔(電解金屬箔)的情形時，藉由將 以下之添加劑添加在形成金屬層1時所使用之電解液，可控制金屬層1中平行於上述積層體厚度方向之剖面的垂直線與金屬層1之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內之晶粒其合計面積相對於金屬層1之該剖面全部晶粒其合計面積的面積率。藉由提高添加劑之濃度，可提高金屬層1中平行於上述積層體厚度方向之剖面的垂直線與金屬層1之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內之晶粒其合計面積相對於金屬層1之該剖面全部晶粒其合計面積的面積率，又，藉由降低添加劑之濃度，可降低金屬層1中平行於上述積層體厚度方向之剖面的垂直線與金屬層1之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內之晶粒其合計面積相對於金屬層1之該剖面全部晶粒其合計面積的面積率。
添加劑
明膠：1~5mg/L
3-巰基-1-丙烷磺酸鈉(MPS)：1~10mg/L
氯化物離子：15~50mg/L
硫脲：0.1~2.5mg/L
例如於用以鍍銅之電解液的情形時，可設為以下之電解液組成及電解條件。
硫酸銅(銅換算)：50~100g/L
硫酸：90~130g/L
明膠：1~5mg/L
3-巰基-1-丙烷磺酸鈉(MPS)：1~10mg/L
氯化物離子：15~50mg/L
硫脲：0.1~2.5mg/L
液溫：30~80℃
電流密度：20~120A/dm2
另一方面，於將金屬層1與2兩者合計之情形時的平行於上述積層體厚度方向之剖面的垂直線與金屬層1和金屬層2之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內之晶粒其合計面積相對於金屬層1和金屬層2之該剖面全部晶粒其合計面積的面積率未達15%之情形，金屬層1和金屬層2由於無規方向之取向性高，因此，對於彎折運動，變形會累積在晶界，因裂縫破裂而使得耐彎折性差。另，前述之「全部晶粒」意指當金屬層1及金屬層2在前述剖面中各自具有一顆或複數顆晶粒之情形時，將金屬層1之一顆或複數顆晶粒及金屬層2之一顆或複數顆晶粒合計而得之晶粒。
另，本發明之印刷配線板用積層體亦可在金屬層1與金屬層2之間設置其他之層(例如無電鍍銅層，或無電鍍銅層及電鍍銅層)。即使是以此方式在金屬層1與金屬層2之間設置有其他之層的情形，本發明所規定之平行於積層體厚度方向的剖面之垂直線與金屬層1和金屬層2之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內之晶粒其合計面積相對於金屬層1和金屬層2之該剖面全部晶粒其合計面積的面積率，表示將金屬層1、該其他之層及金屬層2合計(所謂「將金屬層1、該其他之層及金屬層2合計」係「合計金屬層1、該其他之層及金屬層2而算出前述面積率之情形」之意。亦即，意指將金屬層1與該其他之層與金屬層2當作一層之情形。)之面積率(亦即，平行於積層體厚度方向之剖面的垂直線 與金屬層1和該其他之層和金屬層2之該剖面的晶粒其<100>結晶方向之角度的偏離在15°以內之晶粒其合計面積相對於金屬層1和該其他之層和金屬層2之該剖面全部晶粒其合計面積的面積率)。另，前述之「全部晶粒」意指當金屬層1及其他之層及金屬層2在前述剖面中各自具有一顆或複數顆晶粒之情形時，將金屬層1之一顆或複數顆晶粒及其他之層之一顆或複數顆晶粒及金屬層2之一顆或複數顆晶粒合計而得之晶粒。
又，本發明之印刷配線板用積層體，對與前述積層體之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察前述加工剖面之前述金屬層1及金屬層2時，在前述加工剖面中前述金屬層1及金屬層2各自具有一顆或複數顆晶粒，前述金屬層1的一顆或複數顆晶粒及前述金屬層2的一顆或複數顆晶粒之中，前述加工剖面之垂直線與前述晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於前述金屬層1之一顆或複數顆晶粒及前述金屬層2之一顆或複數顆晶粒其合計面積的面積率較佳以前述金屬層1及前述金屬層2之合計計為15.1%以上，更佳為18%以上，更佳為20%以上，再更佳為25%以上，再更佳為27%以上，再更佳為29%以上，再更佳為31%以上，再更佳為33%以上，較佳為96%以下，更佳為90%以下，更佳為85%以下，更佳為80%以下。
本發明之印刷配線板用積層體，較佳對與前述積層體之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察前述加工剖面之前述金屬層1時，在前述加工剖面中前述金屬層1具有一顆或複數顆晶粒，前述金屬層1的一顆或複數顆晶粒之中，前述加工剖面之垂直線與前述晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於前 述金屬層1之一顆或複數顆晶粒之合計面積的面積率在40%以上。若藉由此種構成，則具有變得容易提升耐彎折性的優點。
又，本發明之印刷配線板用積層體，更佳對與積層體之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察前述加工剖面之前述金屬層1時，在前述加工剖面中前述金屬層1具有一顆或複數顆晶粒，前述金屬層1的一顆或複數顆晶粒之中，前述加工剖面之垂直線與前述晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於前述金屬層1之一顆或複數顆晶粒之合計面積的面積率在60%以上，再更佳在65%以上，再更佳在70%以上，再更佳在80%以上，再更佳在90%以上。又，對與積層體之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察前述加工剖面之前述金屬層1時，前述加工剖面之垂直線與前述晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於前述金屬層1之一顆或複數顆晶粒之合計面積的面積率之上限無需特別限定，但例如典型上在100%以下，在99.9%以下，在99.5%以下，在99.0%以下，在98.5%以下，在98.0%以下。
本發明之印刷配線板用積層體，較佳對與前述積層體之厚度方向平行的剖面進行離子研磨加工後，在觀察前述加工剖面之前述金屬層1及前述金屬層2時，前述金屬層2之厚度等同於或大於前述金屬層1之厚度。若藉由此種構成，則會提升電路形成性。
又，本發明之印刷配線板用積層體，更佳對與前述積層體之厚度方向平行的剖面進行離子研磨加工後，在觀察前述加工剖面之前述金屬層1及前述金屬層2時，前述金屬層2之厚度為前述金屬層1之厚度的 1.1倍以上，更佳為1.2倍以上，更佳為1.3倍以上，更佳為1.4倍以上，再更佳為1.5倍以上，再更佳為2倍以上。金屬層2之厚度的上限無須特別限定，但典型上為金屬層1之厚度的20倍以下，為金屬層1之厚度的15倍以下，或為金屬層1之厚度的10倍以下。
本發明之印刷配線板用積層體適於彎折使用之用途。又，測量前述面積率時平行於積層體厚度方向之剖面，較佳為平行於壓延方向之剖面，或平行於MD方向之剖面。又，測量前述面積率時平行於積層體厚度方向之剖面，較佳為與彎折時之彎曲軸延伸之方向垂直的方向之剖面。其原因在於：在前述之剖面中，藉由將前述面積率控制在前述範圍，可更良好地提升耐彎折性。
本發明之印刷配線板用積層體，較佳為，具有電路或配線，對與前述電路或配線之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察前述加工剖面時，在前述加工剖面中前述電路或配線具有複數顆晶粒，前述電路或配線的複數顆晶粒之中，前述加工剖面之垂直線與前述晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於前述電路或配線之複數顆晶粒的合計面積之面積率在15%以上且未達97%。若該面積率在15%以上，則會提升印刷配線板用積層體之耐彎折性。又，若該面積率未達97%，則會提升印刷配線板用積層體之電路形成性。
又，本發明之印刷配線板用積層體，較佳為，具有電路或配線，對與前述電路或配線之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察前述加工剖面時，在前述加工剖面中前述電路或配線具有複數顆晶粒，前述電路或配線的複數顆晶粒之中，前述加工剖面之垂直線與 前述晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於前述電路或配線之複數顆晶粒的合計面積之面積率在15.1%以上，更佳在18%以上，更佳在20%以上，再更佳在25%以上，再更佳在27%以上，再更佳在29%以上，再更佳在31%以上，再更佳在33%以上，較佳在96%以下，更佳在90%以下，更佳在85%以下，更佳在80%以下。
測量前述面積率時平行於電路或配線之厚度方向的剖面，較佳為平行於電路或配線延伸之方向的剖面，或平行於電路或配線之寬度方向的剖面。又，測量前述面積率時平行於前述電路或配線之厚度方向的剖面，較佳為與彎折時之彎曲軸延伸之方向垂直的方向之剖面。其原因在於：在前述之剖面中，藉由將前述面積率控制在前述範圍，可良好地提升耐彎折性。
(表面處理層)
本發明之印刷配線板用積層體，亦可在金屬層1的絕緣性樹脂基板側之面或金屬層2側之表面的任一面或兩面設置有選自由粗化處理層、耐熱層、防鏽層、鉻酸處理(chromate treatment)層及矽烷偶合處理層構成之群中的1種以上之層。前述其他之層，亦可為選自由粗化處理層、耐熱層、防鏽層、鉻酸處理層及矽烷偶合處理層構成之群中的1種以上之層。
藉由設置粗化處理層，當積層有金屬層1與絕緣樹脂基板時，或於積層體之金屬層2側設置有永久阻劑(permanent resist)等之樹脂層時，具有下述優點：會提升金屬層1與絕緣性樹脂基板，或積層體與樹脂層之密接強度，絕緣性樹脂基板與金屬層1或積層體與樹脂層難以剝離。該粗化處理層亦可使用周知之方法來設置。粗化處理，例如可藉由以銅或銅合金形 成粗化粒子來進行。粗化處理層從形成細間距之觀點，較佳以微細之粒子構成。關於形成粗化粒子時之電鍍條件，若使電流密度高，使鍍覆液中之銅濃度低，或使庫倫量大，則粒子會有微細化之傾向。粗化處理層亦可為由選自由銅、鎳、鈷、磷、鎢、砷、鉬、鉻及鋅構成之群中的任一單質或含有此等單質任1種以上之合金構成之層等。又，亦可在以銅或銅合金形成粗化粒子後，進一步進行以鎳、鈷、銅、鋅之單質或合金等設置二次粒子或三次粒子的粗化處理。之後，亦可以鎳、鈷、銅、鋅之單質或合金等形成耐熱層或防鏽層，亦可進一步對其表面藉由鉻酸處理、矽烷偶合處理等之處理施以鉻酸處理層、矽烷偶合處理層。另，上述之耐熱層、防鏽層、鉻酸處理層、矽烷偶合處理層各自亦可以複數之層形成(例如2層以上，3層以上等)。
又，作為耐熱層、防鏽層，可使用周知之耐熱層、防鏽層。例如，耐熱層及/或防鏽層可為含有選自鎳、鋅、錫、鈷、鉬、銅、鎢、磷、砷、鉻、釩、鈦、鋁、金、銀、鉑族元素、鐵、鉭之群中1種以上的元素之層，亦可為由選自鎳、鋅、錫、鈷、鉬、銅、鎢、磷、砷、鉻、釩、鈦、鋁、金、銀、鉑族元素、鐵、鉭之群中1種以上的元素構成之金屬層或合金層。又，耐熱層及/或防鏽層亦可含有含選自鎳、鋅、錫、鈷、鉬、銅、鎢、磷、砷、鉻、釩、鈦、鋁、金、銀、鉑族元素、鐵、鉭之群中1種以上的元素之氧化物、氮化物、矽化物。又，耐熱層及/或防鏽層亦可為含有鎳-鋅合金之層。又，耐熱層及/或防鏽層亦可為鎳-鋅合金層。前述鎳-鋅合金層，不包括不可避免之雜質，可含有鎳50wt%~99wt%，鋅50wt%~1wt%。前述鎳-鋅合金層之鋅及鎳的合計附著量可為5~ 1000mg/m2，較佳為10~500mg/m2，較佳為20~100mg/m2。又，前述含有鎳-鋅合金之層或前述鎳-鋅合金層的鎳附著量與鋅附著量之比(=鎳附著量/鋅附著量)較佳為1.5~10。又，前述含有鎳-鋅合金之層或前述鎳-鋅合金層的鎳附著量較佳為0.5mg/m2~500mg/m2，更佳為1mg/m2~50mg/m2。
例如耐熱層及/或防鏽層可依序積層有附著量為1mg/m2~100mg/m2(較佳為5mg/m2~50mg/m2)之鎳或鎳合金層與附著量為1mg/m2~80mg/m2(較佳為5mg/m2~40mg/m2)之錫層，前述鎳合金層可由鎳-鉬、鎳-鋅、鎳-鉬-鈷之任一種構成。又，耐熱層及/或防鏽層較佳為鎳或鎳合金與錫之合計附著量為2mg/m2~150mg/m2，更佳為10mg/m2~70mg/m2。又，耐熱層及/或防鏽層較佳為〔鎳或鎳合金中之鎳附著量〕/〔錫附著量〕=0.25~10，更佳為0.33~3。此處，鉻酸處理層係指經含有鉻酸酐、鉻酸、二鉻酸、鉻酸鹽或二鉻酸鹽之液體處理過之層。鉻酸處理層亦可含有鈷、鐵、鎳、鉬、鋅、鉭、銅、鋁、磷、鎢、錫、砷及鈦等之元素(可為金屬、合金、氧化物、氮化物、硫化物等任何形態)。作為鉻酸處理層之具體例，可列舉：經鉻酸酐或二鉻酸鉀水溶液處理過的鉻酸處理層，或經含有鉻酸酐或二鉻酸鉀及鋅之處理液處理過的鉻酸處理層等。
又，用於形成矽烷偶合處理層之矽烷偶合劑可使用周知之矽烷偶合劑，例如可使用胺基系矽烷偶合劑或環氧系矽烷偶合劑、巰基系矽烷偶合劑、甲基丙烯醯氧基(methacryloxy group)系矽烷偶合劑、巰基系矽烷偶合劑、乙烯基系矽烷偶合劑、咪唑系矽烷偶合劑、三系矽烷偶合劑。 又，矽烷偶合劑亦可使用乙烯基三甲氧基矽烷、乙烯基苯基三甲氧基矽烷、γ-甲基丙烯醯氧基丙基三甲氧基矽烷(γ-methacryloxypropyltrimethoxysilane)、γ-環氧丙氧基丙基三甲氧基矽烷(γ-glycidoxypropyltrimethoxysilane)、4-環氧丙基丁基三甲氧基矽烷，γ-胺基丙基三乙氧基矽烷、N-β(胺基乙基)γ-胺基丙基三甲氧基矽烷、N-3-(4-(3-胺基丙氧基)丁氧基)丙基-3-胺基丙基三甲氧基矽烷、咪唑矽烷、三矽烷、γ-巰基丙基三甲氧基矽烷等。其中，較佳使用胺基系矽烷偶合劑或環氧系矽烷偶合劑形成。
此處所稱之胺基系矽烷偶合劑，亦可選自由N-(2-胺基乙基)-3-胺基丙基三甲氧基矽烷、3-(N-苯乙烯基甲基-2-胺基乙基胺基)丙基三甲氧基矽烷、3-胺基丙基三乙氧基矽烷、雙(2-羥基乙基)-3-胺基丙基三乙氧基矽烷、胺基丙基三甲氧基矽烷、N-甲基胺基丙基三甲氧基矽烷、N-苯基胺基丙基三甲氧基矽烷、N-(3-丙烯醯氧基-2-羥基丙基)-3-胺基丙基三乙氧基矽烷、4-胺基丁基三乙氧基矽烷、(胺基乙基胺基甲基)苯乙基三甲氧基矽烷、N-(2-胺基乙基-3-胺基丙基)三甲氧基矽烷、N-(2-胺基乙基-3-胺基丙基)參(2-乙基己氧基)矽烷、6-(胺基己基胺基丙基)三甲氧基矽烷、胺基苯基三甲氧基矽烷、3-(1-胺基丙氧基)-3,3-二甲基-1-丙烯基三甲氧基矽烷、3-胺基丙基參(甲氧基乙氧基乙氧基)矽烷、3-胺基丙基三乙氧基矽烷、3-胺基丙基三甲氧基矽烷、ω-胺基十一基三甲氧基矽烷、3-(2-N-苄基胺基乙基胺基丙基)三甲氧基矽烷、雙(2-羥基乙基)-3-胺基丙基三乙氧基矽烷、(N,N-二乙基-3-胺基丙基)三甲氧基矽烷、(N,N-二 甲基-3-胺基丙基)三甲氧基矽烷、N-甲基胺基丙基三甲氧基矽烷、N-苯基胺基丙基三甲氧基矽烷、3-(N-苯乙烯基甲基-2-胺基乙基胺基)丙基三甲氧基矽烷、γ-胺基丙基三乙氧基矽烷、N-β(胺基乙基)γ-胺基丙基三甲氧基矽烷、N-3-(4-(3-胺基丙氧基)丁氧基)丙基-3-胺基丙基三甲氧基矽烷構成之群。
矽烷偶合處理層較理想以矽原子換算計，在0.05mg/m2~200mg/m2(較佳為0.15mg/m2~20mg/m2，較佳為0.3mg/m2~2.0mg/m2)之範圍被設置。在前述範圍之情形時，可更加提升樹脂基材與金屬箔之密接性。另，上述之矽烷偶合劑亦可混合2種以上來使用。
又，在印刷配線板用積層體之金屬層1的絕緣性樹脂基板側之面或金屬層2側之面，可進行國際公開號WO2008/053878、日本特開2008-111169號、日本特許第5024930號、國際公開號WO2006/028207、日本特許第4828427號、國際公開號WO2006/134868、日本特許第5046927號、國際公開號WO2007/105635、日本特許第5180815號、日本特開2013-19056號記載之表面處理。
在本發明之印刷配線板用積層體的絕緣性樹脂基板與金屬層1之間或金屬層2側之面亦可設置有樹脂層。前述樹脂層可為接著用樹脂亦即接著劑，亦可為底漆(primer)，或亦可為接著用之半硬化狀態(B階段狀態)的絕緣樹脂層。所謂半硬化狀態(B階段狀態)，包含如下狀態：即使用手指觸摸其表面亦無黏著感，可將該絕緣樹脂層重疊保管，若進一步受到加熱處理，則會發生硬化反應。
又，前述樹脂層亦可含有熱硬化性樹脂，亦可為熱塑性樹 脂。又，前述樹脂層亦可含有熱塑性樹脂。前述樹脂層亦可含有周知之樹脂、樹脂硬化劑、化合物、硬化促進劑、介電質、反應觸媒、交聯劑、聚合物、預浸體、骨架材料等。又，前述樹脂層例如亦可使用國際公開號WO2008/004399、國際公開號WO2008/053878、國際公開號WO2009/084533、日本特開平11-5828號、日本特開平11-140281號、日本特許第3184485號、日本國際公開號WO97/02728、日本特許第3676375號、日本特開2000-43188號、日本特許第3612594號、日本特開2002-179772號、日本特開2002-359444號、日本特開2003-304068號、日本特許第3992225號、日本特開2003-249739號、日本特許第4136509號、日本特開2004-82687號、日本特許第4025177號、日本特開2004-349654號、日本特許第4286060號、日本特開2005-262506號、日本特許第4570070號、日本特開2005-53218號、日本特許第3949676號、日本特許第4178415號、國際公開號WO2004/005588、日本特開2006-257153號、日本特開2007-326923號、日本特開2008-111169號、日本特許第5024930號、國際公開號WO2006/028207、日本特許第4828427號、日本特開2009-67029號、國際公開號WO2006/134868、日本特許第5046927號、日本特開2009-173017號、國際公開號WO2007/105635、日本特許第5180815號、國際公開號WO2008/114858、國際公開號WO2009/008471、日本特開2011-14727號、國際公開號WO2009/001850、國際公開號WO2009/145179、國際公開號WO2011/068157、日本特開2013-19056號記載之物質(樹脂、樹脂硬化劑、化合物、硬化促進劑、介電質、反應觸媒、交聯劑、聚合物、預浸體、骨架材料等)及/或樹脂層的形成方法、形成裝置來形成。
(印刷配線板，電子機器)
本發明之積層體，可藉由將電路形成在積層體之金屬層1及金屬層2來製作印刷配線板。並且，可藉由將電子零件類裝載於印刷配線板，來製作印刷電路板。於本發明中，「印刷配線板」亦包含以此方式裝載有電子零件類之印刷配線板及印刷電路板及印刷基板。又，可使用該印刷配線板製作電子機器，亦可使用該裝載有電子零件類之印刷電路板製作電子機器，或亦可使用該裝載有電子零件類之印刷基板製作電子機器。
(印刷配線板之製造方法)
以下，揭示幾個使用本發明之印刷配線板用積層體的印刷配線板製造方法之例。
於使用本發明之印刷配線板用積層體的印刷配線板製造方法一實施形態中，包含藉由半加成法、部分加成法、改良半加成法或埋入法中任一方法將電路形成在本發明之印刷配線板用積層體的步驟。
於本發明中，所謂半加成法，係指下述方法：在絕緣基板或銅箔種晶(seed)層上進行薄的無電電鍍，形成圖案後，使用電鍍及蝕刻形成導體圖案。
因此，於使用半加成法之本發明的印刷配線板製造方法一實施形態中，包含下述步驟：準備絕緣性樹脂基板之步驟，在前述絕緣性樹脂基板設置穿孔(through hole)或/及盲孔(blind via)之步驟，對含有前述穿孔或/及盲孔之區域進行去膠渣處理(desmear treatment) 之步驟，對前述絕緣性樹脂基板及含有前述穿孔或/及盲孔之區域設置無電電鍍層，藉此設置金屬層1之步驟，在前述無電電鍍層上設置鍍覆阻劑之步驟，對前述鍍覆阻劑進行曝光，之後，將形成有電路之區域的鍍覆阻劑去除之步驟，在前述鍍覆阻劑經去除之形成有前述電路的區域，設置電鍍層，設置金屬層2，而得到本發明之印刷配線板用積層體之步驟，將前述鍍覆阻劑去除之步驟，藉由快速蝕刻等將前述位於形成有電路之區域以外的區域之無電電鍍層去除之步驟。
於本發明中，所謂部分加成法，係指下述方法：在設置導體層而成的基板、視需要開有穿孔或通孔(via hole)用之孔而成的基板上賦予觸媒核，進行蝕刻而形成導體電路，視需要設置阻焊劑或鍍敷阻劑後，藉由無電電鍍處理及/或電鍍處理，於上述導體電路上，對穿孔或通孔等進行增厚，藉此製造印刷配線板
因此，於使用部分加成法之本發明的印刷配線板製造方法一實施形態中，包含下述步驟：準備金屬層1與絕緣性樹脂基板之步驟，將前述金屬層1與前述絕緣性樹脂基板積層之步驟，將前述金屬層1與絕緣性樹脂基板積層後，在前述金屬層1與前述絕緣性樹脂基板設置穿孔或/及盲孔之步驟， 對含有前述穿孔或/及盲孔之區域進行去膠渣處理之步驟，對前述含有穿孔或/及盲孔之區域賦予觸媒核之步驟，在前述金屬層1表面設置抗蝕劑之步驟，對前述抗蝕劑進行曝光，形成電路圖案之步驟，藉由使用酸等腐蝕溶液之蝕刻或電漿等方法將前述金屬層1及前述觸媒核去除，形成電路之步驟，將前述抗蝕劑去除之步驟，在藉由使用酸等腐蝕溶液之蝕刻或電漿等方法將前述金屬層1及前述觸媒核去除而露出的前述絕緣性樹脂基板表面，設置阻焊劑或鍍敷阻劑之步驟，在未設置有前述阻焊劑或鍍敷阻劑之區域設置金屬層2(為無電電鍍層及/或電鍍層)，而得到本發明之印刷配線板用積層體之步驟。
於本發明中，所謂改良半加成法，係指下述方法：在絕緣性樹脂基板上積層為金屬箔等之金屬層1，藉由鍍覆阻劑保護非電路形成部，藉由電鍍進行電路形成部之銅等金屬層2的增厚後，將阻劑去除，以(快速(flash))蝕刻將前述電路形成部以外之金屬層1去除，而在絕緣性樹脂基板上形成電路。
因此，於使用改良半加成法之本發明的印刷配線板製造方法一實施形態中，包含下述步驟：準備金屬層1與絕緣性樹脂基板之步驟，將前述金屬層1與前述絕緣性樹脂基板積層之步驟，在前述金屬層1與前述絕緣性樹脂基板設置穿孔或/及盲孔之步驟， 對含有前述穿孔或/及盲孔之區域進行去膠渣處理之步驟，對前述含有穿孔或/及盲孔之區域設置無電電鍍層之步驟，在前述金屬層1之表面設置鍍覆阻劑之步驟，在設置前述鍍覆阻劑後，藉由電鍍形成電路(為金屬層2)，藉此製造本發明之印刷配線板用積層體之步驟，將前述鍍覆阻劑去除之步驟，藉由快速蝕刻將經去除前述鍍覆阻劑而露出之金屬層1去除之步驟。
於使用改良半加成法之本發明的印刷配線板製造方法另一實施形態中，包含下述步驟：準備金屬層1與絕緣性樹脂基板之步驟，將前述金屬層1與絕緣性樹脂基板積層之步驟，在前述金屬層1上設置鍍覆阻劑之步驟，對前述鍍覆阻劑進行曝光，之後，將形成電路之區域的鍍覆阻劑去除之步驟，在經去除前述鍍覆阻劑之前述形成電路的區域，藉由電鍍形成電路(為金屬層2)，藉此製造本發明之印刷配線板用積層體之步驟，將前述鍍覆阻劑去除之步驟，藉由快速蝕刻等將位於前述形成電路之區域以外的區域之金屬層1去除之步驟。
另，亦可不進行上述設置穿孔或/及盲孔之步驟及之後的去膠渣步驟。
於本發明中，所謂埋入法，係指下述方法：在金屬層2之表 面藉由電路鍍覆形成金屬層1，以覆蓋該形成之電路鍍覆(金屬層1)的方式(埋沒電路鍍覆(金屬層1)的方式)在金屬層2上設置埋入樹脂，積層絕緣性樹脂基板，將金屬層2去除而使金屬層1露出，藉此製造電路埋入基板(ETS,Embedded Trace Substrate)。另，於前述製造電路埋入基板之方法中，亦可視需要在絕緣性樹脂基板之規定位置進行開孔，使電路鍍覆(金屬層1)露出，形成盲孔，在積層體複數之層間使電路或配線導通。
以下揭示使用埋入法之本發明的印刷配線板製造方法一實施形態。
步驟1：首先，準備金屬層2。
步驟2：接著，在金屬層2之表面塗布阻劑，進行曝光、顯影，將阻劑蝕刻成規定之形狀。
步驟3：接著，形成金屬層1(為電路用鍍覆)後，將阻劑去除，藉此形成規定形狀之電路鍍覆(金屬層1)。
步驟4：接著，以覆蓋電路鍍覆(金屬層1)之方式(埋沒電路鍍覆(金屬層1)之方式)，在金屬層2之表面設置埋入樹脂，積層絕緣性樹脂基板，製造本發明之印刷配線板用積層體後，接著接著另外的金屬層。
步驟5：接著，對前述另外的金屬層及絕緣性樹脂基板之規定位置進行雷射開孔，使電路鍍覆(金屬層1)露出，形成盲孔。
步驟6：接著，將銅埋入盲孔，形成填孔(via fill)。接著，在填孔上，如上述步驟2及3般形成另外的電路鍍覆。
步驟7：接著，藉由快速蝕刻將金屬層2去除，使絕緣性樹脂基板內之電路鍍覆(金屬層1)的表面露出。
步驟8：接著，在絕緣性樹脂基板內之電路鍍覆(金屬層1)上形成凸塊，在該焊料上形成銅柱(copper pillar)。以此方式製作使用本發明之印刷配線板用積層體的印刷配線板。
根據如上述之印刷配線板製造方法，由於為電路鍍覆(金屬層1)埋入絕緣性樹脂基板之構成，故例如當以如步驟7之快速蝕刻去除金屬層時，電路鍍覆(金屬層1)受到絕緣性樹脂基板保護，而可保持其形狀，因此可輕易形成微細電路。又，由於電路鍍覆(金屬層1)受到絕緣性樹脂基板保護，故抗遷移性會獲得提升，可良好地抑制電路之配線的導通。因此，可輕易形成微細電路。又，如步驟7及步驟8所示藉由快速蝕刻去除金屬層2時，由於電路鍍覆之露出面會呈自絕緣性樹脂基板凹陷的形狀，故在該電路鍍覆(金屬層1)上容易形成凸塊，並且在其上亦容易形成銅柱，製造效率可獲得提升。
另，埋入樹脂(resin)(絕緣性樹脂基板)可使用周知的樹脂、預浸體。例如，可使用為含浸有BT(雙順丁烯二醯亞胺三)樹脂或BT樹脂之玻璃布的預浸體、Ajinomoto Fine-Techno股份有限公司製ABF膜或ABF。又，前述埋入樹脂(resin)可使用本說明書記載之樹脂層及/或樹脂及/或預浸體。
[實施例]
以下揭示作為本發明之實施例及比較例的實驗例，但此等實施例是為了更好理解本發明及其優點而提供者，並無限定發明的意圖。
(製作印刷配線板用積層體)
實施例1~9及比較例1~3，使用附有25μm厚接著層(熱融合層)之 聚醯亞胺樹脂(宇部興產製UPILEX25VT，BPDA(聯苯四羧酸二酐)系(BPDA-PDA(對苯二胺)系)的聚醯亞胺樹脂基板))作為絕緣性樹脂基板，又，使用添加有表1所示組成之元素的精銅(TPC)或者無氧銅(OFC)或精銅或無氧銅的壓延銅箔(厚度記載於表1)作為金屬層1。另，關於上述壓延銅箔，是以添加有表1所示組成之元素的精銅或無氧銅作為原料，鑄造鑄錠，於800℃以上進行熱壓延至厚度10mm，對表面的氧化鏽皮進行端面切削後，重複進行冷壓延與退火，最後以最後冷壓延精加工成表1記載的厚度。使最後冷壓延的壓延加工度為99%。
另，表1之組成之欄中的「TPC+Ag200ppm」，意指在JIS-H3100(合金號碼C1100)的精銅(TPC)添加有200質量ppm的Ag。又，表1之組成之欄中的「OFC+Ag100ppm+Sn30ppm」，意指在JIS-H3100(合金號碼C 1020)的無氧銅(OFC)添加有100質量ppm的Ag及30質量ppm的Sn。另，最後冷壓延是以10~15道次(pass)使用具有表1記載之表面粗糙度的壓延輥進行。使用於最後冷壓延之各道次的輥的表面粗糙度皆相同。
接著，對實施例1~9及比較例1~3，在聚醯亞胺樹脂的兩面配置壓延銅箔，藉由300℃30分鐘的熱壓接加以接合。用氯化銅蝕刻溶液將位於兩面之銅箔的單側全面蝕刻(full etching)去除。之後，對實施例1~9及比較例2~3，藉由軟蝕刻(soft etching)使殘留之面的銅箔為表1記載的厚度。比較例1則不對殘留之面的銅箔進行軟蝕刻。軟蝕刻液使用三菱瓦斯化學製SE-07，溫度在35℃進行。另，軟蝕刻液可使用周知的技術及軟蝕刻液。
比較例4，自硫酸銅鍍覆浴將銅電解析出在鈦滾筒上，製造電解銅箔。調整電解析出的厚度使成為18μm。該電解條件示於以下。
‧電解液組成：Cu50g/L，H2SO4100g/L，
‧電解時間：35分鐘
‧電解液溫度：60℃
‧電流密度：8A/dm2
接著，使用附有25μm厚接著層(熱融合層)之聚醯亞胺樹脂(宇部興產製UPILEX25VT，BPDA(聯苯四羧酸二酐)系(BPDA-PDA(對苯二胺)系)的聚醯亞胺樹脂基板))作為絕緣性樹脂基板，在該聚醯亞胺樹脂的兩面配置電解銅箔，藉由300℃30分鐘的熱壓接加以接合。用氯化銅蝕刻溶液將位於兩面之銅箔的單側全面蝕刻去除。之後，藉由軟蝕刻使殘留之面的銅箔為表1記載的厚度。軟蝕刻液使用三菱瓦斯化學製SE-07，溫度在35℃進行。另，軟蝕刻液可使用周知的技術及軟蝕刻液。
<耐彎折性評價用印刷配線板用積層體>
接著，對於實施例1~9、比較例1、2，用下述鍍覆條件，在接著於聚醯亞胺樹脂單面的壓延銅箔上，以成為表1所示之厚度的方式，形成銅層(金屬層2)。
‧鍍覆液組成：硫酸銅Cu100g/L，H2SO4180g/L，Cl-50ppm
‧鍍覆液添加劑：JCU製Cu-BRITE RF-MU10mL/L，JCU製Cu-BRITE RF-B1mL/L
‧鍍覆液溫度：25℃
‧電流密度：0.5A/dm2
對於比較例3，用下述鍍覆條件，在接著於聚醯亞胺樹脂單面的壓延銅箔上，形成表1所示之厚度的銅層(金屬層2)。對於比較例4，則用下述 同樣的鍍覆條件，在接著於聚醯亞胺樹脂單面的電解銅箔上，形成表1所示之厚度的銅層(金屬層2)。
‧鍍覆液組成：硫酸銅Cu100g/L，H2SO4180g/L，C150ppm
‧鍍覆液添加劑：JCU製Cu-BRITE RF-MU10mL/L，JCU製Cu-BRITE RF-B1mL/L
‧鍍覆液溫度：25℃
‧電流密度：5.0A/dm2
<微細電路形成性用印刷配線板用積層體>
接著，對於實施例1~9、比較例1~4，用與前述耐彎折性評價用印刷配線板用積層體的製作中在壓延銅箔或電解銅箔上形成銅層(金屬層2)的條件相同的鍍覆條件，在接著於聚醯亞胺樹脂單面的壓延銅箔或電解銅箔上，形成圖案鍍銅層使成為L/S=25μm/25μm，藉此形成表1所示厚度的銅層(金屬層2)。另，圖案鍍銅層當金屬層1為壓延銅箔的情形時，設置成在與壓延方向平行的方向形成鍍銅的配線，當金屬層1為電解銅箔的情形時，則設置成在與MD方向(電解銅箔製造裝置中的行進方向)平行的方向形成鍍銅的配線。另，所謂「壓延方向」，意指在壓延機中，被壓延的材料行進的方向。
對於實施例3，對金屬層1的與絕緣性樹脂基板積層之側的面表面，用以下的條件依序形成粗化處理層、耐熱層、防鏽層、鉻酸處理層及矽烷偶合處理層。
‧粗化處理層
3元系銅-鈷-鎳合金鍍覆：
鍍覆浴組成：Cu10~20g/L，Co1~10g/L，Ni1~10g/L
pH：1~4
溫度：30~50℃
電流密度Dk：30~45A/dm2
鍍覆時間：0.2~1.5秒
另，使用於本發明的去膠渣處理、電解、表面處理或鍍覆等所使用的處理液的剩餘部分，只要沒有特別載明，皆為水。
‧耐熱層
鈷-鎳合金鍍覆：
鍍覆浴組成：Co1~20g/L，Ni1~20g/L
pH：1.5~3.5
溫度：30~80℃
電流密度Dk：1.0~20.0A/dm2
鍍覆時間：0.5~4秒
‧防鏽層
鎳-鋅合金鍍覆：
鍍覆浴組成：Zn1~20g/L，Ni10~20g/L
pH：3~4
溫度：50~60℃
電流密度Dk：0.1~1.0A/dm2
鍍覆時間：1~3秒
‧鉻酸處理層
用以下條件實施電解鉻酸處理。
K2Cr2O7：1~10g/L
溫度：20~60℃
電流密度Dk：0.1~1.0A/dm2
處理時間：1~5秒
‧矽烷偶合處理層
藉由塗布以下的矽烷偶合處理液來形成。
矽烷的種類：N-2-(胺基乙基)-3-胺基丙基三甲氧基矽烷
矽烷濃度：0.5vol%
溫度：10~60℃
處理時間：1~5秒
(印刷配線板用積層體的評價)
<加工剖面的面積率>
對印刷配線板用積層體(耐彎折性評價用印刷配線板用積層體)，使用Hitachi High-Tech Fielding公司製的IM4000Plus以離子研磨進行剖面研磨，當金屬層1為壓延銅箔的情形時，形成平行於壓延方向的方向且平行於板厚方向的剖面，又，當金屬層1為電解銅箔的情形時，形成平行於MD方向的方向且平行於板厚方向的方向的剖面。另，前述離子研磨，進行至可明確辨別剖面的晶粒的程度。此處亦可使用剖面拋光機(cross section polisher)代替離子研磨，來進行剖面研磨。在剖面研磨後，將該剖面放入日立全球先端科技股份有限公司製的超高分解能分析掃瞄電子顯微鏡SU-70，進行EBSD(Electron Back Scatter Diffraction(電子反向散射繞射))觀察。使用附 加於EBSD裝置的OIMver5.31(TSL solutions股份有限公司製)作為分析軟體。
‧加速電壓：15kV
‧傾斜角：70°
‧步進寬度：0.2μm
‧測量範圍：與積層體金屬層平行的方向上40μm，觀察積層體金屬層的厚度方向被厚度方向上包含金屬層1及金屬層2全部的四邊形所圍繞的範圍。
從得到的EBSD結果可知，於加工剖面中金屬層1及金屬層2具有複數顆晶粒。又，就僅於金屬層1的情形與將金屬層1與金屬層2合併的情形，利用上述軟體求出該複數顆晶粒之中加工剖面之垂直線與晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其面積的合計值相對於複數顆晶粒其合計面積(相當於前述測量範圍的面積)的比率(面積率)。另，觀察部位為3處，面積率為3處的分析結果的平均值。另，前述剖面為後述耐彎折性評價中，相對於180°密接彎曲的彎曲軸延伸之方向垂直的方向的剖面。
另，在印刷配線板用積層體(微細電路形成性用印刷配線板用積層體)的金屬層1及金屬層2，形成L/S=25μm/25μm的電路(配線)後，對平行於該電路(配線)厚度方向的方向且平行於電路(配線)延伸方向的方向的電路剖面，及平行於該電路(配線)厚度方向的方向且平行於電路(配線)寬度方向的方向的電路(配線)剖面，用與上述加工剖面的面積率評價同樣的方法，使用Hitachi High-Tech Fielding製IM4000Plus以離子研磨進行剖面研磨後，用EBSD觀察加工剖面。從得到的EBSD結果可知，於 加工剖面中金屬層1及金屬層2具有複數顆晶粒。又，測量該複數顆晶粒之中前述加工剖面之垂直線與前述晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其面積的合計值相對於複數顆晶粒其合計面積的比率(面積率)後，結果為與使用前述耐彎折性評價用印刷配線板用積層體測量的情形時的上述加工剖面的面積率同樣的數值。
<加工剖面的厚度比率>
對與印刷配線板用積層體的金屬層1及金屬層2之厚度方向平行的剖面進行離子研磨加工後，將試樣放入精工電子納米科技(SII NANOTECHNOLOGY)公司製的SMI3050，藉由FIB-SIM觀察，對金屬層1及金屬層2的厚度以5μm的間隔測量10個部位，將其算術平均值作為金屬層1及金屬層2的厚度值。另，當難以判別金屬層1與金屬層2之邊界的情形時，亦可在以離子研磨對積層體剖面進行剖面加工後，將其浸漬在化學研磨溶液(過氧化氫1mL+氨水29mL+水70mL)2~5秒，然後藉由FIB-SIM觀察進行金屬層1與金屬層2的厚度測量。因將其浸漬在化學研磨液，故金屬積層體的邊界會受到侵蝕，邊界的判斷會變得容易進行。
<耐彎折性>
反覆進行印刷配線板用積層體的180°密接彎曲，測量至銅箔發生破裂的次數。有無破裂，是用CCD攝影機觀察各次彎曲後的銅箔表面(彎曲外表面)。180°密接彎曲是以如圖1所示方式進行。
首先，以銅箔的壓延方向或MD方向(電解銅箔製造裝置中電解銅箔的行進方向)成為長邊方向之方式，將測試片切成12.7mm×100mm的細長狀。將此測試片S1以長邊方向的兩端彼此重合的方式在中央部彎曲成U字 形，並以長邊方向成為水平的方式使之橫向成為逆C字形，在此狀態下，安裝於壓縮測試機(島津製作所製的萬能測試機，AGS-5kN)(圖1(a))。具體而言，將測試片S1放置在壓縮測試機的底座12上，使測試片S1上方的十字頭(crosshead)11以負載98kN(10kgf)、50mm/min的速度下降，施加負載後保持5秒將測試片S1完全壓毀。之後，使十字頭11上升，取出U字部被壓毀的測試片S2，以長邊方向成為上下的方式改變方向作為測試片S3(圖1(b))。測試片S2、S3具有U字部被壓毀的突狀彎曲部C。
接著，使彎曲部C朝上將測試片S3放置在上述壓縮測試機的底座12上，使彎曲部C上方的十字頭11以與上述同樣的負載及速度下降，施加負載後保持5秒將測試片S3完全壓毀(圖1(c)，(d))。之後，使十字頭11上升，取出彎曲部C被壓毀而大致變成平坦的測試片S4，觀察以彎曲部C為中心的規定區域的彎曲外表面Sk，判斷有無裂縫破裂(圖1(e))。然後，測量至發生裂縫破裂的彎折次數。關於耐彎折性的評價基準，對於至發生裂縫破裂的彎折次數，將4次以上設為◎，3次設為○，0次~2次設為×。
<微細電路形成性>
在積層體的金屬層1的表面，使圖案鍍銅層成為L/S=25μm/25μm的方式形成金屬層2。接著，進行快速蝕刻，將金屬層1的不要部分去除，而形成電路(配線)。
‧微細電路評價1
在5視域中觀察200μm×200μm的區域，評價電路形成性。在5視域中沒有電路發生短路的部位，且直徑為50μm以上的凸部5視域的平均為0.2個/(40000μm2)以下的情形，設為「◎」。此處以環繞凸部的最小圓 的直徑作為凸部的直徑。於5視域中沒有電路發生短路的部位，且直徑為50μm以上的凸部5視域的平均大於0.2個/(40000μm2)但未達1個/(40000μm2)的情形，設為「○」。於5視域中具有一處以上電路發生短路的部位的情形，或直徑為50μm以上的凸部5視域的平均在1個/(40000μm2)以上的情形，設為「×」。
‧微細電路評價2
測量從電路上面所看到的電路下端寬度的最大值與最小值的差(μm)，測量5個部位算出平均值。若最大值與最小值的差在4μm以下，則判斷為具有良好的電路直線性，設為「◎」。又，該最大值與最小值的差超過4μm且在6μm以下時，設為「○」。又，該最大值與最小值的差超過6μm且在7μm以下時，設為「△」。又，該最大值與最小值的差超過7μm時，設為「×」。
各測試條件及評價結果示於表1及表2。
[表1]
(評價結果)
實施例1~9對與積層體之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察加工剖面的金屬層1及金屬層2時，於加工剖面中金屬層1及金屬層2皆具有複數顆晶粒，金屬層1的複數顆晶粒及金屬層2的複數顆晶粒之中，加工剖面之垂直線與晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於金屬層1之複數顆晶粒及金屬層2之複數顆晶粒其合計面積的面積率，以金屬層1及金屬層2的合計計，皆為15%以上且未達97%。因此，耐彎折性及電路形成性皆為良好。
另一方面，比較例1及2的該加工剖面之垂直線與晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於金屬層1之複數顆晶粒及金屬層2之複數顆晶粒其合計面積的面積率，以金屬層1及金屬層2之合計計，為97%以上。因此，電路形成性為不良。
又，比較例3及4的該加工剖面之垂直線與晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相度於金屬層1之複數顆晶粒及金屬層2之複數顆晶粒其合計面積的面積率，以金屬層1及金屬層2之合計計，未達15%。因此，耐彎折性為不良。

Claims (20)

  1. 一種印刷配線板用積層體，被使用於含有藉由半加成法(semi-additive process)、部分加成法(partly additive process)、改良半加成法(modified semi-additive process)或埋入法中任一方法形成電路之步驟的印刷配線板製造方法，該積層體依序具有絕緣性樹脂基板、金屬層1及金屬層2，對與該積層體之厚度方向平行的剖面進行離子研磨(ion milling)加工後，在用EBSD觀察該加工剖面之該金屬層1及該金屬層2時，在該加工剖面中該金屬層1及該金屬層2各自具有一顆或複數顆晶粒，該金屬層1的一顆或複數顆晶粒及該金屬層2的一顆或複數顆晶粒之中，該加工剖面之垂直線與該晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於該金屬層1之一顆或複數顆晶粒及該金屬層2之一顆或複數顆晶粒其合計面積的面積率，以該金屬層1及該金屬層2之合計計，為15%以上且未達97%。
  2. 如申請專利範圍第1項之印刷配線板用積層體，其中，對與該積層體之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察該加工剖面之該金屬層1時，於該加工剖面中該金屬層1具有一顆或複數顆晶粒，該金屬層1的一顆或複數顆晶粒之中，該加工剖面之垂直線與該晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於該金屬層1之一顆或複數顆晶粒其合計面積的面積率在40%以上。
  3. 如申請專利範圍第1項之印刷配線板用積層體，其中，該金屬層1的一顆或複數顆晶粒及該金屬層2的一顆或複數顆晶粒之中，該加工剖面之垂直線與該晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於該金屬層1之一顆或複數顆晶粒及該金屬層2之一顆或複數顆晶粒其合計面積的面積率，以該金屬層1及該金屬層2之合計計，為90%以下。
  4. 如申請專利範圍第2項之印刷配線板用積層體，其中，該金屬層1的一顆或複數顆晶粒及該金屬層2的一顆或複數顆晶粒之中，該加工剖面之垂直線與該晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於該金屬層1之一顆或複數顆晶粒及該金屬層2之一顆或複數顆晶粒其合計面積的面積率，以該金屬層1及該金屬層2之合計計，為90%以下。
  5. 如申請專利範圍第1項之印刷配線板用積層體，其中，該金屬層1的一顆或複數顆晶粒及該金屬層2的一顆或複數顆晶粒之中，該加工剖面之垂直線與該晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於該金屬層1之一顆或複數顆晶粒及該金屬層2之一顆或複數顆晶粒其合計面積的面積率，以該金屬層1及該金屬層2之合計計，為18%以上。
  6. 如申請專利範圍第2項之印刷配線板用積層體，其中，該金屬層1的一顆或複數顆晶粒及該金屬層2的一顆或複數顆晶粒之中，該加工剖面之垂直線與該晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於該金屬層1之一顆或複數顆晶粒及該金屬層2之一顆或複數顆晶粒其合計面積的面積率，以該金屬層1及該金屬層2之合計計，為18%以上。
  7. 如申請專利範圍第3項之印刷配線板用積層體，其中，該金屬層1的一顆或複數顆晶粒及該金屬層2的一顆或複數顆晶粒之中，該加工剖面之垂直線與該晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於該金屬層1之一顆或複數顆晶粒及該金屬層2之一顆或複數顆晶粒其合計面積的面積率，以該金屬層1及該金屬層2之合計計，為18%以上。
  8. 如申請專利範圍第4項之印刷配線板用積層體，其中，該金屬層1的一顆或複數顆晶粒及該金屬層2的一顆或複數顆晶粒之中，該加工剖面之垂直線與該晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於該金屬層1之一顆或複數顆晶粒及該金屬層2之一顆或複數顆晶粒其合計面積的面積率，以該金屬層1及該金屬層2之合計計，為18%以上。
  9. 如申請專利範圍第1至8項中任一項之印刷配線板用積層體，其中，對與該積層體之厚度方向平行的剖面進行離子研磨加工後，在觀察該加工剖面之該金屬層1及該金屬層2時，該金屬層2之厚度等同於或大於該金屬層1之厚度。
  10. 如申請專利範圍第9項之印刷配線板用積層體，其中，對與該積層體之厚度方向平行的剖面進行離子研磨加工後，在觀察該加工剖面之該金屬層1及該金屬層2時，該金屬層2之厚度為該金屬層1之厚度的1.1倍以上。
  11. 如申請專利範圍第10項之印刷配線板用積層體，其中，對與該積層體之厚度方向平行的剖面進行離子研磨加工後，在觀察該加工剖面之該金屬層1及該金屬層2時，該金屬層2之厚度為該金屬層1之厚度的1.3倍以上。
  12. 如申請專利範圍第1至8項中任一項之印刷配線板用積層體，其中，該金屬層1由壓延銅箔構成。
  13. 如申請專利範圍第1至8項中任一項之印刷配線板用積層體，其中，與該積層體之厚度方向平行的剖面當金屬層1為壓延金屬箔的情形時，為與該積層體之厚度方向平行且與壓延方向平行之方向的剖面，或當金屬層1為電解金屬箔的情形時，為與該積層體之厚度方向平行且與MD方向平行之方向的剖面。
  14. 如申請專利範圍第1至8項中任一項之印刷配線板用積層體，其為用於彎折之用途的印刷配線板用積層體，與該積層體之厚度方向平行的剖面為下述之剖面：與該積層體之厚度方向平行，且當用於該彎折之用途的情形時，相當於與彎折之彎曲軸延伸之方向垂直之方向的剖面。
  15. 如申請專利範圍第1至8項中任一項之印刷配線板用積層體，其具有電路或配線，對與該電路或配線之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察該加工剖面時，於該加工剖面中該電路或配線具有複數顆晶粒，該電路或配線的複數顆晶粒之中，該加工剖面之垂直線與該晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於該電路或配線之複數顆晶粒其合計面積的面積率在15%以上且未達97%。
  16. 如申請專利範圍第9項之印刷配線板用積層體，其具有電路或配線，對與該電路或配線之厚度方向平行的剖面進行離子研磨加工後，在用EBSD觀察該加工剖面時，於該加工剖面中該電路或配線具有複數顆晶粒，該電路或配線的複數顆晶粒之中，該加工剖面之垂直線與該晶粒之<100>結晶方向的角度之偏離在15°以內的晶粒其合計面積相對於該電路或配線之複數顆晶粒其合計面積的面積率在15%以上且未達97%。
  17. 如申請專利範圍第15項之印刷配線板用積層體，其中，與該電路或配線之厚度方向平行的剖面為與該電路或配線之厚度方向平行且與該電路或配線延伸之方向平行的剖面，或為與該電路或配線之厚度方向平行且與該電路或配線之寬度方向平行的剖面。
  18. 如申請專利範圍第15項之印刷配線板用積層體，其為用於彎折之用途的印刷配線板用積層體，與該電路或配線之厚度方向平行的剖面為下述之剖面：與該電路或配線之厚度方向平行，且當用於該彎折之用途的情形時，相當於與彎折之彎曲軸延伸之方向垂直之方向的剖面。
  19. 一種印刷配線板之製造方法，使用申請專利範圍第1至18項中任一項之印刷配線板用積層體製造印刷配線板。
  20. 一種電子機器之製造方法，使用申請專利範圍第1至18項中任一項之印刷配線板用積層體或使用以申請專利範圍第19項之方法製造之印刷配線板來製造電子機器。
TW106102403A 2016-02-09 2017-01-23 印刷配線板用積層體、印刷配線板之製造方法及電子機器之製造方法 TWI640422B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP2016-023187 2016-02-09
JP2016023187 2016-02-09

Publications (2)

Publication Number Publication Date
TW201739611A TW201739611A (zh) 2017-11-16
TWI640422B true TWI640422B (zh) 2018-11-11

Family

ID=59498121

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106102403A TWI640422B (zh) 2016-02-09 2017-01-23 印刷配線板用積層體、印刷配線板之製造方法及電子機器之製造方法

Country Status (7)

Country Link
US (1) US10602620B2 (zh)
JP (1) JP6914046B2 (zh)
KR (1) KR102018945B1 (zh)
CN (1) CN107046769B (zh)
MY (1) MY192585A (zh)
PH (1) PH12017000036A1 (zh)
TW (1) TWI640422B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6442020B1 (ja) * 2017-10-12 2018-12-19 福田金属箔粉工業株式会社 硬質圧延銅箔及び該硬質圧延銅箔の製造方法
JP6733941B1 (ja) 2019-03-22 2020-08-05 大口マテリアル株式会社 半導体素子搭載用基板
JP6736719B1 (ja) * 2019-03-28 2020-08-05 大口マテリアル株式会社 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201106824A (en) * 2009-07-06 2011-02-16 Mitsui Mining & Smelting Co Printed wiring substrate and producing method thereof
TW201211280A (en) * 2010-04-30 2012-03-16 Jx Nippon Mining & Amp Metals Laminate for flexible wiring
CN103068155A (zh) * 2011-10-21 2013-04-24 株式会社藤仓 柔性印刷基板及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2070047A1 (en) * 1991-06-28 1992-12-29 Richard J. Sadey Metal foil with improved peel strength and method for making said foil
KR100269580B1 (ko) * 1994-12-01 2000-10-16 엔도 마사루 다층 프린트 배선판 및 그 제조방법(multilayer printed wiring board and process for producing the same)
WO2002080639A1 (fr) * 2001-03-28 2002-10-10 North Corporation Panneau de cablage multicouche, procede permettant de le produire, polisseuse pour panneau de cablage multicouche et plaque de metal pour produire ledit panneau
JP2006278950A (ja) 2005-03-30 2006-10-12 Fujikura Ltd プリント配線板およびその製造方法
JP4662834B2 (ja) * 2005-10-12 2011-03-30 Ｊｘ日鉱日石金属株式会社 回路用銅又は銅合金箔
JP5207105B2 (ja) * 2007-04-16 2013-06-12 三菱マテリアル株式会社 硬質被覆層がすぐれた耐欠損性を発揮する表面被覆切削工具
JP5239292B2 (ja) * 2007-10-26 2013-07-17 三菱マテリアル株式会社 硬質被覆層がすぐれた耐欠損性を発揮する表面被覆切削工具
JP2009176770A (ja) * 2008-01-21 2009-08-06 Ube Ind Ltd 銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
WO2011078259A1 (ja) * 2009-12-25 2011-06-30 新日鐵化学株式会社 可撓性回路基板及び可撓性回路基板の屈曲部構造
JP5698636B2 (ja) * 2011-09-27 2015-04-08 Jx日鉱日石金属株式会社 圧延銅箔
JP2014015674A (ja) * 2012-06-11 2014-01-30 Sh Copper Products Corp 圧延銅箔、および銅張積層板
JP5812074B2 (ja) * 2013-09-26 2015-11-11 株式会社三洋物産 遊技機
JP5870148B2 (ja) * 2013-11-27 2016-02-24 Ｊｘ金属株式会社 キャリア付銅箔、プリント回路板の製造方法、銅張積層板、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP6339361B2 (ja) * 2013-12-20 2018-06-06 古河電気工業株式会社 銅合金板材およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201106824A (en) * 2009-07-06 2011-02-16 Mitsui Mining & Smelting Co Printed wiring substrate and producing method thereof
TW201211280A (en) * 2010-04-30 2012-03-16 Jx Nippon Mining & Amp Metals Laminate for flexible wiring
CN103068155A (zh) * 2011-10-21 2013-04-24 株式会社藤仓 柔性印刷基板及其制造方法

Also Published As

Publication number Publication date
TW201739611A (zh) 2017-11-16
CN107046769A (zh) 2017-08-15
MY192585A (en) 2022-08-29
CN107046769B (zh) 2019-09-13
KR20170094519A (ko) 2017-08-18
JP6914046B2 (ja) 2021-08-04
US10602620B2 (en) 2020-03-24
US20170231101A1 (en) 2017-08-10
PH12017000036A1 (en) 2018-07-16
JP2017140838A (ja) 2017-08-17
KR102018945B1 (ko) 2019-09-05

Similar Documents

Publication Publication Date Title
JP6640796B2 (ja) キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
KR101956428B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
TWI719110B (zh) 銅箔、覆銅積層板、印刷配線板之製造方法、電子機器之製造方法、傳輸線之製造方法及天線之製造方法
KR101983883B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법
JP6640567B2 (ja) キャリア付銅箔、積層体、プリント配線板、電子機器の製造方法及びプリント配線板の製造方法
US10332756B2 (en) Carrier-attached copper foil, laminate, method for manufacturing printed-wiring board and method for manufacturing electronic device
JP6342356B2 (ja) キャリア付銅箔、プリント配線板、積層体、積層板、電子機器及びプリント配線板の製造方法
TWI623422B (zh) Carrier copper foil, laminated body, method for producing laminated body, method for producing printed wiring board, and method for manufacturing electronic device
TWI664322B (zh) 表面處理銅箔、附載體銅箔、積層體、印刷配線板之製造方法及電子機器之製造方法
US20170034926A1 (en) Carrier-Attached Copper Foil, Laminate, Method For Manufacturing Printed-Wiring Board And Method For Manufacturing Electronic Device
JP6514635B2 (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
US10820414B2 (en) Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
WO2015012376A1 (ja) 表面処理銅箔、キャリア付銅箔、基材、樹脂基材、プリント配線板、銅張積層板及びプリント配線板の製造方法
WO2014065430A1 (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
TWI640422B (zh) 印刷配線板用積層體、印刷配線板之製造方法及電子機器之製造方法
TWI551434B (zh) Fabricated copper foil, use of its copper-clad laminate, printed wiring board, printed circuit board and printed wiring board manufacturing method
JP7033905B2 (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6343205B2 (ja) キャリア付銅箔及びそれを用いた積層板の製造方法、プリント配線板、電子機器、プリント配線板の製造方法、並びに、電子機器の製造方法
JP6872947B2 (ja) キャリア付銅箔、積層体、キャリア付銅箔の製造方法、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6821370B2 (ja) キャリア付金属箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6842232B2 (ja) キャリア付金属箔、積層体、プリント配線板、電子機器、キャリア付金属箔の製造方法及びプリント配線板の製造方法
JP7002200B2 (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
TW202233898A (zh) 表面處理銅箔、覆銅積層板及印刷配線板
TW201900938A (zh) 電解銅箔及其製造方法、覆銅積層板、印刷配線板及其製造方法、以及電子機器及其製造方法
JP2018009237A (ja) キャリア付銅箔、キャリア付銅箔の製造方法、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法