KR102018945B1 - 프린트 배선판용 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법 - Google Patents

프린트 배선판용 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법 Download PDF

Info

Publication number
KR102018945B1
KR102018945B1 KR1020170018069A KR20170018069A KR102018945B1 KR 102018945 B1 KR102018945 B1 KR 102018945B1 KR 1020170018069 A KR1020170018069 A KR 1020170018069A KR 20170018069 A KR20170018069 A KR 20170018069A KR 102018945 B1 KR102018945 B1 KR 102018945B1
Authority
KR
South Korea
Prior art keywords
metal layer
cross
section
circuit
printed wiring
Prior art date
Application number
KR1020170018069A
Other languages
English (en)
Other versions
KR20170094519A (ko
Inventor
아츠시 미키
카즈키 칸무리
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20170094519A publication Critical patent/KR20170094519A/ko
Application granted granted Critical
Publication of KR102018945B1 publication Critical patent/KR102018945B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/043—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

세미 애디티브법, 부분적 애디티브법, 모디파이드 세미 애디티브법 또는 매립법 중 어느 하나의 방법에 따라, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법으로 이용되는 적층체로서, 내구부림성 및 회로 형성성이 모두 양호한 프린트 배선판용 적층체를 제공한다. 프린트 배선판용 적층체는, 절연성 수지 기판, 금속층 1 및 금속층 2를 이 순서대로 가지고, 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 가공 단면의 금속층 1 및 금속층 2를 EBSD로 관찰했을 때, 가공 단면에서 금속층 1 및 금속층 2은 각각 1개 또는 복수의 결정립을 가지며, 금속층 1의 1개 또는 복수의 결정립 및 금속층 2의 1개 또는 복수의 결정립 중에서, 가공 단면의 수직선과 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1의 1개 또는 복수의 결정립 및 금속층 2의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이, 금속층 1 및 금속층 2의 합계로 15% 이상 97% 미만이다.

Description

프린트 배선판용 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법{LAMINATE FOR PRINTED CIRCUIT BOARD, METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING ELECTRONIC DEVICE}
본 발명은 프린트 배선판용 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법에 관한 것이다.
스마트 폰이나 태블릿 PC와 같은 소형 전자기기에는, 배선의 용이성이나 경량성에서 플렉서블 프린트 배선판(Flexible Printed Circuit; 이하, FPC) 등의 프린트 배선판이 채용되고 있다. FPC에는 폴리이미드계 수지 기판에 동박을 라미네이트 하고, 접착제 혹은 가열 가압에 의해 일체화하여 형성되는 2층 플렉서블 기판이 사용된다. 또한, 동박에 폴리이미드 수지 등의 수지층을 형성하는 타입의 2층 플렉서블 기판도 사용된다. 그 수단으로는, 특별히 제한되는 것은 아니지만, 예를 들면, 방향족 디아민류와 방향족 산이무수물을 용액 상태로 부가 중합시켜서 얻어지는 폴리아믹산을 함유하는 혼합물을 동박 상에 도포하고, 추가로 건조하여 폴리이미드 전구체층으로서의 폴리아믹산층을 형성한 후, 추가로 질소 등의 불활성 분위기하에서 300℃~400℃로 가열하여 이미드화 해서, 폴리이미드계 수지층을 형성할 수가 있다.
종래, FPC에 원하는 배선 패턴을 형성하기 위해서는, 서브트랙티브법(Subtractive Process)이 사용되고 있다. 서브트랙티브법에서는, 상기 2층 플렉서블 기판에서의 절연 수지층에 여러장 붙여진 동박 상에, 배선으로 하는 곳에 레지스트층을 마련한다. 레지스트층에 노광, 현상에 의해 레지스트층을 부분적으로 제거하고, 제거된 부분으로부터 노출되는 동박층을 염화구리 수용액이나 염화철 수용액 등의 용액으로 에칭 제거한다. 마지막으로 레지스트층을 박리 제거함으로써 배선판을 형성하는 방법이다. 이 서브트랙티브법에 의해 배선 패턴을 형성하는 경우, 배선 단면이 아랫단이 넓어지는 사다리꼴 형상이 되기 쉽기 때문에, 배선 패턴의 전기적 절연성을 얻기 위해서는 배선/스페이스의 폭을 충분히 확보할 필요가 있으며, 파인 피치 배선 패턴에는 한계가 있었다.
한편, 서브트랙티브법으로는 어렵다고 여겨지는 배선/스페이스(L/S)=20/20㎛나 15/15㎛와 같은 파인 피치 배선을 얻는 방법으로는 세미 애디티브법(Semi Additive Process)이 제안되어 있다. 세미 애디티브법이란, 상기 2층 플렉서블 기판에서의 절연 수지층에 여러 장 붙여진 동박 상에서 레지스트층을 마련한다. 그 다음, 레지스트층에 노광, 현상에 의해 회로를 형성하는 부분의 레지스트를 박리 제거하고, 제거된 부분으로부터 노출되어 있는 동박층 상에 구리 도금을 실시한다. 구리 도금에 의해 원하는 구리층 두께를 확보한 후, 잔류하는 레지스트층을 박리 제거하여 회로 형상을 형성한다. 그 다음, 회로 간의 바닥부에 존재하는 동박을 플래시 에칭 등에 의해 용해 제거함으로써 배선판을 형성하는 방법이다.
근년, 전자기기가 더욱 경박단소화함에 따라서, 배선의 고밀도화 요구가 강해지고 있고, 세미 애디티브법을 사용하는 파인 피치 배선 기술이 중요하게 되었다. 나아가서는, 파인 피치 배선이면서 본래 플렉서블 배선판에 요구되는 높은 내구부림성이 요구되고 있다.
예를 들면, 특허문헌 1에서는, 세미 애디티브법에 따른 전해 도금층 중에, 적어도 한 층의 구리 스퍼터층이 중간층으로 마련되어 있어서, 전해 도금층에 미세 크랙이나 관통 크랙의 발생이 방지되고 슬라이드 굴곡 특성이 큰 폭으로 개선되는 점이 제안되어 있다. 또한, 특허문헌 2에서는, 세미 애디티브법에 의해 형성된 구리 도금층이 다층 구조를 가지고, 쌍정(雙晶) 입경을 5㎛ 미만으로 함으로써 MIT 시험에 의한 내절성이 우수한 점이 제안되어 있다.
특허문헌 1: 일본 공개특허공보 특개2006-278950호 특허문헌 2: 일본 공개특허공보 특개2011-014848호
그러나, 특허문헌 1 및 특허문헌 2에서의 프린트 배선판은 180도 구부린다고 하는 가혹한 내구부림성이 뒤떨어진다고 하는 문제가 있었다.
본 발명은 이러한 과제에 입각하여, 세미 애디티브법, 부분적 애디티브법, 모디파이드 세미 애디티브법 또는 매립법 중 어느 한 방법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법에 이용되는 적층체로서, 내구부림성 및 회로 형성성 모두 양호한 프린트 배선판용 적층체를 제공한다.
본 발명자는 열심히 검토의 결과, 세미 애디티브법, 부분적 애디티브법, 모디파이드 세미 애디티브법 또는 매립법 중 어느 하나의 방법에 따라서, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법에 이용되는 적층체에 대해서, 적층체를 절연성 수지 기판, 금속층 1, 금속층 2를 이 순서대로 가지는 구성으로 하고, 또한, 적층체의 금속층 1 및 금속층 2의 결정 배향성(配向性)에 착안하여, 금속층 1 및 금속층 2의 결정 배향성을 제어함으로써, 내구부림성 및 회로 형성성 모두 양호한 프린트 배선판용 적층체를 얻을 수 있다는 것을 발견했다.
이상의 지견을 기초로 하여 완성된 본 발명은 일 측면에 있어서, 세미 애디티브법, 부분적 애디티브법, 모디파이드 세미 애디티브법 또는 매립법 중 어느 하나의 방법에 따라서, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법에 이용되는 적층체로서, 상기 적층체는 절연성 수지 기판, 금속층 1 및 금속층 2를 이 순서대로 가지고, 상기 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1 및 상기 금속층 2를 EBSD(Electron Back Scatter Diffraction)로 관찰했을 때, 상기 가공 단면에서 상기 금속층 1 및 상기 금속층 2은 각각 1개 또는 복수의 결정립을 가지며, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이 상기 금속층 1 및 상기 금속층 2의 합계로 15% 이상 97% 미만인 프린트 배선판용 적층체이다.
본 발명의 프린트 배선판용 적층체는 일 실시형태에서, 상기 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1을 EBSD로 관찰했을 때, 상기 가공 단면에서 상기 금속층 1은 1개 또는 복수의 결정립을 가지고, 상기 금속층 1의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의, 상기 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이 40% 이상이다.
본 발명의 프린트 배선판용 적층체는 다른 일 실시형태에서, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이 상기 금속층 1 및 상기 금속층 2의 합계로 90% 이하이다.
본 발명의 프린트 배선판용 적층체는 다른 일 실시형태에서, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이, 상기 금속층 1 및 상기 금속층 2의 합계로 18% 이상이다.
본 발명의 프린트 배선판용 적층체는 다른 일 실시형태에서, 상기 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1 및 상기 금속층 2를 관찰했을 때, 상기 금속층 2의 두께가 상기 금속층 1의 두께의 1배 이상이다.
본 발명의 프린트 배선판용 적층체는 다른 일 실시형태에서, 상기 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1 및 상기 금속층 2를 관찰했을 때, 상기 금속층 2의 두께가 상기 금속층 1의 두께의 1.1배 이상이다.
본 발명의 프린트 배선판용 적층체는 다른 일 실시형태에서, 상기 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1 및 상기 금속층 2를 관찰했을 때, 상기 금속층 2의 두께가 상기 금속층 1의 두께의 1.3배 이상이다.
본 발명의 프린트 배선판용 적층체는 또 다른 일 실시형태에서, 상기 금속층 1이 압연 동박으로 이루어진다.
본 발명의 프린트 배선판용 적층체는 다른 일 실시형태에서, 상기 적층체의 두께 방향에 평행한 단면은 금속층 1이 압연 금속박인 경우에 상기 적층체의 두께 방향에 평행이고, 또한 압연 방향에 평행한 방향의 단면이거나, 또는, 금속층 1이 전해 금속박인 경우, 상기 적층체의 두께 방향에 평행이며, 또한 MD(Machine Direction) 방향에 평행한 방향의 단면인 프린트 배선판용 적층체이다.
본 발명의 프린트 배선판용 적층체는 다른 일 실시형태에서, 구부리는 용도로 이용되는 프린트 배선판용 적층체로서, 상기 적층체의 두께 방향에 평행한 단면은 상기 적층체의 두께 방향에 평행이고, 또한 상기 구부리는 용도로 이용하는 경우, 구부리는 굽힘축이 연장하는 방향에 대해서 수직인 방향의 단면에 상당하는 단면인 프린트 배선판용 적층체이다.
본 발명의 프린트 배선판용 적층체는 또 다른 일 실시형태에서, 상기 적층체는 회로 또는 배선을 가지고, 상기 회로 또는 배선의 두께 방향에 평행한 단면을 이온 밀링 가공한 후에 상기 가공 단면을 EBSD로 관찰했을 때, 상기 가공 단면에서 상기 회로 또는 배선은 복수의 결정립을 가지고, 상기 회로 또는 배선의 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 회로 또는 배선의 복수의 결정립의 합계 면적에 대한 면적율이 15% 이상 97% 미만이다.
본 발명의 프린트 배선판용 적층체는 다른 일 실시형태에서, 상기 회로 또는 배선의 두께 방향에 평행한 단면은 상기 회로 또는 배선의 두께 방향에 평행이고, 또한 상기 회로 또는 배선이 연장하는 방향에 평행한 단면이거나, 또는, 상기 회로 또는 배선의 두께 방향에 평행이며, 또한 상기 회로 또는 배선의 폭 방향에 평행한 단면인 프린트 배선판용 적층체이다.
본 발명의 프린트 배선판용 적층체는 다른 일 실시형태에서, 구부리는 용도로 이용되는 프린트 배선판용 적층체로서, 상기 회로 또는 배선의 두께 방향에 평행한 단면은 상기 회로 또는 배선의 두께 방향에 평행이고, 또한 상기 구부리는 용도로 이용하는 경우, 구부리는 굽힘축이 연장하는 방향에 대해서 수직인 방향의 단면에 상당하는 단면인 프린트 배선판용 적층체이다.
본 발명은 다른 일 측면에서, 본 발명의 프린트 배선판용 적층체를 이용하여 프린트 배선판을 제조하는 방법이다.
본 발명은 다른 일 측면에서, 본 발명의 프린트 배선판용 적층체 또는 본 발명의 방법으로 제조된 프린트 배선판을 이용하여 전자기기를 제조하는 방법이다.
세미 애디티브법, 부분적 애디티브법, 모디파이드 세미 애디티브법 또는 매립법 중 어느 하나의 방법에 따라서, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법으로 이용되는 적층체로서, 내구부림성 및 회로 형성성 모두 양호한 프린트 배선판용 적층체를 제공할 수가 있다.
도 1은 실시예와 관련되는 180° 굽힘 시험의 설명도이다.
(프린트 배선판용 적층체)
본 발명의 프린트 배선판용 적층체는 세미 애디티브법, 부분적 애디티브법, 모디파이드 세미 애디티브법 또는 매립법 중 어느 하나의 방법에 따라서, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법으로 이용되는 적층체이다. 본 발명의 프린트 배선판용 적층체에 회로를 형성하기 위한 세미 애디티브법, 부분적 애디티브법, 모디파이드 세미 애디티브법 및 매립법의 자세한 사항은 후술한다.
본 발명의 프린트 배선판용 적층체는 절연성 수지 기판, 금속층 1 및 금속층 2를 이 순서대로 가지고 있다.
절연성 수지 기판은, 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리이미드 수지, 액정 폴리머(LCP), 불소 수지, 폴리에틸렌테레프탈레이트(PET) 수지, 폴리프로필렌(PP) 수지, 폴리아미드 수지, 폴리이미드 아미드 수지, 사이클로 올레핀 폴리머 등으로 형성해도 좋다. 절연성 수지 기판은, 프리프레그여도 좋고, 열경화성 수지를 포함해도 좋다. 절연성 수지 기판은 얇고 유연성을 가지는 필름이어도 좋다. 절연성 수지 기판은 어떠한 두께를 가져도 좋다. 절연성 수지 기판의 두께는 전형적으로는, 1~1000㎛, 5~500㎛, 10~300㎛, 12~200㎛, 15~100㎛, 15~75㎛이다. 또한, 절연성 수지 기판으로서는, 특히, 얇고 유연성을 가지는 필름 형상의 수지 기판을 사용하면 내구부림성이 양호해지기 때문에 바람직하다.
금속층 1은 금속박(압연 금속박, 전해 금속박), 동박, 알루미늄박, 니켈박, 구리합금박, 니켈 합금박, 알루미늄 합금박, 스테인리스박, 철박, 철 합금박 등을 이용할 수가 있다. 또한, 금속층 1은 전해 동박 또는 압연 동박을 이용할 수 있고, 특히 본 발명의 내구부림성을 실현하기 위한 가공성이 양호한 압연 동박을 이용하는 것이 바람직하다.
일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성가공과 열처리를 반복하여 제조된다. 동박의 재료로서는 터프 피치 구리(JIS　H3100　합금 번호 C1100)나 무산소 구리(JIS　H3100　합금 번호 C1020 또는 JIS　H3510　합금 번호 C1011)나 인탈산구리(JIS　H3100　합금 번호 C1201, C1220 또는 C1221)나 전기 구리와 같은 고순도의 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리합금, Ni 및 Si 등을 첨가한 콜슨계 구리합금과 같은 구리합금도 사용 가능하다. 또한, 본 명세서에서 용어 「동박」을 단독으로 사용했을 때에는 구리합금박도 포함하는 것으로 한다. 또한, 동박의 재료로서는 P, B, Ti, Mn, V, Cr, Mo, Ag, Sn, In, Au, Pd, Zn, Ni, Si, Zr 및 Mg의 군으로부터 선택되는 1종 또는 2종 이상을 합계로 30~300 중량ppm 함유하는 압연 동박 또는 동박 또는 터프 피치 동박 또는 무산소 동박 또는 인탈산 동박을 이용할 수가 있다.
금속층 1의 두께는 특별히 한정되지 않고, 예를 들면, 1~150㎛로 할 수가 있다. 또한, 금속층 1의 두께는 1.5~110㎛, 2~105㎛, 2.5~90㎛, 3~85㎛, 3.5~80㎛, 4~70㎛, 4.5~35㎛, 또는 5~35㎛이어도 좋다. 또한, 프린트 배선판의 생산성을 향상시키기 위해서, 금속층 1의 두께는 얇은 것이 바람직하다. 또한, 본 발명의 프린트 배선판용 적층체가 매립법에 이용되는 경우에는, 금속층 1은 무전해 Cu 도금 및/또는 전해 Cu 도금으로 형성할 수 있다.
금속층 2은 무전해 Cu 도금 및/또는 전해 Cu 도금으로 형성할 수가 있다. 금속층 2의 두께는 특별히 한정되지 않고, 예를 들면 1~150㎛로 할 수 있다. 또한, 금속층 2의 두께는 2~110㎛, 3~105㎛, 4~90㎛, 5~85㎛, 6~80㎛, 9~70㎛, 12~35㎛, 또는, 18~35㎛여도 좋다. 또한, 세미 애디티브법, 부분적 애디티브법, 모디파이드 세미 애디티브법 및 매립법 중 어느 하나에서 회로가 형성되는 경우에는, 금속층 2의 두께는 얇은 것이 바람직하다. 또한, 본 발명의 프린트 배선판용 적층체가 매립법에 이용되는 경우에는, 금속층 2은 상술한 동박, 알루미늄박, 니켈박, 구리합금박, 니켈 합금박, 알루미늄 합금박, 스테인리스박, 철박, 철 합금박 등을 이용할 수가 있다.
수지 기판에 적층한 후의 금속층 1은, 적층체의 두께 방향에 평행한 단면의 수직선과, 금속층 1의 상기 단면의 결정립의 <100> 결정 방향과의 각도 차이가, 15° 이내인 결정립의 합계 면적의, 금속층 1의 상기 단면의 전 결정립의 합계면적에 대한 면적율이 높은 것이(즉, 상기 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1을 EBSD로 관찰했을 때, 상기 가공 단면에서 상기 금속층 1은 1개 또는 복수의 결정립을 가지고, 상기 금속층 1의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이 높은 것이), 금속층 1 위에 적층되는 금속층 2의, 적층체의 두께 방향에 평행한 단면의 수직선과 금속층 2의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 2의 상기 단면의 전 결정립의 합계 면적에 대한 면적율을 높일 수 있기 때문에 바람직하다. 또한, 수지 기판에 적층한 후의 금속층 1은 화학 연마액을 이용한 하프 에칭 처리에 따라서, 금속층 1의 두께를 감소 시킨 것이 금속층 1의 불필요 부분을 플래시 에칭 등으로 제거하기 쉬워지기 때문에 미세 회로 형성성이 향상하고, 또한, 프린트 배선판의 생산성이 향상하기 때문에 바람직하다.
상기 금속층 2를 전해 도금으로 형성할 때의 전류 밀도는, 예를 들면 0.1~1.0A/d㎡ 등의 저전류 밀도로 한다. 고전류 밀도로 했을 경우(예를 들면, 10A/d㎡ 등)는 금속층 2 적층체의 두께 방향에 평행한 단면의 수직선과, 금속층 2의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 2의 상기 단면의 전 결정립의 합계 면적에 대한 면적율을 높이는 것이 곤란해지기 때문에 바람직하지 않다. 또한, 금속층 2를 적층한 후에, 금속층 2의 도금 변형을 해방하기 위해서 열처리를 실시하는 것이 바람직하다. 금속층 2의 전해 Cu 도금 조건으로는, 첨가제 농도(유기 첨가제, 염소 등)의 조건을 조정하는 것이 바람직하다. 또한, 금속층 2의 전해 Cu 도금 온도는 실온이 바람직하다. 또한, 상기 금속층 1에는 압연 동박을 사용하는 것이 바람직하다. 또한, 상술한 면적율을 측정할 때의 적층체의 두께 방향에 평행한 단면은, 압연 방향에 평행한 단면, 또는 MD 방향에 평행한 단면인 것이 바람직하다. 본 발명의 프린트 배선판용 적층체는 구부려서 이용되는 용도로 사용하는 것이 바람직하다. 또한, 상술한 면적율을 측정할 때에 적층체의 두께 방향에 평행한 단면은, 구부릴 때의 굽힘축이 연장하는 방향에 대해서 수직인 방향의 단면인 것이 바람직하다. 상술한 단면에서, 상술한 면적율을 후술하는 범위로 제어함으로써, 보다 양호하게 내구부림성을 향상시킬 수가 있기 때문이다.
본 발명의 프린트 배선판용 적층체는, 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1 및 상기 금속층 2를 EBSD로 관찰했을 때, 상기 가공 단면에서 상기 금속층 1 및 상기 금속층 2은 각각 1개 또는 복수의 결정립을 가지고, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이, 상기 금속층 1 및 상기 금속층 2의 합계로(「상기 금속층 1 및 상기 금속층 2의 합계로」는 「상기 금속층 1과 상기 금속층 2를 합쳐서 상술한 면적율을 산출한 경우」의 의미이다. 즉, 상기 금속층 1과 상기 금속층 2를 하나의 층으로 파악한 경우를 의미한다.) 15% 이상 97% 미만이 되도록 제어되고 있다. 상기 면적율이 금속층 1 및 금속층 2의 합계로 15% 이상이면, 프린트 배선판용 적층체의 내구부림성이 향상한다. 또한, 상기 면적율이 금속층 1 및 금속층 2의 합계로 97% 미만이면, 프린트 배선판용 적층체의 회로 형성성이 향상한다. 이하, 보다 구체적으로 설명한다.
적층체의 두께 방향에 평행한 단면의 수직선과 금속층 1 및 금속층 2의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립(이하, 「결정립 A」라고도 한다) 합계 면적의, 금속층 1 및 금속층 2의 상기 단면의 전 결정립의 합계 면적에 대한 면적율이 높은 금속층 1 및 금속층 2(예를 들면, 동박이나 압연 동박)은 내구부림성이 뛰어나다. 또한, 전술한 「전 결정립」은, 금속층 1 및 금속층 2이 상술한 단면에서 각각 1개 또는 복수의 결정립을 가지는 경우에는, 금속층 1의 1개 또는 복수의 결정립 및 금속층 2의 1개 또는 복수의 결정립을 합친 결정립을 의미한다. 이것은 구부림 운동에서 발생하는 변형(굴곡 피로)이 상술한 결정립 A에는 축적되기 어렵고, 금속층 1 및 금속층 2의 내부에서 표면까지 변형이 전파하면서 해방되어 가기 위함이다.
한편, 전해 동박 및, 무전해 Cu 도금이나 전해 Cu 도금에 의해 금속층 1 및 금속층 2(Cu층)을 형성한 경우, <100> 결정 방향을 가지는 결정립(즉, 결정립 A)은 현저하게 형성되지 않고, 적층체의 표면에 {111} 면이 평행인 결정립이 많은 경우나, 랜덤 방위의 배향이 되는 경우가 대부분이다. 이 경우, 결정립의 배향성이 적층체 표면에 결정립의 {111} 면이 평행인 배향이나 랜덤 배향인 금속층 1 및 금속층 2(Cu층)는 구부림 운동에서 발생하는 변형(굴곡 피로)이 반대로 내부에 축적되기 쉬워지고, 결정립계에서 크랙 파단을 발생시켜 버린다. 결과적으로 내구부림성이 떨어진다.
금속층 1이 <100> 결정 방향으로 고배향인 경우(즉, 금속층 1의 결정립 A의 합계 면적의, 금속층 1의 상기 단면의 전 결정립의 합계 면적에 대한 면적율이 높은 경우), 금속층 1 상에 전해 Cu 도금에 의해 금속층 2를 형성한 경우, 금속층 1의 결정 배향성에 영향을 받아서, 금속층 2 중의 전해 Cu 도금층의 결정립도 부분적 또는 전체적으로 동일한 결정 배향성으로 성장하는, 이른바 에피택셜 성장을 발생시킨다. 또한, 상술한 「전 결정립」은 금속층 1이 상술한 단면에서 1개 또는 복수의 결정립을 가지는 경우에는, 금속층 1의 1개 또는 복수의 결정립을 의미한다. 에피택셜 성장에 의해, 금속층 2 중에서도 상기 적층체의 두께 방향에 평행한 단면의 수직선과 금속층 2의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 2의 상기 단면의 전 결정립의 합계 면적에 대한 면적율이 높아진다. 또한, 상술한 「전 결정립」은 금속층 2이 상술한 단면에서 1개 또는 복수의 결정립을 가지는 경우에는, 금속층 2의 1개 또는 복수의 결정립을 의미한다. 따라서, 금속층 1과 (2)의 양쪽 모두(즉, 금속층 1과 금속층 2를 합쳐서 파악한 경우)에 상기 <100> 결정 방향과의 각도의 차이가 15° 이내인 면적율이 15% 이상 97% 미만이 됨에 따라, 적층체로서 구부림 운동에 의한 변형을 축적하기 어렵게 되고, 결과적으로 구부림 운동에 의한 크랙 파단이 생기기 어려워짐으로써, 내구부림성이 우수하다.
금속층 1의 단면에서 상기 적층체의 두께 방향에 평행한 단면의 수직선과 금속층 1의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1의 상기 단면의 전 결정립 합계 면적에 대한 면적율을 제어하기 위해서는 이하의 방법이 있다.
　금속층 1이 압연에 의해 형성되는 금속박(압연 금속박)인 경우, 최종 냉간압연에서 사용하는 압연 롤의 표면 거칠기를 제어함으로써, 금속층 1의 단면에서 상기 적층체의 두께 방향에 평행한 단면의 수직선과 금속층 1의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1의 상기 단면의 전 결정립의 합계 면적에 대한 면적율을 제어할 수 있다. 압연 롤의 표면 거칠기가 작은 경우(예를 들면, 산술 평균 거칠기 Ra(JIS B0601　1994)가 0.05㎛ 이하), 금속층 1의 단면에서 상기 적층체의 두께 방향에 평행한 단면의 수직선과 금속층 1의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1의 상기 단면의 전 결정립의 합계 면적에 대한 면적율을 높은 값으로 할 수가 있다. 또한, 압연 롤의 표면 거칠기가 큰 경우(예를 들면, 산술 평균 거칠기 Ra(JIS　B0601　1994)가 예를 들어 0.15㎛ 이상), 금속층 1의 단면에서 상기 적층체의 두께 방향에 평행한 단면의 수직선과 금속층 1의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1의 상기 단면의 전 결정립의 합계 면적에 대한 면적율을 낮은 값으로 할 수가 있다. 이것은 최종 냉간압연에서의 표면 거칠기가 큰 압연 롤을 이용한 경우, 동박의 표면에 오일 피트가 형성되지만, 가공이 진행됨에 따라서 오일 피트의 선단부에 전단 변형대가 생기기 쉬운 반면, 최종 냉간압연에서 표면 거칠기가 작은 압연 롤로 압연함으로써 전단 변형대가 그다지 발달하지 않는 오일 피트의 형상과 빈도가 되는 것이 원인으로 추정된다.
또한, 최종 냉간압연의 가공도를 98% 이상으로 하는 것이 바람직하고, 99% 이상으로 하는 것이 보다 바람직하다. 최종 냉간압연의 가공도를 98% 이상으로 함으로써, 금속층 1에서 상기 적층체의 두께 방향에 평행한 단면의 수직선과 금속층 1의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1의 상기 단면의 전 결정립 합계 면적에 대한 면적율을 향상시킬 수 있기 때문이다.
금속층 1이 전기 도금에 의해 형성되는 금속박(전해 금속박)인 경우, 금속층 1을 형성할 때에 이용하는 전해액에 이하의 첨가제를 첨가함으로써, 금속층 1에서 상기 적층체의 두께 방향에 평행한 단면의 수직선과 금속층 1의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1의 상기 단면의 전 결정립의 합계 면적에 대한 면적율을 제어할 수 있다. 첨가제의 농도를 높게 함으로써, 금속층 1에서 상기 적층체의 두께 방향에 평행한 단면의 수직선과 금속층 1의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1의 상기 단면의 전 결정립의 합계 면적에 대한 면적율을 높게 할 수 있고, 또한, 첨가제의 농도를 낮게 함으로써, 금속층 1에서 상기 적층체의 두께 방향에 평행한 단면의 수직선과 금속층 1의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1의 해당 단면의 전 결정립의 합계 면적에 대한 면적율을 낮게 할 수가 있다.
첨가제
젤라틴：1~5mg/L
3-메르캅토-1-프로판술폰산나트륨(MPS)：1~10mg/L
염화물 이온：15~50mg/L
티오 요소：0.1~2.5mg/L
예를 들면, 구리 도금을 위한 전해액의 경우, 이하의 전해액 조성 및 전해 조건으로 할 수가 있다.
황산구리(구리 환산)：50~100g/L
황산：90~130g/L
젤라틴：1~5mg/L
3-메르캅토-1-프로판술폰산나트륨(MPS)：1~10mg/L
염화물 이온：15~50mg/L
티오 요소：0.1~2.5mg/L
액 온도：30~80℃
전류 밀도：20~120 A/d㎡
한편, 금속층 1과 (2)의 양쪽을 합친 경우의 상기 적층체의 두께 방향에 평행한 단면의 수직선과, 금속층 1과 금속층 2의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1과 금속층 2의 상기 단면의 전 결정립 합계 면적에 대한 면적율이 15% 미만인 경우, 금속층 1과 (2)는 랜덤 방향의 배향성이 높기 때문에, 구부림 운동에 대해서 결정립계로 변형이 축적되고, 크랙 파단에 의해 내구부림성이 떨어진다. 또한, 상술한 「전 결정립」은 금속층 1 및 금속층 2이 상술한 단면에서 각각 1개 또는 복수의 결정립을 가지는 경우에는, 금속층 1의 1개 또는 복수의 결정립 및 금속층 2의 1개 또는 복수의 결정립을 합친 결정립을 의미한다.
또한, 본 발명의 프린트 배선판용 적층체는 금속층 1과 금속층 2 사이에 다른 층(예를 들면, 무전해 구리 도금층이나, 무전해 구리 도금층에 추가로 무전해 구리 도금층)을 마련해도 좋다. 이와 같이, 금속층 1과 금속층 2 사이에 다른 층을 마련한 경우에도, 본 발명에서 규정하는 적층체의 두께 방향에 평행한 단면의 수직선과, 금속층 1과 금속층 2의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1과 금속층 2의 상기 단면의 전 결정립 합계 면적에 대한 면적율은, 금속층 1과 상기 다른 층과 금속층 2를 합한(「금속층 1과 상기 다른 층과 금속층 2를 합했다」란, 「금속층 1과 상기 다른 층과 금속층 2를 합쳐서 상술한 면적율을 산출한 경우의」의 의미이다. 즉, 금속층 1과 상기 다른 층과 금속층 2를 하나의 층으로 파악한 경우를 의미한다.), 면적율(즉, 적층체의 두께 방향에 평행한 단면의 수직선과, 금속층 1과 상기 다른 층과 금속층 2의 상기 단면의 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1과 상기 다른 층과 금속층 2의 상기 단면의 전 결정립의 합계 면적에 대한 면적율)을 나타낸다. 또한, 상술한 「전 결정립」은 금속층 1 및 다른 층 및 금속층 2이 상술한 단면에서 각각 1개 또는 복수의 결정립을 가지는 경우에는, 금속층 1의 1개 또는 복수의 결정립, 및 다른 층의 1개 또는 복수의 결정립, 및 금속층 2의 1개 또는 복수의 결정립을 합친 결정립을 의미한다.
또한, 본 발명의 프린트 배선판용 적층체는, 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1 및 상기 금속층 2를 EBSD로 관찰했을 때, 상기 가공 단면에서 상기 금속층 1 및 상기 금속층 2은 각각 1개 또는 복수의 결정립을 가지고, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립 합계 면적에 대한 면적율이 상기 금속층 1 및 상기 금속층 2의 합계로 15.1% 이상인 것이 바람직하고, 18% 이상인 것이 보다 바람직하며, 20% 이상인 것이 보다 바람직하고, 25% 이상인 것이 더욱 바람직하며, 27% 이상인 것이 더욱 바람직하고, 29% 이상인 것이 더욱 바람직하며, 31% 이상인 것이 더욱 바람직하고, 33% 이상인 것이 더욱 바람직하며, 96% 이하인 것이 바람직하고, 90% 이하인 것이 보다 바람직하며, 85% 이하인 것이 보다 바람직하고, 80% 이하인 것이 보다 바람직하다.
본 발명의 프린트 배선판용 적층체는, 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1을 EBSD로 관찰했을 때, 상기 가공 단면에서 상기 금속층 1은 1개 또는 복수의 결정립을 가지고, 상기 금속층 1의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이 40% 이상인 것이 바람직하다. 이러한 구성에 의하면, 내구부림성이 향상되기 쉬워지는 이점이 있다.
또한, 본 발명의 프린트 배선판용 적층체는, 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1을 EBSD로 관찰했을 때, 상기 가공 단면에서 상기 금속층 1은 1개 또는 복수의 결정립을 가지고, 상기 금속층 1의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이 60% 이상인 것이 보다 바람직하고, 65% 이상인 것이 더욱 바람직하며, 70% 이상인 것이 더욱 바람직하고, 80% 이상인 것이 더욱 바람직하며, 90% 이상인 것이 더욱 바람직하다. 또한, 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1을 EBSD로 관찰했을 때, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립 합계 면적에 대한 면적율의 상한은, 특별히 한정할 필요는 없지만, 예를 들면 전형적으로는 100% 이하, 99.9% 이하, 99.5% 이하, 99.0% 이하, 98.5% 이하, 98.0% 이하이다.
본 발명의 프린트 배선판용 적층체는 상기 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1 및 상기 금속층 2를 관찰했을 때, 상기 금속층 2의 두께가 상기 금속층 1 두께의 1배 이상인 것이 바람직하다. 이러한 구성에 의하면, 회로 형성성이 향상한다.
또한, 본 발명의 프린트 배선판용 적층체는 상기 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1 및 상기 금속층 2를 관찰했을 때, 상기 금속층 2의 두께가 상기 금속층 1 두께의 1.1배 이상인 것이 보다 바람직하고, 1.2배 이상인 것이 보다 바람직하며, 1.3배 이상인 것이 보다 바람직하고, 1.4배 이상인 것이 보다 바람직하며, 1.5배 이상인 것이 더욱 바람직하고, 2배 이상인 것이 더욱 바람직하다. 금속층 2 두께의 상한은 특별히 한정할 필요는 없지만, 전형적으로는 금속층 1 두께의 20배 이하, 금속층 1 두께의 15배 이하, 또는 금속층 1 두께의 10배 이하이다.
본 발명의 프린트 배선판용 적층체는 구부려서 이용되는 용도에 적합하다. 또한, 상술한 면적율을 측정할 때, 적층체의 두께 방향에 평행한 단면은 압연 방향에 평행한 단면, 또는 MD 방향에 평행한 단면인 것이 바람직하다. 또한, 상술한 면적율을 측정할 때, 적층체의 두께 방향에 평행한 단면은 구부릴 때의 굽힘축이 연장하는 방향에 대해서 수직인 방향의 단면인 것이 바람직하다. 상술한 단면에서, 상술한 면적율을 상술한 범위로 제어함으로써, 보다 양호하게 내구부림성을 향상시킬 수 있기 때문이다.
본 발명의 프린트 배선판용 적층체는 회로 또는 배선을 가지고, 상기 회로 또는 배선의 두께 방향에 평행한 단면을 이온 밀링 가공한 후에, 상기 가공 단면을 EBSD로 관찰했을 때, 상기 가공 단면에서 상기 회로 또는 배선은 복수의 결정립을 가지며, 상기 회로 또는 배선의 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 회로 또는 배선의 복수의 결정립 합계 면적에 대한 면적율이 15% 이상 97% 미만인 것이 바람직하다. 상기 면적율이 15% 이상이면, 프린트 배선판용 적층체의 내구부림성이 향상한다. 또한, 상기 면적율이 97% 미만이면, 프린트 배선판용 적층체의 회로 형성성이 향상한다.
또한, 본 발명의 프린트 배선판용 적층체는 회로 또는 배선을 가지고, 상기 회로 또는 배선의 두께 방향에 평행한 단면을 이온 밀링 가공한 후에, 상기 가공 단면을 EBSD로 관찰했을 때, 상기 가공 단면에서 상기 회로 또는 배선은 복수의 결정립을 가지며, 상기 회로 또는 배선의 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 회로 또는 배선의 복수의 결정립 합계 면적에 대한 면적율이 15.1% 이상인 것이 바람직하고, 18% 이상인 것이 보다 바람직하며, 20% 이상인 것이 보다 바람직하고, 25% 이상인 것이 더욱 바람직하며, 27% 이상인 것이 더욱 바람직하고, 29% 이상인 것이 더욱 바람직하며, 31% 이상인 것이 더욱 바람직하고, 33% 이상인 것이 더욱 바람직하며, 96% 이하인 것이 바람직하고, 90% 이하인 것이 보다 바람직하며, 85% 이하인 것이 보다 바람직하고, 80% 이하인 것이 보다 바람직하다.
상술한 면적율을 측정할 때의, 회로 또는 배선의 두께 방향에 평행한 단면은 회로 또는 배선이 연장하는 방향에 평행한 단면이든지, 또는, 회로 또는 배선의 폭 방향에 평행한 단면인 것이 바람직하다. 또한, 상술한 면적율을 측정할 때의, 상기 회로 또는 배선의 두께 방향에 평행한 단면은 구부릴 때의 굽힘축이 연장하는 방향에 대해서 수직인 방향의 단면인 것이 바람직하다. 상술한 단면에 있어서, 상술한 면적율을 상술한 범위로 제어함으로써, 보다 양호하게 내구부림성을 향상시킬 수 있기 때문이다.
(표면 처리층)
본 발명과 관련되는 프린트 배선판용 적층체는 금속층 1의 절연성 수지 기판측 면 또는 금속층 2 측 표면 중 어느 한쪽 또는 양쪽에, 조화(粗化) 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층이 마련되어 있어도 좋다. 상술한 다른 층은 조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층이어도 좋다.
조화 처리층을 마련함에 따라, 금속층 1과 절연 수지 기판을 적층했을 때, 또는 적층체의 금속층 2 측에 영구 레지스트 등의 수지층을 마련했을 때, 금속층 1과 절연성 수지 기판, 또는 적층체와 수지층의 밀착 강도가 향상하고, 절연성 수지 기판과 금속층 1 또는 적층체와 수지층이 박리하기 어렵다는 이점을 가진다. 상기 조화 처리층은 공지된 방법을 이용해서 마련해도 좋다. 조화 처리는, 예를 들면, 구리 또는 구리합금으로 조화 입자를 형성함으로써 실시할 수 있다. 조화 처리층은 파인 피치 형성의 관점에서 미세한 입자로 구성되는 것이 바람직하다. 조화 입자를 형성할 때의 전기 도금 조건에 대해서, 전류 밀도를 높게, 도금액 중의 구리 농도를 낮게, 또는, 쿨롱 양을 크게 하면 입자가 미세화하는 경향이 있다. 조화 처리층은, 구리, 니켈, 코발트, 인, 텅스텐, 비소, 몰리브덴, 크롬 및 아연으로 이루어지는 군으로부터 선택된 어느 하나의 단체(單體) 또는 어느 1종 이상을 포함하는 합금으로 이루어지는 층 등이어도 좋다. 또한, 구리 또는 구리합금으로 조화 입자를 형성한 후, 추가로 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 2차 입자나 3차 입자를 마련하는 조화 처리를 할 수도 있다. 그 후, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열층 또는 방청층을 형성해도 좋고, 추가로 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리에 의해 크로메이트 처리층, 실란 커플링 처리층을 마련해도 좋다. 또한, 상술한 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층은 각각 복수의 층으로 형성되어도 좋다(예를 들면, 2층 이상, 3층 이상 등).
또한, 내열층, 방청층으로는 공지한 내열층, 방청층을 이용할 수 있다. 예를 들면, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소를 포함하는 층이어도 좋고, 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소로 이루어지는 금속층 또는 합금층이어도 좋다. 또한, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소를 포함하는 산화물, 질화물, 규화물을 포함해도 좋다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금을 포함하는 층이어도 좋다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 좋다. 상기 니켈-아연 합금층은 불가피 불순물을 제외하고, 니켈을 50 wt%~99 wt%, 아연을 50 wt%~1 wt% 함유하는 것이어도 좋다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5~1000mg/㎡, 바람직하게는 10~500mg/㎡, 바람직하게는 20~100mg/㎡이어도 좋다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량과 아연의 부착량의 비(= 니켈의 부착량/아연의 부착량)가 1.5~10인 것이 바람직하다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량은 0.5mg/㎡~500mg/㎡인 것이 바람직하고, 1mg/㎡~50mg/㎡인 것이 보다 바람직하다.
예를 들면, 내열층 및/또는 방청층은, 부착량이 1mg/㎡~100mg/㎡, 바람직하게는 5mg/㎡~50mg/㎡의 니켈 또는 니켈 합금층과, 부착량이 1mg/㎡~80mg/㎡, 바람직하게는 5mg/㎡~40mg/㎡의 주석층을 차례대로 적층한 것이어도 좋고, 상기 니켈 합금층은 니켈-몰리브덴, 니켈-아연, 니켈-몰리브덴-코발트 중 어느 1종에 의해 구성되어도 좋다. 또한, 내열층 및/또는 방청층은, 니켈 또는 니켈 합금과 주석의 합계 부착량이 2mg/㎡~150mg/㎡인 것이 바람직하고, 10mg/㎡~70mg/㎡인 것이 보다 바람직하다. 또한, 내열층 및/또는 방청층은 ［니켈 또는 니켈 합금 중의 니켈 부착량］/［주석 부착량］=0.25~10인 것이 바람직하고, 0.33~3인 것이 보다 바람직하다. 여기서 크로메이트 처리층이란, 무수 크롬산, 크롬산, 중크롬산, 크롬산염 또는 중크롬산염을 포함하는 액으로 처리된 층을 말한다. 크로메이트 처리층은 코발트, 철, 니켈, 몰리브덴, 아연, 탄탈, 구리, 알루미늄, 인, 텅스텐, 주석, 비소 및 티탄 등의 원소(금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태라도 좋다)를 포함해도 좋다. 크로메이트 처리층의 구체적인 예로서는, 무수 크롬산 또는 중크롬산칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수 크롬산 또는 중크롬산칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다.
또한, 실란 커플링 처리층의 형성에 이용되는 실란 커플링제에는 공지의 실란 커플링제를 이용해도 좋고, 예를 들면 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제, 메르캅토계 실란 커플링제, 메타크릴록시계 실란 커플링제, 비닐계 실란 커플링제, 이미다졸계 커플링제 실란, 트리아진계 실란 커플링제를 이용해도 좋다. 또한, 실란 커플링제에는 비닐트리메톡시실란, 비닐페닐트리메톡시실란, γ-메타크릴록시프로필트리메톡시실란, γ-글리시독시프로필트리메톡시실란, 4-글리시딜부틸트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란, 이미다졸실란, 트리아진실란, γ-메르캅토프로필트리메톡시실란 등을 이용해도 좋다. 그 중에서도, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 이용해서 형성한 것이 바람직하다.
여기서 말하는 아미노계 실란 커플링제란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 비스(2-히드록시에틸)-3-아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, N-(3-아크릴옥시-2-히드록시프로필)-3-아미노프로필트리에톡시실란, 4-아미노부틸트리에톡시실란, (아미노에틸아미노메틸)페네틸트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리스(2-에틸헥스옥시)실란, 6-(아미노헥실아미노프로필)트리메톡시실란, 아미노페닐트리메톡시실란, 3-(1-아미노프로폭시)-3,3-디메틸-1-프로페닐트리메톡시실란, 3-아미노프로필트리스(메톡시에톡시에톡시)실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, ω-아미노운데실트리메톡시실란, 3-(2-N-벤질아미노에틸아미노프로필)트리메톡시실란, 비스(2-히드록시에틸)-3-아미노프로필트리에톡시실란, (N,N-디에틸-3-아미노프로필)트리메톡시실란, (N,N-디메틸-3-아미노프로필)트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란으로 이루어지는 군으로부터 선택되는 것이어도 좋다.
실란 커플링 처리층은, 규소 원자 환산으로 0.05mg/㎡~200mg/㎡, 바람직하게는 0.15mg/㎡~20mg/㎡, 바람직하게는 0.3mg/㎡~2.0mg/㎡의 범위에 마련되어 있는 것이 바람직하다. 전술한 범위의 경우, 수지 기재와 금속박의 밀착성을 보다 향상시킬 수 있다. 또한, 상술한 실란 커플링제는 2종 이상 혼합해서 사용해도 좋다.
또한, 프린트 배선판용 적층체의 금속층 1의 절연성 수지 기판측의 면 또는 금속층 2측의 면에, 국제공개번호 WO2008/053878, 일본 공개특허공보 특개2008-111169호, 일본 특허공보 제5024930호, 국제공개번호 WO2006/028207, 일본 특허공보 제4828427호, 국제공개번호 WO2006/134868, 일본 특허공보 제5046927호, 국제공개번호 WO2007/105635, 일본 특허공보 제5180815호, 일본 공개특허공보 특개2013-19056호에 기재된 표면 처리를 할 수 있다.
본 발명과 관련되는 프린트 배선판용 적층체의 절연성 수지 기판과 금속층 1 사이, 또는 금속층 2측의 면에는 수지층이 마련되어 있어도 좋다. 상기 수지층은 접착용 수지, 즉 접착제여도 좋고, 프라이머여도 좋으며, 접착용 반경화 상태(B 스테이지 상태)의 절연 수지층이어도 좋다. 반경화 상태(B 스테이지 상태)란, 그 표면에 손가락으로 만져도 점착감이 없고, 상기 절연 수지층을 중첩시켜서 보관할 수 있으며, 추가로 가열 처리를 받으면 경화 반응이 일어나는 상태를 포함한다.
또한, 상기 수지층은 열경화성 수지를 포함해도 좋고, 열가소성 수지여도 좋다. 또한, 상기 수지층은 열가소성 수지를 포함해도 좋다. 상기 수지층은 공지의 수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 좋다. 또한, 상기 수지층은 예를 들면, 국제공개번호 WO2008/004399, 국제공개번호 WO2008/053878, 국제공개번호 WO2009/084533, 일본 공개특허공보 특개평11-5828호, 일본 공개특허공보 특개평11-140281호, 일본 특허공보 제3184485호, 국제공개번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 특개2000-43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 특개2002-179772호, 일본 공개특허공보 특개2002-359444호, 일본 공개특허공보 특개2003-304068호, 일본 특허공보 제3992225호, 일본 공개특허공보 특개2003-249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 특개2004-82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 특개2004-349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 특개2005-262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 특개2005-53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제공개번호 WO2004/005588, 일본 공개특허공보 특개2006-257153호, 일본 공개특허공보 특개2007-326923호, 일본 공개특허공보 특개2008-111169호, 일본 특허공보 제5024930호, 국제공개번호 WO2006/028207, 일본 특허공보 제4828427호, 일본 공개특허공보 특개2009-67029호, 국제공개번호 WO2006/134868, 일본 특허공보 제5046927호, 일본 공개특허공보 특개2009-173017호, 국제공개번호 WO2007/105635, 일본 특허공보 제5180815호, 국제공개번호 WO2008/114858, 국제공개번호 WO2009/008471, 일본 공개특허공보 특개2011-14727호, 국제공개번호 WO2009/001850, 국제공개번호 WO2009/145179, 국제공개번호 WO2011/068157, 일본 공개특허공보 특개2013-19056호에 기재되어 있는 물질(수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용하여 형성해도 좋다.
(프린트 배선판, 전자기기)
본 발명과 관련되는 적층체는, 적층체의 금속층 1 및 금속층 2에 회로를 형성함으로써 프린트 배선판을 제작할 수가 있다. 또한, 프린트 배선판에 전자부품류를 탑재함으로써 프린트 회로판을 제작할 수가 있다. 본 발명에서 「프린트 배선판」에는 이와 같이 전자부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다. 또한, 상기 프린트 배선판을 이용하여 전자기기를 제작해도 좋고, 상기 전자부품류가 탑재된 프린트 회로판을 이용하여 전자기기를 제작해도 좋으며, 상기 전자부품류가 탑재된 프린트 기판을 이용하여 전자기기를 제작해도 좋다.
(프린트 배선판의 제조 방법)
이하, 본 발명의 프린트 배선판용 적층체를 이용한 프린트 배선판 제조 방법의 예를 몇 가지 제시한다.
본 발명의 프린트 배선판용 적층체를 이용한 프린트 배선판 제조 방법의 일 실시형태에서는, 본 발명의 프린트 배선판용 적층체에, 세미 애디티브법, 부분적 애디티브법, 모디파이드 세미 애디티브법 또는 매립법 중 어느 하나의 방법에 따라서 회로를 형성하는 공정을 포함한다.
본 발명에 있어서, 세미 애디티브법이란 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하고, 패턴을 형성한 후, 전기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 세미 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판 제조 방법의 일 실시형태에서는, 절연성 수지 기판을 준비하는 공정,
상기 절연성 수지 기판에 스루홀 또는/및 블라인드 비아를 마련하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해서 스미어 제거 처리를 실시하는 공정,
상기 절연성 수지 기판 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해서 무전해 도금층을 마련함으로써 금속층 1을 마련하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하여 금속층 2를 마련하고, 본 발명과 관련되는 프린트 배선판용 적층체를 얻는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.
본 발명에 있어서, 부분적 애디티브법이란 도체층을 마련하여 이루어지는 기판, 필요에 따라서 스루홀이나 비아홀용 구멍을 뚫어서 이루어지는 기판 상에 촉매핵을 부여하고, 에칭하여 도체 회로를 형성하며, 필요에 따라서 솔더 레지스트 또는 도금 레지스트를 마련한 후, 상기 도체 회로 상, 스루홀이나 비아홀 등에 무전해 도금 처리 및/또는 전해 도금 처리에 의해 플레이팅 함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.
따라서, 부분적 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판 제조 방법의 일 실시형태에서는, 금속층 1과 절연성 수지 기판을 준비하는 공정,
상기 금속층 1과 상기 절연성 수지 기판을 적층하는 공정,
상기 금속층 1과 절연성 수지 기판을 적층한 후에,
상기 금속층 1과 상기 절연성 수지 기판에 스루홀 또는/및 블라인드 비아를 마련하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해서 스미어 제거 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해서 촉매핵을 부여하는 공정,
상기 금속층 1 표면에 에칭 레지스트를 마련하는 공정,
상기 에칭 레지스트에 대해서 노광하여, 회로 패턴을 형성하는 공정,
상기 금속층 1 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
상기 금속층 1 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 노출한 상기 절연성 수지 기판 표면에, 솔더 레지스트 또는 도금 레지스트를 마련하는 공정,
상기 솔더 레지스트 또는 도금 레지스트가 마련되지 않은 영역에 무전해 도금층 및/또는 전해 도금층인 금속층 2를 마련하여, 본 발명과 관련되는 프린트 배선판용 적층체를 얻는 공정을 포함한다.
본 발명에 있어서, 모디파이드 세미 애디티브법이란 절연성 수지 기판상에 금속박 등인 금속층 1을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하여, 전해 도금에 의해 회로 형성부의 구리 등 금속층 2의 플레이팅을 실시한 후, 레지스트를 제거하여 상기 회로 형성부 이외의 금속층 1을 (플래시) 에칭으로 제거함으로써, 절연성 수지 기판상에 회로를 형성하는 방법을 가리킨다.
따라서, 모디파이드 세미 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판 제조 방법의 일 실시형태에서는, 금속층 1과 절연성 수지 기판을 준비하는 공정,
상기 금속층 1과 상기 절연성 수지 기판을 적층하는 공정,
상기 금속층 1과 상기 절연성 수지 기판에 스루홀 또는/및 블라인드 비아를 마련하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해서 스미어 제거 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,
상기 금속층 1의 표면에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트를 마련한 후에, 전해 도금에 의해 금속층 2인 회로를 형성함으로써 본 발명과 관련되는 프린트 배선판용 적층체를 제조하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 도금 레지스트를 제거함으로써 노출한 금속층 1을 플래시 에칭에 의해 제거하는 공정을 포함한다.
모디파이드 세미 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판 제조 방법의 다른 일 실시형태에서는, 금속층 1과 절연성 수지 기판을 준비하는 공정,
상기 금속층 1과 절연성 수지 기판을 적층하는 공정,
상기 금속층 1 상에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금에 의해 금속층 2인 회로를 형성함으로써, 본 발명과 관련되는 프린트 배선판용 적층체를 제조하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 금속층 1을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.
또한, 상기 스루홀 또는/및 블라인드 비아를 마련하는 공정, 및 그 후의 스미어 제거 공정은 실시하지 않아도 좋다.
본 발명에 있어서, 매립법이란 금속층 2의 표면에 회로 도금에 의해 금속층 1을 형성하고, 상기 형성한 회로 도금(금속층 1)을 덮도록(회로 도금(금속층 1)이 매몰하도록) 금속층 2 상에 매립 수지를 마련하여 절연성 수지 기판을 적층하며, 금속층 2를 제거하여 금속층 1을 노출시킴에 따라 회로 매립 기판(ETS, Embedded Trace Substrate)을 제조하는 방법을 가리킨다. 또한, 상술한 회로 매립 기판을 제조하는 방법에 있어서, 필요에 따라서 절연성 수지 기판의 소정 위치에 구멍을 뚫고, 회로 도금(금속층 1)을 노출시켜서 블라인드 비아를 형성하여 적층체의 복수의 층간에서 회로나 배선을 도통시켜도 좋다.
매립법을 이용한 본 발명과 관련되는 프린트 배선판 제조 방법의 일 실시형태를 이하에 나타낸다.
공정 1：우선, 금속층 2를 준비한다.
공정 2：그 다음, 금속층 2의 표면에 레지스트를 도포하고, 노광·현상을 실시하여 레지스트를 소정의 형상으로 에칭한다.
공정 3：그 다음, 회로용 도금인 금속층 1을 형성한 후, 레지스트를 제거함으로써, 소정 형상의 회로 도금(금속층 1)을 형성한다.
공정 4：그 다음, 회로 도금(금속층 1)을 덮도록(회로 도금(금속층 1)이 매몰하도록) 금속층 2 표면에 매립 수지를 마련하여 절연성 수지 기판을 적층하고, 본 발명과 관련되는 프린트 배선판용 적층체를 제조한 후, 계속해서 다른 금속층을 접착시킨다.
공정 5：그 다음, 상기 별도의 금속층 및 절연성 수지 기판의 소정 위치에 레이저 구멍 뚫기를 실시하고, 회로 도금(금속층 1)을 노출시켜서 블라인드 비아를 형성한다.
공정 6：그 다음, 블라인드 비아에 구리를 매립하여 비아 충진을 형성한다. 그 다음, 비아 충진 상에 상기 공정 2 및 3과 같이 하여 다른 회로 도금을 형성한다.
공정 7：그 다음, 금속층 2를 플래시 에칭에 의해 제거하여, 절연성 수지 기판 내의 회로 도금(금속층 1)의 표면을 노출시킨다.
공정 8：그 다음, 절연성 수지 기판 내의 회로 도금(금속층 1) 상에 범프를 형성하고, 그 땜납 상에 구리 필러를 형성한다. 이와 같이 하여 본 발명과 관련되는 프린트 배선판용 적층체를 이용한 프린트 배선판을 제작한다.
상술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금(금속층 1)이 절연성 수지 기판에 매립된 구성으로 되어 있기 때문에, 예를 들면, 공정 7과 같은 플래시 에칭에 의한 금속층 제거시에, 회로 도금(금속층 1)이 절연성 수지 기판에 의해 보호되고, 그 형상이 유지되며, 이로 인해 미세 회로의 형성이 용이해진다. 또한, 회로 도금(금속층 1)이 절연성 수지 기판에 의해 보호되기 때문에, 내마이그레이션성이 향상하고, 회로 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또한, 공정 7 및 공정 8에 나타내듯이, 플래시 에칭에 의해 금속층 2를 제거했을 때, 회로 도금의 노출면이 절연성 수지 기판으로부터 패인 형상이 되기 때문에, 상기 회로 도금(금속층 1) 상에 범프가 추가로 그 위에 구리 필러가 각각 형성되기 쉬워지고, 제조 효율이 향상한다.
또한, 매립 수지(레진)(절연성 수지 기판)에는 공지된 수지, 프리프레그를 이용할 수가 있다. 예를 들면, BT(비스 말레이미드 트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사제 ABF 필름이나 ABF를 이용할 수가 있다. 또한, 상기 매립 수지(레진)에는 본 명세서에 기재한 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수가 있다.
실시예
이하에 본 발명의 실시예 및 비교예로서 실험예를 나타내지만, 이들 실시예는 본 발명 및 그 이점을 보다 잘 이해하기 위해 제공하는 것으로, 발명이 한정되는 것을 의도하는 것은 아니다.
(프린트 배선판용 적층체의 제작)
실시예 1~9, 및 비교예 1~3에 대해서, 절연성 수지 기판으로서 25㎛ 두께의 접착층(열융착층) 부착 폴리이미드 수지(우베코산제 유피렉스 25VT, BPDA(비페닐테트라카르본산 이무수물)계(BPDA-PDA(파라페닐렌디아민)계)의 폴리이미드 수지 기판))를 사용하고, 또한 금속층 1로서 표 1에 나타내는 조성의 원소를 첨가한 터프 피치 구리(TPC) 혹은 무산소 구리(OFC) 또는 터프 피치 구리 또는 무산소 구리의 압연 동박(두께는 표 1에 기재)을 사용했다. 또한, 상술한 압연 동박은 표 1에 나타내는 조성의 원소를 첨가한 터프 피치 구리 또는 무산소 구리를 원료로 하여 잉곳을 주조하고, 800℃ 이상에서 두께 10㎜까지 열간압연을 실시하여 표면의 산화 스케일을 면삭한 후, 냉간압연과 소둔을 반복하며, 마지막으로 최종 냉간압연으로 표 1에 기재한 두께로 마무리했다. 최종 냉간압연에서의 압연 가공도를 99%로 했다.
또한, 표 1의 조성란의 「TPC+Ag 200ppm」은 JIS-H3100(합금 번호 C1100)의 터프 피치 구리(TPC)에 200 질량ppm의 Ag를 첨가한 것을 의미한다. 또한, 표 1의 조성란의 「OFC+Ag 100ppm+Sn 30ppm」은 JIS-H3100(합금 번호 C1020)의 무산소 구리(OFC)에 100 질량ppm의 Ag 및 30 질량ppm의 Sn를 첨가한 것을 의미한다. 또한, 최종 냉간압연은 10~15 패스로 표 1에 기재한 표면 거칠기를 가지는 압연 롤을 이용해 실시했다. 최종 냉간압연의 각 패스에 이용한 롤의 표면 거칠기는 모두 동일하다.
그 다음, 실시예 1~9, 및 비교예 1~3에 대해서, 폴리이미드 수지의 양면에 압연 동박을 배치하고, 300℃에서 30분간 열압착에 의해 접합했다. 양면에 있는 동박의 한쪽을 염화구리 에칭 용액으로 풀 에칭하여 제거했다. 그 후, 실시예 1~9, 및 비교예 2~3에 대해서는 나머지 면의 동박을 소프트 에칭에 의해 표 1에 기재한 두께로 했다. 비교예 1에 대해서는 나머지 면의 동박에 대해서 소프트 에칭을 실시하지 않았다. 소프트 에칭액은 미쓰비시 가스 화학제 SE-07을 사용하고, 온도는 35℃에서 실시했다. 또한 소프트 에칭액은 공지의 기술 및 소프트 에칭액을 사용해도 좋다.
비교예 4에 대해서는, 황산구리 도금욕으로부터 티탄의 드럼 상에 구리를 전해 석출하여 전해 동박을 제조했다. 전해 석출시킨 두께를 18㎛가 되도록 조정했다. 전해 조건을 이하에 나타낸다.
·전해액 조성：Cu 50g/L, H2SO4 100g/L,
·전해 시간：35분간
·전해액 온도：60℃
·전류 밀도：8A/d㎡
계속해서, 절연성 수지 기판으로서 25㎛ 두께의 접착층(열융착층) 부착 폴리이미드 수지(우베코산제 유피렉스 25VT, BPDA(비페닐테트라카르본산 이무수물)계(BPDA-PDA(파라페닐렌디아민)계)의 폴리이미드 수지 기판))를 사용하고, 상기 폴리이미드 수지의 양면에 전해 동박을 배치하여, 300℃에서 30분간 열압착에 의해 접합했다. 양면에 있는 동박의 한쪽을 염화구리 에칭 용액으로 풀 에칭하여 제거했다. 그 후, 나머지 면의 동박을 소프트 에칭에 의해 표 1에 기재한 두께로 했다. 소프트 에칭액은 미쓰비시 가스 화학제 SE-07을 사용하고, 온도는 35℃에서 실시했다. 또한, 소프트 에칭액은 공지의 기술 및 소프트 에칭액을 사용해도 좋다.
<내구부림성 평가용 프린트 배선판용 적층체>
그 다음, 실시예 1~9, 비교예 1, 2에 대해서는, 하기 도금 조건으로 폴리이미드 수지의 한쪽 면에 접착한 압연 동박 상에, 표 1에 나타내는 두께가 되도록 구리층(금속층 2)을 형성했다.
·도금액 조성：황산구리 Cu 100g/L, H2SO4 180g/L, Cl- 50ppm
·도금액 첨가제：JCU제 Cu-BRITE　RF-MU 10mL/L, JCU제 Cu-BRITE　RF-B 1mL/L
·도금액 온도：25℃
·전류 밀도：0.5A/d㎡
비교예 3에 대해서는, 하기 도금 조건으로 폴리이미드 수지의 한쪽 면에 접착한 압연 동박 상에 표 1에 나타내는 두께의 구리층(금속층 2)을 형성했다. 비교예 4에 대해서는, 하기와 동일한 도금 조건으로 폴리이미드 수지의 한쪽 면에 접착한 전해 동박 상에 표 1에 나타내는 두께의 구리층(금속층 2)을 형성했다.
·도금액 조성：황산구리 Cu 100g/L, H2SO4 180g/L, Cl 50ppm
·도금액 첨가제：JCU제 Cu-BRITE　RF-MU 10mL/L, JCU제 Cu-BRITE　RF-B 1mL/L
·도금액 온도：25℃
·전류 밀도：5.0A/d㎡
<미세 회로 형성성용 프린트 배선판용 적층체>
그 다음, 실시예 1~9, 비교예 1~4에 대해서, 상술한 내구부림성 평가용 프린트 배선판용 적층체의 작성에서 압연 동박 또는 전해 동박 상에 구리층(금속층 2)을 형성한 조건과 동일한 도금 조건으로, 폴리이미드 수지의 한쪽 면에 접착한 압연 동박 또는 전해 동박 상에 패턴 구리 도금층을 L/S=25㎛/25㎛가 되도록 형성함으로써, 표 1에 나타내는 두께의 구리층(금속층 2)을 형성했다. 또한, 패턴 구리 도금층은 금속층 1이 압연 동박인 경우에는 압연 방향과 평행한 방향으로 구리 도금의 배선을 형성하도록 마련하고, 금속층 1이 전해 동박인 경우에는 MD 방향(전해 동박 제조장치에서의 진행 방향)과 평행한 방향으로 구리 도금의 배선을 형성하도록 마련했다. 또한, 「압연 방향」이란 압연기에서 압연되는 재료가 진행되는 방향을 의미한다.
실시예 3에 대해서는, 금속층 1의 절연성 수지 기판과 적층하는 측의 면 표면에 대해서, 이하의 조건으로 조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층을 이 순서대로 형성했다.
·조화 처리층
3원계 구리-코발트-니켈 합금 도금：
도금욕 조성：Cu 10~20g/L, Co 1~10g/L, Ni 1~10g/L
pH：1~4
온도：30~50℃
전류 밀도 Dk：30~45A/d㎡
도금 시간：0.2~1.5초
또한, 본 발명에 이용되는 스미어 제거 처리, 전해, 표면 처리, 또는 도금 등에 이용되는 처리액의 잔부는 특별히 명기하지 않는 한 물이다.
·내열층
코발트-니켈 합금 도금：
도금욕 조성：Co 1~20g/L, Ni 1~20g/L
pH：1.5~3.5
온도：30~80℃
전류 밀도 Dk：1.0~20.0A/d㎡
도금 시간：0.5~4초
·방청층
니켈-아연 합금 도금：
도금욕 조성：Zn 1~20g/L, Ni 10~20g/L
pH：3~4
온도：50~60℃
전류 밀도 Dk：0.1~1.0A/d㎡
도금 시간：1~3초
·크로메이트 처리층
이하의 조건으로 전해 크로메이트 처리를 실시했다.
K2Cr2O7：1~10g/L
온도：20~60℃
전류 밀도 Dk：0.1~1.0A/d㎡
처리 시간：1~5초
·실란 커플링 처리층
이하의 실란 커플링 처리액을 도포함으로써 형성했다.
실란의 종류：N-2-(아미노에틸)-3-아미노프로필트리메톡시실란
실란 농도：0.5vol%
온도：10~60℃
처리 시간：1~5초
(프린트 배선판용 적층체의 평가)
<가공 단면의 면적율>
프린트 배선판용 적층체(내구부림성 평가용 프린트 배선판용 적층체)를 히타치 하이테크 필딩제 IM4000Plus를 사용하여 이온 밀링으로 단면을 연마하고, 금속층 1이 압연 동박인 경우에는 압연 방향에 평행한 방향으로, 또한 판 두께 방향에 평행한 단면을 형성하고, 또 금속층 1이 전해 동박인 경우에는 MD 방향에 평행한 방향으로, 또한 판 두께 방향에 평행한 방향의 단면을 형성했다. 또한, 상술한 이온 밀링은 단면의 결정립을 명확하게 판별하는 것이 가능한 정도로 실시했다. 여기서 이온 밀링 대신에 크로스 섹션 폴리셔를 이용하여 단면을 연마해도 좋다. 단면 연마 후에, 상기 단면에 대해서 주식회사 히타치 하이테크놀로지즈제 초고분해능 분석 주사전자현미경 SU-70에 도입하여 EBSD(Electron Back　Scatter Diffraction(후방 산란 전자 회절)) 관찰을 실시했다. 해석 소프트웨어로서 EBSD 장치에 부속하는 주식회사 TSL 솔루션즈제 OIM ver5.31을 사용했다.
·가속 전압：15kV
·경사각：70°
·스텝 폭：0.2㎛
·측정 범위：적층체 금속층에 평행 방향으로 40㎛, 적층체 금속층의 두께 방향은 금속층 1 및 금속층 2가 두께 방향에서 모두 포함되는 사각형으로 둘러싸인 범위를 관찰했다.
얻어진 EBSD 결과로부터, 가공 단면에서 금속층 1 및 금속층 2은 복수의 결정립을 가지고 있다는 것을 알았다. 또한, 상기 복수의 결정립 중에서, 가공 단면의 수직선과 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립 면적의 합계값의, 복수의 결정립의 합계 면적(상술한 측정 범위의 면적에 상당한다)에 대한 비율(면적율)을 금속층 1만으로 파악한 경우와, 금속층 1과 금속층 2를 합쳐서 파악한 경우에 대해서, 상기 소프트웨어로 구했다. 또한, 관찰은 3곳에서 실시하였고, 면적율은 3곳의 해석 결과의 평균값으로 했다. 또한, 상술한 단면은 후술하는 내구부림성 평가에서의, 180° 밀착 굽힘의 굽힘축이 연장하는 방향에 대해서 수직인 방향의 단면이다.
또한, 프린트 배선판용 적층체(미세 회로 형성성용 프린트 배선판용 적층체)의 금속층 1 및 금속층 2에, L/S=25㎛/25㎛의 회로(배선)를 형성한 후, 상기 회로(배선)의 두께 방향에 평행한 방향이고, 또한 회로(배선)가 연장하는 방향에 평행한 방향의 회로 단면, 및 상기 회로(배선)의 두께 방향에 평행한 방향이며, 또한 회로(배선)의 폭 방향에 평행한 방향의 회로(배선) 단면을, 상기 가공 단면의 면적율 평가와 동일한 방법으로 히타치 하이테크 필딩제 IM4000Plus를 사용하여 이온 밀링으로 단면을 연마한 후에, 가공 단면을 EBSD로 관찰했다. 얻어진 EBSD 결과로부터, 가공 단면에서 금속층 1 및 금속층 2은 복수의 결정립을 가지고 있다는 것을 알았다. 또한, 상기 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향의 각도의 차이가 15° 이내인 결정립 면적의 합계값의, 복수의 결정립 합계 면적에 대한 비율(면적율)을 측정한 바, 상술한 내구부림성 평가용 프린트 배선판용 적층체를 이용해서 측정한 경우의 상기 가공 단면의 면적율과 동일한 수치가 되었다.
<가공 단면의 두께 비율>
프린트 배선판용 적층체의 금속층 1 및 금속층 2의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 에스아이아이 나노테크놀로지사제 SMI3050에 시료를 도입하고, FIB-SIM 관찰에 의해 금속층 1 및 금속층 2의 두께를 5㎛ 간격으로 10곳 측정하여, 그 산술 평균값을 금속층 1 및 금속층 2의 두께의 값으로 했다. 또한 금속층 1과 금속층 2의 경계를 판명하기 어려운 경우는, 적층체 단면을 이온 밀링으로 단면 가공한 후에, 화학 연마 용액(과산화수소 1mL+암모니아수 29mL+물 70mL)에 2~5초 침지시킨 후, FIB-SIM 관찰에 의해 금속층 1과 금속층 2의 두께를 측정해도 좋다. 화학 연마액에 침지시킴으로써, 금속 적층체의 경계가 침식되어, 경계의 판정이 실시하기 쉬워진다.
<내구부림성>
프린트 배선판용 적층체의 180° 밀착 굽힘을 반복하여 실시하고, 동박이 갈라질 때까지의 횟수를 측정했다. 분열 유무는 각 회의 굽힘 후의 동박 표면(굽힘 외면)을 CCD 카메라로 관찰했다. 180° 밀착 굽힘은, 도 1에 나타내는 바와 같이 실시했다.
우선, 동박의 압연 방향 또는 MD 방향(전해 동박 제조 장치에서의 전해 동박의 진행방향)이 길이방향이 되도록 시험편을 12.7mm×100㎜인 직사각형 모양으로 잘라내었다. 이 시험편(S1)을 길이방향의 양단 끼리 만나도록 중앙부에서 U자 모양으로 굽혀서, 길이방향이 수평이 되도록 옆을 향해서 역C자 모양으로 한 상태에서, 압축 시험기(시마즈 제작소제 만능시험기　AGS-5kN)에 세팅했다(도 1의 (a)). 구체적으로는, 시험편(S1)을 압축 시험기의 받침대(12) 상에 재치(載置)하고, 시험편(S1) 위쪽의 크로스 헤드(11)를 하중 98kN(10kgf), 50㎜/min의 속도로 하강시켜서, 하중을 더하여 5초 유지하고 시험편(S1)를 완전하게 짓눌렀다. 그 후, 크로스 헤드(11)를 상승시켜서, U자부가 짓눌린 시험편(S2)를 꺼내고, 길이방향이 상하가 되도록 방향을 바꾸어 시험편(S3)으로 했다(도 1의 (b)). 시험편(S2, S3)은 U자부가 짓눌린 돌출 형상의 굽힘부(C)를 가지고 있다.
그 다음, 굽힘부(C)가 위를 향하도록 하여 시험편(S3)을 상기 압축 시험기의 받침대(12) 상에 재치하고, 굽힘부(C) 위쪽의 크로스 헤드(11)를 상기와 동일한 하중 및 속도로 하강시켜서, 하중을 더하여 5초 유지하고 시험편(S3)을 완전하게 짓눌렀다(도 1의 (c), (d)). 그 후, 크로스 헤드(11)를 상승시켜서, 굽힘부(C)가 짓눌려 거의 평탄하게 된 시험편(S4)을 꺼내어, 굽힘부(C)를 중심으로 하는 소정 영역의 굽힘 외면 Sk를 관찰하고, 크랙 파단의 유무를 판정했다(도 1의 (e)). 그리고, 크랙 파단까지의 구부림 횟수를 측정했다. 내구부림성의 평가 기준은, 크랙 파단까지의 구부림 횟수에 대해서, 4회 이상을 ◎, 3회를 ○, 0회~2회를 ×로 했다.
<미세 회로 형성성>
적층체의 금속층 1 표면에 패턴 구리 도금층을 L/S=25㎛/25㎛가 되도록 금속층 2를 형성했다. 계속해서, 플래시 에칭을 실시하여 금속층 1의 불필요 부분을 제거하고 회로(배선)를 형성했다.
·미세 회로 평가 1
200㎛×200㎛의 영역을 5 시야에서 관찰하여 회로 형성성을 평가했다. 5 시야에서 회로가 쇼트하고 있는 곳이 없고, 또한, 직경이 50㎛ 이상인 볼록부가 5 시야 평균으로 0.2개/(40000㎛2) 이하인 경우 「◎」로 했다. 여기서 볼록부를 가두는 최소 원의 직경을 볼록부의 직경으로 했다. 5 시야에서 회로가 쇼트하고 있는 곳이 없고, 또한, 직경이 50㎛ 이상인 볼록부가 5 시야 평균으로 0.2개/(40000㎛2)보다 많고, 1개/(40000㎛2) 미만인 경우 「○」로 했다. 5 시야에서 1곳이라도 회로가 쇼트하고 있는 곳이 있는 경우, 또는, 직경이 50㎛ 이상인 볼록부가 5 시야 평균으로 1개/(40000㎛2) 이상인 경우에는 「×」로 했다.
·미세 회로 평가 2
회로 표면에서 본 회로 하단 폭의 최대값과 최소값의 차이(㎛)를 측정하고, 5곳을 측정한 평균값으로 했다. 최대값과 최소값의 차이가 4㎛ 이하이면 양호한 회로 직선성을 가진다고 판단하여 「◎」로 했다. 또한, 상기 최대값과 최소값의 차이가 4㎛ 초과 6㎛ 이하일 때 「○」로 했다. 또한, 상기 최대값과 최소값의 차이가 6㎛ 초과 7㎛ 이하일 때 「△」로 했다. 또한, 상기 최대값과 최소값의 차이가 7㎛ 초과일때 「×」로 했다.
각 시험 조건 및 평가 결과를 표 1 및 표 2에 나타낸다.
[표 1]
Figure 112017013584429-pat00001
[표 2]
Figure 112017013584429-pat00002
(평가 결과)
실시예 1~9는 모두 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 가공 단면의 금속층 1 및 금속층 2를 EBSD로 관찰했을 때, 가공 단면에서 금속층 1 및 금속층 2은 복수의 결정립을 가지고, 금속층 1의 복수의 결정립 및 금속층 2의 복수의 결정립 중에서, 가공 단면의 수직선과 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1의 복수의 결정립 및 금속층 2의 복수의 결정립 합계 면적에 대한 면적율이, 금속층 1 및 금속층 2의 합계로 15% 이상 97% 미만이었다. 이 때문에, 내구부림성 및 회로 형성성이 모두 양호했다.
한편, 비교예 1 및 2는 상기 가공 단면의 수직선과 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1의 복수의 결정립 및 금속층 2의 복수의 결정립 합계 면적에 대한 면적율이, 금속층 1 및 금속층 2의 합계로 97% 이상이었다. 이 때문에, 회로 형성성이 불량이었다.
또한, 비교예 3 및 4는 상기 가공 단면의 수직선과 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 금속층 1의 복수의 결정립 및 금속층 2의 복수의 결정립 합계 면적에 대한 면적율이, 금속층 1 및 금속층 2의 합계로 15% 미만이었다. 이 때문에, 내구부림성이 불량이었다.
11　크로스 헤드
12　받침대
S1　시험편
S2　시험편
S3　시험편
S4　시험편
C　굽힘부
Sk　굽힘 외면

Claims (27)

  1. 세미 애디티브법, 부분적 애디티브법, 모디파이드 세미 애디티브법 또는 매립법 중 어느 하나의 방법에 따라, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법에 이용되는 적층체로서,
    상기 적층체는, 절연성 수지 기판, 금속층 1 및 금속층 2를 이 순서대로 가지고, 상기 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1 및 상기 금속층 2를 EBSD로 관찰했을 때, 상기 가공 단면에서 상기 금속층 1 및 상기 금속층 2은 각각 1개 또는 복수의 결정립을 가지며, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이, 상기 금속층 1 및 상기 금속층 2의 합계로 15% 이상 97% 미만인 프린트 배선판용 적층체.
  2. 제1항에 있어서,
    상기 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1을 EBSD로 관찰했을 때, 상기 가공 단면에서 상기 금속층 1은 1개 또는 복수의 결정립을 가지고, 상기 금속층 1의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이 40% 이상인, 프린트 배선판용 적층체.
  3. 제1항에 있어서,
    상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이, 상기 금속층 1 및 상기 금속층 2의 합계로 15% 이상 90% 이하인, 프린트 배선판용 적층체.
  4. 제2항에 있어서,
    상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이, 상기 금속층 1 및 상기 금속층 2의 합계로 15% 이상 90% 이하인, 프린트 배선판용 적층체.
  5. 제1항에 있어서,
    상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이, 상기 금속층 1 및 상기 금속층 2의 합계로 18% 이상 97% 미만인, 프린트 배선판용 적층체.
  6. 제2항에 있어서,
    상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이, 상기 금속층 1 및 상기 금속층 2의 합계로 18% 이상 97% 미만인, 프린트 배선판용 적층체.
  7. 제3항에 있어서,
    상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이, 상기 금속층 1 및 상기 금속층 2의 합계로 18% 이상 90% 이하인, 프린트 배선판용 적층체.
  8. 제4항에 있어서,
    상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 금속층 1의 1개 또는 복수의 결정립 및 상기 금속층 2의 1개 또는 복수의 결정립의 합계 면적에 대한 면적율이, 상기 금속층 1 및 상기 금속층 2의 합계로 18% 이상 90% 이하인, 프린트 배선판용 적층체.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1 및 상기 금속층 2를 관찰했을 때, 상기 금속층 2의 두께가 상기 금속층 1의 두께의 1배 이상인, 프린트 배선판용 적층체.
  10. 제9항에 있어서,
    상기 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1 및 상기 금속층 2를 관찰했을 때, 상기 금속층 2의 두께가 상기 금속층 1의 두께의 1.1배 이상인, 프린트 배선판용 적층체.
  11. 제10항에 있어서,
    상기 적층체의 두께 방향에 평행한 단면을 이온 밀링 가공한 후, 상기 가공 단면의 상기 금속층 1 및 상기 금속층 2를 관찰했을 때, 상기 금속층 2의 두께가 상기 금속층 1의 두께의 1.3배 이상인, 프린트 배선판용 적층체.
  12. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 금속층 1이 압연 동박으로 이루어지는, 프린트 배선판용 적층체.
  13. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 적층체의 두께 방향에 평행한 단면은, 상기 금속층 1이 압연 금속박인 경우 상기 적층체의 두께 방향에 평행이고 또한 압연 방향에 평행한 방향의 단면이고, 또는, 상기 금속층 1이 전해 금속박인 경우에 상기 적층체의 두께 방향에 평행이며, 또한 MD 방향에 평행한 방향의 단면인, 프린트 배선판용 적층체.
  14. 제1항 내지 제8항 중 어느 한 항에 있어서,
    구부리는 용도로 이용되는 프린트 배선판용 적층체로서, 상기 적층체의 두께 방향에 평행한 단면은 상기 적층체의 두께 방향에 평행이고, 또한 상기 구부리는 용도로 이용하는 경우에, 구부림의 굽힘축이 연장하는 방향에 대해서 수직인 방향의 단면인, 프린트 배선판용 적층체.
  15. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 적층체는 회로 또는 배선을 가지고, 상기 회로 또는 배선의 두께 방향에 평행한 단면을 이온 밀링 가공한 후에, 상기 가공 단면을 EBSD로 관찰했을 때, 상기 가공 단면에서 상기 회로 또는 배선은 복수의 결정립을 가지며, 상기 회로 또는 배선의 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 회로 또는 배선의 복수의 결정립의 합계 면적에 대한 면적율이 15% 이상 97% 미만인, 프린트 배선판용 적층체.
  16. 제9항에 있어서,
    상기 적층체는 회로 또는 배선을 가지고, 상기 회로 또는 배선의 두께 방향에 평행한 단면을 이온 밀링 가공한 후에, 상기 가공 단면을 EBSD로 관찰했을 때, 상기 가공 단면에서 상기 회로 또는 배선은 복수의 결정립을 가지며, 상기 회로 또는 배선의 복수의 결정립 중에서, 상기 가공 단면의 수직선과 상기 결정립의 <100> 결정 방향과의 각도의 차이가 15° 이내인 결정립의 합계 면적의, 상기 회로 또는 배선의 복수의 결정립의 합계 면적에 대한 면적율이 15% 이상 97% 미만인, 프린트 배선판용 적층체.
  17. 제15항에 있어서,
    상기 회로 또는 배선의 두께 방향에 평행한 단면은 상기 회로 또는 배선의 두께 방향에 평행이고 상기 회로 또는 배선이 연장하는 방향에 평행한 단면이거나, 또는, 상기 회로 또는 배선의 두께 방향에 평행이며 상기 회로 또는 배선의 폭 방향에 평행한 단면인, 프린트 배선판용 적층체.
  18. 제15항에 있어서,
    구부리는 용도로 이용되는 프린트 배선판용 적층체로서, 상기 회로 또는 배선의 두께 방향에 평행한 단면은 상기 회로 또는 배선의 두께 방향에 평행이고, 또한 상기 구부리는 용도로 이용하는 경우에, 구부림의 굽힘축이 연장하는 방향에 대해서 수직인 방향의 단면인, 프린트 배선판용 적층체.
  19. 이하의 공정 (A) 또는 (B) 중 어느 하나를 포함하는, 프린트 배선판의 제조 방법.
    (A) 제1항 내지 제8항 중 어느 한 항에 기재된 프린트 배선판용 적층체의 상기 금속층 1 및 금속층 2를 회로로 하는 공정,
    (B) 제1항 내지 제8항 중 어느 한 항에 기재된 프린트 배선판용 적층체의 상기 금속층 1을 회로로 하는 공정.
  20. 이하의 공정 (C) 또는 (D) 중 어느 하나를 포함하는, 프린트 배선판의 제조 방법.
    (C) 제9항에 기재된 프린트 배선판용 적층체의 상기 금속층 1 및 금속층 2를 회로로 하는 공정,
    (D) 제9항에 기재된 프린트 배선판용 적층체의 상기 금속층 1을 회로로 하는 공정.
  21. 이하의 공정 (E) 또는 (F) 중 어느 하나를 포함하는, 프린트 배선판의 제조 방법.
    (E) 제15항에 기재된 프린트 배선판용 적층체의 상기 금속층 1 및 금속층 2를 회로로 하는 공정,
    (F) 제15항에 기재된 프린트 배선판용 적층체의 상기 금속층 1을 회로로 하는 공정.
  22. 이하의 공정 (G) 또는 (H) 중 어느 하나를 포함하는, 프린트 배선판의 제조 방법.
    (G) 제16항에 기재된 프린트 배선판용 적층체의 상기 금속층 1 및 금속층 2를 회로로 하는 공정,
    (H) 제16항에 기재된 프린트 배선판용 적층체의 상기 금속층 1을 회로로 하는 공정.
  23. 이하의 공정 (A) 또는 (B) 중 어느 하나를 포함하는, 전자기기의 제조 방법.
    (A) 제1항 내지 제8항 중 어느 한 항에 기재된 프린트 배선판용 적층체의 상기 금속층 1 및 금속층 2를 회로로 하는 공정,
    (B) 제1항 내지 제8항 중 어느 한 항에 기재된 프린트 배선판용 적층체의 상기 금속층 1을 회로로 하는 공정.
  24. 이하의 공정 (C) 또는 (D) 중 어느 하나를 포함하는, 전자기기의 제조 방법.
    (C) 제9항에 기재된 프린트 배선판용 적층체의 상기 금속층 1 및 금속층 2를 회로로 하는 공정,
    (D) 제9항에 기재된 프린트 배선판용 적층체의 상기 금속층 1을 회로로 하는 공정.
  25. 이하의 공정 (E) 또는 (F) 중 어느 하나를 포함하는, 전자기기의 제조 방법.
    (E) 제15항에 기재된 프린트 배선판용 적층체의 상기 금속층 1 및 금속층 2를 회로로 하는 공정,
    (F) 제15항에 기재된 프린트 배선판용 적층체의 상기 금속층 1을 회로로 하는 공정.
  26. 이하의 공정 (G) 또는 (H) 중 어느 하나를 포함하는, 전자기기의 제조 방법.
    (G) 제16항에 기재된 프린트 배선판용 적층체의 상기 금속층 1 및 금속층 2를 회로로 하는 공정,
    (H) 제16항에 기재된 프린트 배선판용 적층체의 상기 금속층 1을 회로로 하는 공정.
  27. 제19항에 기재된 방법으로 제조된 프린트 배선판에 전자 부품을 탑재하는 공정을 포함하는, 전자기기를 제조하는 방법.
KR1020170018069A 2016-02-09 2017-02-09 프린트 배선판용 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법 KR102018945B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016023187 2016-02-09
JPJP-P-2016-023187 2016-02-09

Publications (2)

Publication Number Publication Date
KR20170094519A KR20170094519A (ko) 2017-08-18
KR102018945B1 true KR102018945B1 (ko) 2019-09-05

Family

ID=59498121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170018069A KR102018945B1 (ko) 2016-02-09 2017-02-09 프린트 배선판용 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법

Country Status (7)

Country Link
US (1) US10602620B2 (ko)
JP (1) JP6914046B2 (ko)
KR (1) KR102018945B1 (ko)
CN (1) CN107046769B (ko)
MY (1) MY192585A (ko)
PH (1) PH12017000036A1 (ko)
TW (1) TWI640422B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6442020B1 (ja) * 2017-10-12 2018-12-19 福田金属箔粉工業株式会社 硬質圧延銅箔及び該硬質圧延銅箔の製造方法
JP6733941B1 (ja) 2019-03-22 2020-08-05 大口マテリアル株式会社 半導体素子搭載用基板
JP6736719B1 (ja) * 2019-03-28 2020-08-05 大口マテリアル株式会社 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089910A (ja) 2011-10-21 2013-05-13 Fujikura Ltd フレキシブルプリント基板及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2070047A1 (en) * 1991-06-28 1992-12-29 Richard J. Sadey Metal foil with improved peel strength and method for making said foil
US5827604A (en) * 1994-12-01 1998-10-27 Ibiden Co., Ltd. Multilayer printed circuit board and method of producing the same
WO2002080639A1 (fr) * 2001-03-28 2002-10-10 North Corporation Panneau de cablage multicouche, procede permettant de le produire, polisseuse pour panneau de cablage multicouche et plaque de metal pour produire ledit panneau
JP2006278950A (ja) 2005-03-30 2006-10-12 Fujikura Ltd プリント配線板およびその製造方法
JP4662834B2 (ja) * 2005-10-12 2011-03-30 Ｊｘ日鉱日石金属株式会社 回路用銅又は銅合金箔
JP5207105B2 (ja) * 2007-04-16 2013-06-12 三菱マテリアル株式会社 硬質被覆層がすぐれた耐欠損性を発揮する表面被覆切削工具
JP5239292B2 (ja) * 2007-10-26 2013-07-17 三菱マテリアル株式会社 硬質被覆層がすぐれた耐欠損性を発揮する表面被覆切削工具
JP2009176770A (ja) * 2008-01-21 2009-08-06 Ube Ind Ltd 銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
JP2011014848A (ja) * 2009-07-06 2011-01-20 Mitsui Mining & Smelting Co Ltd プリント配線基板及びその製造方法
KR101690491B1 (ko) * 2009-12-25 2016-12-28 신닛테츠 수미킨 가가쿠 가부시키가이샤 가요성 회로기판 및 가요성 회로기판의 굴곡부 구조
EP2565298A1 (en) 2010-04-30 2013-03-06 JX Nippon Mining & Metals Corporation Laminate for flexible wiring
JP5698636B2 (ja) * 2011-09-27 2015-04-08 Jx日鉱日石金属株式会社 圧延銅箔
JP2014015674A (ja) * 2012-06-11 2014-01-30 Sh Copper Products Corp 圧延銅箔、および銅張積層板
JP5812074B2 (ja) * 2013-09-26 2015-11-11 株式会社三洋物産 遊技機
JP5870148B2 (ja) * 2013-11-27 2016-02-24 Ｊｘ金属株式会社 キャリア付銅箔、プリント回路板の製造方法、銅張積層板、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP6339361B2 (ja) * 2013-12-20 2018-06-06 古河電気工業株式会社 銅合金板材およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089910A (ja) 2011-10-21 2013-05-13 Fujikura Ltd フレキシブルプリント基板及びその製造方法

Also Published As

Publication number Publication date
JP6914046B2 (ja) 2021-08-04
MY192585A (en) 2022-08-29
JP2017140838A (ja) 2017-08-17
KR20170094519A (ko) 2017-08-18
CN107046769B (zh) 2019-09-13
TWI640422B (zh) 2018-11-11
CN107046769A (zh) 2017-08-15
US10602620B2 (en) 2020-03-24
US20170231101A1 (en) 2017-08-10
TW201739611A (zh) 2017-11-16
PH12017000036A1 (en) 2018-07-16

Similar Documents

Publication Publication Date Title
KR101975086B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
KR101956428B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
KR101983883B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법
US10332756B2 (en) Carrier-attached copper foil, laminate, method for manufacturing printed-wiring board and method for manufacturing electronic device
US10123433B2 (en) Carrier-attached copper foil, laminate, method for manufacturing printed-wiring board and method for manufacturing electronic device
KR101705969B1 (ko) 캐리어 부착 동박, 프린트 배선판, 적층체, 전자기기 및 프린트 배선판의 제조 방법
US10820414B2 (en) Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
JP2018145519A (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
KR102018945B1 (ko) 프린트 배선판용 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
KR20180064311A (ko) 표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
US20180288881A1 (en) Surface Treated Copper Foil, Surface Treated Copper Foil With Resin Layer, Copper Foil With Carrier, Laminate, Method For Manufacturing Printed Wiring Board, And Method For Manufacturing Electronic Device
KR20170000786A (ko) 캐리어 부착 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법
JP7033905B2 (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6872947B2 (ja) キャリア付銅箔、積層体、キャリア付銅箔の製造方法、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6821370B2 (ja) キャリア付金属箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP7002200B2 (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right