KR101983883B1 - 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법 - Google Patents

캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법 Download PDF

Info

Publication number
KR101983883B1
KR101983883B1 KR1020160099670A KR20160099670A KR101983883B1 KR 101983883 B1 KR101983883 B1 KR 101983883B1 KR 1020160099670 A KR1020160099670 A KR 1020160099670A KR 20160099670 A KR20160099670 A KR 20160099670A KR 101983883 B1 KR101983883 B1 KR 101983883B1
Authority
KR
South Korea
Prior art keywords
carrier
layer
copper foil
ultra
thin copper
Prior art date
Application number
KR1020160099670A
Other languages
English (en)
Other versions
KR20170017800A (ko
Inventor
노부아키 미야모토
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20170017800A publication Critical patent/KR20170017800A/ko
Application granted granted Critical
Publication of KR101983883B1 publication Critical patent/KR101983883B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0036—Heat treatment
    • B32B38/004—Heat treatment by physically contacting the layers, e.g. by the use of heated platens or rollers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Fluid Mechanics (AREA)
  • Thermal Sciences (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

미세 회로 형성성이 양호한 캐리어 부착 동박을 제공한다. 캐리어, 중간층, 및 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 캐리어를 벗기고, 계속해서 에칭으로 극박 구리층을 제거함으로써 노출시킨 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골(谷) 깊이 Sv가 0.181~2.922㎛인 캐리어 부착 동박.

Description

캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법{COPPER FOIL WITH CARRIER, LAMINATE, METHOD FOR MANUFACTURING PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING ELECTRONIC DEVICE}
본 발명은 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법에 관한 것이다.
프린트 배선판은 동박에 절연 기판을 접착시켜서 구리 피복(銅張) 적층판으로 한 후에, 에칭에 의해 동박 면에 도체 패턴을 형성하는 공정을 거쳐 제조되는 것이 일반적이다. 최근의 전자 기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전해, 프린트 배선판에 대해 도체 패턴의 미세화(파인 피치화)나 고주파 대응 등이 요구되고 있다.
파인 피치화에 대응하여, 최근에는 두께 9㎛ 이하, 나아가서는 두께 5㎛ 이하의 동박이 요구되고 있지만, 이러한 극박(極薄) 동박은 기계적 강도가 낮아 프린트 배선판의 제조 시에 찢어지거나, 주름이 발생하거나 하기 쉬우므로, 두께가 있는 금속박을 캐리어로서 이용하고, 이것에 박리층을 개재해서 극박 구리층을 전착(電着)시킨 캐리어 부착 동박이 등장하고 있다. 극박 구리층의 표면을 절연 기판에 맞붙여서 열압착 후, 캐리어는 박리층을 개재해서 박리 제거된다. 노출된 극박 구리층 상에 레지스트로 회로 패턴을 형성한 후에, 극박 구리층을 황산-과산화수소계의 에천트로 에칭 제거하는 방법(MSAP : Modified-Semi-Additive-Process)에 의해, 미세 회로가 형성된다.
여기서, 수지와의 접착면이 되는 캐리어 부착 동박의 극박 구리층의 표면에 대해서는, 주로 극박 구리층과 수지 기재의 박리 강도가 충분할 것, 그리고 그 박리 강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등의 후에도 충분히 유지되고 있을 것이 요구된다. 극박 구리층과 수지 기재 사이의 박리 강도를 높이는 방법으로는, 일반적으로 표면의 프로파일(요철, 거칠기)을 크게 한 극박 구리층 상에 다량의 조화(粗化) 입자를 부착시키는 방법이 대표적이다.
그러나, 프린트 배선판 중에서도 특히 미세한 회로 패턴을 형성할 필요가 있는 반도체 패키지 기판에, 이러한 프로파일(요철, 거칠기)이 큰 극박 구리층을 사용하면, 회로 에칭 시에 불필요한 구리 입자가 남아 버려, 회로 패턴 사이의 절연 불량 등의 문제가 발생한다.
이 때문에, WO2004/005588호(특허문헌 1)에서는, 반도체 패키지 기판을 비롯한 미세 회로 용도의 캐리어 부착 동박으로서, 극박 구리층의 표면에 조화 처리를 실시하지 않은 캐리어 부착 동박을 이용하는 것이 시도되어 있다. 이러한 조화 처리를 실시하지 않은 극박 구리층과 수지의 밀착성(박리 강도)은, 그 낮은 프로파일(요철, 조도(粗度), 거칠기)의 영향으로 일반적인 프린트 배선판용 동박과 비교하면 저하되는 경향이 있다. 그 때문에, 캐리어 부착 동박에 대해 한층 더 개선이 요구되고 있다.
특허문헌 1 : WO2004/005588호
캐리어 부착 동박의 개발에 있어서는, 지금까지 극박 구리층과 수지 기재의 박리 강도를 확보하는 것에 치중되어 있었다. 그 때문에, 프린트 배선판의 고밀도 실장화에 적합한 미세 회로 형성용에 적합한 캐리어 부착 동박에 관해서는 아직 충분한 검토가 이루어지지 않아, 아직 개선의 여지가 남아있다.
따라서, 본 발명은 미세 회로 형성성이 양호한 캐리어 부착 동박을 제공하는 것을 과제로 한다.
미세 회로 형성용에 적합한 캐리어 부착 동박에 대해서는, 캐리어 부착 동박의 극박 구리층측 표면의 평활성의 향상이나 미세 조화 입자의 형성을 생각할 수 있지만, 본 발명자는, 더욱 파고들어, 이하의 검토를 행했다. 즉, 미세 회로 형성성을 더욱 향상시키기 위해서는, 회로 형성시의 플래시 에칭의 시간 단축을 알아내는 것이 중요하며, 이를 위해서는, '회로 형성을 행하는 층의 두께 레인지'를 작게 하는 것이 유효한 것을 발견했다. 당해 '회로 형성을 행하는 층의 두께 레인지'는, 캐리어 및 극박 구리층(벌크)의 굴곡에 의한 벌크의 최대 두께 레인지, 또는, 극박 구리층에 조화 입자가 형성되어 있을 경우는, 당해 벌크의 굴곡과 극박 구리층에 형성된 조화 노듈(nodule)의 다리 길이를 더한 최대 두께 레인지를 나타낸다.
본 발명자는, 상기 회로 형성을 행하는 층의 두께 레인지를 작게 하기 위해서, 예의 검토한 결과, 캐리어 부착 동박을 극박 구리층측으로부터 수지 기판에 맞붙인 후, 캐리어를 벗기고, 계속해서 에칭으로 극박 구리층을 제거함으로써 노출시킨 수지 기판의 소정의 표면 성상(性狀)을 소정 범위로 제어함으로써, 상기 회로 형성을 행하는 층의 두께 레인지를 작게 할 수 있고, 이에 따라 미세 회로 형성성이 양호해지는 것을 발견했다.
본 발명은 상기 발견을 기초로 해서 완성한 것이며, 일 측면에 있어서, 캐리어, 중간층 및 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골(谷) 깊이 Sv가 0.181~2.922㎛인 캐리어 부착 동박이다.
본 발명은 다른 일 측면에 있어서, 캐리어, 중간층, 및 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 코어부의 레벨차 Sk가 0.095~0.936㎛인 캐리어 부착 동박이다.
본 발명은 또 다른 일 측면에 있어서, 캐리어, 중간층, 및 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 돌출 골부 깊이 Svk가 0.051~0.478㎛인 캐리어 부착 동박이다.
본 발명은 또 다른 일 측면에 있어서, 캐리어, 중간층, 및 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 골부의 공극 용적 Vvv가 0.003~0.020㎛3/㎛2인 캐리어 부착 동박이다.
본 발명은 또 다른 일 측면에 있어서, 캐리어, 중간층, 및 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv와 돌출 골부 깊이 Svk의 비 Sv/Svk가 3.549~10.777인 캐리어 부착 동박이다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시형태에 있어서, 본 발명의 캐리어 부착 동박이 캐리어의 한쪽의 면에 극박 구리층을 갖는 경우에 있어서, 상기 극박 구리층측 및 상기 캐리어측의 적어도 한쪽의 표면 또는 양쪽의 표면에, 또는,
본 말명의 캐리어 부착 동박이 캐리어의 양쪽의 면에 극박 구리층을 갖는 경우에 있어서, 당해 한쪽 또는 양쪽의 극박 구리층측의 표면에,
조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 갖는다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층이, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 철, 바나듐, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 하나의 단체(單體) 또는 어느 1종 이상을 포함하는 합금으로 이루어지는 층이다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시 형태에 있어서, 상기 극박 구리층 상에 수지층을 구비한다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층 상에 수지층을 구비한다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박을 사용해서 제조한 적층체이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박과 수지를 포함하는 적층체로서, 상기 캐리어 부착 동박의 단면(端面)의 일부 또는 전부가 상기 수지에 의해 덮여 있는 적층체이다.
본 발명은 또 다른 일 측면에 있어서, 하나의 본 발명의 캐리어 부착 동박을 상기 캐리어측 또는 상기 극박 구리층측으로부터, 다른 하나의 본 발명의 캐리어 부착 동박의 상기 캐리어측 또는 상기 극박 구리층측에 적층한 적층체이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 적층체를 사용한 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 적층체에 수지층과 회로의 2층을, 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로의 2층을 적어도 1회 형성한 후에, 상기 적층체의 캐리어 부착 동박으로부터 상기 극박 구리층 또는 상기 캐리어를 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 방법으로 제조된 프린트 배선판을 사용한 전자 기기의 제조 방법이다.
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 및
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고,
그 후, 세미애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 하나의 방법에 의해서, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 회로를 형성하는 공정,
상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 수지층을 형성하는 공정,
상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정, 및
상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써, 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면과 수지 기판을 적층하는 공정,
상기 캐리어 부착 동박의 수지 기판과 적층한 측과는 반대측의 극박 구리층측 표면 또는 상기 캐리어측 표면에 수지층과 회로의 2층을, 적어도 1회 마련하는 공정, 및
상기 수지층 및 회로의 2층을 형성한 후에, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 적층체의 어느 한쪽 또는 양쪽의 면에 수지층과 회로의 2층을, 적어도 1회 마련하는 공정, 및
상기 수지층 및 회로의 2층을 형성한 후에, 상기 적층체를 구성하고 있는 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명에 의하면, 미세 회로 형성성이 양호한 캐리어 부착 동박을 제공할 수 있다.
도 1의 A 내지 C는 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 따른, 회로 도금·레지스트 제거까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 2의 D 내지 F는 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 따른, 수지 및 2층째 캐리어 부착 동박 적층에서부터 레이저 구멍 뚫기까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 3의 G 내지 I는 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 따른, 비어 필 형성에서부터 1층째의 캐리어 박리까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 4의 J 내지 K는 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 따른, 플래시 에칭에서부터 범프·구리 필러 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 5는 실시예에 따른 에지 끌림부를 나타낸 회로의 단면 모식도이다.
<캐리어 부착 동박>
본 발명의 캐리어 부착 동박은, 캐리어, 중간층 및 극박 구리층을 이 순서로 구비한다. 캐리어 부착 동박 자체의 사용 방법은 공지의 사용 방법을 이용할 수 있다. 예를 들면, 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 맞붙여서 열압착 후에 캐리어를 벗기고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴에 에칭하여, 최종적으로 프린트 배선판을 제조할 수 있다.
또한, 캐리어 부착 동박은, 캐리어의 한쪽의 면에, 중간층과, 극박 구리층을 이 순서로 구비하고, 캐리어의, 극박 구리층측의 면과는 반대측의 면에, 후술의 조화 처리층이 마련되어 있어도 된다. 또한, 캐리어 부착 동박은, 캐리어의 양쪽의 면에, 중간층과, 극박 구리층을 이 순서로 구비해도 된다.
<캐리어 부착 동박과 맞붙여서 형성되는 수지 기판의 표면 성상>
미세 회로 형성성을 종래에 대해 더욱 향상시키기 위해서는, 회로 형성시의 플래시 에칭의 시간 단축을 알아내는 것이 중요하며, 이를 위해서는, '회로 형성을 행하는 층의 두께 레인지'를 작게 하는 것이 유효하다. 당해 '회로 형성을 행하는 층의 두께 레인지'는, 캐리어 및 극박 구리층(벌크)의 굴곡에 의한 벌크의 최대 두께 레인지, 또는, 극박 구리층에 조화 입자가 형성되어 있을 경우는, 당해 벌크의 굴곡과 극박 구리층에 형성된 조화 노듈의 다리 길이를 더한 최대 두께 레인지를 나타낸다. 본 발명에서는, 후술과 같이, 캐리어 부착 동박과 맞붙여서 형성되는 수지 기판의 소정의 표면 성상을 소정 범위로 제어함으로써, 캐리어 부착 동박의 표면 성상을 제어하고, 이에 따라 당해 회로 형성을 행하는 층의 두께 레인지를 제어한다.
본 발명은, 일 측면에 있어서, 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv가 0.181~2.922㎛인 캐리어 부착 동박에 관한 것이다. 이러한 구성에 의해, 캐리어 부착 동박의 표면 성상을 제어하고, 이에 따라 상기 회로 형성을 행하는 층의 두께 레인지를 작게 할 수 있어, 미세 회로 형성성이 양호해진다.
또한, 본 발명에서는, 극박 구리층 표면이 아니라, 극박 구리층의 표면 성상이 반영된 수지 기판의 표면 성상을 제어하고 있다. 이와 같이, 수지 기판을 캐리어 부착 동박과 맞붙여서 캐리어를 박리하고, 극박 구리층을 제거한 후, 에칭으로 극박 구리층을 제거했을 때의 수지 기판 표면(동박 입자의 레플리카면)을 제어한다는 것은, 극박 구리층의 표면 성상이 얼마나 수지 기판 표면에 반영되는지(특히, 조화 입자가 있는 경우는, 조화 입자(의 다리의 선단)가 얼마나 수지 기판 내에 매몰되는지)라는 관점에서 제어할 수 있기 때문에, 그 깊은 곳일수록 플래시 에칭에서 시간이 걸리는 곳(예를 들면, M-SAP 회로 형성시에 구리 잔사로서 남기 쉬운 곳)을 제어할 수 있다. 따라서, 예를 들면, M-SAP 회로 형성에 있어서는, 수지 기판측에 남는 구리 잔사의 좋고 나쁨이 품질의 양부(良否)가 된다는 점에서, 배선 형성의 마지막 요부가 되는 플래시 에칭 공정을 모의(模擬)한다면, 동박면을 직접 제어하기 보다는, 수지 기판측을 제어하는 편이 좋다고 할 수 있다.
상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv가 0.181㎛ 미만이면, 거칠기가 작아져, 수지와 동박의 밀착력이 저하되고, 배선이 탈락되기 쉬워진다는 문제가 발생한다. 또한, 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv가 2.922㎛를 초과하면, 거칠기가 커지고, 두께 레인지가 커짐으로써, 플래시 에칭에 요하는 시간이 길어진다. 여기에서, 회로의 배선폭을 유지하고자 하면, 조화 입자가 형성되어 있을 경우는 당해 조화 입자의 다리가 긴 부분이 잔사로 남거나, 회로의 에지 끌림이 커진다. 또한, 구리 잔사가 완전히 없어질 때까지 에칭 시간을 길게 하면, 배선폭은 작아져 버려, 원하는 라인/스페이스의 배선을 얻을 수 없게 되어, 미세 회로 형성성이 악화된다는 문제가 발생한다. 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv는, 0.2㎛ 이상, 0.25㎛ 이상, 0.3㎛ 이상, 0.35㎛ 이상으로 해도 되고, 2.9㎛ 이하, 2.5㎛ 이하, 2.35㎛ 이하, 2㎛ 이하, 1.4㎛ 이하, 1㎛ 이하, 0.67㎛ 이하, 0.6㎛ 이하로 하는 것이 바람직하다.
본 발명은 다른 일 측면에 있어서, 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 코어부의 레벨차 Sk가 0.095~0.936㎛인 캐리어 부착 동박에 관한 것이다. 이러한 구성에 의해, 캐리어 부착 동박의 표면 성상을 제어하고, 이에 따라 상기 회로 형성을 행하는 층의 두께 레인지를 작게 할 수 있어, 미세 회로 형성성이 양호해진다. 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 코어부의 레벨차 Sk가 0.095㎛ 미만이면, 거칠기 단면선의 코어부가 작아져, 수지와 동박의 밀착력이 저하되고, 배선이 탈락되기 쉬워진다는 문제가 발생한다. 또한, 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 코어부의 레벨차 Sk가 0.936㎛를 초과하면, 거칠기 단면선의 코어부가 커지고, 두께 레인지가 커짐으로써, 플래시 에칭에 요하는 시간이 길어진다. 여기에서, 회로의 배선폭을 유지하고자 하면, 조화 입자가 형성되어 있을 경우는 당해 조화 입자의 다리가 긴 부분이 잔사로 남거나, 회로의 에지 끌림이 커진다. 또한, 구리 잔사가 완전히 없어질 때까지 에칭 시간을 길게 하면, 배선폭은 작아져 버려, 원하는 라인/스페이스의 배선을 얻을 수 없게 되어, 미세 회로 형성성이 악화된다는 문제가 발생한다. 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 코어부의 레벨차 Sk는, 0.1㎛ 이상, 0.15㎛ 이상, 0.2㎛ 이상, 0.25㎛ 이상으로 해도 되고, 0.9㎛ 이하, 0.85㎛ 이하, 0.8㎛ 이하, 0.75㎛ 이하, 0.48㎛ 이하, 0.35㎛ 이하, 0.3㎛ 이하로 하는 것이 바람직하다.
본 발명은 또 다른 일 측면에 있어서, 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 돌출 골부 깊이 Svk가 0.051~0.478㎛인 캐리어 부착 동박에 관한 것이다. 이러한 구성에 의해, 캐리어 부착 동박의 표면 성상을 제어하고, 이에 따라 상기 회로 형성을 행하는 층의 두께 레인지를 작게 할 수 있어, 미세 회로 형성성이 양호해진다. 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 돌출 골부 깊이 Svk가 0.051㎛ 미만이면, 거칠기가 작아져, 수지와 동박의 밀착력이 저하되고, 배선이 탈락되기 쉬워진다는 문제가 발생한다. 또한, 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 돌출 골부 깊이 Svk가 0.478㎛를 초과하면, 거칠기가 커지고, 두께 레인지가 커짐으로써, 플래시 에칭에 요하는 시간이 길어진다. 여기에서, 회로의 배선폭을 유지하고자 하면, 조화 입자가 형성되어 있을 경우는 당해 조화 입자의 다리가 긴 부분이 잔사로 남거나, 회로의 에지 끌림이 커진다. 또한, 구리 잔사가 완전히 없어질 때까지 에칭 시간을 길게 하면, 배선폭은 작아져 버려, 원하는 라인/스페이스의 배선을 얻을 수 없게 되어, 미세 회로 형성성이 악화된다는 문제가 발생한다. 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 돌출 골부 깊이 Svk는, 0.06㎛ 이상, 0.07㎛ 이상, 0.08㎛ 이상, 0.09㎛ 이상으로 해도 되고, 0.45㎛ 이하, 0.4㎛ 이하, 0.35㎛ 이하, 0.3㎛ 이하, 0.210㎛ 이하, 0.164㎛ 이하, 0.160㎛ 이하로 하는 것이 바람직하다.
본 발명은 또 다른 일 측면에 있어서, 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 골부의 공극 용적 Vvv가 0.003~0.020㎛3/㎛2인 캐리어 부착 동박에 관한 것이다. 이러한 구성에 의해, 캐리어 부착 동박의 표면 성상을 제어하고, 이에 따라 상기 회로 형성을 행하는 층의 두께 레인지를 작게 할 수 있어, 미세 회로 형성성이 양호해진다. 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 골부의 공극 용적 Vvv가 0.003㎛3/㎛2 미만이면, 거칠기가 작아져, 수지와 동박의 밀착력이 저하되고, 배선이 탈락되기 쉬워진다는 문제가 발생한다. 또한, 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 골부의 공극 용적 Vvv가 0.020㎛3/㎛2를 초과하면, 거칠기가 커지고, 두께 레인지가 커짐으로써, 플래시 에칭에 요하는 시간이 길어진다. 여기에서, 회로의 배선폭을 유지하고자 하면, 조화 입자가 형성되어 있을 경우는 당해 조화 입자의 다리가 긴 부분이 잔사로 남거나, 회로의 에지 끌림이 커진다. 또한, 구리 잔사가 완전히 없어질 때까지 에칭 시간을 길게 하면, 배선폭은 작아져 버려, 원하는 라인/스페이스의 배선을 얻을 수 없게 되어, 미세 회로 형성성이 악화된다는 문제가 발생한다. 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 골부의 공극 용적 Vvv는, 0.004㎛3/㎛2 이상, 0.005㎛3/㎛2 이상, 0.006㎛3/㎛2 이상, 0.007㎛3/㎛2 이상으로 해도 되고, 0.018㎛3/㎛2 이하, 0.017㎛3/㎛2 이하, 0.016㎛3/㎛2 이하, 0.015㎛3/㎛2 이하, 0.010㎛3/㎛2 이하, 0.009㎛3/㎛2 이하, 0.008㎛3/㎛2 이하, 0.007㎛3/㎛2 이하로 하는 것이 바람직하다.
본 발명은 또 다른 일 측면에 있어서, 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv와 돌출 골부 깊이 Svk의 비 Sv/Svk가 3.549~10.777인 캐리어 부착 동박에 관한 것이다. 이러한 구성에 의해, 캐리어 부착 동박의 표면 성상을 제어하고, 이에 따라 상기 회로 형성을 행하는 층의 두께 레인지를 작게 할 수 있어, 미세 회로 형성성이 양호해진다. 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv와 돌출 골부 깊이 Svk의 비 Sv/Svk가 3.549 미만이면, 거칠기가 작아져, 수지와 동박의 밀착력이 저하되고, 배선이 탈락되기 쉬워진다는 문제가 발생한다. 또한, 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv와 돌출 골부 깊이 Svk의 비 Sv/Svk가 10.777을 초과하면, 국소적으로 표면의 거칠기(울퉁불퉁한 부분)가 큰 개소의 발생 빈도가 서서히 커져, 실용상 문제가 되는 레벨의 발생 빈도가 되고, 그 결과, 미세 회로 형성성이 불량이 되는 원인이 된다. 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv와 돌출 골부 깊이 Svk의 비 Sv/Svk는, 3.6 이상, 4 이상, 4.5 이상, 5 이상으로 해도 되고, 10.5 이하, 10 이하, 9.5 이하, 9 이하, 8.5 이하, 8.300 이하, 7.000 이하로 하는 것이 바람직하다.
<캐리어>
본 발명에 사용할 수 있는 캐리어는 전형적으로는 금속박 또는 수지 필름이며, 예를 들면 동박, 구리 합금박, 니켈박, 니켈 합금박, 철박, 철 합금박, 스테인리스박, 알루미늄박, 알루미늄 합금박, 절연 수지 필름, 폴리이미드 필름, LCP(액정 폴리머) 필름, 불소 수지 필름, 폴리아미드 필름, PET 필름의 형태로 제공된다.
본 발명에 사용할 수 있는 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티타늄이나 스테인리스의 드럼 상에 구리를 전해 석출해서 제조되고, 압연 동박은 압연롤에 의한 소성(塑性) 가공과 열처리를 반복해서 제조된다. 동박의 재료로서는 터프 피치 구리(JIS H3100 합금 번호 C1100)나 무산소 구리(JIS H3100 합금 번호 C1020 또는 JIS H3510 합금 번호 C1011)와 같은 고순도의 구리 외, 예를 들면 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 코르손계 구리 합금과 같은 구리 합금도 사용 가능하다. 또한, 본 명세서에 있어서 용어 '동박'을 단독으로 사용했을 때에는 구리 합금박도 포함하는 것으로 한다.
본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 수행함에 있어서 적당한 두께로 적절히 조절하면 되고, 예를 들면 5㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면 생산 코스트가 높아지므로 일반적으로는 35㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 8~70㎛이며, 보다 전형적으로는 12~70㎛이고, 보다 전형적으로는 18~35㎛이다. 또한, 원료 코스트를 저감하는 관점에서는 캐리어의 두께는 작은 것이 바람직하다. 그 때문에, 캐리어의 두께는, 전형적으로는 5㎛ 이상 35㎛ 이하이며, 바람직하게는 5㎛ 이상 18㎛ 이하이고, 바람직하게는 5㎛ 이상 12㎛ 이하이고, 바람직하게는 5㎛ 이상 11㎛ 이하이고, 바람직하게는 5㎛ 이상 10㎛ 이하이다. 또한, 캐리어의 두께가 작을 경우에는, 캐리어의 통박(通箔)시에 접힘 주름이 발생하기 쉽다. 접힘 주름의 발생을 방지하기 위해, 예를 들면 캐리어 부착 동박 제조 장치의 반송롤을 평활하게 하는 것이나, 반송롤과, 그 다음의 반송롤의 거리를 짧게 하는 것이 유효하다. 또한, 프린트 배선판의 제조 방법의 하나인 매립 공법(임베디드법(Embedded Process))에 캐리어 부착 동박이 사용되는 경우에는, 캐리어의 강성이 높을 필요가 있다. 그 때문에, 매립 공법에 사용하는 경우에는, 캐리어의 두께는 18㎛ 이상 300㎛ 이하인 것이 바람직하고, 25㎛ 이상 150㎛ 이하인 것이 바람직하고, 35㎛ 이상 100㎛ 이하인 것이 바람직하고, 35㎛ 이상 70㎛ 이하인 것이 보다 더 바람직하다.
또한, 캐리어의 극박 구리층을 마련하는 측의 표면과는 반대측의 표면에 조화 처리층을 마련해도 된다. 당해 조화 처리층을 공지의 방법을 사용해서 마련해도 되고, 후술의 조화 처리에 의해 마련해도 된다. 캐리어의 극박 구리층을 마련하는 측의 표면과는 반대측의 표면에 조화 처리층을 마련하는 것은, 캐리어를 당해 조화 처리층을 갖는 표면측으로부터 수지 기판 등의 지지체에 적층할 때, 캐리어와 수지 기판이 박리되기 어려워진다는 이점을 갖는다.
본 발명의 상술한 캐리어 부착 동박과 맞붙여서 형성되는 수지 기판의 표면 성상은, 캐리어의 극박 구리층측 표면 형태를 조정함으로써 제어할 수 있다.
본 발명의 캐리어는, 이하의 제작 방법 A~K 중 어느 하나에 의해 제작할 수 있다.
·캐리어의 제작 방법 A
평활 폴리이미드 필름을 준비한다. 당해 평활 폴리이미드 필름으로는, 예를 들어, UPILEX(Ube Industries, Ltd. 제품), KAPTON(DuPont/도레이 CO., LTD. 제품), APICAL(KANEKA CORPORATION 제품) 등을 사용할 수 있다. 또한, 평활 폴리이미드 필름으로는 BPDA계 또는 BPDA-PPD계 폴리이미드 필름, PMDA계 또는 PMDA-ODA계 폴리이미드 필름을 이용하는 것이 바람직하다. 여기서, BPDA는 비페닐테트라카르복실산 이무수물, PPD는 파라페닐렌 디아민, PMDA는 피로멜리트산 무수물, ODA는 4,4'-디아미노디페닐에테르를 의미한다. 그리고, 평활 폴리이미드 필름을 표면의 오염 물질의 제거와 표면의 개질을 행하기 위해서, 플라즈마 처리한다. 플라즈마 처리 조건과 표면 형상의 관계를 미리 취득함으로써, 소정의 조건으로 플라즈마 처리해서 원하는 표면 형상을 갖는 폴리이미드 필름을 얻을 수 있다.
여기에서, 플라즈마 처리 전의 평활 폴리이미드 필름의 극박 구리층을 마련할 예정인 측의 표면의 십점 평균 거칠기 Rz(JIS B0601 1994)는 0.5~18㎚로 하고, 플라즈마 처리 후의 십점 평균 거칠기 Rz(JIS B0601 1994)는 2.5~20㎚로 한다.
예를 들면, 플라즈마 처리의 경우에서는, 플라즈마 전력이 높을수록 표면 거칠기 Rz가 커진다. 또한, 플라즈마 처리는 이하와 같이 행한다. 즉, 폴리이미드 필름을 진공 장치 내에 세팅해서 진공 배기 후, 산소를 챔버 내에 도입하고, 챔버 압력을 5~12Pa로 조정한다. 그 후, 플라즈마 처리의 전력을 100~200W로 해서 20~40초간 플라즈마 처리를 행한다.
플라즈마 처리 전후의 표면 거칠기의 측정은, 이하의 장치를 사용해서 다음의 측정 조건으로 행할 수 있다.
장치 : 시마즈세이사쿠쇼제 주사형 프로브 현미경 SPM-9600
조건 : 다이나믹 모드
주사 범위 : 1㎛×1㎛
화소수 : 512×512
·캐리어의 제작 방법 B
티타늄제의 회전 드럼(전해 드럼)을 준비하고, 당해 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서, 연삭 숫돌 연마재 입도: #3000, 숫돌 회전 속도: 500rpm으로 연삭한다. 다음으로, 전해조 안에, 상기 전해 드럼과, 드럼의 주위에 소정의 극간 거리를 두고 전극을 배치한다. 다음으로, 전해조에서 하기 조건으로 전해를 행하고, 전해 드럼을 회전시키면서 당해 전해 드럼의 표면에 구리를 석출시킨다.
<전해액 조성>
구리 : 80~110g/L
황산 : 70~110g/L
염소 : 10~100질량ppm
<제조 조건>
전류 밀도 : 50~200A/dm2
전해액 온도 : 40~70℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
다음으로, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 이것을 캐리어로 한다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 드럼면측(석출면측과는 반대측의 면, 광택면측)에 실시한다.
·캐리어의 제작 방법 C
이하의 전해액을 사용해서, 전해 동박을 제작한다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 석출면측(드럼측과는 반대측의 면, 광택을 가짐)에 실시한다.
<전해액 조성>
구리 : 90~110g/L
황산 : 90~110g/L
염소 : 50~100ppm
레벨링제1(비스(3설포프로필)디설피드) : 10~30ppm
레벨링제2(아민 화합물) : 10~30ppm
상기 아민 화합물에는 이하의 화학식의 아민 화합물을 사용할 수 있다.
또한, 본 발명에 사용되는 전해, 표면 처리 또는 도금 등에 사용되는 처리액의 잔부는 특별히 명기하지 않는 한 물이다.
[화학식 1]
Figure 112016076049883-pat00001
(상기 화학식 중, R1 및 R2는 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1군에서 선택되는 것임)
<제조 조건>
전류 밀도 : 70~100A/dm2
전해액 온도 : 50~60℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
·캐리어의 제작 방법 D
티타늄제의 회전 드럼(전해 드럼)을 준비하고, 당해 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서, 연삭 숫돌 연마재 입도: #1000, 숫돌 회전 속도: 500rpm으로 연삭한다. 다음으로, 전해조 안에, 상기 전해 드럼과 드럼의 주위에 소정의 극간 거리를 두고 전극을 배치한다. 다음으로, 전해조에서 하기 조건으로 전해를 행하고, 전해 드럼을 회전시키면서 당해 전해 드럼의 표면에 구리를 석출시킨다.
<전해액 조성>
구리 : 80~110g/L
황산 : 70~110g/L
염소 : 10~100질량ppm
<제조 조건>
전류 밀도 : 50~200A/dm2
전해액 온도 : 40~70℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
다음으로, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 광택면측에, 상기 캐리어의 제작 방법 C에 기재된 액 조성을 갖는 도금액으로 도금업한다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 광택면측에 실시한다.
·캐리어의 제작 방법 E
티타늄제의 회전 드럼(전해 드럼)을 준비하고, 당해 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서, 연삭 숫돌 연마재 입도: #1000, 숫돌 회전 속도: 500rpm으로 연삭한다. 다음으로, 전해조 안에, 상기 전해 드럼과, 드럼의 주위에 소정의 극간 거리를 두고 전극을 배치한다. 다음으로, 전해조에서 하기 조건으로 전해를 행하고, 전해 드럼을 회전시키면서 당해 전해 드럼의 표면에 구리를 석출시킨다.
<전해액 조성>
구리 : 80~110g/L
황산 : 70~110g/L
염소 : 10~100질량ppm
<제조 조건>
전류 밀도 : 50~200A/dm2
전해액 온도 : 40~70℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
다음으로, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 광택면측에, 과산화수소/황산계 에칭액으로 표면 처리한 것을 캐리어로 한다. 당해 표면 처리로서는, 예를 들면, 이하의 조건에 의한 스프레이 에칭 처리를 행할 수 있다.
(스프레이 에칭 처리 조건)
·에칭 형식 : 스프레이 에칭
·스프레이 노즐 : 풀-콘형
·스프레이 압력 : 0.10MPa
·에칭액 온도 : 30℃
·에칭액 조성 :
첨가제 : 미쓰비시 가스 카가쿠제 CPB-38(과산화수소 35.0w/w%(40w/v%), 황산 3.0w/w%(3.5w/v%) : 1/4 희석으로 한 후, 황산을 소정량 첨가해서 조성 : 과산화수소 10w/v%, 황산 2w/v%로 사용한다.
또한, 전해 동박에의 중간층의 형성은, 전해 동박의 광택면측에 실시한다.
·캐리어의 제작 방법 F
JIS-H3100에 규격하는 무산소 구리에 Sn을 1200wtppm 첨가한 조성의 구리 잉곳을 제조하고, 800~900℃에서 열간 압연을 행한 후, 300~700℃의 연속 풀림 라인에서 풀림과 냉간 압연을 1회 반복해서 1~2㎜ 두께의 압연판을 얻는다. 이 압연판을 600~800℃의 연속 풀림 라인에서 풀림해서 재결정시키고, 7~50㎛의 두께까지 압하율을 95~99.7%로 해서 최종 냉간 압연하여, 압연 동박을 제작하고, 이것을 캐리어로 한다.
여기에서, 최종 냉간 압연의 최종 패스와 최종 냉간 압연의 최종 패스의 1개 전의 패스의 양쪽의 유막(油膜) 당량을 모두 23000으로 조정한다. 유막 당량은 하기 식으로 나타내어진다.
(유막 당량) = {(압연유 점도, 40℃의 동점도; cSt) × (압연 속도; m/분)} / {(재료의 항복 응력; ㎏/㎜2) × (롤 바이트각; rad)}
·캐리어의 제작 방법 G
티타늄제의 회전 드럼(전해 드럼)을 준비하고, 당해 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서, 연삭 숫돌 연마재 점도: #1500, 숫돌 회전 속도: 500rpm으로 연삭한다. 다음으로, 전해조 안에, 상기 전해 드럼과, 드럼의 주위에 소정의 극간 거리를 두고 전극을 배치한다. 다음으로, 전해조에서 하기 조건으로 전해를 행하고, 전해 드럼을 회전시키면서 당해 전해 드럼의 표면에 구리를 석출시킨다.
<전해액 조성>
구리 : 80~110g/L
황산 : 70~110g/L
염소 : 10~100질량ppm
<제조 조건>
전류 밀도 : 50~200A/dm2
전해액 온도 : 40~70℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
다음으로, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 이것을 캐리어로 한다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 광택면측에 실시한다.
·캐리어의 제작 방법 H
티타늄제의 회전 드럼(전해 드럼)을 준비하고, 당해 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서, 연삭 숫돌 연마재 입도: #1000, 숫돌 회전 속도: 500rpm으로 연삭한다. 다음으로, 전해조 안에, 상기 전해 드럼과, 드럼의 주위에 소정의 극간 거리를 두고 전극을 배치한다. 다음으로, 전해조에서 하기 조건으로 전해를 행하고, 전해 드럼을 회전시키면서 당해 전해 드럼의 표면에 구리를 석출시킨다.
<전해액 조성>
구리 : 80~110g/L
황산 : 70~110g/L
염소 : 10~100질량ppm
<제조 조건>
전류 밀도 : 50~200A/dm2
전해액 온도 : 40~70℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
다음으로, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 이것을 캐리어로 한다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 광택면측에 실시한다.
·캐리어의 제작 방법 I
티타늄제의 회전 드럼(전해 드럼)을 준비하고, 당해 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서, 연삭 숫돌 연마재 입도: F500, 숫돌 회전 속도: 500rpm으로 연삭한다. 다음으로, 전해조 안에, 상기 전해 드럼과, 드럼의 주위에 소정의 극간 거리를 두고 전극을 배치한다. 다음으로, 전해조에서 하기 조건으로 전해를 행하고, 전해 드럼을 회전시키면서 당해 전해 드럼의 표면에 구리를 석출시킨다.
<전해액 조성>
구리 : 80~110g/L
황산 : 70~110g/L
염소 : 10~100질량ppm
<제조 조건>
전류 밀도 : 50~200A/dm2
전해액 온도 : 40~70℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
다음으로, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 이것을 캐리어로 한다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 광택면측에 실시한다.
·캐리어의 제작 방법 J
티타늄제의 회전 드럼(전해 드럼)을 준비하고, 당해 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서, 연삭 숫돌 연마재 입도: F320, 숫돌 회전 속도: 500rpm으로 연삭한다. 다음으로, 전해조 안에, 상기 전해 드럼과, 드럼의 주위에 소정의 극간 거리를 두고 전극을 배치한다. 다음으로, 전해조에서 하기 조건으로 전해를 행하고, 전해 드럼을 회전시키면서 당해 전해 드럼의 표면에 구리를 석출시킨다.
<전해액 조성>
구리 : 80~110g/L
황산 : 70~110g/L
염소 : 10~100질량ppm
<제조 조건>
전류 밀도 : 50~200A/dm2
전해액 온도 : 40~70℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
다음으로, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 이것을 캐리어로 한다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 광택면측에 실시한다.
·캐리어의 제작 방법 K
이하의 전해액을 사용해서, 전해 동박을 제작한다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 매트면측(석출면측, 드럼측과는 반대측의 면)에 실시한다.
<전해액 조성>
구리 : 70~130g/L
황산 : 70~130g/L
염소 : 30~100ppm
아교: 0.05~3ppm
<제조 조건>
전류 밀도 : 70~100A/dm2
전해액 온도 : 50~60℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
<중간층>
캐리어의 편면(片面) 또는 양면 상에는 중간층을 마련한다. 캐리어와 중간층 사이에는 다른 층을 마련해도 된다. 본 발명에서 사용하는 중간층은, 캐리어 부착 동박이 절연 기판에의 적층 공정 전에는 캐리어로부터 극박 구리층이 박리되기 어려운 한편, 절연 기판에의 적층 공정 후에는 캐리어로부터 극박 구리층이 박리 가능해지는 구성이면 특별히 한정되지 않는다. 예를 들면, 본 발명의 캐리어 부착 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군에서 선택되는 1종 또는 2종 이상을 포함해도 된다. 또한, 중간층은 복수의 층이어도 된다.
또한, 예를 들면, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn으로 구성된 원소군에서 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn으로 구성된 원소군에서 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층, 혹은, 유기물층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn으로 구성된 원소군에서 선택된 1종 또는 2종 이상의 원소의 수화물 또는 산화물로 이루어지는 층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn으로 구성된 원소군에서 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn으로 구성된 원소군에서 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층, 혹은, 유기물층을 형성함으로써 구성할 수 있다.
중간층을 편면에만 마련할 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 마련하는 것이 바람직하다. 또한, 중간층을 크로메이트 처리나 아연 크로메이트 처리나 도금 처리로 마련했을 경우에는, 크롬이나 아연 등, 부착한 금속의 일부는 수화물이나 산화물로 되어 있는 경우가 있을 것으로 생각된다.
또한, 예를 들면, 중간층은 캐리어 위에, 니켈, 니켈-인 합금 또는 니켈-코발트 합금과, 크롬이 이 순서로 적층되어 구성할 수 있다. 니켈과 구리의 접착력은 크롬과 구리의 접착력보다도 높으므로, 극박 구리층을 박리할 때에, 극박 구리층과 크롬의 계면에서 박리되게 된다. 또한, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 구리층으로 확산되어 가는 것을 방지하는 배리어 효과가 기대된다. 중간층에 있어서의 니켈의 부착량은 바람직하게는 100㎍/dm2 이상 40000㎍/dm2 이하, 보다 바람직하게는 100㎍/dm2 이상 4000㎍/dm2 이하, 보다 바람직하게는 100㎍/dm2 이상 2500㎍/dm2 이하, 보다 바람직하게는 100㎍/dm2 이상 1000㎍/dm2 미만이며, 중간층에 있어서의 크롬 부착량은 5㎍/dm2 이상 100㎍/dm2 이하인 것이 바람직하다. 중간층을 편면에만 마련할 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 마련하는 것이 바람직하다.
또한, 중간층이 포함하는 유기물은 질소 함유 유기 화합물, 황 함유 유기 화합물 및 카르복시산으로 이루어지는 군에서 선택되는 1종 이상의 유기물인 것이 바람직하다. 구체적인 질소 함유 유기 화합물로서는, 치환기를 갖는 트리아졸 화합물인 1,2,3-벤조트리아졸, 카르복시벤조트리아졸, N',N'-비스(벤조트리아졸릴메틸)우레아, 1H-1,2,4-트리아졸 및 3-아미노-1H-1,2,4-트리아졸 등을 사용하는 것이 바람직하다.
황 함유 유기 화합물에는, 메르캅토벤조티아졸, 2-메르캅토벤조티아졸나트륨, 티오시아누르산 및 2-벤즈이미다졸티올 등을 사용하는 것이 바람직하다.
카르복시산으로서는, 특히 모노카르복시산을 사용하는 것이 바람직하며, 그 중에서도 올레산, 리놀산 및 리놀렌산 등을 사용하는 것이 바람직하다.
<극박 구리층>
중간층 상에는 극박 구리층을 마련한다. 중간층과 극박 구리층 사이에는 다른 층을 마련해도 된다. 극박 구리층은 황산구리, 피로인산구리, 술팜산구리, 시안화구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있으며, 일반적인 전해 동박에 사용되고, 고전류 밀도에서의 동박 형성이 가능한 점에서 황산구리욕이 바람직하다. 또한, 극박 구리층을 형성하기 위한 전해욕에는 극박 구리층의 표면의 평활성을 높이거나, 또는, 광택을 높이는 효과를 갖는 첨가제, 및/또는, 광택제를 사용하는 것이 바람직하다. 당해 극박 구리층의 표면의 평활성을 높이거나, 또는, 광택을 높이는 효과를 갖는 첨가제, 및/또는, 광택제로서는 공지의 것을 사용할 수 있다. 극박 구리층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들면 12㎛ 이하이다. 전형적으로 0.01~12㎛이며, 보다 전형적으로는 0.1~10㎛이며, 보다 전형적으로는 0.2~9㎛이며, 보다 전형적으로는 0.3~8㎛이며, 보다 전형적으로는 0.5~7㎛이며, 보다 전형적으로는 1~5㎛, 더욱 전형적으로 1.5~5㎛, 더욱 전형적으로 2~5㎛이다. 또한, 캐리어의 양면에 극박 구리층을 마련해도 된다.
본 발명의 캐리어 부착 동박을 사용하여 적층체(구리 피복 적층판 등)를 제작할 수 있다. 당해 적층체로서는, 예를 들면 '극박 구리층/중간층/캐리어/수지 또는 프리프레그'의 순으로 적층된 구성이어도 되고, '캐리어/중간층/극박 구리층/수지 또는 프리프레그'의 순으로 적층된 구성이어도 되고, '극박 구리층/중간층/캐리어/수지 또는 프리프레그/캐리어/중간층/극박 구리층'의 순으로 적층된 구성이어도 되고, '캐리어/중간층/극박 구리층/수지 또는 프리프레그/극박 구리층/중간층/ 캐리어'의 순으로 적층된 구성이어도 된다. 상기 수지 또는 프리프레그는 후술하는 수지층이어도 되고, 후술하는 수지층에 사용하는 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또한, 캐리어 부착 동박은 평면에서 볼 때 수지 또는 프리프레그보다 작아도 된다.
<조화 처리 및 기타 표면 처리>
극박 구리층의 표면 또는 캐리어 표면 중 어느 한쪽 또는 양쪽에는, 예를 들면 절연 기판과의 밀착성을 양호하게 하거나 하기 위해 조화 처리를 실시함으로써 조화 처리층을 마련해도 된다. 조화 처리는, 예를 들면, 구리 또는 구리 합금으로 조화 입자를 형성함에 의해 행할 수 있다. 조화 처리는 미세한 것이어도 된다. 조화 처리층은, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 철, 바나듐, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 하나의 단체(單體) 또는 어느 1종 이상을 포함하는 합금으로 이루어지는 층 등이어도 된다. 또한, 구리 또는 구리 합금으로 조화 입자를 형성한 후, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 이차 입자나 삼차 입자를 마련하는 조화 처리를 더 행할 수도 있다. 그 후에, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열층 또는 방청층을 형성해도 되고, 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 더 실시해도 된다. 또는 조화 처리를 행하지 않고, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열층 또는 방청층을 형성하고, 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 더 실시해도 된다. 즉, 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 형성해도 되고, 극박 구리층의 표면 또는 캐리어의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 형성해도 된다. 또한, 상술한 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층은 각각 복수의 층으로 형성되어도 된다(예를 들면 2층 이상, 3층 이상 등).
본 발명의 조화 처리는, 이하의 a~g 중 어느 하나의 조건에 의해 행할 수 있다.
·조화 조건 a
액 조성
Cu : 10~20g/L
Co : 1~10g/L
Ni : 1~10g/L
pH : 1~4
액온 : 50~60℃
전류 밀도 Dk : 30~40A/dm2
시간 : 0.2~1초
조화 처리층의 중량 두께를 0.05㎛±0.02㎛의 범위로 조정한다.
또한, 조화 처리의 중량 두께는 이하와 같이 산출한다.
조화 처리의 중량 두께(㎛)=((조화 처리 후의 샘플 중량(g)) - (조화 처리 전의 샘플 중량(g)) / (구리의 밀도 8.94(g/㎤) × (샘플의 조화 처리를 갖는 평면의 면적)(㎠)) × 10000(㎛/㎝)
·조화 조건 b
액 조성
Cu : 10~20g/L
Co : 1~10g/L
Ni : 1~10g/L
pH : 1~4
액온 : 50~60℃
전류 밀도 Dk : 20~30A/dm2
시간 : 1~3초
조화 처리층의 중량 두께를 0.15㎛±0.04㎛의 범위로 조정한다.
·조화 조건 c
액 조성
Cu : 10~20g/L
Co : 1~10g/L
Ni : 1~10g/L
pH : 1~4
액온 : 40~50℃
전류 밀도 Dk : 20~30A/dm2
시간 : 5~8초
조화 처리층의 중량 두께를 0.25㎛±0.05㎛의 범위로 조정한다.
·조화 조건 d
조화 처리 1 → 조화 처리 2의 순으로 행한다.
(1) 조화 처리 1
액 조성 : Cu: 10~20g/L, H2SO4: 50~100g/L
액온 : 25~50℃
전류 밀도 : 0.5~54A/dm2
쿨롬양 : 2~67As/dm2
(2) 조화 처리 2
액 조성 : Cu: 10~20g/L, Ni: 5~15g/L, Co: 5~15g/L
pH : 2~3
액온 : 30~50℃
전류 밀도 : 20~46A/dm2
쿨롬양 : 31~45As/dm2
조화 처리 1, 조화 처리 2의 총 조화 처리층의 중량 두께를 0.35㎛±0.05㎛의 범위로 조정한다.
·조화 조건 e
조화 처리 1 → 조화 처리 2의 순으로 행한다.
(1) 조화 처리 1
(액 조성 1)
Cu : 15~35g/L
H2SO4 : 10~150g/L
W : 10~50㎎/L
도데실황산나트륨 : 10~50㎎/L
As : 50~200㎎/L
(전기 도금 조건 1)
온도 : 30~70℃
전류 밀도 : 30~115A/dm2
조화 쿨롬양 : 20~450As/dm2
도금 시간 : 0.5~15초
(2) 조화 처리 2
(액 조성 2)
Cu : 20~80g/L
H2SO4 : 50~200g/L
(전기 도금 조건 2)
온도 : 30~70℃
전류 밀도 : 3~48A/dm2
조화 쿨롬양 : 20~250As/dm2
도금 시간 : 1~50초
조화 처리 1, 조화 처리 2의 총 조화 처리층의 중량 두께를 0.40㎛±0.05㎛의 범위로 조정한다.
·조화 조건 f
조화 처리 1 → 조화 처리 2의 순으로 행한다.
(1) 조화 처리 1
(액 조성 1)
Cu : 15~35g/L
H2SO4 : 10~150g/L
W : 1~50㎎/L
도데실황산나트륨 : 1~50㎎/L
As : 1~200㎎/L
(전기 도금 조건 1)
온도 : 30~70℃
전류 밀도 : 20~105A/dm2
조화 쿨롬양 : 50~500As/dm2
도금 시간 : 0.5~20초
(2) 조화 처리 2
(액 조성 2)
Cu : 20~80g/L
H2SO4 : 50~200g/L
(전기 도금 조건 2)
온도 : 30~70℃
전류 밀도 : 3~48A/dm2
조화 쿨롬양 : 50~300As/dm2
도금 시간 : 1~60초
조화 처리 1, 조화 처리 2의 총 조화 처리층의 중량 두께를 0.50㎛±0.05㎛의 범위로 조정한다.
·조화 조건 g
조화 처리 1 → 조화 처리 2의 순으로 행한다.
(1) 조화 처리 1
(액 조성 1)
Cu : 10~40g/L
H2SO4 : 10~150g/L
(전기 도금 조건 1)
온도 : 30~70℃
전류 밀도 : 24~112A/dm2
조화 쿨롬양 : 70~600As/dm2
도금 시간 : 5~30초
(2) 조화 처리 2
(액 조성 2)
Cu : 30~90g/L
H2SO4 : 50~200g/L
(전기 도금 조건 2)
온도 : 30~70℃
전류 밀도 : 4~49A/dm2
조화 쿨롬양 : 70~400As/dm2
도금 시간 : 5~65초
조화 처리 1, 조화 처리 2의 총 조화 처리층의 중량 두께를 0.60㎛±0.05㎛의 범위로 조정한다.
내열층, 방청층으로서는 공지의 내열층, 방청층을 사용할 수 있다. 예를 들면, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티타늄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈륨의 군에서 선택되는 1종 이상의 원소를 포함하는 층이어도 되고, 전술의 원소로 이루어지는 금속층 또는 합금층이어도 된다. 또한, 내열층 및/또는 방청층은 전술한 원소를 포함하는 산화물, 질화물, 규화물을 포함해도 된다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금을 포함하는 층이어도 된다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 된다. 상기 니켈-아연 합금층은, 불가피한 불순물을 제외하고, 니켈을 50wt%~99wt%, 아연을 50wt%~1wt% 함유하는 것이어도 된다. 상기 니켈-아연 합금층의 아연 및 니켈의 총 부착량이 5~1000㎎/㎡, 바람직하게는 10~500㎎/㎡, 바람직하게는 20~100㎎/㎡이어도 된다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량과 아연의 부착량의 비(=니켈의 부착량/아연 부착량)가 1.5~10인 것이 바람직하다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량은 0.5㎎/㎡~500㎎/㎡인 것이 바람직하고, 1㎎/㎡~50㎎/㎡인 것이 보다 바람직하다. 내열층 및/또는 방청층이 니켈-아연 합금을 포함하는 층인 경우, 동박과 수지 기판의 밀착성이 향상된다.
예를 들면, 내열층 및/또는 방청층은, 부착량이 1㎎/㎡~100㎎/㎡, 바람직하게는 5㎎/㎡~50㎎/㎡의 니켈 또는 니켈 합금층과, 부착량이 1㎎/㎡~80㎎/㎡, 바람직하게는 5㎎/㎡~40㎎/㎡의 주석층을 순차 적층한 것이어도 되고, 상기 니켈 합금층은 니켈-몰리브덴, 니켈-아연, 니켈-몰리브덴-코발트, 니켈-주석 합금 중 어느 1종에 의해 구성되어도 된다. 또한, 전술한 내열층 및/또는 방청층은, [니켈 또는 니켈 합금 중의 니켈 부착량]/[주석 부착량] = 0.25~10인 것이 바람직하고, 0.33~3인 것이 보다 바람직하다. 당해 내열층 및/또는 방청층을 이용하면 캐리어 부착 동박을 프린트 배선판에 가공하여 후의 회로의 박리 강도, 당해 박리 강도의 내약품성 열화율 등이 양호해진다.
크로메이트 처리층이란 무수크롬산, 크롬산, 이크롬산, 크롬산염 또는 이크롬산염을 포함하는 액으로 처리됨으로써 형성된 층을 말한다. 크로메이트 처리층은 코발트, 철, 니켈, 몰리브덴, 아연, 탄탈륨, 구리, 알루미늄, 인, 텅스텐, 주석, 비소 및 티타늄 등의 원소(금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태라도 됨)를 포함해도 된다. 크로메이트 처리층의 구체예로서는, 무수크롬산 또는 이크롬산칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수크롬산 또는 이크롬산칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다 .
상기 실란 커플링 처리층은, 공지의 실란 커플링제를 사용하여 형성해도 되고, 에폭시계 실란, 아미노계 실란, 메타크릴옥시계 실란, 메르캅토계 실란, 비닐계 실란, 이미다졸계 실란, 트리아진계 실란 등의 실란 커플링제 등을 사용해서 형성해도 된다. 또한, 이러한 실란 커플링제는, 2종 이상 혼합해서 사용해도 된다. 그 중에서도, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 사용해서 형성한 것인 것이 바람직하다.
실란 커플링 처리층은, 규소 원자 환산으로, 0.05㎎/㎡~200㎎/㎡, 바람직하게는 0.15㎎/㎡~20㎎/㎡, 바람직하게는 0.3㎎/㎡~2.0㎎/㎡의 범위에서 마련되어 있는 것이 바람직하다. 전술한 범위의 경우, 기재와 표면 처리 동박의 밀착성을 보다 향상시킬 수 있다.
또한, 극박 구리층, 조화 처리층, 내열층, 방청층, 실란 커플링 처리층 또는 크로메이트 처리층의 표면에 국제공개번호 WO2008/053878호, 일본 공개특허공보 특개2008-111169호, 일본 특허공보 제5024930호, 국제공개번호 WO2006/028207호, 일본 특허공보 제4828427호, 국제공개번호 WO2006/134868호, 일본 특허공보 제5046927호, 국제공개번호 WO2007/105635호, 일본 특허공보 제5180815호, 일본 공개특허공보 특개2013-19056호에 기재된 표면 처리를 행할 수 있다.
또한, 캐리어와, 캐리어 상에 중간층이 적층되고, 중간층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박은, 상기 극박 구리층 상에 조화 처리층을 구비해도 되고, 상기 조화 처리층 상에 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 층을 1개 이상 구비해도 된다.
또한, 상기 극박 구리층 상에 조화 처리층을 구비해도 되고, 상기 조화 처리층 상에 내열층, 방청층을 구비해도 되며, 상기 내열층, 방청층 상에 크로메이트 처리층을 구비해도 되고, 상기 크로메이트 처리층 상에 실란 커플링 처리층을 구비해도 된다.
또한, 상기 캐리어 부착 동박은 상기 극박 구리층 상, 혹은 상기 조화 처리층 상, 혹은 상기 내열층, 방청층 혹은 크로메이트 처리층 혹은 실란 커플링 처리층 상에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다.
상기 수지층은 접착제여도 되며, 접착용의 반경화 상태(B스테이지)의 절연 수지층이어도 된다. 반경화 상태(B스테이지 상태)란, 그 표면에 손가락으로 만져도 점착감이 없어, 당해 절연 수지층을 중첩해서 보관할 수 있으며, 또한 가열 처리를 받으면 경화 반응이 일어나는 상태인 것을 포함한다.
또한, 상기 수지층은 열경화성 수지를 포함해도 되며, 열가소성 수지여도 된다. 또한, 상기 수지층은 열가소성 수지를 포함해도 된다. 그 종류는 각별히 한정되는 것은 아니지만, 예를 들면, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 폴리비닐아세탈 수지, 우레탄 수지, 폴리에테르설폰, 폴리에테르설폰 수지, 방향족 폴리아미드 수지, 폴리아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복시기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌옥사이드, 비스말레이미드트리아진 수지, 열경화성 폴리페닐렌옥사이드 수지, 시아네이트에스테르계 수지, 다가 카르복시산의 무수물, 가교 가능한 관능기를 갖는 선상 폴리머, 폴리페닐렌에테르 수지, 2,2-비스(4-시아나토페닐)프로판, 인 함유 페놀 화합물, 나프텐산망간, 2,2-비스(4-글리시딜페닐)프로판, 폴리페닐렌에테르-시아네이트계 수지, 실록산 변성 폴리아미드이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리아미드이미드 수지, 이소프렌, 수소 첨가형 폴리부타디엔, 폴리비닐부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노에스테르 수지의 군에서 선택되는 1종 이상을 포함하는 수지를 바람직한 것으로서 들 수 있다.
또한 상기 에폭시 수지는, 분자 내에 2개 이상의 에폭시기를 갖는 것으로서, 전기·전자 재료 용도로 사용할 수 있는 것이면, 특별히 문제없이 사용할 수 있다. 또한, 상기 에폭시 수지는 분자 내에 2개 이상의 글리시딜기를 갖는 화합물을 사용해서 에폭시화한 에폭시 수지가 바람직하다. 또한, 상기 에폭시 수지는, 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 비스페놀S형 에폭시 수지, 비스페놀AD형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화(취소화(臭素化))에폭시 수지, 페놀노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화비스페놀A형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지, 고무 변성 비스페놀A형 에폭시 수지, 글리시딜아민형 에폭시 수지, 트리글리시딜이소시아누레이트, N,N-디글리시딜아닐린 등의 글리시딜아민 화합물, 테트라히드로프탈산디글리시딜에스테르 등의 글리시딜에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐노볼락형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지, 테트라페닐에탄형 에폭시 수지의 군에서 선택되는 1종 또는 2종 이상을 혼합해서 사용할 수 있으며, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 사용할 수 있다.
상기 인 함유 에폭시 수지로서 공지의 인을 함유하는 에폭시 수지를 사용할 수 있다. 또한, 상기 인 함유 에폭시 수지는 예를 들면, 분자 내에 2 이상의 에폭시기를 구비하는 9,10-디히드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.
상기 수지층은 공지의 수지, 수지경화제, 화합물, 경화촉진제, 유전체(무기 화합물 및/또는 유기 화합물을 포함하는 유전체, 금속 산화물을 포함하는 유전체 등 어떠한 유전체를 사용해도 됨), 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재, 전술한 수지, 전술한 화합물 등을 포함해도 된다. 또한, 상기 수지층은 예를 들면 국제공개번호 WO2008/004399호, 국제공개번호 WO2008/053878호, 국제공개번호 WO2009/084533호, 일본 공개특허공보 특개평11-5828호, 일본 공개특허공보 특개평11-140281호, 일본 특허공보 제3184485호, 국제공개번호 WO97/02728호, 일본 특허공보 제3676375호, 일본 공개특허공보 특개2000-43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 특개2002-179772호, 일본 공개특허공보 특개2002-359444호, 일본 공개특허공보 특개2003-304068호, 일본 특허공보 제3992225, 일본 공개특허공보 특개2003-249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 특개2004-82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 특개2004-349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 특개2005-262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 특개2005-53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제공개번호 WO2004/005588호, 일본 공개특허공보 특개2006-257153호, 일본 공개특허공보 특개2007-326923호, 일본 공개특허공보 특개2008-111169호, 일본 특허공보 제5024930호, 국제공개번호 WO2006/028207호, 일본 특허공보 제4828427호, 일본 공개특허공보 특개2009-67029호, 국제공개번호 WO2006/134868호, 일본 특허공보 제5046927호, 일본 공개특허공보 특개2009-173017호, 국제공개번호 WO2007/105635호, 일본 특허공보 제5180815호, 국제공개번호 WO2008/114858호, 국제공개번호 WO2009/008471호, 일본 공개특허공보 특개2011-14727호, 국제공개번호 WO2009/001850호, 국제공개번호 WO2009/145179호, 국제공개번호 WO2011/068157호, 일본 공개특허공보 특개2013-19056호에 기재되어 있는 물질(수지, 수지경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 사용해서 형성해도 된다.
(수지층이 유전체(유전체 필러)를 포함할 경우)
상기 수지층은 유전체(유전체 필러)를 포함해도 된다.
상기 어느 하나의 수지층 또는 수지 조성물에 유전체(유전체 필러)를 포함시킬 경우에는, 커패시터층을 형성하는 용도로 사용해, 커패시터 회로의 전기 용량을 증대시킬 수 있는 것이다. 이 유전체(유전체 필러)에는, BaTiO3, SrTiO3, Pb(Zr-Ti)O3(통칭 PZT), PbLaTiO3·PbLaZrO(통칭 PLZT), SrBi2Ta2O9(통칭 SBT) 등의 페로브스카이트 구조를 지니는 복합 산화물의 유전체 분말을 사용한다.
전술한 수지층에 포함되는 수지 및/또는 수지 조성물 및/또는 화합물을 예를 들면 메틸에틸케톤(MEK), 톨루엔 등의 용제에 용해해서 수지액으로 하고, 이것을 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 피막층, 혹은 상기 실란 커플링제층 위에, 예를 들면 롤코터법 등에 의해서 도포하고, 이어서 필요에 따라 가열 건조해서 용제를 제거해 B스테이지 상태로 한다. 건조에는 예를 들면 열풍 건조로를 사용하면 되며, 건조 온도는 100∼250℃, 바람직하게는 130∼200℃이면 된다.
상기 수지층을 구비한 캐리어 부착 동박(수지 부착 캐리어 부착 동박)은, 그 수지층을 기재에 중첩시킨 후 전체를 열압착해서 당해 수지층을 열경화시키고, 이어서 캐리어를 박리해서 극박 구리층을 표출시키고(당연히 표출되는 것은 당해 극박 구리층의 중간층측의 표면임), 거기에 소정의 배선 패턴을 형성한다는 태양으로 사용된다.
이 수지 부착 캐리어 부착 동박을 사용하면, 다층 프린트 배선 기판의 제조시에 있어서의 프리프레그재의 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나, 프리프레그재를 전혀 사용하고 있지 않아도 구리 피복 적층판을 제조할 수 있다. 또한, 이때, 기재의 표면에 절연 수지를 언더 코팅해서 표면의 평활성을 더 개선할 수도 있다.
또한, 프리프레그재를 사용하지 않을 경우에는, 프리프레그재의 재료 코스트가 절약되며, 또한 적층 공정도 간략해지므로 경제적으로 유리해지고, 게다가, 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 1층의 두께가 100㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.
이 수지층의 두께는 0.1~80㎛인 것이 바람직하다. 수지층의 두께가 0.1㎛보다 얇아지면, 접착력이 저하해, 프리프레그재를 개재시키지 않고 이 수지 부착 캐리어 부착 동박을 내층재를 구비한 기재에 적층했을 때에, 내층재의 회로와의 사이의 층간 절연을 확보하는 것이 곤란해지는 경우가 있다.
한편, 수지층의 두께를 80㎛보다 두껍게 하면, 1회의 도포 공정으로 원하는 두께의 수지층을 형성하는 것이 곤란해져, 여분의 재료비와 공정수가 들기 때문에 경제적으로 불리해진다. 또한, 형성된 수지층은 그 가요성이 떨어지므로, 핸들링시에 크랙 등이 발생하기 쉬워지며, 또한 내층재와의 열압착시에 과잉의 수지 흐름이 일어나 원활한 적층이 곤란해지는 경우가 있다.
또한, 이 수지 부착 캐리어 부착 동박의 다른 하나의 제품 형태로서는, 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링 처리층 위에 수지층으로 피복해, 반경화 상태로 한 후, 이어서 캐리어를 박리해서, 캐리어가 존재하지 않는 수지 부착 동박의 형태로 제조하는 것도 가능하다.
또한, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성된다. 본 발명에 있어서, '프린트 배선판'에는 이러한 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 기판도 포함되는 것으로 한다.
또한, 당해 프린트 배선판을 사용하여 전자 기기를 제작해도 되고, 당해 전자 부품류가 탑재된 프린트 회로판을 사용하여 전자 기기를 제작해도 되고, 당해 전자 부품류가 탑재된 프린트 기판을 사용하여 전자 기기를 제작해도 된다. 이하에, 본 발명에 따른 캐리어 부착 동박을 사용한 프린트 배선판의 제조 공정의 예를 몇 가지 나타낸다.
본 발명에 따른 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미애디티브법, 모디파이드 세미애디티브법, 파틀리 애디티브법 및 서브트랙티브법 중 어느 하나의 방법에 의해서, 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로를 갖는 것으로 하는 것도 가능하다.
본 발명에 있어서, 세미애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 행해, 패턴을 형성한 후, 전기 도금 및 에칭을 사용해서 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 세미애디티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭에 의해 제거함에 의해 노출된 상기 수지에 스루 홀 및/또는 블라인드 비어를 마련하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 스미어 제거(desmear) 처리를 행하는 공정,
상기 수지 및 상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 무전해 도금층을 마련하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정
을 포함한다.
세미애디티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨 노출된 극박 구리층과, 상기 절연 수지 기판에 스루 홀 및/또는 블라인드 비어를 마련하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대해 스미어 제거 처리를 행하는 공정,
상기 캐리어를 벗겨 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭 등에 의해 제거함으로써 노출된 상기 수지 및 상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대해 무전해 도금층을 마련하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
세미애디티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨 노출된 극박 구리층과, 상기 절연 수지 기판에 스루 홀 및/또는 블라인드 비어를 마련하는 공정,
상기 캐리어를 벗겨 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대해서 스미어 제거 처리를 행하는 공정,
상기 극박 구리층을 에칭 등에 의해 제거함으로써 노출된 상기 수지 및 상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
세미애디티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭에 의해 제거함에 의해 노출된 상기 수지의 표면에 대해서 무전해 도금층을 마련하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
본 발명에 있어서, 모디파이드 세미애디티브법이란, 절연층 상에 금속박을 적층해, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리 두께 부여를 행한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함에 의해, 절연층 상에 회로를 형성하는 방법을 가리킨다.
따라서, 모디파이드 세미애디티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨 노출된 극박 구리층과 절연 기판에 스루 홀 및/또는 블라인드 비어를 마련하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 스미어 제거 처리를 행하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 무전해 도금층을 마련하는 공정,
상기 캐리어를 벗겨 노출된 극박 구리층 표면에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트를 마련한 후에, 전해 도금에 의해 회로를 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 도금 레지스트를 제거함에 의해 노출된 극박 구리층을 플래시 에칭에 의해 제거하는 공정
을 포함한다.
모디파이드 세미애디티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨 노출된 극박 구리층 상에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정
을 포함한다.
본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 마련해서 이루어지는 기판, 필요에 따라서 스루 홀이나 비어 홀용의 구멍을 뚫어서 이루어지는 기판 상에 촉매핵을 부여하고, 에칭해서 도체 회로를 형성하고, 필요에 따라서 솔더 레지스트 또는 도금 레지스트를 마련한 후에, 상기 도체 회로 상, 스루 홀이나 비어 홀 등에 무전해 도금 처리에 의해서 두께 부여를 행함에 의해, 프린트 배선판을 제조하는 방법을 가리킨다.
따라서, 파틀리 애디티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨 노출된 극박 구리층과 절연 기판에 스루 홀 및/또는 블라인드 비어를 마련하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 스미어 제거 처리를 행하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 촉매핵을 부여하는 공정,
상기 캐리어를 벗겨서 노출된 극박 구리층 표면에 에칭 레지스트를 마련하는 공정,
상기 에칭 레지스트에 대해서 노광해, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 제거해서, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 제거해서 노출된 상기 절연 기판 표면에, 솔더 레지스트 또는 도금 레지스트를 마련하는 공정,
상기 솔더 레지스트 또는 도금 레지스트가 마련되어 있지 않은 영역에 무전해 도금층을 마련하는 공정
을 포함한다.
본 발명에 있어서, 서브트랙티브법이란, 구리 피복 적층판 상의 동박의 불필요 부분을, 에칭 등에 의해서, 선택적으로 제거해서, 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 서브트랙티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출된 극박 구리층과 절연 기판에 스루 홀 및/또는 블라인드 비어를 마련하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 스미어 제거 처리를 행하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 무전해 도금층을 마련하는 공정,
상기 무전해 도금층의 표면에, 전해 도금층을 마련하는 공정,
상기 전해 도금층 및/또는 상기 극박 구리층의 표면에 에칭 레지스트를 마련하는 공정,
상기 에칭 레지스트에 대해서 노광해, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 제거해서, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정
을 포함한다.
서브트랙티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출된 극박 구리층과 절연 기판에 스루 홀 및/또는 블라인드 비어를 마련하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 스미어 제거 처리를 행하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 무전해 도금층을 마련하는 공정,
상기 무전해 도금층의 표면에 마스크를 형성하는 공정,
마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 마련하는 공정,
상기 전해 도금층 및/또는 상기 극박 구리층의 표면에 에칭 레지스트를 마련하는 공정,
상기 에칭 레지스트에 대해서 노광해, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 제거해서, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정
을 포함한다.
스루 홀 및/또는 블라인드 비어를 마련하는 공정, 및 그 후의 스미어 제거 공정은 행하지 않아도 된다.
여기에서, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예를 도면을 사용해서 상세히 설명한다. 또한, 여기에서는 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박을 예로 설명하고 있지만, 이에 한정되지 않고, 조화 처리층이 형성되어 있지 않은 극박 구리층을 갖는 캐리어 부착 동박을 사용해도 마찬가지로 하기의 프린트 배선판의 제조 방법을 행할 수 있다.
우선, 도 1의 A에 나타내는 바와 같이, 표면에 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박(1층째)을 준비한다.
다음으로, 도 1의 B에 나타내는 바와 같이, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 행해, 레지스트를 소정의 형상으로 에칭한다.
다음으로, 도 1의 C에 나타내는 바와 같이, 회로용의 도금을 형성한 후, 레지스트를 제거함으로써, 소정의 형상의 회로 도금을 형성한다.
다음으로, 도 2의 D에 나타내는 바와 같이, 회로 도금을 덮도록(회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 마련해서 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박(2층째)을 극박 구리층측으로부터 접착시킨다.
다음으로, 도 2의 E에 나타내는 바와 같이, 2층째의 캐리어 부착 동박으로부터 캐리어를 벗긴다.
다음으로, 도 2의 F에 나타내는 바와 같이, 수지층의 소정 위치에 레이저 구멍 뚫기를 행해, 회로 도금을 노출시켜서 블라인드 비어를 형성한다.
다음으로, 도 3의 G에 나타내는 바와 같이, 블라인드 비어에 구리를 매립하여 비어 필을 형성한다.
다음으로, 도 3의 H에 나타내는 바와 같이, 비어 필 상에, 상기 도 1의 B 및 도 1의 C와 같이 해서 회로 도금을 형성한다.
다음으로, 도 3의 I에 나타내는 바와 같이, 1층째의 캐리어 부착 동박으로부터 캐리어를 벗긴다.
다음으로, 도 4의 J에 나타내는 바와 같이, 플래시 에칭에 의해 양 표면의 극박 구리층을 제거해, 수지층 내의 회로 도금의 표면을 노출시킨다.
다음으로, 도 4의 K에 나타내는 바와 같이, 수지층 내의 회로 도금 상에 범프를 형성하고, 당해 솔더 상에 구리 필러를 형성한다. 이렇게 해서 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판을 제작한다.
또한, 상술한 프린트 배선판의 제조 방법에서, '극박 구리층'을 캐리어로, '캐리어'를 극박 구리층으로 대체 적용해, 캐리어 부착 동박의 캐리어측의 표면에 회로를 형성하고, 수지로 회로를 매립해, 프린트 배선판을 제조하는 것도 가능하다.
상기 다른 캐리어 부착 동박(2층째)은, 본 발명의 캐리어 부착 동박을 사용해도 되고, 종래의 캐리어 부착 동박을 사용해도 되고, 또한 통상의 동박을 사용해도 된다. 또한, 도 3의 H에 나타내는 2층째의 회로 상에, 회로를 1층 혹은 복수 층 더 형성해도 되고, 그 회로들의 형성을 세미애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 하나의 방법에 의해서 행해도 된다.
상술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들면 그림 4-J에 나타내는 바와 같은 플래시 에칭에 의한 극박 구리층의 제거시에, 회로 도금이 수지층에 의해 보호되어, 그 형상이 유지되고, 이로 인해 미세 회로의 형성이 용이해진다. 또한, 회로 도금이 수지층에 의해 보호되기 때문에 내(耐)마이그레이션성이 향상되고, 회로의 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또한, 도 4의 J 및 도 4의 K에 나타내는 바와 같이 플래시 에칭에 의해 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 오목 형상이 되기 때문에, 당해 회로 도금 상에 범프가, 또한 그 위에 구리 필러가 각각 형성되기 쉬워져, 제조 효율이 향상된다.
또한, 매립 수지(레진)에는 공지의 수지, 프리프레그를 사용할 수 있다. 예를 들면, BT(비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인테크노 가부시키가이샤제 ABF 필름이나 ABF를 사용할 수 있다. 또한, 상기 매립 수지(레진)에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그 및/또는 필름을 사용할 수 있다.
또한, 상기 1층째에 사용되는 캐리어 부착 동박은, 당해 캐리어 부착 동박의 표면에 기판 또는 수지층을 가져도 된다. 당해 기판 또는 수지층을 가짐으로써 1층째에 사용되는 캐리어 부착 동박은 지지되어, 주름이 생기기 어려워지기 때문에, 생산성이 향상된다는 이점이 있다. 또한, 상기 기판 또는 수지층은 상기 1층째에 사용되는 캐리어 부착 동박을 지지하는 효과를 갖는 것이면, 모든 기판 또는 수지층을 사용할 수 있다. 예를 들면 상기 기판 또는 수지층으로서 본원 명세서에 기재된 캐리어 프리프레그, 수지층이나 공지의 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박, 수지 기판을 사용할 수 있다.
또한, 본 발명의 프린트 배선판의 제조 방법은, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면과 수지 기판을 적층하는 공정, 상기 수지 기판과 적층한 극박 구리층측 표면 또는 상기 캐리어측 표면과는 반대측의 캐리어 부착 동박의 표면에, 수지층과 회로의 2층을, 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로의 2층을 형성한 후에, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법(코어리스 공법)이어도 된다. 또한, 수지층 및 회로의 2층은 수지층, 회로의 순으로 마련해도 되고, 회로, 수지층의 순으로 마련해도 된다. 당해 코어리스 공법에 대하여, 구체적인 예로서는, 우선, 본 발명의 캐리어 부착 동박의 극박 구리층측 표면 또는 캐리어측 표면과 수지 기판을 적층해서 적층체(구리 피복 적층판, 구리 피복 적층체라고도 함)를 제조한다. 그 후, 수지 기판과 적층한 극박 구리층측 표면 또는 상기 캐리어측 표면과는 반대측의 캐리어 부착 동박의 표면에 수지층을 형성한다. 캐리어측 표면 또는 극박 구리층측 표면에 형성한 수지층에는, 다른 캐리어 부착 동박을 캐리어측 또는 극박 구리층측으로부터 더 적층해도 된다. 이 경우, 수지 기판을 중심으로 해서 당해 수지 기판의 양 표면측에, 캐리어/중간층/극박 구리층의 순서 혹은 극박 구리층/중간층/캐리어의 순서로 캐리어 부착 동박이 적층된 구성을 갖는 적층체 혹은 '캐리어/중간층/극박 구리층/수지 기판/극박 구리층/ 중간층/캐리어'의 순서로 적층된 구성을 갖는 적층체 혹은 '캐리어/중간층/극박 구리층/수지 기판/캐리어/중간층/극박 구리층'의 순서로 적층된 구성을 갖는 적층체 혹은 '극박 구리층/중간층/캐리어/수지 기판/캐리어/중간층/극박 구리층'의 순서로 적층된 구성을 갖는 적층체를 상술한 프린트 배선판의 제조 방법(코어리스 공법)에 사용해도 된다. 양단의 극박 구리층 혹은 캐리어가 노출된 표면에는, 다른 수지층을 마련하고, 또한 구리층 또는 금속층을 마련한 후, 당해 구리층 또는 금속층을 가공함으로써 회로를 형성해도 된다. 다른 수지층을 당해 회로 상에, 당해 회로를 매립하도록 더 마련해도 된다. 또한, 이러한 회로 및 수지층의 형성을 1회 이상 행해도 된다(빌드업 공법). 그리고, 이렇게 해서 형성한 적층체(이하, 적층체B라고도 함)에 대하여, 각각의 캐리어 부착 동박의 극박 구리층 또는 캐리어를 캐리어 또는 극박 구리층으로부터 박리시켜서 코어리스 기판을 제작할 수 있다. 또한, 전술한 코어리스 기판의 제작에는, 2개의 캐리어 부착 동박을 사용해서, 후술하는 극박 구리층/중간층/캐리어/캐리어/중간층/극박 구리층의 구성을 갖는 적층체나, 캐리어/중간층/극박 구리층/극박 구리층/중간층/캐리어의 구성을 갖는 적층체나, 캐리어/중간층/극박 구리층/캐리어/중간층/극박 구리층의 구성을 갖는 적층체를 제작하고, 당해 적층체를 중심에 사용할 수도 있다. 이들 적층체(이하, 적층체A라고도 함)의 양측의 극박 구리층 또는 캐리어의 표면에 수지층 및 회로의 2층을 1회 이상 마련하고, 수지층 및 회로의 2층을 1회 이상 마련한 후에, 각각의 캐리어 부착 동박의 극박 구리층 또는 캐리어를 캐리어 또는 극박 구리층으로부터 박리시켜서 코어리스 기판을 제작할 수 있다. 전술한 적층체는, 극박 구리층의 표면, 캐리어의 표면, 캐리어와 캐리어 사이, 극박 구리층과 극박 구리층 사이, 극박 구리층과 캐리어 사이에는 다른 층을 가져도 된다. 다른 층은 수지층이나 수지 기판이어도 된다. 또한, 본 명세서에 있어서 '극박 구리층의 표면', '극박 구리층측 표면', '극박 구리층 표면', '캐리어의 표면', '캐리어측 표면', '캐리어 표면' '적층체의 표면', '적층체 표면'은, 극박 구리층, 캐리어, 적층체가, 극박 구리층 표면, 캐리어 표면, 적층체 표면에 다른 층을 가질 경우에는, 당해 다른 층의 표면(최표면)을 포함하는 개념으로 한다. 또한, 적층체는 극박 구리층/중간층/캐리어/캐리어/중간층/극박 구리층의 구성을 갖는 것이 바람직하다. 당해 적층체를 사용해서 코어리스 기판을 제작했을 때, 코어리스 기판측에 극박 구리층이 배치되기 때문에, 모디파이드 세미애디티브법을 사용해서 코어리스 기판 상에 회로를 형성하기 쉬워지기 때문이다. 또한, 극박 구리층의 두께는 얇기 때문에, 당해 극박 구리층을 제거하기 쉽고, 극박 구리층의 제거 후에 세미애디티브법을 사용해서, 코어리스 기판 상에 회로를 형성하기 쉬워지기 때문이다.
또한, 본 명세서에 있어서, '적층체A' 또는 '적층체B'로 특별히 기재하고 있지 않은 '적층체'는, 적어도 적층체A 및 적층체B를 포함하는 적층체를 나타낸다.
또한, 상술한 코어리스 기판의 제조 방법에 있어서, 캐리어 부착 동박 또는 적층체(적층체A)의 단면의 일부 또는 전부를 수지로 덮음에 의해, 빌드업 공법으로 프린트 배선판을 제조할 때에, 중간층 또는 적층체를 구성하는 1개의 캐리어 부착 동박과 다른 1개의 캐리어 부착 동박 사이에의 약액의 스며듦을 방지할 수 있으며, 약액의 스며듦에 의한 극박 구리층과 캐리어의 분리나 캐리어 부착 동박의 부식을 방지할 수 있어, 수율을 향상시킬 수 있다. 여기에서 사용하는 '캐리어 부착 동박의 단면의 일부 또는 전부를 덮는 수지' 또는 '적층체의 단면의 일부 또는 전부를 덮는 수지'로서는, 수지층에 사용할 수 있는 수지를 사용할 수 있다. 또한, 상술한 코어리스 기판의 제조 방법에 있어서, 캐리어 부착 동박 또는 적층체에 있어서 평면 보기했을 때에 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는, 1개의 캐리어 부착 동박과 다른 1개의 캐리어 부착 동박의 적층 부분)의 외주의 적어도 일부가 수지 또는 프리프레그로 덮여도 된다. 또한, 상술한 코어리스 기판의 제조 방법으로 형성하는 적층체(적층체A)는, 한 쌍의 캐리어 부착 동박을 서로 분리 가능하게 접촉시켜서 구성되어 있어도 된다. 또한, 당해 캐리어 부착 동박에 있어서 평면 보기했을 때에 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는, 1개의 캐리어 부착 동박과 다른 1개의 캐리어 부착 동박의 적층 부분)의 외주의 전체에 걸쳐서 수지 또는 프리프레그로 덮여 이루어지는 것이어도 된다. 또한, 평면 보기했을 경우에 수지 또는 프리프레그는 캐리어 부착 동박 또는 적층체 또는 적층체의 적층 부분보다도 큰 편이 바람직하며, 당해 수지 또는 프리프레그를 캐리어 부착 동박 또는 적층체의 양면에 적층하고, 캐리어 부착 동박 또는 적층체가 수지 또는 프리프레그에 의해 봉철(감싸여 있음)되어 있는 구성을 갖는 적층체로 하는 것이 바람직하다. 이러한 구성으로 함에 의해, 캐리어 부착 동박 또는 적층체를 평면 보기했을 때에, 캐리어 부착 동박 또는 적층체의 적층 부분이 수지 또는 프리프레그에 의해 덮이고, 다른 부재가 이 부분의 측방향, 즉 적층 방향에 대해서 옆에서의 방향으로부터 닿는 것을 방지할 수 있게 되어, 결과적으로 핸들링 중의 캐리어와 극박 구리층 또는 캐리어 부착 동박끼리의 벗겨짐을 적게 할 수 있다. 또한, 캐리어 부착 동박 또는 적층체의 적층 부분의 외주를 노출시키지 않도록 수지 또는 프리프레그로 덮음에 의해, 전술한 바와 같은 약액 처리 공정에 있어서의 이 적층 부분의 계면에의 약액의 침입을 방지할 수 있어, 캐리어 부착 동박의 부식이나 침식을 방지할 수 있다. 또한, 적층체의 한 쌍의 캐리어 부착 동박으로부터 1개의 캐리어 부착 동박을 분리할 때, 또는 캐리어 부착 동박의 캐리어와 동박(극박 구리층)을 분리할 때에는, 수지 또는 프리프레그로 덮여 있는 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는, 1개의 캐리어 부착 동박과 다른 1개의 캐리어 부착 동박과의 적층 부분)이 수지 또는 프리프레그 등에 의해 강고하게 밀착되어 있을 경우에는, 당해 적층 부분 등을 절단 등에 의해 제거할 필요가 생기는 경우가 있다.
본 발명의 캐리어 부착 동박을 캐리어측 또는 극박 구리층측으로부터, 다른 하나의 본 발명의 캐리어 부착 동박의 캐리어측 또는 극박 구리층측에 적층해서 적층체를 구성해도 된다. 또한, 상기 1개의 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면과 상기 다른 1개의 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면이, 필요에 따라서 접착제를 개재해서, 직접 적층시켜서 얻어진 적층체여도 된다. 또한, 상기 1개의 캐리어 부착 동박의 캐리어 또는 극박 구리층과, 상기 다른 1개의 캐리어 부착 동박의 캐리어 또는 극박 구리층이 접합되어 있어도 된다. 여기에서, 당해 '접합'은, 캐리어 또는 극박 구리층이 표면 처리층을 가지는 경우는, 당해 표면 처리층을 개재해서 서로 접합되어 있는 태양도 포함한다. 또한, 당해 적층체의 단면의 일부 또는 전부가 수지에 의해 덮여 있어도 된다.
캐리어끼리, 극박 구리층끼리, 캐리어와 극박 구리층, 캐리어 부착 동박끼리의 적층은, 단순히 중첩시키는 것 외에, 예를 들면 이하의 방법으로 행할 수 있다.
(a) 야금적 접합 방법 : 융접(아크 용접, TIG(텅스텐 불활성 가스) 용접, MIG(메탈 불활성 가스) 용접, 저항 용접, 심 용접, 스폿 용접), 압접(초음파 용접, 마찰 교반 용접), 납땜;
(b) 기계적 접합 방법 : 코킹, 리벳에 의한 접합(셀프 피어싱 리벳에 의한 접합, 리벳에 의한 접합), 스티처;
(c) 물리적 접합 방법 : 접착제, (양면)점착 테이프
한쪽의 캐리어의 일부 혹은 전부와 다른 쪽의 캐리어의 일부 혹은 전부 혹은 극박 구리층의 일부 혹은 전부를, 상기 접합 방법을 사용해서 접합함에 의해, 한쪽의 캐리어와 다른 쪽의 캐리어 또는 극박 구리층을 적층하고, 캐리어끼리 또는 캐리어와 극박 구리층을 분리 가능하게 접촉시켜서 구성되는 적층체를 제조할 수 있다. 한쪽의 캐리어와 다른 쪽의 캐리어 또는 극박 구리층이 약하게 접합되며, 한쪽의 캐리어와 다른 쪽의 캐리어 또는 극박 구리층이 적층되어 있을 경우에는, 한쪽의 캐리어와 다른 쪽의 캐리어 또는 극박 구리층과의 접합부를 제거하지 않아도, 한쪽의 캐리어와 다른 쪽의 캐리어 또는 극박 구리층은 분리 가능하다. 또한, 한쪽의 캐리어와 다른 쪽의 캐리어 또는 극박 구리층이 강하게 접합되어 있을 경우에는, 한쪽의 캐리어와 다른 쪽의 캐리어가 접합되어 있는 개소를 절단이나 화학 연마(에칭 등), 기계 연마 등에 의해 제거함에 의해, 한쪽의 캐리어와 다른 쪽의 캐리어 또는 극박 구리층을 분리할 수 있다.
또한, 이렇게 구성한 적층체에 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로의 2층을 적어도 1회 형성한 후에, 상기 적층체의 캐리어 부착 동박으로부터 상기 극박 구리층 또는 캐리어를 박리시키는 공정을 실시함으로써 프린트 배선판을 제작할 수 있다. 또한, 당해 적층체의 한쪽 또는 양쪽의 표면에, 수지층과 회로의 2층을 마련해도 된다.
전술한 적층체에 사용하는 수지 기판, 수지층, 수지, 프리프레그는, 본 명세서에 기재한 수지층이어도 되고, 본 명세서에 기재한 수지층에 사용하는 수지, 수지경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또한, 캐리어 부착 동박은 평면 보기했을 때에 수지 또는 프리프레그보다 작아도 된다.
[실시예]
이하에, 본 발명의 실시예에 의해 본 발명을 더욱 상세히 설명하지만, 본 발명은 이러한 실시예에 의해 하등 한정되는 것은 아니다.
(1) 캐리어의 제작
먼저, 캐리어를 이하와 같이 제작했다.
·캐리어의 제작 방법 A(실시예 1~3, 비교예 1, 5)
평활 폴리이미드 필름으로서 두께 25㎛의 우베코산제 유피렉스 SGA(BPDA-PPD계 폴리이미드 필름)를 사용해서, 이것을 캐리어로 했다. 그리고, 평활 폴리이미드 필름의 극박 구리층을 마련할 예정인 측의 표면에 대해, 플라즈마 처리를 이하와 같이 행했다. 평활 폴리이미드 필름을 진공 장치 내에 세팅하고 진공 배기 후, 산소를 챔버 내에 도입하고, 챔버 압력을 5~12Pa로 조정했다. 그 후 플라즈마 처리의 전력을 100~200W로 해서 20~40초간 플라즈마 처리를 행했다.
또한, 플라즈마 처리 전의 평활 폴리이미드 필름의 극박 구리층을 마련할 예정인 측의 표면의 십점 평균 거칠기 Rz(JIS B0601 1994)는 0.5~18㎚이며, 플라즈마 처리 후의 십점 평균 거칠기 Rz(JIS B0601 1994)는 2.5~20㎚였다.
상기 플라즈마 처리 전후의, 평활 폴리이미드 필름의 극박 구리층을 마련할 예정인 측의 표면의 십점 평균 거칠기 Rz의 측정은, 이하의 장치를 사용해서 다음의 측정 조건으로 행했다.
장치 : 시마즈세이사쿠쇼제 주사형 프로브 현미경 SPM-9600
조건 : 다이나믹 모드
주사 범위 : 1㎛×1㎛
화소수 : 512×512
·캐리어의 제작 방법 B(실시예 4, 실시예 11)
티타늄제의 회전 드럼(전해 드럼)을 준비하고, 당해 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서, 연삭 수돌 연마재 입도: #3000, 숫돌 회전 속도: 500rpm으로 연삭했다. 다음으로, 전해조 안에, 상기 전해 드럼과, 드럼의 주위에 소정의 극간 거리를 두고 전극을 배치했다. 다음으로, 전해조에서 하기 조건으로 전해를 행하고, 전해 드럼을 회전시키면서 당해 전해 드럼의 표면에 구리를 석출시켰다.
<전해액 조성>
구리 : 80~110g/L
황산 : 70~110g/L
염소 : 10~100질량ppm
<제조 조건>
전류 밀도 : 50~200A/dm2
전해액 온도 : 40~70℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
다음으로, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 이것을 캐리어로 했다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 광택면측에 실시했다.
·캐리어의 제작 방법 C(실시예 5~7)
이하의 전해액을 사용해서, 두께 18㎛의 전해 동박을 제작했다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 광택면측에 실시했다.
<전해액 조성>
구리 : 90~110g/L
황산 : 90~110g/L
염소 : 50~100ppm
레벨링제1(비스(3설포프로필)디설피드) : 10~30ppm
레벨링제2(아민 화합물) : 10~30ppm
상기 아민 화합물에는 이하의 화학식의 아민 화합물을 사용했다.
[화학식 2]
Figure 112016076049883-pat00002
(상기 화학식 중, R1 및 R2는 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1군에서 선택되는 것임)
<제조 조건>
전류 밀도 : 70~100A/dm2
전해액 온도 : 50~60℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
·캐리어의 제작 방법 D(실시예 8)
티타늄제의 회전 드럼(전해 드럼)을 준비하고, 당해 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서, 연삭 숫돌 연마재 입도: #1000, 숫돌 회전 속도: 500rpm으로 연삭했다. 다음으로, 전해조 안에, 상기 전해 드럼과, 드럼의 주위에 소정의 극간 거리를 두고 전극을 배치했다. 다음으로, 전해조에서 하기 조건으로 전해를 행하고, 전해 드럼을 회전시키면서 당해 전해 드럼의 표면에 구리를 석출시켰다.
<전해액 조성>
구리 : 80~110g/L
황산 : 70~110g/L
염소 : 10~100질량ppm
<제조 조건>
전류 밀도 : 50~200A/dm2
전해액 온도 : 40~70℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
다음으로, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 광택면측에, 상기 캐리어의 제작 방법 C에 기재된 액 조성을 갖는 도금액으로 3㎛ 도금업했다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 광택면측에 실시했다.
·캐리어의 제작 방법 E(실시예 9)
티타늄제의 회전 드럼(전해 드럼)을 준비하고, 당해 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서, 연삭 숫돌 연마재 입도: #1000, 숫돌 회전 속도: 500rpm으로 연삭했다. 다음으로, 전해조 안에, 상기 전해 드럼과, 드럼의 주위에 소정의 극간 거리를 두고 전극을 배치했다. 다음으로, 전해조에서 하기 조건으로 전해를 행하고, 전해 드럼을 회전시키면서 당해 전해 드럼의 표면에 구리를 석출시켰다.
<전해액 조성>
구리 : 80~110g/L
황산 : 70~110g/L
염소 : 10~100질량ppm
<제조 조건>
전류 밀도 : 50~200A/dm2
전해액 온도 : 40~70℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
다음으로, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 광택면측에, 과산화수소/황산계 에칭액으로 표면 처리한 것을 캐리어로 했다. 당해 표면 처리로서, 예를 들면, 이하의 조건에 의한 스프레이 에칭 처리를 행했다.
(스프레이 에칭 처리 조건)
·에칭 형식 : 스프레이 에칭
·스프레이 노즐 : 풀-콘형
·스프레이 압력 : 0.10MPa
·에칭액 온도 : 30℃
·에칭액 조성 :
첨가제 : 미쓰비시 가스 카가쿠제 CPB-38(과산화수소 35.0w/w%(40w/v%), 황산 3.0w/w%(3.5w/v%)): 1/4 희석으로 한 후, 황산을 소정량 첨가해서 조성: 과산화 수소 10w/v%, 황산 2w/v%로 사용했다.
또한, 전해 동박에의 중간층의 형성은, 전해 동박의 광택면측에 실시했다.
·캐리어의 제작 방법 F(실시예 10)
JIS-H3100에 규격이 있는 무산소 구리에 Sn을 1200wtppm 첨가한 조성의 구리 잉곳을 제조하고, 800~900℃에서 열간 압연을 행한 후, 300~700℃의 연속 풀림 라인에서 풀림과 냉간 압연을 1회 반복해서 1~2㎜ 두께의 압연판을 얻었다. 이 압연판을 600~800℃의 연속 풀림 라인에서 풀림해서 재결정시키고, 7~50㎛의 두께까지 압하율을 95~99.7%로 해서 최종 냉간 압연하여, 압연 동박을 제작하고, 이것을 캐리어로 했다.
여기에서, 최종 냉간 압연의 최종 패스와 최종 냉간 압연의 최종 패스의 1개 전의 패스의 양쪽의 유막 당량을 모두 23000으로 조정했다. 유막 당량은 하기 식으로 나타내어진다.
(유막 당량) = {(압연유 점도, 40℃의 동점도; cSt) × (압연 속도; m/분)} / {(재료의 항복 응력; ㎏/㎟) × (롤 바이트각; rad)}
·캐리어의 제작 방법 G(실시예 12)
티타늄제의 회전 드럼(전해 드럼)을 준비하고, 당해 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서, 연삭 숫돌 연마재 입도: #1500, 숫돌 회전 속도: 500rpm으로 연삭했다. 다음으로, 전해조 안에, 상기 전해 드럼과, 드럼의 주위에 소정의 극간 거리를 두고 전극을 배치했다. 다음으로, 전해조에서 하기 조건으로 전해를 행하고, 전해 드럼을 회전시키면서 당해 전해 드럼의 표면에 구리를 석출시켰다.
<전해액 조성>
구리 : 80~110g/L
황산 : 70~110g/L
염소 : 10~100질량ppm
<제조 조건>
전류 밀도 : 50~200A/dm2
전해액 온도 : 40~70℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
다음으로, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 이것을 캐리어로 했다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 광택면측에 실시했다.
·캐리어의 제작 방법 H(실시예 13~24)
티타늄제의 회전 드럼(전해 드럼)을 준비하고, 당해 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서, 연삭 숫돌 연마재 입도: #1000, 숫돌 회전 속도: 500rpm으로 연삭했다. 다음으로, 전해조 안에, 상기 전해 드럼과, 드럼의 주위에 소정의 극간 거리를 두고 전극을 배치했다. 다음으로, 전해조에서 하기 조건으로 전해를 행하고, 전해 드럼을 회전시키면서 당해 전해 드럼의 표면에 구리를 석출시켰다.
<전해액 조성>
구리 : 80~110g/L
황산 : 70~110g/L
염소 : 10~100질량ppm
<제조 조건>
전류 밀도 : 50~200A/dm2
전해액 온도 : 40~70℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
다음으로, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 이것을 캐리어로 했다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 광택면측에 실시했다.
·캐리어의 제작 방법 I(비교예 2)
티타늄제의 회전 드럼(전해 드럼)을 준비하고, 당해 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서, 연삭 숫돌 연마재 입도: F500, 숫돌 회전 속도: 500rpm으로 연삭했다. 다음으로, 전해조 안에, 상기 전해 드럼과, 드럼의 주위에 소정의 극간 거리를 두고 전극을 배치했다. 다음으로, 전해조에서 하기 조건으로 전해를 행하고, 전해 드럼을 회전시키면서 당해 전해 드럼의 표면에 구리를 석출시켰다.
<전해액 조성>
구리 : 80~110g/L
황산 : 70~110g/L
염소 : 10~100질량ppm
<제조 조건>
전류 밀도 : 50~200A/dm2
전해액 온도 : 40~70℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
다음으로, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 이것을 캐리어로 했다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 광택면측에 실시했다.
·캐리어의 제작 방법 J(비교예 3)
티타늄제의 회전 드럼(전해 드럼)을 준비하고, 당해 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서, 연삭 숫돌 연마재 입도: F320, 숫돌 회전 속도: 500rpm으로 연삭했다. 다음으로, 전해조 안에, 상기 전해 드럼과, 드럼의 주위에 소정의 극간 거리를 두고 전극을 배치했다. 다음으로, 전해조에서 하기 조건으로 전해를 행하고, 전해 드럼을 회전시키면서 당해 전해 드럼의 표면에 구리를 석출시켰다.
<전해액 조성>
구리 : 80~110g/L
황산 : 70~110g/L
염소 : 10~100질량ppm
<제조 조건>
전류 밀도 : 50~200A/dm2
전해액 온도 : 40~70℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
다음으로, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 이것을 캐리어로 했다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 광택면측에 실시했다.
·캐리어의 제작 방법 K(비교예 4)
이하의 전해액을 사용해서, 전해 동박을 제작했다. 또한, 전해 동박에의 중간층의 형성은, 전해 동박의 매트면측(석출면측, 드럼측과는 반대측의 면)에 실시했다.
<전해액 조성>
구리 : 70~130g/L
황산 : 70~130g/L
염소 : 30~100ppm
아교 : 0.05~3ppm
<제조 조건>
전류 밀도 : 70~100A/dm2
전해액 온도 : 50~60℃
전해액 선속 : 3~5m/sec
전해 시간 : 0.5~10분간
(2) 중간층의 형성
계속해서, 실시예 1~3, 비교예 1과 비교예 5에 대해서는, 두께 50㎚의 니켈 스퍼터막을 형성한 후, 롤-투-롤형의 연속 도금 라인에서 전기 도금함으로써, 니켈 스퍼터막 상에 11㎍/dm2의 부착량의 Cr층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.
·전해 크로메이트 처리
액 조성 : 중크롬산칼륨 1~10g/L, 아연 0~5g/L
pH : 3~4
액온 : 50~60℃
전류 밀도 : 0.1~2.6A/dm2
쿨롬양 : 0.5~30As/dm2
실시예 4에 대해서는, 두께 3㎛의 초광택 니켈 도금(오쿠노세이야쿠 가부시키가이샤제, 첨가제: 슈퍼 네오라이트)을 형성한 후, 롤-투-롤형의 연속 도금 라인에서 전기 도금함으로써, 니켈 스퍼터막 상에 11㎍/dm2의 부착량의 Cr층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.
·전해 크로메이트 처리
액 조성 : 중크롬산칼륨 1~10g/L, 아연 0~5g/L
pH : 3~4
액온 : 50~60℃
전류 밀도 : 0.1~2.6A/dm2
쿨롬양 : 0.5~30As/dm2
실시예 5~14, 17~24, 비교예 2~4에 대해서는, 이하의 조건으로 중간층을 형성했다.
이하의 조건으로 롤-투-롤형의 연속 도금 라인에서 전기 도금함으로써 4000㎍/dm2의 부착량의 Ni층을 형성했다.
·Ni층
황산니켈 : 250~300g/L
염화니켈 : 35~45g/L
아세트산니켈 : 10~20g/L
시트르산삼나트륨 : 15~30g/L
광택제 : 사카린, 부틴디올 등
도데실황산나트륨 : 30~100ppm
pH : 4~6
욕(浴) 온도 : 50~70℃
전류 밀도 : 3~15A/dm2
수세 및 산세 후, 계속해서 롤-투-롤형의 연속 도금 라인 상에서, Ni층 상에 11㎍/dm2의 부착량의 Cr층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.
·전해 크로메이트 처리
액 조성 : 중크롬산칼륨 1~10g/L, 아연 0~5g/L
pH : 3~4
액온 : 50~60℃
전류 밀도 : 0.1~2.6A/dm2
쿨롬양 : 0.5~30As/dm2
또한, 실시예 15에 대해서는 이하의 조건으로 중간층을 형성했다.
이하의 조건으로 롤-투-롤형의 연속 도금 라인에서 전기 도금함으로써 3000㎍/dm2의 부착량의 Ni-Mo층을 형성했다.
·Ni-Mo층(니켈몰리브덴 합금 도금)
액 조성 : 황산Ni육수화물 : 50g/dm3, 몰리브덴산나트륨이수화물 : 60g/dm3, 시트르산나트륨 : 90g/dm3
액온 : 30℃
전류 밀도 : 1~4A/dm2
통전 시간 : 3~25초
또한, 실시예 16에 대해서는 이하의 조건으로 중간층을 형성했다.
·Ni층
실시예 1과 동일한 조건으로 Ni층을 형성했다.
·유기물층(유기물층 형성 처리)
다음으로, 형성한 Ni층 표면을 수세 및 산세 후, 계속해서 하기의 조건으로 Ni층 표면에 대해서 농도 1~30g/L 카르복시벤조트리아졸(CBTA)을 포함하는, 액온 40℃, pH5의 수용액을, 20~120초간 샤워링하여 분무함으로써 유기물층을 형성했다.
(3) 극박 구리층의 형성
중간층의 형성 후, 중간층 상에 두께 1, 2, 3, 5㎛의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박으로 했다.
·극박 구리층
구리 농도 : 30~120g/L
H2SO4 농도 : 20~120g/L
염소 : 50~100ppm
레벨링제1(비스(3설포프로필)디설피드) : 10~30ppm
레벨링제2(아민 화합물) : 10~30ppm
아민 화합물에는 이하의 화학식의 아민 화합물을 사용했다.
[화학식 3]
Figure 112016076049883-pat00003
(상기 화학식 중, R1 및 R2는 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1군에서 선택되는 것임)
전해액 온도 : 20~80℃
전류 밀도 : 10~100A/dm2
(4) 표면 처리층의 형성
다음으로, 극박 구리층 상에, 표 1에 나타내는 바와 같이, 이하의 어느 하나의 조건으로 조화 처리층을 더 마련했다.
·조화 조건 a
Cu : 10~20g/L
Co : 1~10g/L
Ni : 1~10g/L
pH : 1~4
액온 : 50~60℃
전류 밀도 Dk : 30~40A/dm2
시간 : 0.2~1초
조화 처리층의 중량 두께를 0.05㎛±0.02㎛의 범위로 조정했다.
또한, 조화 처리의 중량 두께는 이하와 같이 산출했다.
조화 처리의 중량 두께(㎛) = ((조화 처리 후의 샘플 중량(g)) - (조화 처리 전의 샘플 중량(g)) / (구리의 밀도 8.94(g/㎤) × (샘플의 조화 처리를 갖는 평면의 면적)(㎠)) × 10000(㎛/㎝)
·조화 조건 b
액 조성
Cu : 10~20g/L
Co : 1~10g/L
Ni : 1~10g/L
pH : 1~4
액온 : 50~60℃
전류 밀도 Dk : 20~30A/dm2
시간 : 1~3초
조화 처리층의 중량 두께를 0.15㎛±0.04㎛의 범위로 조정했다.
·조화 조건 c
액 조성
Cu : 10~20g/L
Co : 1~10g/L
Ni : 1~10g/L
pH : 1~4
액온 : 40~50℃
전류 밀도 Dk : 20~30A/dm2
시간 : 5~8초
조화 처리층의 중량 두께를 0.25㎛±0.05㎛의 범위로 조정했다.
·조화 조건 d
조화 처리 1 → 조화 처리 2의 순으로 행했다.
(1) 조화 처리 1
액 조성 : Cu: 10~20g/L, H2SO4: 50~100g/L
액온 : 25~50℃
전류 밀도 : 0.5~54A/dm2
쿨롬양 : 2~67As/dm2
(2) 조화 처리 2
액 조성 : Cu: 10~20g/L, Ni: 5~15g/L, Co: 5~15g/L
pH : 2~3
액온 : 30~50℃
전류 밀도 : 20~46A/dm2
쿨롬양: 31~45As/dm2
조화 처리 1, 조화 처리 2의 총 조화 처리층의 중량 두께를 0.35㎛±0.05㎛의 범위로 조정했다.
·조화 조건 e
조화 처리 1 → 조화 처리 2의 순으로 행했다.
(1) 조화 처리 1
(액 조성 1)
Cu : 15~35g/L
H2SO4 : 10~150g/L
W : 10~50㎎/L
도데실황산나트륨 : 10~50㎎/L
As : 50~200㎎/L
(전기 도금 조건 1)
온도 : 30~70℃
전류 밀도 : 30~115A/dm2
조화 쿨롬양 : 20~450As/dm2
도금 시간 : 0.5~15초
(2) 조화 처리 2
(액 조성 2)
Cu : 20~80g/L
H2SO4 : 50~200g/L
(전기 도금 조건 2)
온도 : 30~70℃
전류 밀도 : 3~48A/dm2
조화 쿨롬양 : 20~250As/dm2
도금 시간 : 1~50초
조화 처리 1, 조화 처리 2의 총 조화 처리층의 중량 두께를 0.40㎛±0.05㎛의 범위로 조정했다.
·조화 조건 f
조화 처리 1 → 조화 처리 2의 순으로 행했다.
(1) 조화 처리 1
(액 조성 1)
Cu : 15~35g/L
H2SO4 : 10~150g/L
W : 1~50㎎/L
도데실황산나트륨 : 1~50㎎/L
As : 1~200㎎/L
(전기 도금 조건 1)
온도 : 30~70℃
전류 밀도 : 20~105A/dm2
조화 쿨롬양 : 50~500As/dm2
도금 시간 : 0.5~20초
(2) 조화 처리 2
(액 조성 2)
Cu : 20~80g/L
H2SO4 : 50~200g/L
(전기 도금 조건 2)
온도 : 30~70℃
전류 밀도 : 3~48A/dm2
조화 쿨롬양 : 50~300As/dm2
도금 시간 : 1~60초
조화 처리 1, 조화 처리 2의 총 조화 처리층의 중량 두께를 0.50㎛±0.05㎛의 범위로 조정했다.
·조화 조건 g
조화 처리 1 → 조화 처리 2의 순으로 행했다.
(1) 조화 처리 1
(액 조성 1)
Cu : 10~40g/L
H2SO4 : 10~150g/L
(전기 도금 조건 1)
온도 : 30~70℃
전류 밀도 : 24~112A/dm2
조화 쿨롬양 : 70~600As/dm2
도금 시간 : 5~30초
(2) 조화 처리 2
(액 조성 2)
Cu : 30~90g/L
H2SO4 : 50~200g/L
(전기 도금 조건 2)
온도 : 30~70℃
전류 밀도 : 4~49A/dm2
조화 쿨롬양 : 70~400As/dm2
도금 시간 : 5~65초
조화 처리 1, 조화 처리 2의 총 조화 처리층의 중량 두께를 0.60㎛±0.05㎛의 범위로 조정했다.
·조화 조건 h
액 조성
Cu : 10~20g/L
Co : 5~20g/L
Ni : 5~20g/L
pH : 1~4
액온 : 50~60℃
전류 밀도 Dk : 30~40A/dm2
시간 : 0.05~0.2초
조화 처리층의 중량 두께를 0.02㎛±0.02㎛의 범위로 조정했다.
또한, 조화 처리의 중량 두께는 이하와 같이 산출했다.
조화 처리의 중량 두께(㎛) = ((조화 처리 후의 샘플 중량(g)) - (조화 처리 전의 샘플 중량(g)) / (구리의 밀도 8.94(g/㎤) × (샘플의 조화 처리를 갖는 평면의 면적)(㎠)) × 10000(㎛/㎝)
실시예 2, 4, 6, 10, 13, 20에 대해서는, 조화 처리층 상에 내열 처리층, 크로메이트층, 실란 커플링 처리층을 이하의 조건으로 마련했다.
·내열 처리
Zn : 0~20g/L
Ni : 0~5g/L
pH : 3.5
온도 : 40℃
전류 밀도 Dk : 0~1.7A/dm2
시간 : 1초
Zn 부착량 : 5~250㎍/dm2
Ni 부착량 : 5~300㎍/dm2
·크로메이트 처리
K2Cr2O7
(Na2Cr2O7 혹은 CrO3) : 2~10g/L
NaOH 혹은 KOH : 10~50g/L
ZnO 혹은 ZnSO47H2O : 0.05~10g/L
pH : 7~13
욕 온도 : 20~80℃
전류 밀도 : 0.05~5A/dm2
시간 : 5~30초
Cr 부착량 : 10~150㎍/dm2
·실란 커플링 처리
비닐트리에톡시실란 수용액
(비닐트리에톡시실란 농도 : 0.1~1.4wt%)
pH : 4~5
시간 : 5~30초
상기와 같이 해서 얻어진 실시예 1~24, 비교예 1~5의 캐리어 부착 동박에 대해서, 이하의 방법으로 각 평가를 실시했다.
<극박 구리층의 두께>
극박 구리층의 두께는 이하의 중량법에 의해 측정했다.
캐리어 부착 동박의 중량을 측정한 후, 극박 구리층을 벗기고, 캐리어의 중량을 측정해, 전자와 후자의 차를 극박 구리층의 중량이라고 정의한다.
·시료의 크기 : 10㎝×10㎝ 사각 시트(프레스기로 펀칭한 10㎝×10㎝ 사각 시트)
·시료 채취 : 임의의 3개소
·이하의 식에 의해 각 시료의 중량법에 의한 극박 구리층의 두께를 산출했다.
중량법에 의한 극박 구리층의 두께(㎛)=(10㎝×10㎝ 사각 시트의 캐리어 부착 동박의 중량(g/100㎠))-(상기 10㎝×10㎝ 사각 시트의 캐리어 부착 동박으로부터 극박 구리층을 벗긴 후의, 캐리어의 중량(g/100㎠))/구리의 밀도(8.96g/㎤)×0.01(100㎠/㎠)×10000㎛/㎝
또한, 시료의 중량 측정에는, 소수점 이하 4자리까지 측정 가능한 정밀 저울을 사용했다. 그리고, 얻어진 중량의 측정값을 그대로 상기 계산에 사용했다.
·3개소의 중량법에 의한 극박 구리층의 두께의 산술 평균값을, 중량법에 의한 극박 구리층의 두께로 했다.
또한, 정밀 저울로는 애즈원 가부시키가이샤제 IBA-200을 사용하고, 프레스기는 노구치 프레스 가부시키가이샤제 HAP-12를 사용했다.
이 결과, 실시예 1~24, 비교예 1~5 전체에 대해, 극박 구리층의 두께가 1~5㎛인 것을 확인했다.
<캐리어 부착 동박과 맞붙여서 형성되는 수지 기판의 표면 성상>
각 실시예, 비교예의 캐리어 부착 동박(극박 구리층에 표면 처리를 행한 캐리어 부착 동박은, 당해 표면 처리 후의 캐리어 부착 동박)을, 극박 구리층측으로부터 프리프레그(비스말레이미드트리아진 수지 기판)에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스하여 적층한 후에, 캐리어 부착 동박으로부터 캐리어를 박리하고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 수지 기판 표면에 대해서, ISO 25178에 준거해서, 올림푸스사제 레이저 현미경 OLS4000(LEXT OLS 4000)으로, 코어부의 레벨차 Sk, 최대 골 깊이 Sv, 돌출 골부 깊이 Svk, 골부의 공극 용적 Vvv 및 최대 골 깊이 Sv와 돌출 골부 깊이 Svk의 비 Sv/Svk를 각각 측정했다. 레이저 현미경에 있어서의 대물 렌즈 50배를 사용하여 약 200㎛×200㎛ 면적(구체적으로는 40106㎛2)의 측정을 3개소에 대해서 행하고, 당해 3개소의 Sk, Sv, Svk, Vvv의 값의 산술 평균값을, Sk, Sv, Svk, Vvv의 값으로 했다. 또한 얻어진 Sv와 Svk의 평균값을 사용해서, 최대 골 깊이 Sv와 돌출 골부 깊이 Svk의 비 Sv/Svk를 산출했다. 또한, 레이저 현미경 측정에 있어서, 측정 결과의 측정면이 평면이 아닌, 곡면으로 된 경우는, 평면 보정을 행한 후에, 상기 각 표면 성상을 산출했다. 또한, 레이저 현미경에 의한 측정 환경 온도는 23~25℃로 했다.
<회로 형성성 : M-SAP 회로를 형성한 후의 회로의 에지 끌림부(스커팅부)의 평가>
캐리어 부착 동박(극박 구리층에의 표면 처리가 실시된 캐리어 부착 동박은, 당해 표면 처리 후의 캐리어 부착 동박)을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 맞붙인 후, 캐리어를 벗겼다. 계속해서, 노출된 극박 구리층 표면에, 극박 구리층의 두께가 5㎛, 3㎛ 및 2㎛일 경우는, 두께가 1㎛가 될 때까지 하프 에칭을 행하고, 또한, 극박 구리층의 두께가 1㎛인 것은 이대로 하프 에칭하지 않고, 각각 15㎛폭의 패턴 구리 도금층을 L/S = 12㎛/12㎛가 되도록 형성하고, 그 후 에칭을 행하여 M-SAP 회로를 형성했다.
이 때의 에칭 조건을 이하에 나타낸다. 그리고, 당해 회로에 대해서 선 길이 1㎜의 부분을 100개(즉, 선 길이 1㎜의 회로를 100개) 평면 관찰하여, 에지 끌림부의 길이를 측정했다. 상기 측정으로 얻어진 회로의 에지 끌림부의 최대 길이에 대해, 이하의 기준으로 회로 형성성을 평가했다. 도 5에 상기 에지 끌림부를 나타낸 회로의 평면 관찰 사진을 나타낸다. 에지 끌림부는 도 5에 나타내는 바와 같이, 회로의 바닥에 얇게 생기는 에칭 잔사이다.
(에칭 조건)
·에칭 형식 : 스프레이 에칭
·스프레이 노즐 : 풀-콘형
·스프레이 압력 : 0.10MPa
·에칭액 온도 : 30℃
·에칭액 조성 :
H2O2 : 18g/L
H2SO4 : 92g/L
Cu : 8g/L
첨가제 : FE-830IIW3C(JCU CORPORATION 제품) 적당량
(회로 형성성의 평가 기준)
배선간 쇼트 다량 발생 또는 단선 다량 발생 등의 회로 형성 불량 상태 : ××
에지 끌림부의 최대 길이가 5㎛ 이상이지만, 배선간 쇼트에는 이르지 않음 : ×
에지 끌림부의 최대 길이가 2㎛ 이상 5㎛ 미만 : ○
에지 끌림부의 최대 길이가 0.5㎛ 이상 2㎛ 미만 : ○○
에지 끌림부의 최대 길이가 0.5㎛ 미만 : ○○○
<동박 레진의 밀착성의 평가>
상기 '회로 형성성: M-SAP 회로를 형성한 후의 회로의 에지 끌림부의 평가'에서 형성한 M-SAP 회로에 대해, 상기 '선 길이 1mm의 회로를 100개' 관찰했을 때, 상기 회로의 벗겨짐이나 들뜸이 하나라도 관찰된 경우를 ×로 하고, 상기 회로의 벗겨짐이나 들뜸이 전혀 관찰되지 않은 경우를 ○로 평가했다.
시험 조건 및 시험 결과를 표 1에 나타낸다.
[표 1]
Figure 112016076049883-pat00004

Claims (47)

  1. 캐리어, 중간층, 및 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골(谷) 깊이 Sv가 0.181~2.922㎛이며, 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv와 돌출 골부 깊이 Svk의 비 Sv/Svk가 3.549~10.777인, 캐리어 부착 동박.
  2. 제1항에 있어서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 코어부의 레벨차 Sk가 0.095~0.936㎛인, 캐리어 부착 동박.
  3. 제1항에 있어서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 돌출 골부 깊이 Svk가 0.051~0.478㎛인, 캐리어 부착 동박.
  4. 제2항에 있어서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 돌출 골부 깊이 Svk가 0.051~0.478㎛인, 캐리어 부착 동박.
  5. 제1항에 있어서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 골부의 공극 용적 Vvv가 0.003~0.020㎛3/㎛2인, 캐리어 부착 동박.
  6. 제2항에 있어서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 골부의 공극 용적 Vvv가 0.003~0.020㎛3/㎛2인, 캐리어 부착 동박.
  7. 제3항에 있어서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 골부의 공극 용적 Vvv가 0.003~0.020㎛3/㎛2인, 캐리어 부착 동박.
  8. 제4항에 있어서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 골부의 공극 용적 Vvv가 0.003~0.020㎛3/㎛2인, 캐리어 부착 동박.
  9. 삭제
  10. 캐리어, 중간층, 및 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 코어부의 레벨차 Sk가 0.095~0.936㎛이며, 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv와 돌출 골부 깊이 Svk의 비 Sv/Svk가 3.549~10.777인, 캐리어 부착 동박.
  11. 제10항에 있어서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 돌출 골부 깊이 Svk가 0.051~0.478㎛인, 캐리어 부착 동박.
  12. 제10항에 있어서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 골부의 공극 용적 Vvv가 0.003~0.020㎛3/㎛2인, 캐리어 부착 동박.
  13. 제11항에 있어서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 골부의 공극 용적 Vvv가 0.003~0.020㎛3/㎛2인, 캐리어 부착 동박.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 캐리어, 중간층, 및 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 돌출 골부 깊이 Svk가 0.051~0.478㎛이며, 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv와 돌출 골부 깊이 Svk의 비 Sv/Svk가 3.549~10.777인, 캐리어 부착 동박.
  19. 제18항에 있어서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 골부의 공극 용적 Vvv가 0.003~0.020㎛3/㎛2인, 캐리어 부착 동박.
  20. 삭제
  21. 삭제
  22. 캐리어, 중간층, 및 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서,
    상기 캐리어 부착 동박을 극박 구리층측으로부터 비스말레이미드트리아진 수지 기판에 압력: 20kgf/㎠, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 맞붙인 후, 상기 캐리어를 벗기고, 계속해서 에칭으로 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 골부의 공극 용적 Vvv가 0.003~0.020㎛3/㎛2이며, 상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면의 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv와 돌출 골부 깊이 Svk의 비 Sv/Svk가 3.549~10.777인, 캐리어 부착 동박.
  23. 삭제
  24. 삭제
  25. 제1항 내지 제8항, 제10항 내지 제13항, 제18항, 제19항 및 제22항 중 어느 한 항에 있어서,
    상기 극박 구리층을 제거함으로써 노출시킨 상기 수지 기판 표면에 있어서 이하의 25-1 내지 25-4의 항목을 어느 하나 또는 2개 또는 3개 또는 4개를 만족시키고, 이하의 25-5의 항목을 만족시키는, 캐리어 부착 동박.
    ·25-1 : 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv가 이하의 25-1a 내지 25-1c 중 어느 하나를 만족시킨다.
    25-1a : 0.181~2.35㎛ 이다,
    25-1b : 0.181~1.4㎛ 이다,
    25-1c : 0.181~0.67㎛ 이다.
    ·25-2 : 레이저 현미경으로 측정되는 ISO 25178에 준거한 코어부의 레벨차 Sk가 이하의 25-2a 내지 25-2c 중 어느 하나를 만족시킨다.
    25-2a : 0.095~0.8㎛ 이다,
    25-2b : 0.095~0.48㎛ 이다,
    25-2c : 0.095~0.35㎛ 이다.
    ·25-3 : 레이저 현미경으로 측정되는 ISO 25178에 준거한 돌출 골부 깊이 Svk가 이하의 25-3a 내지 25-3c 중 어느 하나를 만족시킨다.
    25-3a : 0.051~0.210㎛ 이다,
    25-3b : 0.051~0.164㎛ 이다,
    25-3c : 0.051~0.160㎛ 이다.
    ·25-4 : 레이저 현미경으로 측정되는 ISO 25178에 준거한 골부의 공극 용적 Vvv가 이하의 25-4a 내지 25-4e 중 어느 하나를 만족시킨다.
    25-4a : 0.003~0.018㎛3/㎛2 이다,
    25-4b : 0.003~0.010㎛3/㎛2 이다,
    25-4c : 0.003~0.009㎛3/㎛2 이다,
    25-4d : 0.003~0.008㎛3/㎛2 이다,
    25-4e : 0.003~0.007㎛3/㎛2 이다,
    ·25-5 : 레이저 현미경으로 측정되는 ISO 25178에 준거한 최대 골 깊이 Sv와 돌출 골부 깊이 Svk의 비 Sv/Svk가 이하의 25-5a 내지 25-5c 중 어느 하나를 만족시킨다.
    25-5a : 3.549~10.5 이다,
    25-5b : 3.549~8.300 이다,
    25-5c : 3.549~7.000 이다.
  26. 삭제
  27. 제1항 내지 제8항, 제10항 내지 제13항, 제18항, 제19항 및 제22항 중 어느 한 항에 있어서,
    제1항 내지 제8항, 제10항 내지 제13항, 제18항, 제19항 및 제22항 중 어느 한 항에 기재된 캐리어 부착 동박이 캐리어의 한쪽의 면측에 중간층, 및 극박 구리층을 캐리어에서 볼 때 이 순서로 갖는 경우에 있어서, 상기 캐리어 부착 동박의 상기 극박 구리층측 및 상기 캐리어 부착 동박의 상기 캐리어측의 적어도 한쪽의 표면 또는 양쪽의 표면에, 또는,
    제1항 내지 제8항, 제10항 내지 제13항, 제18항, 제19항 및 제22항 중 어느 한 항에 기재된 캐리어 부착 동박이 캐리어의 양쪽의 면측에 중간층, 및 극박 구리층을 캐리어에서 볼 때 이 순서로 갖는 경우에 있어서, 당해 한쪽 또는 양쪽의 상기 캐리어 부착 동박의 극박 구리층측의 표면에,
    조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 갖는, 캐리어 부착 동박.
  28. 제27항에 있어서,
    상기 조화 처리층이, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 철, 바나듐, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 하나의 단체 또는 어느 1종 이상을 포함하는 합금으로 이루어지는 층인, 캐리어 부착 동박.
  29. 제1항 내지 제8항, 제10항 내지 제13항, 제18항, 제19항 및 제22항 중 어느 한 항에 있어서,
    상기 극박 구리층 상에 수지층을 구비하는, 캐리어 부착 동박.
  30. 제27항에 있어서,
    상기 조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층 상에 수지층을 구비하는, 캐리어 부착 동박.
  31. 제1항 내지 제8항, 제10항 내지 제13항, 제18항, 제19항 및 제22항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용해서 제조한 적층체.
  32. 제30항에 기재된 캐리어 부착 동박을 사용해서 제조한 적층체.
  33. 제1항 내지 제8항, 제10항 내지 제13항, 제18항, 제19항 및 제22항 중 어느 한 항에 기재된 캐리어 부착 동박과 수지를 포함하는 적층체로서,
    상기 캐리어 부착 동박의 단면(端面)의 일부 또는 전부가 상기 수지에 의해 덮여 있는 적층체.
  34. 하나의 제1항 내지 제8항, 제10항 내지 제13항, 제18항, 제19항 및 제22항 중 어느 한 항에 기재된 캐리어 부착 동박을 상기 캐리어측 또는 상기 극박 구리층측으로부터, 상기 캐리어 부착 동박과 동일한 다른 하나의 상기 캐리어 부착 동박의 상기 캐리어측 또는 상기 극박 구리층측에 적층한 적층체.
  35. 제31항에 기재된 적층체를 사용한 프린트 배선판의 제조 방법.
  36. 제32항에 기재된 적층체를 사용한 프린트 배선판의 제조 방법.
  37. 제33항에 기재된 적층체를 사용한 프린트 배선판의 제조 방법.
  38. 제34항에 기재된 적층체를 사용한 프린트 배선판의 제조 방법.
  39. 제31항에 기재된 적층체에 수지층과 회로의 2층을, 적어도 1회 마련하는 공정, 및
    상기 수지층 및 회로의 2층을 적어도 1회 형성한 후에, 상기 적층체의 캐리어 부착 동박으로부터 상기 극박 구리층 또는 상기 캐리어를 박리시키는 공정
    을 포함하는 프린트 배선판의 제조 방법.
  40. 제32항에 기재된 적층체에 수지층과 회로의 2층을, 적어도 1회 마련하는 공정, 및
    상기 수지층 및 회로의 2층을 적어도 1회 형성한 후에, 상기 적층체의 캐리어 부착 동박으로부터 상기 극박 구리층 또는 상기 캐리어를 박리시키는 공정
    을 포함하는 프린트 배선판의 제조 방법.
  41. 제33항에 기재된 적층체에 수지층과 회로의 2층을, 적어도 1회 마련하는 공정, 및
    상기 수지층 및 회로의 2층을 적어도 1회 형성한 후에, 상기 적층체의 캐리어 부착 동박으로부터 상기 극박 구리층 또는 상기 캐리어를 박리시키는 공정
    을 포함하는 프린트 배선판의 제조 방법.
  42. 제34항에 기재된 적층체에 수지층과 회로의 2층을, 적어도 1회 마련하는 공정, 및
    상기 수지층 및 회로의 2층을 적어도 1회 형성한 후에, 상기 적층체의 캐리어 부착 동박으로부터 상기 극박 구리층 또는 상기 캐리어를 박리시키는 공정
    을 포함하는 프린트 배선판의 제조 방법.
  43. 제1항 내지 제8항, 제10항 내지 제13항, 제18항, 제19항 및 제22항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법.
  44. 제43항에 기재된 방법으로 제조된 프린트 배선판을 사용한 전자 기기의 제조 방법.
  45. 제1항 내지 제8항, 제10항 내지 제13항, 제18항, 제19항 및 제22항 중 어느 한 항에 기재된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
    상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 및
    상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고,
    그 후, 세미애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 하나의 방법에 의해서, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법.
  46. 제1항 내지 제8항, 제10항 내지 제13항, 제18항, 제19항 및 제22항 중 어느 한 항에 기재된 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어 부착 동박의 상기 캐리어측 표면에 회로를 형성하는 공정,
    상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어 부착 동박의 상기 캐리어측 표면에 수지층을 형성하는 공정,
    상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정, 및
    상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써, 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어 부착 동박의 상기 캐리어측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정
    을 포함하는 프린트 배선판의 제조 방법.
  47. 제1항 내지 제8항, 제10항 내지 제13항, 제18항, 제19항 및 제22항 중 어느 한 항에 기재된 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어 부착 동박의 상기 캐리어측 표면과 수지 기판을 적층하는 공정,
    상기 캐리어 부착 동박의 수지 기판과 적층한 측과는 반대측의 극박 구리층측 표면 또는 상기 캐리어측 표면에 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및
    상기 수지층 및 회로의 2층을 형성한 후에, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정
    을 포함하는 프린트 배선판의 제조 방법.
KR1020160099670A 2015-08-06 2016-08-04 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법 KR101983883B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015156526 2015-08-06
JPJP-P-2015-156526 2015-08-06

Publications (2)

Publication Number Publication Date
KR20170017800A KR20170017800A (ko) 2017-02-15
KR101983883B1 true KR101983883B1 (ko) 2019-05-29

Family

ID=58048646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160099670A KR101983883B1 (ko) 2015-08-06 2016-08-04 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법

Country Status (6)

Country Link
US (1) US10299385B2 (ko)
JP (1) JP6339636B2 (ko)
KR (1) KR101983883B1 (ko)
CN (1) CN106455310B (ko)
MY (1) MY179112A (ko)
TW (1) TWI624375B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6782561B2 (ja) 2015-07-16 2020-11-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6058182B1 (ja) 2015-07-27 2017-01-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6006445B1 (ja) 2015-07-27 2016-10-12 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6200042B2 (ja) 2015-08-06 2017-09-20 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6190500B2 (ja) 2015-08-06 2017-08-30 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP7492808B2 (ja) * 2017-03-31 2024-05-30 Ｊｘ金属株式会社 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP7356209B2 (ja) * 2017-03-31 2023-10-04 Ｊｘ金属株式会社 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
US11459664B2 (en) * 2017-07-21 2022-10-04 Temple University—Of the Commonwealth System of Higher Education Multi-metal catalysts and devices and methods of use thereof
WO2019208525A1 (ja) * 2018-04-27 2019-10-31 Ｊｘ金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
US10581081B1 (en) * 2019-02-01 2020-03-03 Chang Chun Petrochemical Co., Ltd. Copper foil for negative electrode current collector of lithium ion secondary battery
KR102331091B1 (ko) * 2019-02-01 2021-11-25 장 춘 페트로케미컬 컴퍼니 리미티드 캐리어가 있는 동박 및 동박적층판
WO2020196106A1 (ja) * 2019-03-26 2020-10-01 三井金属鉱業株式会社 プリント配線板の製造方法
CN110055560B (zh) * 2019-04-24 2021-02-09 福建清景铜箔有限公司 电解铜箔的生箔装置及阴极辊的制备方法
CN111763963B (zh) * 2020-06-19 2021-01-19 广东嘉元科技股份有限公司 一种铜箔厚度均匀性处理方法、铜箔表面处理方法
CN113635649B (zh) * 2021-08-17 2023-09-22 天长市京发铝业有限公司 一种覆铜板压制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015042765A (ja) * 2013-07-23 2015-03-05 Jx日鉱日石金属株式会社 表面処理銅箔、キャリア付銅箔、基材、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431803A (en) 1990-05-30 1995-07-11 Gould Electronics Inc. Electrodeposited copper foil and process for making same
JP2001068804A (ja) 1999-08-31 2001-03-16 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びその電解銅箔の製造方法並びにその電解銅箔を使用した銅張積層板
JP3690962B2 (ja) 2000-04-26 2005-08-31 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板
JP3261119B2 (ja) 2000-05-16 2002-02-25 三井金属鉱業株式会社 プリント配線板の製造方法
US7026059B2 (en) 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
JP3973197B2 (ja) 2001-12-20 2007-09-12 三井金属鉱業株式会社 キャリア箔付電解銅箔及びその製造方法
WO2004005588A1 (ja) 2002-07-04 2004-01-15 Mitsui Mining & Smelting Co.,Ltd. キャリア箔付電解銅箔
JP3977790B2 (ja) 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
US20050158574A1 (en) 2003-11-11 2005-07-21 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP4087369B2 (ja) 2003-11-11 2008-05-21 古河サーキットフォイル株式会社 キャリア付き極薄銅箔、およびプリント配線板
JP4804806B2 (ja) 2005-06-13 2011-11-02 新日鐵化学株式会社 銅張積層板及びその製造方法
JP4429979B2 (ja) 2005-06-29 2010-03-10 古河電気工業株式会社 キャリア付き極薄銅箔及びキャリア付き極薄銅箔の製造方法
JPWO2008126522A1 (ja) 2007-03-15 2010-07-22 日鉱金属株式会社 銅電解液及びそれを用いて得られた２層フレキシブル基板
CN101374388B (zh) * 2008-03-28 2010-06-02 广州力加电子有限公司 一种高剥离强度的细线路挠性电路板的制作方法
EP2351876A1 (en) 2008-11-25 2011-08-03 JX Nippon Mining & Metals Corporation Copper foil for printed circuit
TW201037105A (en) 2009-03-23 2010-10-16 Nippon Mining Co Double layered flexible board, and copper electrolytic liquid for making the same
JP2010006071A (ja) 2009-08-21 2010-01-14 Furukawa Electric Co Ltd:The 表面処理銅箔、キャリア付き極薄銅箔、フレキシブル銅張積層板及びポリイミド系フレキシブルプリント配線板
JP5242710B2 (ja) 2010-01-22 2013-07-24 古河電気工業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
JP6219034B2 (ja) 2010-10-06 2017-10-25 古河電気工業株式会社 銅箔及びその製造方法、キャリア付き銅箔及びその製造方法、プリント配線板、多層プリント配線板
JP5352748B1 (ja) 2012-10-26 2013-11-27 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5358740B1 (ja) * 2012-10-26 2013-12-04 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5427943B1 (ja) 2012-11-09 2014-02-26 Ｊｘ日鉱日石金属株式会社 圧延銅箔、表面処理銅箔、積層板及びプリント基板
JP6403969B2 (ja) 2013-03-29 2018-10-10 Ｊｘ金属株式会社 キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法
KR101803165B1 (ko) 2013-03-29 2017-11-29 제이엑스금속주식회사 캐리어 부착 동박, 프린트 배선판, 구리 피복 적층판, 전자 기기 및 프린트 배선판의 제조 방법
CN104125711B (zh) 2013-04-26 2017-10-24 Jx日矿日石金属株式会社 高频电路用铜箔、覆铜板、印刷布线板、带载体的铜箔、电子设备及印刷布线板的制造方法
JP6591893B2 (ja) * 2013-06-04 2019-10-16 Ｊｘ金属株式会社 キャリア付銅箔、銅張積層板、プリント配線板、電子機器、樹脂層、キャリア付銅箔の製造方法、及びプリント配線板の製造方法
US9955583B2 (en) 2013-07-23 2018-04-24 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board
JP5758035B2 (ja) 2013-08-20 2015-08-05 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP2015134953A (ja) * 2014-01-17 2015-07-27 Jx日鉱日石金属株式会社 表面処理銅箔、キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
JP6367687B2 (ja) 2014-10-30 2018-08-01 Ｊｘ金属株式会社 表面処理銅箔及び積層板
JP6782561B2 (ja) 2015-07-16 2020-11-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6006445B1 (ja) 2015-07-27 2016-10-12 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6058182B1 (ja) 2015-07-27 2017-01-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6200042B2 (ja) 2015-08-06 2017-09-20 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6190500B2 (ja) 2015-08-06 2017-08-30 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015042765A (ja) * 2013-07-23 2015-03-05 Jx日鉱日石金属株式会社 表面処理銅箔、キャリア付銅箔、基材、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
CN106455310B (zh) 2019-11-01
JP6339636B2 (ja) 2018-06-06
KR20170017800A (ko) 2017-02-15
TWI624375B (zh) 2018-05-21
US10299385B2 (en) 2019-05-21
MY179112A (en) 2020-10-28
US20170042036A1 (en) 2017-02-09
CN106455310A (zh) 2017-02-22
JP2017038043A (ja) 2017-02-16
TW201718270A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
KR101983883B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법
KR101975086B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
KR101956428B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
KR101943154B1 (ko) 캐리어 부착 동박, 적층체, 적층체의 제조 방법, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법
KR101907261B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법
TWI583269B (zh) Method for manufacturing copper foil, laminated body, printed wiring board, electronic machine and printed wiring board
KR20170000786A (ko) 캐리어 부착 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법
KR20180064311A (ko) 표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
KR20180095787A (ko) 캐리어 부착 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법
JP6872947B2 (ja) キャリア付銅箔、積層体、キャリア付銅箔の製造方法、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP7002200B2 (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant