WO2022156321A1 - 一种用于制作高密度互连线路板的方法 - Google Patents

一种用于制作高密度互连线路板的方法 Download PDF

Info

Publication number
WO2022156321A1
WO2022156321A1 PCT/CN2021/130130 CN2021130130W WO2022156321A1 WO 2022156321 A1 WO2022156321 A1 WO 2022156321A1 CN 2021130130 W CN2021130130 W CN 2021130130W WO 2022156321 A1 WO2022156321 A1 WO 2022156321A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
manufacturing
copper
density
board according
Prior art date
Application number
PCT/CN2021/130130
Other languages
English (en)
French (fr)
Inventor
杨贵
李波
樊廷慧
田政权
黄双双
肖鑫
叶湘明
Original Assignee
惠州市金百泽电路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 惠州市金百泽电路科技有限公司 filed Critical 惠州市金百泽电路科技有限公司
Publication of WO2022156321A1 publication Critical patent/WO2022156321A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies

Definitions

  • the invention relates to the technical field of PCB board fabrication, in particular to a method for fabricating high-density interconnection circuit boards.
  • PCB printed Circuit Board
  • the Chinese name is printed circuit board, also known as printed circuit board, is an important electronic component, a support body for electronic components, and a carrier for electrical connection of electronic components. Because it is made by electronic printing, it is called a "printed" circuit board.
  • the conventional conduction process of high-density interconnected circuit boards is to use drilling + electroplating to achieve interlayer conduction. This process has the following disadvantages for the production of high-multi-layer high-density interconnected circuit board products:
  • a method for making a high-density interconnect circuit board comprising
  • the copper pillars are opened, and the specific method is as follows;
  • the stripping process is performed after the S2 electroplating of the copper pillars.
  • the method for fabricating the circuit is a semi-additive method.
  • the preparation method of the semi-additive method is:
  • the via hole uses a positive film to open the window
  • the dry film is a high-resolution photosensitive dry film.
  • the height error of the electroplated copper column is between +3 ⁇ m--3 ⁇ m.
  • the above-mentioned method for manufacturing a high-density interconnected circuit board has a simple manufacturing method, can realize conduction of any layer, and improves the production efficiency; the method of using the electroplated copper column does not produce depression, and it is easy to realize the hole-on-hole and hole-plate combination.
  • the first structure has high alignment accuracy.
  • the semi-additive method is used to make graphic circuits, which can accurately control the copper thickness of each layer of circuits, realize more precise circuit manufacturing, and ensure the quality of products.
  • FIG. 1 is a flowchart of a method for fabricating a high-density interconnection circuit board according to an embodiment of the present invention.
  • a method for fabricating a high-density interconnection circuit board comprising:
  • the copper pillars are opened, and the specific method is as follows;
  • the stripping process is performed after the S2 electroplating of the copper pillars.
  • the method for fabricating the circuit is a semi-additive method.
  • the preparation method of the semi-additive method is:
  • the via hole uses a positive film to open the window
  • the dry film is a high-resolution photosensitive dry film.
  • the height error of the electroplated copper column is between +3 ⁇ m--3 ⁇ m.
  • the method for manufacturing a high-density interconnected circuit board is simple, can realize conduction of any layer, and improves the production efficiency; the method of using electroplating copper posts does not generate depressions, and it is easy to realize holes on holes and hole disks
  • the integrated structure has high alignment accuracy.
  • the semi-additive method is used for pattern circuit production, which can accurately control the copper thickness of each layer of circuit, realize more precise circuit production, and ensure the quality of the product.
  • the production method of the thin copper conductive layer is divided into a semi-additive method and an improved semi-additive method.
  • Making a thin copper layer to achieve conduction the thickness of the copper layer is generally less than 1.5 ⁇ m; improved semi-additive method: the thin copper conduction layer is a copper-containing substrate to reduce copper or laminate a thin copper foil to achieve conduction, and the thickness of the copper layer is generally 1.5 ⁇ m ⁇ m-3 ⁇ m.
  • the semi-additive method or the improved semi-additive method can be selected to control the copper of each layer of circuits according to the specific copper layer thickness requirements, so as to realize more precise circuit manufacturing.
  • the dry film used is a high-resolution photosensitive dry film. Make the photosensitive dry film resolution 1:1, so that the exposure effect is good.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开了一种用于制作高密度互连线路板的方法，包括S1、开料，S2、电镀铜柱，S3、芯板制作，S4、压合，S5、研磨，S6、线路制作；上述用于制作高密度互连线路板的方法，制作方法简单，可以实现任意层的导通，提高了生产效率；使用电镀铜柱的方法不会产生凹陷，容易实现孔上孔和孔盘合一的结构，对位精度高，同时，采用半加成法进行图形线路制作，可以准确的控制各层线路铜厚，实现更加精密线路制作，保证了产品的品质。

Description

一种用于制作高密度互连线路板的方法 技术领域
本发明涉及PCB板制作的技术领域，具体为一种用于制作高密度互连线路板的方法。
背景技术
PCB(Printed Circuit Board)，中文名称为印制电路板，又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体。由于它采用电子印刷术制作的，故被称为“印刷”电路板。高密度互连线路板常规导通工艺是使用钻孔+电镀实现层间导通，此工艺对于制作高多层高密度互连线路板产品有以下缺点：
1、高多层高密度互连线路板产品制程繁琐复杂，生产效率低；
2、高多层高密度互连线路板产品生产制作时层间对位精度不足，容易产生过程报废；
3、产品可靠性无法完全保证，容易产生客户端报废。
发明内容
基于此，有必要提供一种更高效率更低成本、对位精度高的用于制作高密度互连线路板的方法。
一种用于制作高密度互连线路板的方法，包括
S1、开料；
S2、电镀铜柱；
S3、芯板制作；
S4、压合；
S5、研磨；
S6、线路制作。
在其中一个实施例中，所述S2电镀铜柱之前先进行铜柱开窗，具体的方法为；
S21、使用预设厚度的干膜进行压膜；
S22、曝光；
S23、显影。
在其中一个实施例中，在S2电镀铜柱之后进行脱膜处理。
在其中一个实施例中，所述线路制作的方法为半加成法。
在其中一个实施例中，所述半加成法的制作方法为：
S51、在基板制作薄铜导通层；
S52、线路图形制作；
S53、导通孔使用正片开窗；
S54、在线路图形和导通孔开窗区域加成预设厚度的导通铜；
S55、再移除薄铜导通层。
在其中一个实施例中，所述干膜为高解晰感光干膜。
在其中一个实施例中，所述电镀铜柱高度误差在+3μm--3μm之间。
上述用于制作高密度互连线路板的方法，制作方法简单，可以实现任意层的导通，提高了生产效率；使用电镀铜柱的方法不会产生凹陷，容易实现孔上孔和孔盘合一的结构，对位精度高，同时，采用半加成法进行图形线路制作，可以准确的控制各层线路铜厚，实现更加精密线路制作，保证了产品的品质。
附图说明
图1为本发明一实施例用于制作高密度互连线路板的方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接”与另一元件连接时，不存在中间元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术 领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示，一种用于制作高密度互连线路板的方法，包括
S1、开料；
S2、电镀铜柱；
S3、芯板制作；
S4、压合；
S5、研磨；
S6、线路制作。
在其中一个实施例中，所述S2电镀铜柱之前先进行铜柱开窗，具体的方法为；
S21、使用预设厚度的干膜进行压膜；
S22、曝光；
S23、显影。
在其中一个实施例中，在S2电镀铜柱之后进行脱膜处理。
在其中一个实施例中，所述线路制作的方法为半加成法。
在其中一个实施例中，所述半加成法的制作方法为：
S51、在基板制作薄铜导通层；
S52、线路图形制作；
S53、导通孔使用正片开窗；
S54、在线路图形和导通孔开窗区域加成预设厚度的导通铜；
S55、再移除薄铜导通层。
在其中一个实施例中，所述干膜为高解晰感光干膜。
在其中一个实施例中，所述电镀铜柱高度误差在+3μm--3μm之间。
一种用于制作高密度互连线路板的方法，
S1、开料，获取规格尺寸的基板并进行表面处理；
S2、压膜，使用预设厚度的干膜贴附在基板上；
S3、曝光；
S4、显影，实现了铜柱开窗；
S5、电镀铜柱，在开窗位置进行电镀铜柱；
S6、脱膜，脱去基板上的干膜；
S7、芯板制作；
S8、压合，将绝缘层压合在基板上；
S9、研磨，对绝缘层进行研磨并漏出铜柱的顶面；
S10、使用半加成法进行线路制作。
依次重复上述步骤，即可完成高密度多层线路板的制作。
这样，用于制作高密度互连线路板的方法，制作方法简单，可以实现任意层的导通，提高了生产效率；使用电镀铜柱的方法不会产生凹陷，容易实现孔上孔和孔盘合一的结构，对位精度高，同时，采用半加成法进行图形线路制作，可以准确的控制各层线路铜厚，实现更加精密线路制作，保证了产品的品质。
进一步地，为了方便选择各层线路的铜层厚度，薄铜导通层的制作方法分为半加成法和改良半加成法，半加成法的薄铜导通层是在无铜基板制作薄铜层实现导通，铜层厚度一般小于1.5μm；改良半加成法：薄铜导通层是有含铜基板减铜或者层压薄铜箔实现导通，铜层厚度一般在1.5μm-3μm。
这样，在制作过程中，可以根据具体的铜层厚度的要求来选择使用半加成法或者改良半加成法来控制各层线路的铜后，以此来实现更加精密的线路制作。
进一步地，在现有技术中，常规的加工钻孔+电镀填孔在电镀填孔时容易出现凹陷，导致在孔上孔结构时容易导致品质不良，严重时造成爆板分层；在孔盘合一结构时，刷锡打件时气泡高温后容易造成锡球空洞，焊锡不良。
使用电镀铜柱导通的方法不会产生凹陷，更容易实现孔上孔或者孔盘合一结构，有效地保证了产品的品质。
进一步地，采用的干膜为高解晰感光干膜。使感光干膜解晰度1：1，使曝光效果好。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技 术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (7)

  1. 一种用于制作高密度互连线路板的方法，其特征在于：包括
    S1、开料；
    S2、电镀铜柱；
    S3、芯板制作；
    S4、压合；
    S5、研磨；
    S6、线路制作。
  2. 根据权利要求1所述的一种用于制作高密度互连线路板的方法，其特征在于：所述S2电镀铜柱之前先进行铜柱开窗，具体的方法为；
    S21、使用预设厚度的干膜进行压膜；
    S22、曝光；
    S23、显影。
  3. 根据权利要求1所述的一种用于制作高密度互连线路板的方法，其特征在于：在S2电镀铜柱之后进行脱膜处理。
  4. 根据权利要求1所述的一种用于制作高密度互连线路板的方法，其特征在于：所述线路制作的方法为半加成法。
  5. 根据权利要求4所述的一种用于制作高密度互连线路板的方法，其特征在于：所述半加成法的制作方法为：
    S51、在基板制作薄铜导通层；
    S52、线路图形制作；
    S53、导通孔使用正片开窗；
    S54、在线路图形和导通孔开窗区域加成预设厚度的导通铜；
    S55、再移除薄铜导通层。
  6. 根据权利要求1所述的一种用于制作高密度互连线路板的方法，其特征在于：所述干膜为高解晰感光干膜。
  7. 根据权利要求1所述的一种用于制作高密度互连线路板的方法，其特征在于：所述电镀铜柱高度误差在+3μm--3μm之间。
PCT/CN2021/130130 2021-01-20 2021-11-11 一种用于制作高密度互连线路板的方法 WO2022156321A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110077223.8 2021-01-20
CN202110077223.8A CN112752439A (zh) 2021-01-20 2021-01-20 一种用于制作高密度互连线路板的方法

Publications (1)

Publication Number Publication Date
WO2022156321A1 true WO2022156321A1 (zh) 2022-07-28

Family

ID=75652675

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/130130 WO2022156321A1 (zh) 2021-01-20 2021-11-11 一种用于制作高密度互连线路板的方法

Country Status (2)

Country Link
CN (1) CN112752439A (zh)
WO (1) WO2022156321A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112752439A (zh) * 2021-01-20 2021-05-04 惠州市金百泽电路科技有限公司 一种用于制作高密度互连线路板的方法
CN113225937A (zh) * 2021-05-19 2021-08-06 惠州市金百泽电路科技有限公司 一种应用于高密度互连电路板无芯板的制作方法
CN114286530A (zh) * 2022-01-05 2022-04-05 江西景旺精密电路有限公司 一种hdi板增层方法以及电路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286454A (zh) * 2007-04-10 2008-10-15 上海美维科技有限公司 印制电路板和集成电路封装基板的制作方法
CN106304668A (zh) * 2016-10-31 2017-01-04 安捷利电子科技（苏州）有限公司 一种采用增强型半加成法制作印制线路板的制作方法
US20180368266A1 (en) * 2017-04-21 2018-12-20 Albert Yeh Method for manufacturing traces of pcb
CN111491459A (zh) * 2020-04-09 2020-08-04 江苏普诺威电子股份有限公司 基于半加成法的细密线路基板的制作方法
CN112752439A (zh) * 2021-01-20 2021-05-04 惠州市金百泽电路科技有限公司 一种用于制作高密度互连线路板的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103813650B (zh) * 2012-11-15 2017-08-01 深南电路有限公司 一种能够承载大电流的电路板及其加工方法
KR20150137001A (ko) * 2014-05-28 2015-12-08 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판의 제조방법
CN106961808B (zh) * 2017-02-20 2019-09-10 宁波华远电子科技有限公司 下沉式高密度互连板的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286454A (zh) * 2007-04-10 2008-10-15 上海美维科技有限公司 印制电路板和集成电路封装基板的制作方法
CN106304668A (zh) * 2016-10-31 2017-01-04 安捷利电子科技（苏州）有限公司 一种采用增强型半加成法制作印制线路板的制作方法
US20180368266A1 (en) * 2017-04-21 2018-12-20 Albert Yeh Method for manufacturing traces of pcb
CN111491459A (zh) * 2020-04-09 2020-08-04 江苏普诺威电子股份有限公司 基于半加成法的细密线路基板的制作方法
CN112752439A (zh) * 2021-01-20 2021-05-04 惠州市金百泽电路科技有限公司 一种用于制作高密度互连线路板的方法

Also Published As

Publication number Publication date
CN112752439A (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
WO2022156321A1 (zh) 一种用于制作高密度互连线路板的方法
CN106961808B (zh) 下沉式高密度互连板的制作方法
CN104244616B (zh) 一种无芯板薄型基板的制作方法
JP2004335989A (ja) スタック型ビアホール付きビルドアッププリント配線板およびその作製方法
JP2008060609A (ja) 多層基板およびその製造方法
CN104134643A (zh) 具有超细间距倒装芯片凸点的基板
CN108040416A (zh) 一种双面铝基板的制作方法
JP4648277B2 (ja) キャビティを備えた基板の製造方法
WO2012065376A1 (zh) 印刷电路板基板及其制作方法
US20150101857A1 (en) Printed circuit board and method for manufacturing the same
CN110621123A (zh) 一种导热pcb的制作方法及pcb
TW200423849A (en) Circuitized substrate and method of making same
US10609824B2 (en) Manufacturing method of a multi-layer circuit board
US9744624B2 (en) Method for manufacturing circuit board
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
US20160338193A1 (en) Multilayer board and method of manufacturing multilayer board
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
JP2006245213A (ja) 配線基板の製造方法
TW201831067A (zh) 線路板的製作方法
JP2005108941A (ja) 多層配線板及びその製造方法
JPH05110254A (ja) 多層プリント配線板の製造方法
CN104125726B (zh) 印刷电路板的制作方法
JP7430494B2 (ja) 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法
TWI327367B (en) Semiconductor substrate structure and method for fabricating the same
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21920697

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21920697

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 21920697

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 29/01/2024)